JPS61224348A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体集積回路装置に係わり、特に電源或い
は接地用のパッドを利用してコンデンサを形成した半導
体集積回路装置に関する。

（発明の技術的背景とその問題点） 半導体集積回路内には多数の部分回路が存在するため、
一部の大電流の流れる部分回路が電源電圧に変動を与え
、他の部分回路に悪影響を与える問題がある。また、同
一集積回路内において、電圧の異なる２種類の電源を必
要とする回路も多い。

従来、このような集積回路においてはパッドを分離し別
の電源系統とする、或いはパッドになるべく近く共通イ
ンピーダンスの低い部分で電源系統を分離する等の手段
が用いられてきた。しかし、これらの方法は多数のパッ
ドを必要とする、ｉｉ源配線が複雑になる等の問題があ
った。

上記の問題点を解決する手段として、第５図（ａ）に示
す如く、抵抗５１及びコンデンサ５２からなる一種の０
−バスフィルタを電源回路の途中に挿入することが行わ
れている。これは、特に高周波の電源変動の抑止に有効
である。しかし、この回路では集積回路にする場合コン
デンサを作成する占有面積が極めて大きくなるので、第
５図（ｂ）に示す如くバイポーラトランジスタ５３を利
用した回路が使われている。この回路では、ベース電流
でコレクターエミッタ間の電流を制御する。ベースに接
続する抵抗、クコンデンサの回路がローパスフィルタを
形成しているが、ベース電流が小さく高抵抗を使えるた
め、（ａ）の回路よりは小さい容量で大きな時定数を実
現できることになる。

しかしながら、高集積度を実現するにはトランジスタと
してＭＯ８素子を利用したり、コンデンサの占有面積を
さらに小さくする必要がある。特に、コンデンサの容量
としては時定数を大きくするため大容量のものが要求さ
れるが、集積度を上げるためにはコンデンサの占有面積
をできるだけ小さくしなければならない。このように、
コンデンサの容量と占有面積との間に相反する問題点が
あった。

〔発明の目的〕

本発明は上記事情を考慮してなされたもので、その目的
とするところは、コンデンサの占有面積を増大すること
なくその容量を十分大きくすることができ、集積回路上
での使用する面積を小さくして電源電圧を安定化或いは
変動を除去する等の回路を実現し得る半導体集積回路装
置を提供することにある。

〔発明の概要〕

本発明の骨子は、電源供給用或いは接地用のパッドを利
用してコンデンサを形成することにある。

多層金属配線を用いた集積回路においては、電源供給用
或いは接地用のパッドが必ず必要であり、且つこれらの
パッドは比較的大きいものである。

従って、これらのパッドを電源フィルタ等の安定化回路
用のコンデンサの電極の一部として利用することによっ
て、小面積の回路を実現できる。使用する回路の構成に
よって電源パッド、グランド用パッドのどちらを利用し
てもよい。また、多層金属配線を用い最上部の層をパッ
ドに用い、それより下層の金属配線によって回路を構成
することによって他方のコンデンサの電極は容易に作成
できることになる。

本発明はこのような点に着目し１、多層金属配線を用い
た半導体集積回路装置において、電源或いは接地用のパ
ッドを構成する金属パターンを、比較的大容量のコンデ
ンサを必要とする電源安定回路や電源フィルタ回路等を
構成するコンデンサの電極の一方として用いるようにし
たものである。°。

、　　　　〔発明の効果〕 本発明によればパッドパターンをコンデンサの電極の一
方として利用することによって、コンデンサの占有面積
の増大を招くことなく該コンデンサの容量を十分大きく
することができる。このため、チップ面積の増大を招く
ことなく、内部に電源安定回路や電源フィルタ回路等を
形成することができ、集積化を妨げることなく信頼性の
向上をはかり得る。

（発明の実施例） 以下、本発明の詳細を図示の実施例によって説明する。

第１図は本発明の一実施例に係わる電源用フィルタ回路
の概略構造を説明するためのものでパターンレイアウト
を示す平面図、第２図は第１図の矢視Ａ−Ａ断面図、ま
た第３図は回路構成を示す等価回路図である。

図中１１はＳｉ基板、１２は素子分離用酸化膜であり、
基板１１上にはゲート酸化Ｍ１３を介してポリ５ｉｌｌ
からなるゲート電極１４が形成され、基板１１表面には
拡散層からなるソース・ドレイン領域１５ａ、１５ｂが
形成されている。即ち、ゲート電極１４及びソース・ド
レイン領域１５ａ。

１５ｂからなるＭＯＳトランジスタが形成されている。

ＭＯＳトランジスタ上には、層間絶縁膜１６が形成され
、この絶縁ＰＩＡ１６にはソース・ドレイン領域とコン
タクトをとるためのコンタクトホール１７ａ、１７・ｂ
が形成されている。絶縁膜１６上には第１層金属層が堆
積され、この金属層をバターニングして、ソース・ドレ
イン１５ａ、１５ｂにつながる金属配線１８ａ、１８ｂ
が形成されている。さらに、絶縁１１１６の前記ゲート
電極１４上に位置する部分には、コンデンサの一方の電
極となる金属配線１９が形成されている。これらの金属
配線１８ａ、１８ｂ、１９上には、絶縁膜２０を介して
第２金属層からなるグランド用パッド２１が形成されて
いる。そして、このパッド２１と上記金属配線１９との
間にコンデンサが形成されるものとなっている。

一方、前記トランジスタのソース１５ａとゲート電極１
４との間には抵抗層２３が接続され、ゲート電極１４と
パッド２１との間には抵抗層２２が形成されている。な
お、図中２４はゲート電極１４とコンデンサの一方の電
極となる金属配線１９とを接続するためのコンタクトホ
ール、２５はコンデンサの他方の電極となるパッド２１
と抵抗層２２とを接続するためのコンタクトホール、２
６はソース１５ａと抵抗層２３とを接続するためのコン
タクトホール、２７は抵抗層２２．２３を接続するため
のコンタクトホールをそれぞれ示している。

本回路はＭＯ８電界効果形トランジスタを利用した電源
フィルタ回路であり、金属１１配線を用いている。第２
金属層から成るグランド用バッド２１の下に拡散パター
ン１５ａ、１５ｂとポリシリコンパターン１４で形成さ
れるトランジスタ及び第１金属層１９と第２金属層２１
の間で静電客層を形成している。本回路では１次電源側
である金属配線１８ａから流入した電流はトランジスタ
を経由して金属配線１８ｂに流出する。ここで流れる電
流及び金属配線１８ａ、１８ｂ間の電位差は２次側の負
荷及び１次電源の状態及びゲート電極１４の電位で決定
される。

本回路は第４図に示したように電源３１及び負荷３２を
接続してみるとソースフォロアー回路であり、トランジ
スタＱを流れる電流は、Ｒｒ。

Ｒ２（抵抗２２．２３の抵抗値）で決まるゲート電位、
ＶＤ　Ｒ２／　（Ｒｔ　＋Ｒ２）及びＲｔ　（負荷３２
の抵抗値）等で決定される。ここで、トランジスタＱの
ゲートに流れる電流は無視できるので、ゲートの電位は
並列のＲ１、Ｒ２及びＣ（コンデンサ容量）で決まるロ
ーパスフィルタを介して供給される。そのため、電源電
圧Ｖｏの変動によるトランジスタＱを流れる電流変化を
打消す方向にゲート電位が動くことになる。従って、Ｒ
ｓ。

Ｒ２はゲート電位を安定に供給できる範囲で大きい方が
、Ｒ１、Ｒ２、Ｃによって決まる時定数が大きくなり有
利である。また、Ｃも時定数を大きくするためには大き
い方が有利である。

このように本回路では、パッドを使った容量を効果的に
トランジスタの増幅効果によって大きくしたことになり
、かつ容量作成のために余分な面積を使わずに済むこと
になる。

かくして本実施例によれば、電源フィルタ回路のコンデ
ンサの一方の電極としてグランド用パッド２１を用いて
いるので、該コンデンサ形成のためにその占有面積が増
大する等の不都合はない。

しかも、グランド用パッド２１の下に電源フィルタの大
部分を形成しているので、電源フィルタ回路形成のため
に増加する面積も極めて少なくて済む。このため、集積
度の低下を招くことなく、電源フィルタ回路を実現する
ことができ、その効果は絶大である。

なお、本発明は上述した実施例に限定されるものではな
い。前実施例においては、抵抗でゲート電位を決定して
いたが、この抵抗の代りにディプレーション型トランジ
スタのゲートをソースに接続したものを用いてもよい。

また、電源フィルタ回路に限らず、電源安定回路のコン
デンサに適用することもできる。さらに、比較的大容量
のコンデンサを必要とする各種の回路の製造に適用する
ことが可能である。また、グランド用パッドの代りに電
源供給用のパッドを利用することも可能である。その他
、本発明の要旨を逸脱しない範囲で、種々変形して実施
することができる。

【図面の簡単な説明】

第１図乃至第４図はそれぞれ本発明の一実施例に係わる
電源フィルタ回路を説明するためのもので第１図はパタ
ーンレイアウト構造を示す平面図、第２図は第１図の矢
？Ｊ！Ａ−Ａ断面図、第３図は回路構成を示す等価回路
図、第４図はｇａ及び負荷を接続した例を示す回路構成
図、第５図（ａ＞（ｂ）は従来の問題点を説明するため
の回路構成図である。 １１・・・８１基板、１２・・・素子分離用酸化膜、１
３・・・ゲート酸化膜、１４・・・ゲート電極、１５ａ
、１５ｂ・・・ソース・ドレイン領域、１６・・・層間
絶縁膜、１７ａ、１７ｂ、２４．〜。 ２７・・・コンタクトホール、 １８ａ、１８ｂ、”Ｉ９−・・第１金属配線層、２０・
・・絶縁膜、２１・・・第２金属配線層（グランド用パ
ッド）、２２．２３・・・抵抗層、３１・・・電源、３
２・・・負荷抵抗。 出願人代理人　弁理士　鈴江武彦 第１図 第２図 第３図 第５ （ａ） 第４図 図

Claims (1)

1. 【特許請求の範囲】 　多層金属配線を用いた半導体集積回路装置において、
   電源或いは接地用のパッドを構成する金属パターンを、
   該パターンの下に形成するコンデンサの電極の一方とし
   て利用したことを特徴とする半導体集積回路装置。 （２）前記コンデンサは、電源安定回路或いは電源フィ
   ルタ回路に用いられる比較的大容量のコンデンサである
   ことを特徴とする特許請求の範囲第１項記載の半導体集
   積回路装置。 （３）前記電源或いは接地用のパッドを構成する金属パ
   ターンの下に、ＭＯＳトランジスタ及び前記コンデンサ
   からなる電源フィルタ回路が形成されていることを特徴
   とする特許請求の範囲第１項記載の半導体集積回路装置
   。