JPS61224348A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS61224348A
JPS61224348A JP6346285A JP6346285A JPS61224348A JP S61224348 A JPS61224348 A JP S61224348A JP 6346285 A JP6346285 A JP 6346285A JP 6346285 A JP6346285 A JP 6346285A JP S61224348 A JPS61224348 A JP S61224348A
Authority
JP
Japan
Prior art keywords
pad
capacitor
power supply
circuit
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6346285A
Other languages
English (en)
Other versions
JPH0728004B2 (ja
Inventor
Takashi Mihashi
隆 三橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60063462A priority Critical patent/JPH0728004B2/ja
Publication of JPS61224348A publication Critical patent/JPS61224348A/ja
Publication of JPH0728004B2 publication Critical patent/JPH0728004B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体集積回路装置に係わり、特に電源或い
は接地用のパッドを利用してコンデンサを形成した半導
体集積回路装置に関する。
(発明の技術的背景とその問題点) 半導体集積回路内には多数の部分回路が存在するため、
一部の大電流の流れる部分回路が電源電圧に変動を与え
、他の部分回路に悪影響を与える問題がある。また、同
一集積回路内において、電圧の異なる2種類の電源を必
要とする回路も多い。
従来、このような集積回路においてはパッドを分離し別
の電源系統とする、或いはパッドになるべく近く共通イ
ンピーダンスの低い部分で電源系統を分離する等の手段
が用いられてきた。しかし、これらの方法は多数のパッ
ドを必要とする、ii源配線が複雑になる等の問題があ
った。
上記の問題点を解決する手段として、第5図(a)に示
す如く、抵抗51及びコンデンサ52からなる一種の0
−バスフィルタを電源回路の途中に挿入することが行わ
れている。これは、特に高周波の電源変動の抑止に有効
である。しかし、この回路では集積回路にする場合コン
デンサを作成する占有面積が極めて大きくなるので、第
5図(b)に示す如くバイポーラトランジスタ53を利
用した回路が使われている。この回路では、ベース電流
でコレクターエミッタ間の電流を制御する。ベースに接
続する抵抗、クコンデンサの回路がローパスフィルタを
形成しているが、ベース電流が小さく高抵抗を使えるた
め、(a)の回路よりは小さい容量で大きな時定数を実
現できることになる。
しかしながら、高集積度を実現するにはトランジスタと
してMO8素子を利用したり、コンデンサの占有面積を
さらに小さくする必要がある。特に、コンデンサの容量
としては時定数を大きくするため大容量のものが要求さ
れるが、集積度を上げるためにはコンデンサの占有面積
をできるだけ小さくしなければならない。このように、
コンデンサの容量と占有面積との間に相反する問題点が
あった。
〔発明の目的〕
本発明は上記事情を考慮してなされたもので、その目的
とするところは、コンデンサの占有面積を増大すること
なくその容量を十分大きくすることができ、集積回路上
での使用する面積を小さくして電源電圧を安定化或いは
変動を除去する等の回路を実現し得る半導体集積回路装
置を提供することにある。
〔発明の概要〕
本発明の骨子は、電源供給用或いは接地用のパッドを利
用してコンデンサを形成することにある。
多層金属配線を用いた集積回路においては、電源供給用
或いは接地用のパッドが必ず必要であり、且つこれらの
パッドは比較的大きいものである。
従って、これらのパッドを電源フィルタ等の安定化回路
用のコンデンサの電極の一部として利用することによっ
て、小面積の回路を実現できる。使用する回路の構成に
よって電源パッド、グランド用パッドのどちらを利用し
てもよい。また、多層金属配線を用い最上部の層をパッ
ドに用い、それより下層の金属配線によって回路を構成
することによって他方のコンデンサの電極は容易に作成
できることになる。
本発明はこのような点に着目し1、多層金属配線を用い
た半導体集積回路装置において、電源或いは接地用のパ
ッドを構成する金属パターンを、比較的大容量のコンデ
ンサを必要とする電源安定回路や電源フィルタ回路等を
構成するコンデンサの電極の一方として用いるようにし
たものである。°。
、    〔発明の効果〕 本発明によればパッドパターンをコンデンサの電極の一
方として利用することによって、コンデンサの占有面積
の増大を招くことなく該コンデンサの容量を十分大きく
することができる。このため、チップ面積の増大を招く
ことなく、内部に電源安定回路や電源フィルタ回路等を
形成することができ、集積化を妨げることなく信頼性の
向上をはかり得る。
(発明の実施例) 以下、本発明の詳細を図示の実施例によって説明する。
第1図は本発明の一実施例に係わる電源用フィルタ回路
の概略構造を説明するためのものでパターンレイアウト
を示す平面図、第2図は第1図の矢視A−A断面図、ま
た第3図は回路構成を示す等価回路図である。
図中11はSi基板、12は素子分離用酸化膜であり、
基板11上にはゲート酸化M13を介してポリ5ill
からなるゲート電極14が形成され、基板11表面には
拡散層からなるソース・ドレイン領域15a、15bが
形成されている。即ち、ゲート電極14及びソース・ド
レイン領域15a。
15bからなるMOSトランジスタが形成されている。
MOSトランジスタ上には、層間絶縁膜16が形成され
、この絶縁PIA16にはソース・ドレイン領域とコン
タクトをとるためのコンタクトホール17a、17・b
が形成されている。絶縁膜16上には第1層金属層が堆
積され、この金属層をバターニングして、ソース・ドレ
イン15a、15bにつながる金属配線18a、18b
が形成されている。さらに、絶縁1116の前記ゲート
電極14上に位置する部分には、コンデンサの一方の電
極となる金属配線19が形成されている。これらの金属
配線18a、18b、19上には、絶縁膜20を介して
第2金属層からなるグランド用パッド21が形成されて
いる。そして、このパッド21と上記金属配線19との
間にコンデンサが形成されるものとなっている。
一方、前記トランジスタのソース15aとゲート電極1
4との間には抵抗層23が接続され、ゲート電極14と
パッド21との間には抵抗層22が形成されている。な
お、図中24はゲート電極14とコンデンサの一方の電
極となる金属配線19とを接続するためのコンタクトホ
ール、25はコンデンサの他方の電極となるパッド21
と抵抗層22とを接続するためのコンタクトホール、2
6はソース15aと抵抗層23とを接続するためのコン
タクトホール、27は抵抗層22.23を接続するため
のコンタクトホールをそれぞれ示している。
本回路はMO8電界効果形トランジスタを利用した電源
フィルタ回路であり、金属11配線を用いている。第2
金属層から成るグランド用バッド21の下に拡散パター
ン15a、15bとポリシリコンパターン14で形成さ
れるトランジスタ及び第1金属層19と第2金属層21
の間で静電客層を形成している。本回路では1次電源側
である金属配線18aから流入した電流はトランジスタ
を経由して金属配線18bに流出する。ここで流れる電
流及び金属配線18a、18b間の電位差は2次側の負
荷及び1次電源の状態及びゲート電極14の電位で決定
される。
本回路は第4図に示したように電源31及び負荷32を
接続してみるとソースフォロアー回路であり、トランジ
スタQを流れる電流は、Rr。
R2(抵抗22.23の抵抗値)で決まるゲート電位、
VD R2/ (Rt +R2)及びRt (負荷32
の抵抗値)等で決定される。ここで、トランジスタQの
ゲートに流れる電流は無視できるので、ゲートの電位は
並列のR1、R2及びC(コンデンサ容量)で決まるロ
ーパスフィルタを介して供給される。そのため、電源電
圧Voの変動によるトランジスタQを流れる電流変化を
打消す方向にゲート電位が動くことになる。従って、R
s。
R2はゲート電位を安定に供給できる範囲で大きい方が
、R1、R2、Cによって決まる時定数が大きくなり有
利である。また、Cも時定数を大きくするためには大き
い方が有利である。
このように本回路では、パッドを使った容量を効果的に
トランジスタの増幅効果によって大きくしたことになり
、かつ容量作成のために余分な面積を使わずに済むこと
になる。
かくして本実施例によれば、電源フィルタ回路のコンデ
ンサの一方の電極としてグランド用パッド21を用いて
いるので、該コンデンサ形成のためにその占有面積が増
大する等の不都合はない。
しかも、グランド用パッド21の下に電源フィルタの大
部分を形成しているので、電源フィルタ回路形成のため
に増加する面積も極めて少なくて済む。このため、集積
度の低下を招くことなく、電源フィルタ回路を実現する
ことができ、その効果は絶大である。
なお、本発明は上述した実施例に限定されるものではな
い。前実施例においては、抵抗でゲート電位を決定して
いたが、この抵抗の代りにディプレーション型トランジ
スタのゲートをソースに接続したものを用いてもよい。
また、電源フィルタ回路に限らず、電源安定回路のコン
デンサに適用することもできる。さらに、比較的大容量
のコンデンサを必要とする各種の回路の製造に適用する
ことが可能である。また、グランド用パッドの代りに電
源供給用のパッドを利用することも可能である。その他
、本発明の要旨を逸脱しない範囲で、種々変形して実施
することができる。
【図面の簡単な説明】
第1図乃至第4図はそれぞれ本発明の一実施例に係わる
電源フィルタ回路を説明するためのもので第1図はパタ
ーンレイアウト構造を示す平面図、第2図は第1図の矢
?J!A−A断面図、第3図は回路構成を示す等価回路
図、第4図はga及び負荷を接続した例を示す回路構成
図、第5図(a>(b)は従来の問題点を説明するため
の回路構成図である。 11・・・81基板、12・・・素子分離用酸化膜、1
3・・・ゲート酸化膜、14・・・ゲート電極、15a
、15b・・・ソース・ドレイン領域、16・・・層間
絶縁膜、17a、17b、24.〜。 27・・・コンタクトホール、 18a、18b、”I9−・・第1金属配線層、20・
・・絶縁膜、21・・・第2金属配線層(グランド用パ
ッド)、22.23・・・抵抗層、31・・・電源、3
2・・・負荷抵抗。 出願人代理人 弁理士 鈴江武彦 第1図 第2図 第3図 第5 (a) 第4図 図

Claims (1)

  1. 【特許請求の範囲】  多層金属配線を用いた半導体集積回路装置において、
    電源或いは接地用のパッドを構成する金属パターンを、
    該パターンの下に形成するコンデンサの電極の一方とし
    て利用したことを特徴とする半導体集積回路装置。 (2)前記コンデンサは、電源安定回路或いは電源フィ
    ルタ回路に用いられる比較的大容量のコンデンサである
    ことを特徴とする特許請求の範囲第1項記載の半導体集
    積回路装置。 (3)前記電源或いは接地用のパッドを構成する金属パ
    ターンの下に、MOSトランジスタ及び前記コンデンサ
    からなる電源フィルタ回路が形成されていることを特徴
    とする特許請求の範囲第1項記載の半導体集積回路装置
JP60063462A 1985-03-29 1985-03-29 半導体集積回路装置 Expired - Lifetime JPH0728004B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60063462A JPH0728004B2 (ja) 1985-03-29 1985-03-29 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60063462A JPH0728004B2 (ja) 1985-03-29 1985-03-29 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPS61224348A true JPS61224348A (ja) 1986-10-06
JPH0728004B2 JPH0728004B2 (ja) 1995-03-29

Family

ID=13229926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60063462A Expired - Lifetime JPH0728004B2 (ja) 1985-03-29 1985-03-29 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH0728004B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02152271A (ja) * 1988-12-02 1990-06-12 Nec Corp 半導体集積回路
JPH02137115U (ja) * 1989-04-20 1990-11-15
JPH0456266A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp Lsiチップおよびlsi電源ノイズ低減方法
JP2013175575A (ja) * 2012-02-24 2013-09-05 Fujitsu Ltd 入力または出力回路および受信または送信回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52114285A (en) * 1976-03-22 1977-09-24 Hitachi Ltd Mis type semiconductor device
JPS5618457A (en) * 1979-07-24 1981-02-21 Pioneer Electronic Corp Semiconductor device
JPS5885561A (ja) * 1981-11-16 1983-05-21 Mitsubishi Electric Corp 半導体集積回路装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52114285A (en) * 1976-03-22 1977-09-24 Hitachi Ltd Mis type semiconductor device
JPS5618457A (en) * 1979-07-24 1981-02-21 Pioneer Electronic Corp Semiconductor device
JPS5885561A (ja) * 1981-11-16 1983-05-21 Mitsubishi Electric Corp 半導体集積回路装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02152271A (ja) * 1988-12-02 1990-06-12 Nec Corp 半導体集積回路
JPH02137115U (ja) * 1989-04-20 1990-11-15
JP2524638Y2 (ja) * 1989-04-20 1997-02-05 三洋電機株式会社 Agc回路
JPH0456266A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp Lsiチップおよびlsi電源ノイズ低減方法
JP2013175575A (ja) * 2012-02-24 2013-09-05 Fujitsu Ltd 入力または出力回路および受信または送信回路

Also Published As

Publication number Publication date
JPH0728004B2 (ja) 1995-03-29

Similar Documents

Publication Publication Date Title
US6707118B2 (en) Semiconductor-on-insulator resistor-capacitor circuit
JPS6048106B2 (ja) 半導体集積回路
JPS594175A (ja) 電界効果半導体装置
USRE39124E1 (en) Integrated circuit having capacitive elements
JP2006229226A (ja) 集積回路を有する半導体装置
US6388511B1 (en) Filter circuit
US6121645A (en) Noise-reducing circuit
KR930018718A (ko) Cmos 집적회로
JPS61224348A (ja) 半導体集積回路装置
JP2752832B2 (ja) 半導体集積回路装置
EP0771033B1 (en) Semiconductor integrated circuit with differential circuit
JPS6329962A (ja) 半導体装置
US6373118B1 (en) High-value integrated circuit resistor
KR100364486B1 (ko) 반도체 장치
JP4383016B2 (ja) 半導体装置
EP0104754A1 (en) Metal insulator semiconductor device with source region connected to a reference voltage
US20040029332A1 (en) Semiconductor device and method of manufacturing the same
JP2005072233A (ja) 半導体装置
JPH02260559A (ja) 半導体集積回路装置
JPH0456469B2 (ja)
JPS63108763A (ja) 半導体集積回路
KR100648752B1 (ko) 접속 영역을 갖는 집적 반도체 회로
JPS63143843A (ja) 半導体集積回路電源配線装置
JP3189797B2 (ja) 半導体集積回路の製造方法
JPS62211945A (ja) 半導体装置