JPH0712060B2 - 相補型ｍｏｓデバイスの入力保護装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、相補型MOSデバイス（以下CMOSと略す）にお
ける入力保護装置に関するものである。

〔従来の技術〕

第３図（ａ），（ｂ）は、従来の入力保護装置の例を示
す等価回路図及び断面図である。第３図（ａ）におい
て、入力端子１は入力保護抵抗２を介し、保護用トラン
ジスタ３のゲート入力端子５及びドレインに接続されて
いる。また、保護用トランジスタ３のソースは低電位端
子４に接続されている。次に、第３図（ｂ）は保護用ト
ランジスタ３の断面構造である。本図において、アルミ
ニウム電極６は一方の高濃度Ｎ型拡散領域８に接続さ
れ、また、他方の高濃度Ｎ型拡散領域８は、低電位端子
４に接続されている。これら高濃度Ｎ型拡散領域８は低
濃度のＰ型基板11の中に形成され、厚い酸化膜10によっ
て絶縁されている。この酸化膜10の下でＰ型基板11の表
面にチャネルストッパ７用の同電導型高濃度不純物領域
がイオン・インプランテーション等の方法で形成されて
いる。また、アルミニウム電極６は層間絶縁膜９で絶縁
されており、高濃度Ｎ型拡散領域８間の厚い酸化膜10上
に存在することによって保護用トランジスタ３を構成し
ている。

〔発明が解決しようとする問題点〕

上述した従来の入力保護の構造において、保護用トラン
ジスタ３の反転電圧は厚い酸化膜10とアルミニウム電極
６との間に層間絶縁膜９が介在するため比較的高い。ま
た、チャネルストッパ７を設けない構造では基板11の不
純物濃度が低いため反転電圧は著しく低下し回路動作に
支障をきたす可能性がある。さらに、こ反転電圧を下げ
る手段として層間絶縁膜９を介在させず、厚い酸化膜10
上に、アルミニウム電極６に代えてポリシリコンの電極
を形成する方法もあるが、この場合、ポリシリコンの電
極は他の素子と同時に作られ、他の素子ではこれをイオ
ン注入マスクとしているので、高濃度拡散領域８と重な
る構造がとれない。このため、たとえ厚い酸化膜10下が
反転しても低インピーダンスパスが形成されない。この
ように、従来の構造では、所望の反転電圧、すなわち所
望の耐圧をもつ入力保護回路が得られず、入力保護回路
としての機能を十分果たせないという問題点がある。一
般に内部素子のゲート酸化膜の耐圧は40〜50Vの範囲に
分布しているため、入力保護回路中の保護用トランジス
タの反転電圧としては、20〜30Vに制御されることが望
ましい。

〔問題点を解決するための手段〕

本発明によれば、厚い酸化膜により分離形成される２つ
の同電導型の高濃度拡散領域のうち、一方は、厚い酸化
膜上のゲートポリシリ電極に他方は高電位あるいは低電
位端子に接続され、２つの高濃度拡散領域が両者を分離
する厚い酸化膜に重なって形成された前記高濃度拡散領
域と同電導型の各々のウェルにより、囲まれている保護
用トランジスタを備えた相補型MOSデバイスの入力保護
装置を得る。

〔実施例〕

次に、図面を参照して本発明をより詳細に説明する。

第１図は、本発明の一実施例に用いる保護用トランジス
タの断面図で、第３図（ｂ）に対応するものである。こ
の入力保護装置用のトランジスタにおいて、ゲート入力
端子５は、酸化膜10上に直接形成されたゲートポリシリ
コン電極12に接続され、またＮチャネルエンハンスメン
トトランジスタのドレインとしての高濃度Ｎ型拡散領域
８に接続されている。さらに、ソースとしての他方の高
濃度Ｎ型拡散領域８は、低電位端子４に接続されてい
る。これらの高濃度Ｎ型拡散領域８はそれぞれ異なるＮ
ウェル13の中に形成され、ゲートポリシリコン電極12
は、双方のＮウェル13に重なるように設けている。チャ
ネルストッパ７用高濃度不純物拡散領域は、Ｐ型基板11
の表面でこのＮウェル13間に形成されている。さらに、
この表面は層間絶縁膜９で覆われている。

このような構造をとることにより、従来の構造では、約
40Vであった反転電圧が20〜30Vに抑えることができ、内
部素子のゲート酸化膜を保護することができる。

第２図は本発明の他の実施例による保護用トランジスタ
の断面図で、第３図（ｂ）に相当するものである。この
実施例では、ゲート入力端子５はゲートポリシリコン電
極12と、Ｐチャネル型エンハンスメントトランジスタの
ドレインとなる一方の高濃度Ｐ型拡散領域14に接続され
ている。また、ソースとなる他方の高濃度Ｐ型拡散領域
14は高電位端子17に接続されている。これらの拡散領域
14は、Ｎ型基板中の異なるＰウェル15の中に形成され、
また、ゲートポリシリコン電極12は、双方のＰウェル15
に重なるように設けられている。また、チャネルストッ
パ18としては高濃度Ｎ型不純物拡散領域がＮ型基板16の
表面のＰウェル15間に設けられている。この表面は、層
間絶縁膜９で、覆われている。この実施例は第１図の実
施例と同様の効果をもたらす。

〔発明の効果〕

本発明の入力保護装置の構造では、厚い酸化膜上に直接
ゲートポリシリコン電極を設けてからソース・ドレイン
領域と同電導型のウェルが厚い酸化膜の縁端に重なって
分離形成されているため、例えば正のサージに対して
は、反転層が所望の低電圧で形成され、高濃度拡散領域
との間に低インピーダンス経路が形成され、内部回路素
子のゲート酸化膜を保護できるという効果がある。さら
に、本発明の構造は集積回路の製造上、何ら付加工程を
要することなく、安価に高性能な入力保護装置を提供で
きる。

【図面の簡単な説明】

第１図及び第２図はそれぞれ本発明の実施例における保
護用トランジスタの断面図、第３図（ａ）および（ｂ）
は従来例の入力保護装置の等価回路図及びその保護用ト
ランジスタの断面図である。 １……入力端子、２……入力保護抵抗、３……保護用ト
ランジスタ、４……低電位端子、５……ゲート入力端
子、６……アルミニウム電極、７……チャネルストッ
パ、８……高濃度Ｎ型拡散領域、９……層間絶縁膜、10
……厚い酸化膜、11……Ｐ型基板、12……ゲートポリシ
リコン電極、13……Ｎウェル（低濃度Ｎ型拡散領域）、
14……高濃度Ｐ型拡散領域、15……Ｐウェル（低濃度Ｐ
型拡散領域）、16……Ｎ型基板、17……高電位端子、18
……チャネルストッパ（高濃度Ｎ型不純物拡散領域）。

Claims (1)

【特許請求の範囲】
1. 【請求項１】一導電型半導体基板上に選択的に形成され
   た厚い酸化膜と、前記半導体基板に離間して設けられ、
   前記厚い酸化膜下において対向する第１および第２の逆
   導電型のウェルと、前記対向する領域の第１および第２
   のウェル間の前記半導体基板上に形成されたチャネルス
   トッパと、前記厚い酸化膜上に前記第１および第２のウ
   ェルと重なって形成され、前記第１のウェルと接続され
   たゲート電極とを有し、前記第１のウェルを入力端子に
   接続し、前記第２のウェルを固定電位に接続して前記第
   １および第２のウェルをそれぞれドレインおよびソース
   となした絶縁ゲート型電界効果トランジスタを有するこ
   とを特徴とする相補型MOSデバイスの入力保護装置。