JPH03108766A - 高耐圧トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、高耐圧化を図ったＳ旧型（又はＳＯ３型）の
ＭＯＳ（Ｍｅｔａｌ　０ｘｉｄｅ　Ｓｅｍ１ｃｏｎｄｕ
ｃｔｏｒ）形トランジスタに関する。

【従来技術】

従来、Ｍ　ＯＳ形トランジスタの高耐圧化を図ったもの
として、オフセットゲート形のトランジスタが知られて
いる。このオフセットゲート形のトランジスタは、ドレ
インよソース間にイオン注入法等によりドレイン電極層
と同じ導電形の低不純物濃度ドレイン層を付加的に設け
たものである。 この低濃度ドレイン層はドレイン電圧印加時に、発生ず
る空乏層をソース側に広げて電界強度を緩和し、高耐圧
化に寄与する。又、低濃度ドレイン層はまたピンチ抵抗
層として働き、チャネル部を通過した電流は、この層を
通ってドレイン電極に流れる。

【発明が解決しようとする課題】

しかし、」１記のオフセットゲート形のトランジスタは
、低不純物濃度ドレイン層をドレイン層とは別に形成す
ることから、低不純物濃度ドレイン層を形成するための
マスクが１枚余分に必要となり、又、製造工程も１工程
増えるという問題がある。 本発明は、従来の製造工程のままで、高耐圧化を図った
トランジスタを提供することを目的ずとる。

【課題を解決するだめの手段】

第１の発明は、少なくとも主面が電気的に絶縁されてい
る基板と、基板の絶縁された主面上に形成された複数の
ＭＯ５形電界効果トランジスタと、複数のＭＯＳ形電界
効果トランジスタの各々を電気的に絶縁する絶縁膜とを
有し、複数のＭＯＳ形電界効果トランジスタの各々のゲ
ー１−を共通に接続し、複数のＭ　ＯＳ形電界効果トラ
ンジスタの各々の間において、一方のトランジスタのソ
ースと他方のトランジスタのドレインとを、順次接続し
て、複数のＭＯＳＯ３形効果１−ランジスタを直列に接
続して、１つのトランジスタとしたものである。 又、第２の発明は、少なくとも主面が電気的に絶縁され
ている基板の主面上において、高濃度領域とチャネル領
域とが主面の水平方向に交互に周期的パターンで複数形
成され、各チャネル領域は、両側に存在する高濃度領域
及び下側の基板の主面により分離され、各チャネル領域
上に絶縁膜を介して形成された各ゲー１−は共通に接続
され、周期的パターンの両端の高濃度領域をソース及び
ドレインとしたことである。

【作用】

第１発明、第２発明共に、全体が１つのトランジスタと
して機能する。第１発明では、その全体を１つとするト
ランジスタの各部分を構成するトランジスタの各チャネ
ル領域間は、基板の絶縁された主面及び絶縁膜で完全で
電気的に絶縁分離されている。又、第２発明では、同じ
く各部分を構成するトランジスタの各チャネル領域間は
、基板の絶縁された主面と間に介在する高濃度領域との
ＰＮ接合による電位障壁により完全に電気的に絶縁分離
されている。 したがって、全体を１つとするトランジスタのドレイン
とソース間に電圧が印加されると、その間の電圧は、そ
のトランジスタの各部分を構成する１−ランジスタのド
レインとチャネル間の各ＰＮ接合に形成される各空乏層
によって分割される。 このため、各空乏層での耐圧の総和が全体のトランジス
タの耐圧となり、全体としての耐圧の向上が図られる。 又、耐圧の大きさは、各部分を構成するトランジスタの
数により変化させることができる。

【実施例】

以下、本発明を具体的な一実施例に基づいて説明する。 第１実施例 第１図において、シリコン基板１の主面１０が熱酸化さ
れてＳｉＯ２から成る第１絶縁膜２が形成されている。 その第１絶縁膜２の上に、ｎ形の高濃度領域のドレイン
】１、ｐ形低鷹度のチャネル領域１２、ｎ形の高濃度領
域のソース１３及びｎ形の高濃度領域のドレイン２１、
ｐ形低濃度のチャネル領域２２、ｎ形の高濃度領域のソ
ース２３が形成されている。そして、それらの周囲は５
１０２から成るゲート酸化膜を構成する第２絶縁膜１４
２４で覆われている。そして、第２絶縁膜１４２４のチ
ャネル領域１２．２２に当たる部分には高濃度にｎ形不
純物を含んだ多結晶シリコンから成るゲー１−１５．２
５が形成されている。 このようにして、ドレイン１１、チャネル領域１２、ソ
ース１３及びゲート１５から第１１−ランジスタＴｒｉ
が構成され、ドレイン２１、チャネル領域２２、ソース
２３及びゲート２５から第２トランジスタＴｒ２が構成
されている。 第１トランジスタＴｒｉのソース１３と第２トランジス
タＴｒ２のドレイン２１はＡβから成る配線層７０によ
り接続されている。又、第１トランジスタＴｒｉのゲー
ト１５と第２トランジスタＴｒ２のゲート２５は、図示
されていない所で、Ａβから成る配線層により接続され
ている。 このようにして、本実施例では、第１トランジスタＴｒ
ｉと第２トランジスタＴｒ２とが直列に接続されており
、第１トランジスタＴｒｉのドレイン１１に配線層１６
が第２トランジスタＴｒ２のソース２３に配線層２６が
接続゛されている。したがって、この２つの直列接続の
全体で１つのトランジスタとみることができ、その場合
には、第１トランジスタＴｒｉのドレイン１１が全体と
してのトランジスタのドレインとなり、第２トランジス
タＴｒ２のソース２３が全体としてのトランジスタのソ
ースとなる。尚、７１は層間膜である。 係る構成のトランジスタの等価回路は第２図に示すよう
になり、チャンネル領域１２．２２共に電気的にフロー
ティングされている。 このトランジスタにおいて、シリコン基板１及びソース
２３をＯＶとして、ドレイン１１の印加電圧を向上させ
ると、チャネル領域１２の電位も上昇する。これは、チ
ャネル領域１２には直接電位が加わらないフローティン
グ状態にあり、周辺の接合や酸化膜を介して加わる電位
に強く影響されるためである。チャネル領域１２の電位
が上昇するとトランジスタＴｒｉのソース１３もフロー
ティング状態にありので、そのソース１３の電位も上昇
する。すると、トランジスタＴｒ２のドレイン２１はト
ランジスタＴｒｉのソース１３と電気的に直接接続され
ているので、ドレイン２１はソース１３と同電位まで上
昇する。すると、トランジスタＴｒ２のチャネル領域２
２もフローティング状態であるので、そのチャネル領域
２２の電位も上昇する。 結局、ドレイン１１とチャネル領域Ｊ２及びドレイン２
１とチャネル領域２２の間はＰＮ接合となっており、こ
の接合は逆バイアスされるので、この間の電位降下が最
も大きくなる。したがって、ドレイン１１とソース２３
間の電圧は、この２つの逆バイアスされた接合層におい
て分割され、トランジスタＴｒｌとトランジスタＴｒ２
との接合点Ａの電位はドレイン電位１２の１／２となる
。よって、各トランジスタＴｒｉ、　Ｔｒ２の耐圧の２
倍まの電圧をドレイン１１とソース２３間に印加させる
ことができ、全体を１つとみたトランジスタの耐圧を２
倍に向上させることができる。 同一構成のトランジスタを２つ直列に接続したトランジ
スタと１つのトランジスタとで、ドレイン電圧とドレイ
ン電流との関係を測定した。その結果を第３図に示す。 同図から分かるように、本発明のように２つ直列に接続
してトランジスタを構成した場合には、耐圧は１つのト
ランジスタの耐圧の２倍になった。 第２実施例 第４図において、シリコン基板１及び第１絶縁膜２は第
１実施例と同じである。 第１絶縁膜２の」二に、ｐ形低濃度ウェルであるチャン
ネル領域３２．４２が形成されている。そのチャンネル
領域３２．４２は５ｉｎ２から成る第２絶縁膜３４．４
４で覆われており、チャンネル領域３４と４４とは完全
に電気的に絶縁分離されている。又、チャンネル領域３
４には、島状に、ｎ形の高濃度領域のドレイン３１とｎ
形の高濃度領域のソース３３とそのソース３３の外側に
ｐ形の高濃度領域である電極３７とが形成されており、
同様に、チャネル領域４４には、島状に、ｎ形の高濃度
領域のドレイン４１とｎ形の高濃度領域のソース４３と
そのソース４３の外側に電極４７とが形成されている。 この電極３７．４７は、ソース３３，４３をチャネル領
域３２．４２に対してオーミックに接続するためのもの
である。又、ゲート酸化膜を構成する第２絶縁膜３４，
４．４のチャネル領域３２．４２に当たる部分には高濃
度にｎ形不純物を含んだ多結晶シリコンから成るゲート
３５．４５が形成されている。 このようにして、ドレイン３１、チャネル領域３２、ソ
ース３３、電極３７、ゲート３５によりトランジスタＴ
ｒ３が構成され、ドレイン４］、チャネル領域４２、ソ
ース４３、電極４７、ゲート４５によりトランジスタＴ
ｒ４が構成されている。 そして、第１実施例と同様にゲート３５とゲート４５は
図示されていない部分で配線層により電気的に接続され
ており、トランジスタＴｒ３のソース３３とトランジス
タＴｒ４のドレイン４１とは配線層８０により接続され
ている。そして、トランジスタＴｒ３のドレイン３１及
び電極４７には配線層３６が接続され、トランジスタＴ
ｒ４のソース４３及び電極４７には配線層４６が接続さ
れている。 又、８１は層間膜である。 このようにして直列接続されたトランジスタの等価回路
は第５図に示すようになる。 第１実施例と同様に、トランジスタＴｒ３のチャネル領
域３２とトランジスタＴｒ４のチャネル領域４２は、第
１絶縁膜２、第２絶縁膜３４．４４及びドレイン４１と
チャネル領域４２とのＰＮ接合による電位障壁により完
全に分離されている。したがって、各トランジスタＴｒ
３　、　Ｔｒ４に印加される電圧は、ドレイン３１とソ
ース４３との間に印加される電圧の１７２となり、耐圧
が２倍に向上する。 第３実施例 第６図において、シリコン基板１とその主面１０上に形
成された第１絶縁膜２は、第１実施例七同じである。 第１絶縁膜２の上に、ｎ形の高濃度領域５１゜５３．５
５とｐ形の低濃度のチャネル領域５２５４が水平方向に
交互に周期的パターンに形成されている。それらの側面
及び上面は、ゲート酸化膜を構成する第２絶縁膜５６で
完全に囲まれており、シリコン基板１の他の部分に形成
される回路等から完全に電気的に分離されている。又、
チャネル領域５２．５４の上部の第２絶縁膜５６」二に
は、ゲート５７．５８が形成されており、そのゲート５
７と５８は図示しない部分で共通に接続されている。又
、ｎ形の高濃度領域５１には配線層５９が接続されてお
り、ｎ形の高濃度領域５５には配線層６０が接続されて
いる。 かかる構成のトランジスタにおいて、周期的バ１ ターンの一端であるｎ形の高濃度領域５１はドレインＤ
となり、周期的パターンの他端であるｎ形の高濃度領域
５５はソースＳとなり、ｎ形の高濃度領域５３は中間電
極Ｍとなる。そして、ドレインＤとチャネル領域５２と
中間電極Ｍとゲート５７とでトランジスタＴｒ５が構成
され、中間電極Ｍとチャネル領域５４とソースＳとゲー
ト５８とでトランジスタＴｒ６が構成されている。 したがって、この１幾構のトランジスタもトランジスタ
Ｔｒ５とＴｒ６との直列接続とみることもでき、その等
価回路は第２図に示す回路と同様な回路となる。 本実施例では、前２つの実施例と同様に、トランジスタ
Ｔｒ５のチャネル領域５２とトランジスタＴｒ６のチャ
ネル領域５４は、第１絶縁膜２、第２絶縁膜５６及び中
間電極Ｍとチャネル領域５４との逆バイアスされたＰＮ
接合による電位障壁により完全に分離されている。した
がって、各トランジスタＴｒ５　、　Ｔｒ６に印加され
る電圧は、ドレインＤとソースＳとの間に印加される電
圧の１７２とな２ す、耐圧が２倍に向上する。 又、本実施例において、等価回路が第５図に示すものと
なるように、チャネル領域５２と中間電極Ｍとの接合部
の一部や、チャネル領域５４とソースＳとの接合部の一
部に、ｐ形の高濃度領域を形成して、チャネル領域５２
と中間電極Ｍや、チャネル領域５４とソースＳを双方向
に電気的に接続するようにしても良い。 本実施例では、隣接するトランジスタ部のソースとドレ
インを共通化して中間電極Ｍとしているので、素子の集
積化が図られる。 又、高濃度領域とチャネル領域の配列の周期的パターン
は、図示するような直線状配列の他、同心的に矩形又は
円形を配置したものであっても良い。 第４実施例 第７図に示すように、相補形のインバータを構成する。 トランジスタＴｒ７はオフセットゲート形のｐチャネル
トランジスタであり、トランジスタＴｒ８．　Ｔｒ９は
第１図に示す構成のｎチャネルトランジスタである。ｎ
チャネルトランジスタはオフセラ１−ゲートに構成して
耐圧を向上させ、ｎチャネルトランジスタは直列接続に
より耐圧を向上させている。この構成の場合には、ｐ形
の低濃度のオフセット領域は、マスクを用いない全面の
イオン注入で形成できるため、製造が簡単で且つ素子面
積を小さくできる。 又、各トランジスタのソースとドレイン間に保護用のダ
イオード′Ｄが挿入されているが、このダイオードもＳ
ｏｌ　Ｉ’Ｊに形成することができる。 尚、前述の全実施例において、各部分を構成するトラン
ジスタの数は任意であり、その直列接続されるトランジ
スタの数により全体を１つとみたトランジスタの耐圧を
任意に変化させることができる。 又、基板はシリコン基板を用い、その主面を熱酸化して
、絶縁膜を形成したが、ザファイア等の絶縁基板を用い
て、その」二にトランジスタを形成しても良い。

【発明の効果】

第１発明は、各部分を構成するトランジスタの各チャネ
ル領域間を、基板の絶縁された主面及び絶縁膜で絶縁分
離し、各トランジスタの各ゲートを共通に接続し、それ
らのドレインとソースを順次直列に接続したので、全体
を１つとするトランジスタのドレインとソース間に係る
電圧は、各部分を構成するトランジスタのドレインとチ
ャネル間の逆バイアスされた各ＰＮ接合に形成される各
空乏層によって分割されることになり、耐圧を向上させ
ることができる。又、第２発明は、絶縁されている基板
の主面上において、高濃度領域とチャネル領域とを主面
の水平方向に交互に周期的パターンで複数形成し、各チ
ャネル領域を、両側に存在する高濃度領域及び下側の基
板の主面により分離し、各チャネル領域」二に形成され
た各ゲートを共通に接続したので、電圧が印加されると
き、各部分を構成するトランジスタの各チャネル領域間
は、基板の絶縁された主面と間に介在する高濃度領域と
による逆バイアスされたＰＮ接合による電位障壁により
完全に電気的に絶縁分離される。 ５ したがって、同様に、全体を１つとするトランジスタの
ドレインとソース間に電圧が印加されると、その間の電
圧は、そのトランジスタの各部分を構成するトランジス
タのドレインとチャネル間の逆バイアスされた各ＰＮ接
合に形成される。各空乏層によって分割されることにな
り、全体としての耐圧の向上が図られる。

【図面の簡単な説明】

第１図は本発明の具体的な一実施例に係る高耐圧トラン
ジスタの構成を示した断面図、第２図はその実施例のト
ランジスタの等価回路を示した回路図、第３図はその実
施例のトランジスタの測定された耐圧特性を示した特性
図、第４図は他の実施例に係る高耐圧トランジスタの構
成を示した断面図、第５図はその実施例のトランジスタ
の等価回路を示した回路図、第６図は他の実施例の高耐
圧トランジスタの構成を示した断面図、第７図は他の実
施例に係る高耐圧トランジスタの構成を示した回路図で
ある。 １　シリコン基板　２　第１絶縁膜 １０゛−主面 １１、　２Ｌ　　３１ １２、　２２．　３２゜ チャネル領域 １３．２３，３３゜ １４．２４，３４ １５．２５，３５゜ ５１．５３．５５

Claims (2)

【特許請求の範囲】
1. （１）少なくとも主面の一部が電気的に絶縁されている
   基板と、 前記基板の絶縁された主面上に形成された複数のＭＯＳ
   形電界効果トランジスタと、 前記複数のＭＯＳ形電界効果トランジスタの各々を電気
   的に絶縁する絶縁膜とを有し、 前記複数のＭＯＳ形電界効果トランジスタの各々のゲー
   トを共通に接続し、 前記複数のＭＯＳ形電界効果トランジスタの各々の間に
   おいて、一方のトランジスタのソースと他方のトランジ
   スタのドレインとを、順次接続して、前記複数のＭＯＳ
   形電界効果トランジスタを直列に接続して、１つのトラ
   ンジスタとした高耐圧トランジスタ。
2. （２）少なくとも主面が電気的に絶縁されている基板の
   主面上において、 高濃度領域とチャネル領域とが前記主面の水平方向に交
   互に周期的パターンで複数形成され、各チャネル領域は
   、両側に存在する高濃度領域及び下側の前記基板の前記
   主面により分離され、前記各チャネル領域上の絶縁膜を
   介して形成された各ゲートは共通に接続され、 前記周期的パターンの両端の高濃度領域をソース及びド
   レインとした高耐圧トランジスタ。