JPS58171860A - 薄膜トランジスタ - Google Patents

薄膜トランジスタ

Info

Publication number
JPS58171860A
JPS58171860A JP5433682A JP5433682A JPS58171860A JP S58171860 A JPS58171860 A JP S58171860A JP 5433682 A JP5433682 A JP 5433682A JP 5433682 A JP5433682 A JP 5433682A JP S58171860 A JPS58171860 A JP S58171860A
Authority
JP
Japan
Prior art keywords
thin film
current
drain
film transistor
film transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5433682A
Other languages
English (en)
Other versions
JPH0544195B2 (ja
Inventor
Hiroyuki Oshima
弘之 大島
Toshimoto Kodaira
小平　寿源
Toshihiko Mano
真野　敏彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to JP5433682A priority Critical patent/JPS58171860A/ja
Priority to FR8304924A priority patent/FR2524714B1/fr
Priority to GB08308614A priority patent/GB2117970B/en
Priority to US06/481,087 priority patent/US4623908A/en
Priority to DE19833311923 priority patent/DE3311923A1/de
Priority to FR8310563A priority patent/FR2547955B2/fr
Publication of JPS58171860A publication Critical patent/JPS58171860A/ja
Publication of JPH0544195B2 publication Critical patent/JPH0544195B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はソース・ト）レイン間のリーク電流を低減させ
る構造を有する牛導体薄膜、トランジスタに−する。
近年、絶縁基板上に薄膜トランジスタを形成する研究が
活発に行なわれている。この技術は、安価な絶縁基板を
用いｌｆｌ解ナシナイスプレイ現するアクティブマトリ
ックスパネル、あるいは通常の半導体集積回路上にトラ
ンジスタなどの能動素子を形成する三次元集積回路、あ
るいは安価で高性能なイメージセンサ、あるいは高密変
のメモリなど、数多くの応用が期待されるものである。
以下、薄膜トランジスタをアクティブマトリックスパネ
ルに応用した場合を例に取って説明するが、本発明は薄
膜トランジスタを用いた他の場合にも全く同様に適用す
ることがで診る。これは、本発明の主旨が、リーク電流
を減少させるという薄膜トランジスタの本質的な特性向
上ＫＩＮするものだからである。
薄膜トランジスタのアクティブマトリックスパネルに応
用した場合の液晶表示装雪け、一般に１上伸のガラス基
板と、下側の薄膜トランジスタ基板と、その間に封入さ
れた液晶とから構成されており、前記薄膜トランジスタ
基板上にマトリックス状に１置され九液晶駆動素子を外
部選択回路により選択し、前Ｆ液晶駆動素子に接続され
九液晶駆動電１ｊＫ電圧を印加するととＫよ抄、任意の
文字、図形、あるいは画惨の表示を行なりものである。
前記薄膜トランジスタ基板の一般的な回路−を第１図に
示す。
第１回顧は薄膜トランジスタ基板上の液晶駆動素子のマ
トリックス状配ｔＳである。ＩＩ中の１で１！まれえ領
域が表示領域であ）、その中に液晶駆動素子２がマトリ
ックス状に配曾されている。！ｌは液晶駆動素子２への
データ信号ラインであり、４は液晶駆動素子２へのタイ
ミング信号ラインである。液晶駆動素子２０回路図を第
１１１１１ｅ）Ｋ示す。
５は薄膜トランジスタであり、データのスイッチングを
行なら、６はコンデンサであ抄、データ信４４ｔ１１ｉ
Ｉ持用として用いられる。このコンデンサの容量として
は、液晶自体の有する容量と故意に酸は九コンデンサの
容量を含むが、場合によっては液晶の容量のｈで構成さ
れることもある。７は液晶パネルであ抄、７−１は各液
晶駆動素子に対応して形成されえ液晶駆動電極であ如、
７−２は上側ガラスパネルである。
以上の説明かられかるように、薄膜トランジスタは、液
晶に印加する電圧のデータをスイッチングするために用
いられ、このと針薄膜トランジスタＫｌ！求される特性
は大ｔ〈次の２種１１１に分類される。
（１）　　薄膜トランジスタをＯＮ状態にし走時コンデ
ンサを充電させるために充分な電流を流すことかで−る
こと。
（２）　　薄膜トランジスタを０？ν状１１Ｋした時、
蕃力、電流が流れないこと。
（１）はコンデンサへのデータの書−込ｋｑｌＨ性に関
するものである。液晶の表示はコンデンサの電位によ抄
決定されるため、短時間にデータを完璧に書き込むこと
がで−るように、薄膜トランジスタは充分大舞い電流を
流すことかで舞なくてはならない。この時の電流（以下
、ＯＮ電流という）はコンデンサの容量と、書−込λ時
間とから定ま抄そσ・ＯＫ電流をクリアできるように薄
膜トランジスタを製造しなくてはならない。薄膜トラン
ジスタの流すことがでするＯＮ電流は、トランジスタの
サイズ（チャネル長とチャネル幅）、構造、製造プロセ
ス、ゲート電圧、ドレイン電圧などに大きく依存する。
ｃ２）は、コンデンサに書舞込まれたデータの保持特性
Ｋｌｌする吃り・である、一般に、書舞込まれたデータ
は書き込み時間より４はるかに４Ｉい時間保持されなく
てはならない、コンデンサの容量は。
通常１ｐν１度の小ζい値であゐため、薄膜トランジス
タがＯｐν状鯵の時にわずかで４リーク電流ｃ以下、Ｏ
ＦＦ電流という）が流れると、ドレインの電位（すなわ
ち、コンデンすの電位）は急ｔＫソースの電位に近づき
、書き込まれたデータは正しく保持されなくなってしま
う、したがって。
ＯＦν電流はで伊る１１７１１小さくしなくてはならな
い、　ｏｙｙ電流の機構についてＦｉ、本発明の主旨に
関係するため、ｉｌＫ評しく述べる。
以上述べた内容かられかるよりに、薄膜トランジスタの
ＯＦＦ電流を低減させることは、非常に重畳な意義を有
する。チャネル長を小さく、チャネル幅を太キ〈シて充
分なＯＮ電流を得ようとする　５− とＯＦＦ電流も増加し、データの保持特性を悪化させる
ためである。したがって、０１Ｆ電流を減少せしめるこ
とは、薄膜トランジスタの特性改善において急務となっ
ている。このことは薄膜トランジスタをアクティブマト
リックスパネル以外の用途に応用する場合にも全く同様
である。例えば、薄膜トランジスタを用いて、通常のロ
ジック回路を構成する場合には静止電流が増加し、また
メモリやイメージセンサを構成する場合ＫＦｉ誤動作の
原因となる。
本発明け、このような従来の薄膜トランジスタの欠点を
除去するものであり、その目的とするところけ、０ＦＩ
Ｆ電流を低減させる構造を有する薄膜トランジスタを提
供することである。以下、　ＯＦν電流の機構について
詳しく述べた後、それに基づいて本発明の詳細な説明す
る。
第２図は半導体薄膜を用い九Ｎチャネル薄膜トランジス
タの一般的な構造を示す断面図である。８けガラス、石
英などの絶縁性透明基板、９は多結晶シリコンなどの半
導体薄膜、１０は半導体薄膜中にリンやヒ素などの不純
物をドープして形成したソース領　６− 域、１１は同じくドレイン領域、１２けゲー１Ｌ１５け
ゲー）ＩＦ響、１４は層間絶縁膜、１５はソース電極、
１６けドレイン電番である。この構造を有する薄膜トラ
ンジスタの代衰的な特性を第３因及び第４図に示す。
第３図はチャネル長Ｌｇ＝２０ｊ惰、チャネル幅Ｗｓａ
＋１０Ｊ１１１のサイズを有する薄膜トランジスタの特
性を示すグラフである。なお、このデータは本出願人が
実験を行なって得られた結果である。このグ′２フの横
軸はソースに対するゲート電圧ｙｓｓであ抄、縦軸はド
レイン電流より　である、ノくラメータはソースに対す
るドレイン電圧ＶＤＩでＴｏ−、ムの１曽がＶＤ−ｗｅ
、　Ｉ　Ｖ　Ｋ　、　Ｂの１纏がｖＤｌｌＶに、０の１
曽がＶｅｓｇ＝ＳＩＶＫそれぞれ対応する。
これよ抄わかるように、ドレイン電流■ＤけＶ・―冨Ｏ
ｖ近傍で最小値を取り、ｙｅ−の絶対値が増加すゐＫつ
れてドレイン電流よりは増加する。ｖＩＩ−が正の領域
でドレイン電流が増加することは、トランジスタが０シ
シ状態からＯＮ状態へ変化することを意味するものであ
抄、電流の増加率はで−る隈抄大きいことが望ましい、
一方、ｙｅｓが負の領域でドレイン電流が増加するとと
け、０７Ｆシ電流がゲート電圧依存性を有することを意
味する亀のでＴｏリトランジスタの特性としては望まし
くない、またトレイン電涛はドレイン電圧Ｖ！ＩＩＫよ
り大幹く変化する。特Ｋｖｏｓが負の領域におけるドレ
イン電流、すなわちＯＦＦ電流は、ＯＮ電流以上にドレ
イン電圧依存性が大ぎい。
第４図はチャネル幅Ｗ＝１０μ愼の薄膜トランジスタの
特性のチャネル長り依存性を示すグラフである。なお、
このデータも出願人が実験を行なって得喪結果である。
ドレイン電圧はＶＤＩ　＝　Ａ　Ｖ。
で一定であり、パラメータはチャネル長りである。
Ｄの曲線がＬ＝　１０　ｆｉｍ’に、　Ｈの曲線がＬ　
＝　２’Ｏ０ば、？の曲線がＬ＝’４０ｍ＊ば、Ｇの１
纏がＬ　＝　１００μｍｒｒＬＫそれぞれ対応する。こ
れよりわかるよりに、　ｖＧｌが正の領域ではドレイン
電流工ｆ１はチャネル長Ｉ、に反比例し、通常の金属絶
縁膜半導体構造電界効果トランジスタ（ＭＯ８ｐｚＴ）
の運輸と一致する。しかし、ｙｅｓが負の領域では、Ｖ
ＯＳの飴、対値が大赦くなるにつれて、チャネル長Ｌｆ
’１依存性は小さくな抄、ついＫＦｉＬの依存性が全く
無くなる。すなわち、ｙｏ−が約−８ｖ以下のと鎗には
、いかなるＬＫ対しても０１Ｐ纜流は一定になる。
第３図及び第４図に示したデータより、ＯＦＦ電流は次
のような機構によるものと考えられる。
すなわち　７＠＠　ｗ＝　Ｑ　７　ｆＣおける０ア？電
流は半導体薄膜の固有抵抗により決定されるが、Ｖ・１
を負にバイアスし走時のＯＦＦ電流は、半導体薄膜のｌ
ＩｍＫ鋳起されるｐｆｌｉ層と、ソース領域及びドレイ
ン領域の）１１１層との関に形成されるＰＮ＃合を流れ
る電流により規定される。一般に、半導体薄膜中には多
くのトラップが存在する喪め、このＰＭ接合は不完全で
あり、し★がって接合リーク電流が流れやすい、ゲート
電圧を負にバイアスするほどＯＦＦ電流が増加するのけ
、半導体薄膜の！Ｉ画に形成畜れるＰ型層のキャリア濃
度が増加して、ＰＭ接合のエネルギー障壁の幅が狭くな
る丸め、電界の集中が起と抄、接合リーク電流が増加す
ること　９− によるものである。また、０ＦＦＩＩ流のドレイン電圧
依存性も、同様の理由によるものである。′Ｊ！九〇Ｆ
Ｆ電流のチャネル長依存性も、接合リーク電流により謂
明で舞る。すなわち、ｖ■を負にバイアスするにつれて
、ＯＦＦ電流はドレイン近傍の壷金す−ク電流Ｋｔ配さ
れ、半導体薄膜の固有抵抗により流れる電流は無視でき
るようになるためである。
ＣｌＦＦ電流の榛構は上述した通妙のものであるが実際
Ｋ　ＯＦＦ電流を低減させるための有効な手段は従来、
あま抄取られていなかっ九。１ｒＩＩＫ、ゲート電圧を
負にバイアスした時の０ＦＩＰ電流を低減させるためＫ
ｄ、接合リーク電流を低減させなくてはならないため、
その努力はほとんど払われていなかった。
本発明はこのような０ＦＩＦ電流のゲート電圧依存性を
低減させ、ｙｅｓを負の値に増加させてもＯＦＦ電流が
＃テとんど増加しない特性な肩する画期的な薄膜トラン
ジスタを提供するものである。これを実現するために本
発明では、半導体薄膜を用いソ　１０− −スミ響とドレイン電極とゲート電番をＩＩ虻良友薄膜
トランジスタおいて、１１数個の前記薄膜トランジスタ
を直列Ｋｍ続し、その両端の電極をソース電極及びドレ
イン電極とすると共に、前配曹赦儒の薄膜トランジスタ
のゲート電番をすべて共通にしたことｔ＊＊とする薄膜
トランジスタをｍｓする。以下、図を参照して本発明の
詳細な説明すゐ。
第５５＋１は、本発明の一般的な回路図を示すものであ
る。８ｉｊンースを、　Ｉ）Ｆｉミドレイン、Ｇけゲー
トを示して−る。また１ｉは璽列に接続する薄膜トラン
ジスタの個数を衰わしている。Ｉ％ｉｌかもわかるよう
ＫＮ伽の薄膜トランジスタを曹列に接続し両端の電接の
一方をソースに、他方をドレインとする。また、Ｎ個の
薄膜トランジスタのゲートはすべて共通にして、１つの
ゲートとする０本発明の主旨は、このように構成され九
複数個の薄膜トランジスタを単一の薄膜トランジスタと
してｉＨ扱うことにあゐ、このように構成された薄膜ト
ランジスタは非常に優れたＯＦν特性を有する。その理
由は、第６図を参照して説明する。
第６図ｂ）は、第５図においてＮ＝２とした場合の回路
図である。簡単のため、Ｎ−２の場合を例にとって本発
明を説明する０図中、Ｅｌ、　ｒ；、　　ａの意味する
内容は第５図と同じである。　Ｅｌ、　　Ｄ、　Ｇ、ｘ
ｒｂける電位をそれぞれｖｏ　、　ＶＤ　、　ｖｏ　、
　ＶＸとする。また、図中の番号は、２つの薄膜トラン
ジスタにつけられた番号であり、それぞれのトランジス
タのチャネル長をＬ＋、Ｌｔとする。また、第６図の）
は、顧のトランジスタを岬価的に１つのトランジスタ２
會流かえたものであり、そのチャネル長けＩｓ＋Ｌｔで
ある。トランジスタ１のドレイン電圧ｖｏｓ１．ゲート
電圧ＶＧＩＩ及びトランジスタ２のドレイン電圧Ｖｏｉ
２、ゲート電圧Ｖｉｌｌａけ次式で与えられる。
’％ｒＤ１１１＝＝　　ＶＸ　　−Ｖ自ｖ（１１１１＝
　Ｖｍ　−Ｖｌｌ Ｖｏａ！＝　Ｖｎ　−’　ＶＸ　） ＶＧ％　：　ｖｏ　−ＶＸ トランジスタ１を流れる電流工、とトランジスタ２會流
れる電ＭＩ　Ｘｓが等しくなるように点Ｘの電位Ｖｌが
定まる。このとき、Ｖｍ　＜　ｖｘ　（７ａが成立し、
し九がってドレイン電圧Ｖｏ　−Ｖｓ　＃１２つのトラ
ンジスタに分割して印加されることになる。このためド
レイン電ｆｌｌは減少するはずであるが、ドレイン電流
とチャネル長との関に一定の関係が成立する場合に＃ｉ
、第６図の）Ｋ比べてチャネル長が短い分だけドレイン
電流は増加し、結局、第６１１ｂ）のトランジスタと、
第６図中）のトランジスタとでは電流値＃ｉ岬しくなる
。実際、Ｖ・−Ｖｍ　）　Ｑの場合には、この関係が成
立し、ＯＮ電流Ｆｉｔ化しない。
すなわち、チャネル長をどのように分割しても電流値は
質わらない。
しかし、Ｖ・−ｖ−〈０の場合ＫＦｉ状況が異なる。
これは、第４図に示したように、ゲート電圧を自にバイ
アスした場合、ドレイン電流のチャネル長依存性がなく
なってくることに起因する。すなわち、ゲート電圧を負
の方向に大きくしていくと。
０１ｒ電ＲＦｉチヤネル長に依存しなくなってくる丸め
、第６図ｂ）との）とでチャネル長の違いによる効ｌけ
なのなってくる。したがって、Ｉｉ！！身のトラン−１
３ψ ジスタに加わるドレイン電圧が低下する分だけ。
の）でＦｉＣＩＦ？電流が減少する。この効果は、ゲー
ト電圧を負にバイアスするほど顕著になる。
また、以上の現象は、物性的に次のようにも説明される
。トランジスタがＯＮの状態では、半導体薄膜の表面に
はチャネルが形成これる九め、ソースからドレインに向
けて、は埋均−な電位勾配（電界）が生じているために
、どのようにチャネルを分割してもドレイン電流は皆化
しない、一方トランジスタがｏｐｙの状態では、前述の
通り、ドレイン近傍のＰＭ接合Ｋ　１１とんどの電界が
集中しているため、トランジスタを分割することにより
個々のＰＮ接合に加わる電界集中を弱めることかで舞、
接合リーク電流、すなわちＯＦＦ電流を減少させること
がで−る。
次に、実験データを示して１本発明の効果を実証する。
第７図は１本発明による薄膜トランジスタの特性を示す
グラフである。第６３顧においてＬ１＝Ｌｔ＝１０μ情
、Ｗ１＝Ｗ鵞＝１０μ愼とじ九場合のトラ　１４− ンジスタ轡性である。このトランジスタは等価的に第５
ｍＫ示したトランジスタに等しいものである。なお、こ
のデータも本出膠人が実験を行なって得られ九結果であ
る。パラメータはドレイン電圧テ＆す、ＨＶ＠＠が７ｎ
ｓｍＩＶＫ、Ｉの一線がｙＤｓ　＝　４　Ｖに、Ｊの曲
線がＶＤＩ　＝　９　Ｖ　Ｋそれぞれ対応している。こ
のグラフかられかるように、Ｖｌｌｌｌが正の領域、す
なわちＯＮ電流は第３図のデータとほとんど一致するが
、Ｖ・−が負の領域、すなわちＯＦＦＦＦ電流第１第３
ＷＪ幅に異な抄、低い値でほぼ一定の値をとっている。
すなわち、従来の薄膜トランジスタと同１７．　ＯＭ電
流を保ちつつ、０シシ電流を大幅に４１に波させている
。ま走、本出願人は従来のトランジスタ特性をもとにし
てコンビ為−タシＩ＆レージ嘗ンを行ない、本発明によ
る薄膜トランジスタのｏｙｙ　特性を計算して入たが、
その結果は縞７１１１のグラフと非常によ（−散しえ。
以上の説明では簡単のため、舅＝２の場合、すなわち２
つの薄膜トランジスタを直列ＫＷ綬した場合について述
べたが、３つ以上の場合にも全く同様の砦明をすること
がで−る。薗列に接続する薄膜トランジスタの個数を増
加之せると、ドレイン電圧力１高い場合のＯＦＦ電流の
改曹が顕著になってぐる。これは、トランジスタの数が
多Ｚｆｉと個々のトランジスタに印加されるドレイン電
圧が減少するためである。したがって、薄膜トランジス
タの用途と、要求これる０ＩＦＦ電流のレベルによって
、その個数Ｎを選択すればよい、アクティブマトリック
スパネルに応用する場合には、通常、ドレイン電圧が低
い九め（約１０ｖ以下）、　Ｎ＝２〜３で充分である。
薄膜トランジスタでロジック回路を構成する場合には、
通常、充分なＯＮ電流を得るために高いゲート電圧を印
加するが、ドレイン電圧もそれとほぼ同等の高い値にな
るため舅の普は大とくした方がＯＦＦ電流の低減には効
果がある。
以上、述べたように、本発明はＯＮ電流を低下ζせるこ
となく、ＯＦＦ電流を大幅に減少せしめるという優れた
効果を有する画期的な薄膜トランジスタを提供するもの
である。
【図面の簡単な説明】
糖１図は薄膜トランジスタをアクティブマトリックスパ
ネルに応用した場合の一般的な回路図である。 第２図は半導体薄膜を用いえｙチャネル薄膜トランジス
タの一般的な構造を示すＩＩ！１面図である。 ｍｓｍｘび菖４図は、従来の薄膜トランジスタの特性を
示すグラフで布る。 縞５図は本発明の一般的な構成を示す回路図である。 第６１Ｊは本発明の一例として、２個の薄膜トランジス
タを直列Ｋｍ続した場合の回路図と、それに等価な単一
の薄膜トランジスタを示すものである。 １１Ｅ７１１は、第６因に示した本発明による薄膜トラ
ンジスタの特性を示すグラフである。 以　　上 出願人　株式会社　諏訪精工舎 ３０３ ６ノ 第１図 第２ＷＡ １°゛３“°゛０　第３図 Ｔｅｓ　（Ｖ６１ｊ）　第４図 ３０ 第５図 □ 負 蛎） （ト） 第６図 一

Claims (1)

    【特許請求の範囲】
  1. 半導体薄膜を用い、ソース電番とドレイン電極とダート
    電極を備ええ薄膜トランジスタにおいて彼数儒の前記薄
    膜トランジスタを直′列に接続し、その両端の電極をソ
    ース電極及びドレイン電極とすると共に、前記複数個の
    薄膜トランジスタのゲート電極をすべて共通にしたこと
    を特徴とする薄膜トランジスタ。
JP5433682A 1982-04-01 1982-04-01 薄膜トランジスタ Granted JPS58171860A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP5433682A JPS58171860A (ja) 1982-04-01 1982-04-01 薄膜トランジスタ
FR8304924A FR2524714B1 (fr) 1982-04-01 1983-03-25 Transistor a couche mince
GB08308614A GB2117970B (en) 1982-04-01 1983-03-29 Thin film transistor integrated circuit
US06/481,087 US4623908A (en) 1982-04-01 1983-03-31 Thin film transistors
DE19833311923 DE3311923A1 (de) 1982-04-01 1983-03-31 Duennfilmtransistoranordnung
FR8310563A FR2547955B2 (fr) 1982-04-01 1983-06-27 Transistor a couche mince

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5433682A JPS58171860A (ja) 1982-04-01 1982-04-01 薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JPS58171860A true JPS58171860A (ja) 1983-10-08
JPH0544195B2 JPH0544195B2 (ja) 1993-07-05

Family

ID=12967756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5433682A Granted JPS58171860A (ja) 1982-04-01 1982-04-01 薄膜トランジスタ

Country Status (1)

Country Link
JP (1) JPS58171860A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03108766A (ja) * 1989-09-22 1991-05-08 Nippondenso Co Ltd 高耐圧トランジスタ
EP0589478A3 (en) * 1992-09-25 1994-11-17 Sony Corp Liquid crystal display device.
US6184559B1 (en) 1996-11-21 2001-02-06 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device having multiple gate electrode portions
US6885027B2 (en) 1994-06-02 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Active matrix display and electrooptical device
DE19605669B4 (de) * 1995-02-15 2007-06-14 Semiconductor Energy Laboratory Co., Ltd., Atsugi Aktivmatrix-Anzeigevorrichtung
DE19605670B4 (de) * 1995-02-15 2007-06-28 Semiconductor Energy Laboratory Co., Ltd., Atsugi Aktivmatrixanzeigegerät
US7253460B2 (en) 2004-02-04 2007-08-07 Casio Computer Co., Ltd. Active matrix panel with two thin film transistors to a pixel
JP2021013023A (ja) * 2001-11-09 2021-02-04 株式会社半導体エネルギー研究所 発光装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3784491B2 (ja) 1997-03-28 2006-06-14 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03108766A (ja) * 1989-09-22 1991-05-08 Nippondenso Co Ltd 高耐圧トランジスタ
EP0589478A3 (en) * 1992-09-25 1994-11-17 Sony Corp Liquid crystal display device.
US5412493A (en) * 1992-09-25 1995-05-02 Sony Corporation Liquid crystal display device having LDD structure type thin film transistors connected in series
US6885027B2 (en) 1994-06-02 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Active matrix display and electrooptical device
US7148506B2 (en) 1994-06-02 2006-12-12 Semiconductor Energy Laboratory Co., Ltd. Active matrix display and electrooptical device
US7459724B2 (en) 1994-06-02 2008-12-02 Semiconductor Energy Laboratory Co., Ltd. Active matrix display and electrooptical device
DE19605669B4 (de) * 1995-02-15 2007-06-14 Semiconductor Energy Laboratory Co., Ltd., Atsugi Aktivmatrix-Anzeigevorrichtung
DE19605670B4 (de) * 1995-02-15 2007-06-28 Semiconductor Energy Laboratory Co., Ltd., Atsugi Aktivmatrixanzeigegerät
US6184559B1 (en) 1996-11-21 2001-02-06 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device having multiple gate electrode portions
US6426517B2 (en) 1996-11-21 2002-07-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device having multiple gate electrode portions
JP2021013023A (ja) * 2001-11-09 2021-02-04 株式会社半導体エネルギー研究所 発光装置
US7253460B2 (en) 2004-02-04 2007-08-07 Casio Computer Co., Ltd. Active matrix panel with two thin film transistors to a pixel

Also Published As

Publication number Publication date
JPH0544195B2 (ja) 1993-07-05

Similar Documents

Publication Publication Date Title
CN105719687B (zh) 一种静态存储电路、静态存储单元及其制作方法
JPH09116119A (ja) 不揮発性半導体記憶装置
JPS58171860A (ja) 薄膜トランジスタ
JPS58105574A (ja) 液晶表示装置
CN105993077A (zh) 有源矩阵基板
KR910009548B1 (ko) 반도체메모리장치
JPS63175832A (ja) アクテイブマトリクス液晶表示装置
TW200415651A (en) Semiconductor memory device
JP3098629B2 (ja) 強誘電体トランジスタ、それを用いた半導体記憶デバイス、半導体応用機器及び人工知能システム
JPS63220289A (ja) 薄膜トランジスタアレイ
JPH0419711B2 (ja)
JPH0534836B2 (ja)
TW201618282A (zh) 半導體裝置
CN209447797U (zh) 电子器件和电子系统
JP3871104B2 (ja) 半導体装置及びその駆動方法
JPS58180063A (ja) 薄膜トランジスタ
WO2017099024A1 (ja) アクティブマトリクス基板およびそれを備える液晶表示パネル
JP2003043523A (ja) 薄膜トランジスタパネル
JPS58118090A (ja) 記憶装置
JPS6047467A (ja) 相補型薄膜トランジスタ
JP2622661B2 (ja) 液晶表示パネル
WO2017094548A1 (ja) アクティブマトリクス基板およびそれを備える液晶表示パネル
JP2002343939A (ja) 半導体メモリ素子におけるセンスアンプレイアウト方法及びこれを用いる半導体メモリ素子
JPS62219559A (ja) 半導体集積回路装置
JPH0279476A (ja) 薄膜トランジスタ