JPS58105574A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はリーク電流を低減させる構造を有する多結晶半
導体薄膜トランジスタに関する。

近年、絶縁基板上に薄膜トランジスタを形成する研究が
活発に行なわれている。この技術は、安価な絶縁基板を
用いて薄形ディスプレイを実現するアクティブマトリッ
クスパネル、あるいは通常の半導体集積回路上にトラン
ジスタなどの能動素子を形成する、いわゆる三次元集積
回路など、多くの応用が期待できるものである。以下、
−膜トランジスタをアクティブマトリックスパネルに応
用した場合を例に取って説明するが、本発明の主旨は薄
膜トランジスタを用いた他の場合にも全（同様に適用す
ることができる。これは、本発明の主旨が、リーク電流
を減少させるという薄膜トランジスタの本質的な特性向
上に関するものだからである。

薄膜トランジスタをアクティブマトリックスパネルに応
用した場合の液晶表示装置は、一般に、上側のガラス基
板と、下側Ｏ薄膜トランジスタ基板と、その間に封入さ
れた液晶とから構成されており、前記薄膜トランジスタ
基板上に！トリックス状に配置された液晶駆動素子を外
部選択回路により選択し、゛前記液晶駆動素子に接続さ
れた液晶駆動電極に電圧な印加することにより、任意の
文字１図形、あるいは面像０表示を行なうもＯである、
前記薄膜トランジスタ基板の一般的な回路図を第１図に
示す。

第１図（ｉは薄膜トランジスタ基板上の液晶駆動素子の
マトリックス状配置図である。図中の１で囲まれた領域
が表示領域であり、その中に液晶駆動素子２がマトリッ
クス状に配置されている。３は液晶駆動素子２へのデー
タ信号ラインであり、４は液晶駆動素子２へのタイミン
グ信号ラインである。液晶駆動素子２の回路図を第１図
（ｈ）に示す、５は薄膜トランジスタであり、データの
スイッチングを行なう。６はコンデンサであり、データ
信号の保持用として用いられる。７は液晶バネ−であり
、７−１は各液晶駆動素子に対応して形成された液晶駆
動電極であり、７−２は上側ガラスパネルである。

以上の説明かられかるように、薄膜トランジスタは、液
晶に印加する電圧のデータをスイッチングするために用
いられ、このとき薄膜トランジスタに要求される特性は
大きく次の２種類に分類される。

（１）　薄膜トランジスタをＯＸ状態にした時コンデン
サを充電させるために充分な電流な流すことができるこ
と。

（２）　薄膜トランジスタｒｔｏｙｙ状態にした時、極
力、電流が流れないこと。

（１）は、コンデンサへのデータの書き込み特性に関す
るものである。液晶の表示はコンデンサの電位により決
定されるため、短時間にデータを完壁に書き込むことが
できるように、薄膜トランジスタは充分大きい電流な流
すことができなくてはならない。この時の電流（以下、
ＯＮ電流という、）は、コンデンサの容量と、書き込み
時間とから定まり、そのＯＮ電流をクリアできるように
薄膜トランジスタを製造しなくてはならない、薄膜トラ
ンジスタの流すことができるＯＮ電流は、トランジスタ
のサイズ（チャネル長とチャネル幅）、構造、製造プロ
セス、ゲート電圧などに大きく依存する。多結晶半導体
薄膜を用いて薄膜トランジスタを形成した場合、一般に
ＯＮ電流は充分大きい値な得ることが可能であり、した
がって（１）Ｏｇ！求畢狽は満足されている。これは、
非晶質半導体などと興なり、多結晶半導体ではかなり大
きいキャリア移動度が得られるためである。

（２）は、コンデンサに書き込まれたデータの保持特性
に関するものである。一般に、書き込まれたデータは書
き込み時間よりもはるかに長い時間保持されなくてはな
らない。コンデンサの静電容量は、通常ＩＰ１程度の小
さい値であるため、薄膜トランジスタがｏｙｙ状態の時
にわずかでもリーク電流（以下、０１１電流という。）
が流れると、ドレインの電位（すなわちコンデンサの電
位）は急激にソースの電位に近づき、書き込まれたデー
タは正しく保持されなくなってしまう。多結晶半導体薄
膜を用いて薄膜トランジスタを形成した場合、多結晶半
導体薄膜中の結晶粒界に多くのトラップ準位が局在して
いるため、このトラップを介してかなり多くの０１１電
流が流れてしまう、０１１電流の機構については、本発
明の主旨に関係するため、後に詳しく述べる。

以上述べた内容かられかるように、多結晶半導体薄膜を
用いた薄膜トランジスタでは、０１電ｆｉは比較的大き
い値が得られるが、０１１電流Ｏ値も大きくなり、デー
タの保持特性な悪化させている。したがって、０１１電
流を小さくおさえることが急務となっている。このこと
は、薄膜トランジスタをアクティブマトリックスパネル
以外の用途に応用する場合にも全く同様のことが言える
。

例えば薄膜トランジスタを用いて、通常のロジック回路
を構成する場合には、静止電流が増加し、またメそり回
路を構成する場合には、誤動作の原因となる。

本発明は、このような従来の薄膜トランジスタの欠点を
除去するものであり、その目的とするところは、０１Ｆ
１！電流を低減させる構造な有する薄膜トランジスタな
提供することである。以下、０１１電流の機構について
詳しく述べた後、それに基づいて本発明の詳細な説明す
る。

第２図は多結晶半導体薄膜を用いた夏チャネル薄膜トツ
ンジ２夕の従来の一般的な構造を示す断面図である。８
はガラス、石英などの呼縁性透明基板、９は多結晶シリ
コンなどの多結晶半導体薄膜、１０は多結晶半導体薄膜
９中にリンやヒ素などの不純物をドープして形成したソ
ース領域、１１は同じくドレイン領域、１２はゲート膜
、１３はゲージ電極、１４は層間絶縁膜、１５はソース
電極、１６はドレイン電極である。この構造を有する薄
膜トランジスタの代表的な特性を第５ｗＪに示す。この
データは本出願人が実験を行なって得られた結果である
。このグラフの横軸はソースに対するゲート電圧ＴＯ−
であり、縦軸はドレイン電流１珍である。ソースに対す
るドレイン電圧ｖＤｌｌは４マである。このグラフより
わかるようにドレイン電流１勤はＶ・虐＝ＯＶ近傍で最
小値を取り、ｙｅｓ　　の絶対値が増加するにつれてド
レイン電流ＸＤは増加する。ＶＯＷ　　が正の領域でド
レイン電流が増加することは、トランジスタが０１１１
状態からＯ夏状態へ変化することを意味するものであり
、電流の増加率はできる限り大きいことが望まシイ。一
方、　ｖＯｎ　　が負の領域でドレイン電流が増加する
ことは、０１１電流がゲート電圧依存性を有することを
意味するものであり、トランジスタの特性としては望ま
しくない。この現象は次のように説明される。第２図に
おいてゲート電極１ｓを負にバイアスすると多結晶半導
体薄膜９０表面にはｐｍ層が形成される６通常の集積回
路などに用いられる金属拳化膜半導体構造電界効果トラ
ンジスタ（ＶＯ８ＦＥＴ）の場合には、この表面のＰ型
層とソース領域及びドレイン領域の１１Ｗ１領域との間
にほぼ完壁なＰ菫接合が形成され、きわめて高抵抗の絶
縁分離が実現されるため、０１１電流はほと元ど流れな
い。しかし、多結晶半導体薄膜を用いた薄膜トラン弛ス
タの場合には、多結晶半導体薄膜中の結晶粒界に高密度
のトラップ準位が存在するため、このトラップを介して
キャリアが移動し、０１１電流が流れる。すなわち、多
結晶半導体を用いた薄膜トランジスタでは通常ＯＭｏ８
　　？ＩＣ’ｌ’よりも・本質的に０１１電流が多くな
る。ゲート電圧ｙｏａ　　を負に増加させると、多結晶
半導体薄膜の表面に形成される？！！！層のキャリア湊
１度は増加し、ｙｍ領域との間に形成されるＰＭ接合の
エネルギー障壁の幅が狭くなる。このため、電界の集申
が起こりやすくなり、したがってｏｙｙ電流が増加する
。このような効果が現われるため、ドレイン電流ｘ１１
はｙｏａ＝ＯＶ　近傍で最小値を取り、ＶＯ−を負の値
に増加させるとドレイン電流が増加するようになる。

本発明はこのよりな０１ν電流のゲート電圧依存性な低
減させ、ｖＯ−を員の値に増加させてもｏｙｙ電流がほ
とんど増加しない特性を有する薄膜トランジスタを提供
するものである。これを実現するために本発明では、多
結晶半導体薄膜な用いソース電極とドレイン電極とゲー
ト電極を備えた薄膜トランジスタにおいて、前記ソース
電極下のソース領域、または前記ドレイン電極下のドレ
イン領域に接して、前記ソース領域及び前記ドレイン領
域と同じ導電型の低濃度領域からなるオフセットゲージ
領域を設ける。以下、図な参照して本発明を説明する。

第４図は本発明の実施例を示すものであり、ソース及び
ドレイン領域にオフセットゲート領域を設け゛た薄膜ト
ランジスタを示している。１７は絶縁性透明基板、１８
は多結晶半導体薄膜、１？は多結晶半導体薄膜１８中に
形成したソース領域、２０は同じくドレイン領域、２１
はゲー）膜、２２はゲー）電極、２３は層間絶縁膜、２
４はソース電極、２５はドレイン電極、２６は多結晶半
導体薄膜１８中に形成され、ソース領域１９及びドレイ
ン領域２０と同じ導電ｍｏａｌＩ度゛領域からなるオフ
セットゲート領域である。このようにオアー４！ツトゲ
ート領域を設けると、ゲージ電圧を負にバイアスして多
結晶半導体薄膜の表面にｐＨ１層が形成されても、Ｍｍ
領域であるオフ七ットゲー）領域の不純物員度が低いた
め、！夏接合のエネルギー障壁の幅は広くなる。このた
め、ＰＭ接合部に加えられる電界強度が弱められ、ｏｙ
ｙ電流はほとんど増加しない。

第５図は第４ｗＪに示した構造の薄膜トランジスタの代
表的な特性を示すものであり、本出履人が実験を行なっ
て得られた結果である。このグラフの横軸はソースに対
するゲージ電圧ｙｏ−であ゛す、縦軸はドレイン電流ｘ
Ｄである。ソースに対するドレイン電圧７ｍ−は４ｖで
ある。第５図に示した従来の薄膜トランジスタの特性と
比較すると、ＶＧｊ　　が正の領域ではほとんど特性に
変化はないが、ＶＯＷ　　が負の領域で０１１電流が大
幅に減少していることがわかる。これｉ前述の通り、本
発明ではＰＭ接合部の電界集中な緩和する構造を有して
いるためである。高抵抗のオフセラトゲ−、ト領域を設
けたにもかかわらず従来と同様のＯＮ電流が得られてい
るのは、薄膜トランジスタでは通常のＭＯＢＩＸＴに比
べてチャネル抵抗がかなり大きいためである。すなわち
チャネル抵抗よりもオフセラ）ゲート領域の抵抗が充分
小さければ（約１００にΩ以下）、ＯＮ電流はほとんど
低下しない。オフセットゲート領域の抵抗をさらに高く
すると、０１ν電流をさらに減少させることが可能とな
るが、一方、Ｏ１ｒ電流も低下するようになるため、薄
膜トランジスタの使用目的に応じて適当な抵抗値を有す
るオフセットゲート領域を設けなくてはならない、この
抵抗値の制御はイオン打込み法を用いれば容易に実現で
きる。

最後に１本発明による薄膜トランジスタの製造方法につ
いて述べる。本発明の特徴はオフセットゲート領域を設
けることにあり、その他の製造プロセスは従来と全く同
じ方法を用いることができる。本発明の最も一般的な製
造方法は、第４図において、多結晶半導体薄膜１８にソ
ース領域１９及びドレイン領域２０９形成した後、ゲー
）　＠２１、ゲート電極２２をＷｌ成し、ゲート電極を
マスクとしてイオン打込み法によりオフセラトゲ−）領
域を設ける方法である。この方法によれば、オフセット
ゲート領域はゲート電極に対して自己整合的に形成され
るため、工程が簡略化されると共に、オフセットゲート
領域とゲート電極との間の寄生容量も低減できる。また
、ソース領域１９及びドレイン領域２０は、層間絶縁Ｊ
［２５に開口したコンタクトホールかや不純物を導入す
ることにより形成してもよい。この方法によれば、ソ・
−ス領域及びドレイン領域を形成するに際して、特別の
バター°ンな必斐としないため、さらに工程が簡略化さ
れる。本発明の要点はオフセットゲート領域を設けるこ
とにあるため、この構造が得られるものであれば他の製
造プロセスを用いてももちろん差し支えない。

なお、本発明の゛説明に際して、オフセットゲート領域
は、ソース領域側及びドレイン領域側の双方に設けた場
合について述べたが、場合によっては片側だけに設けて
もよい。すなわち、０１？電流を低減させるためには、
ソース領域とドレイン領域との間に形成されるＰＭ接合
の少なくと□も１ケ所のリークを低減させればよい。こ
のようにすれ・ば、ソース領域とドレイン領域の間を流
れる０１ｙ電流は減少せしめることができる。しかし、
より確実に０１１電流を減少させるには、ソース領域側
とドレイン領域側の双方にオフセットゲート領域を設け
た方がよい。

以上述べた□ように、本発明は多結晶半導体薄膜を用い
た薄膜トランジスタにおいて、０Ｍ電流をほとんど低下
させること−なく、ｏｙｙ電流を大幅に減少せしめると
伝う優れた効果を有するものである。

【図面の簡単な説明】

第１図は薄膜トランジスタをアクティブ！トリックスパ
ネルに応用した場合の一般的な回路図である。第２図は
従来の薄膜トラン−ジスタの構造を示す断面図であり、
第３図はその特性を示すグラフである。第４図は本発明
の薄膜トランジスタの構造を示す断面図であり、第５図
はその特性を示すグラフである。 以上 （αン ＜ｂ） ？ 第２図 ＶＱｔＳ　（ｗｌす

Claims (1)

【特許請求の範囲】
1. 多結晶半導体薄膜を用い、ソース電極とドレイン電極と
   ゲート電極を備えた薄膜トランジスタにおいて、前記ソ
   ース電極下のソース領域、または前記ドレイン電極下の
   ドレイン領域に接して、前記ソース領域及び前記ドレイ
   ン領域と同じ導電型の低濃度領域からなるオフセットゲ
   ート領域を設けて成ることを特徴とする薄膜トランジス
   タ。