JP3871104B2 - 半導体装置及びその駆動方法 - Google Patents
半導体装置及びその駆動方法 Download PDFInfo
- Publication number
- JP3871104B2 JP3871104B2 JP2000122040A JP2000122040A JP3871104B2 JP 3871104 B2 JP3871104 B2 JP 3871104B2 JP 2000122040 A JP2000122040 A JP 2000122040A JP 2000122040 A JP2000122040 A JP 2000122040A JP 3871104 B2 JP3871104 B2 JP 3871104B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- electrode
- region
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置及びその駆動方法に関し、より詳細には、印加電圧と電流との関係が非線形な特性をもつ半導体装置、及び該半導体装置の駆動方法に関する。
【0002】
【従来の技術】
従来、半導体装置には、電極間に絶縁体を挟み込んだ構造(以下、MIM構造と呼ぶ)や、p型及びn型の各半導体を接合したpn接合ダイオード等が知られている。このような半導体装置は、印加電圧に対し電流を極端に変化させ、或いは、蓄積された電荷を保持することにより半導体メモリを構成する。
【0003】
従来の半導体装置を図47〜図52に示す。まず、図47を参照して、不揮発性メモリであるEEPROMの断面構造を示すMIM構造の一例を説明する。このEEPROMでは、半導体表面に位置するチャネル領域上に、SiO2又はSiONから成るゲート絶縁膜42、ポリシリコン(poly-Si)から成るフローティングゲート43、SiO2から成る絶縁膜50、及び、ポリシリコンから成るコントロールゲート44がこの順に積層されている。p型シリコン基板39表面のゲート絶縁膜42の下部にチャネル領域、このチャネル領域の両側にn型ソース領域40及びn型ドレイン領域41が夫々形成されている。
【0004】
上記EEPROMのメモリセルへのデータの書き込みは、コントロールゲート44に電圧を印加しソース40とドレイン41との間に電圧を印加し、ドレイン電流を流すことでホットキャリアを発生させ、ゲート絶縁膜42を通してフローティングゲート43に電荷を注入することにより行う。一方、メモリセルの記憶内容の消去は、コントロールゲート44に高い電圧を印加し、フローティングゲート43内の電荷を、絶縁膜50をトンネルさせて追い出すことにより行う。消去の状態から書込みを行ったか否かでフローティングゲート43の電位を変化させる。
【0005】
データの読出し時には、フローティングゲート43の電位に応じてEEPROMのしきい値電圧が変化する。このため、n型ソース領域40とn型ドレイン領域41との間に電圧を印加した際に流れるドレイン電流を判定することで記憶データを判別することができる。このとき、コントロールゲート44に電圧を印加する場合としない場合とがある。
【0006】
図48は、液晶ディスプレイの要部を示し、(a)は一部平面図、(b)は一部断面図である。液晶ディスプレイは、相互に対向する下部ガラス板104aと上部ガラス板104bとを有し、下部ガラス板104a上に、画素電極109と、ワード線を成す第1金属層105とを有する。第1金属層105の画素電極109に対応する各突出部分105aの周囲には、酸化タンタルから成る絶縁層106が形成され、絶縁層106上には、画素電極109に接続される第2金属層107が形成される。第1金属層105、絶縁層106及び第2金属層107によりMIM構造が形成される。上部ガラス板104b上には、第1金属層105と直交する方向に延在するITO(Indium Tin Oxide)から成るデータ線108が形成される。上部ガラス板104bと下部ガラス板104aとの間には液晶が充填される。
【0007】
データ線108とワード線(105)との間に電圧が印加されることにより、ワード線(105)から絶縁層106を通して電荷が画素電極109に流れ込む。電圧の印加を停止した後も、データ線108と画素電極109との間には電界が存在し、電界強度に対応して液晶の傾きが変化することで光透過率が変わる。画素毎の光透過率の相違によって画像が表示される。
【0008】
次に、pn接合を用いた半導体装置の一例を説明する。図49は、DRAM(Dynamic Random Access Memory)の1つのメモリセルを示す回路図である。このメモリセルは、1つの容量素子111と、1つのn型MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)110とを有する。スイッチとしてのMOSFET110では、ゲートがワード線WLに、ドレインが容量素子111の一方の端子に、ソースがビット線BLに夫々接続される。容量素子111の他方の端子は、プレート線PLに接続される。
【0009】
上記構造のメモリセルにデータを書き込む場合には、ワード線WLに電圧を印加してMOSFET110をオン状態にし、ビット線BLにデータ電圧、例えばデータ“1”なら3Vを、“0”なら0Vを印加することで、データに対応する電位を容量素子111に充電し、次いで、MOSFET110をオフ状態にすることで、容量素子111内の電荷を保持する。
【0010】
一方、データの読出し時には、ビット線BLを0Vにプリチャージしてからフローティング状態にし、更にワード線WLに電圧を印加してMOSFET110をオン状態とすることで、容量素子111に蓄えられていた電荷がビット線BLに流れ出す。このとき、容量素子111の電荷量に対応してビット線BLの電位が決まるので、センスアンプを用いてこの電位を参照電位と比較することでデータを判別する。
【0011】
【発明が解決しようとする課題】
図48に示した従来のMIM構造では、電流を流すために大きな印加電圧が必要となるので、大きなエネルギーを持つ電荷によって絶縁層106の劣化が早まるという問題が生じることがあった。この問題について以下に説明する。
【0012】
図50は、上記従来のMIM構造の要部を示す断面図である。このMIM構造では、半導体基板(図示せず)上に、第1の金属層(電極)101と絶縁層103と第2の金属層(電極)102とがこの順に積層される。図51は、従来のMIM構造によるエネルギーバンドを模式的に示す図であり、(a)、(b)はエネルギーバンドの変化を段階的に示す。このMIM構造で、双方の電極(101、102)への印加電圧が所定値より低い間は、絶縁層103に阻止されて電流は流れない。一方、印加電圧が所定値を超えると、図51(a)に示すように、絶縁層103のエネルギーバンドが略三角状に変化し、バリアが薄くなった部分から電荷がトンネルし始める。このようなエネルギーバンドの変形には高い電圧が必要で、大きなエネルギーを持つ電荷が絶縁層103をトンネルするため、絶縁層103の劣化が促進されることになる。
【0013】
ここで、絶縁層103を薄くすると、より低い電圧でエネルギーバンドを変形させることができるが、薄すぎると、図51(b)に示すように、漏れ電流(リーク電流)が大きくなるため、薄膜化には限界がある。このような絶縁層103の劣化があるため、図47に示した構造を用いたEEPROMでは、使用時のデータ消去やデータ書込みの繰返し回数を制限する必要があった。
【0014】
一方、pn接合を用いた前記従来の半導体装置(図49)では、逆方向の漏れ電流が大きく、長期間、例えば10年程度のデータ保持は不可能であるという問題があった。図52に一般的なMOSFETの断面図を示す。このMOSFETでは、p型シリコン基板39の表面に素子分離用のSiO219が形成され、素子領域上にゲート絶縁膜42とゲート44とが積層されてゲート構造が構成される。また、ゲート絶縁膜42の下部に位置するチャネル領域の両側にはn型ソース拡散層40とn型ドレイン拡散層41とが形成される。
【0015】
上記構造のMOSFETでは、p型シリコン基板39が0V、ゲート44が0Vとされるとチャネル領域がオフ状態となり、ソース40とドレイン41間に電流が流れない。図49に示した容量素子111がドレイン41に接続されるとすると、p型シリコン基板39との間にpn逆接合が形成される。pn逆接合では熱励起による電流が流れるので、容量素子111に蓄えられた電荷がドレイン41からp型シリコン基板39にリークする。このためDRAMでは、一定時間おきにデータを書込み直すリフレッシュを施すことが必要であり、リフレッシュ無しではデータを長期間保持することは不可能であり、電源をオフしてもデータを保持する不揮発性メモリとしては使用できない。
【0016】
本発明は、上記に鑑み、漏れ電流の発生を抑制しながらも、2つの電極に挟まれた絶縁層をトンネルする電流発生時における電極間への印加電圧を従来に比して低下させ、絶縁層の劣化を抑制することができる半導体装置、及び該半導体装置の駆動方法を提供することを目的とする。
【0017】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、絶縁体と、該絶縁体を挟む少なくとも2つの電極とを備え、前記絶縁体は、前記電極の一方に隣接する第1領域と該第1領域よりも誘電率が高い第2領域とを有する非線形素子と、MISFET又はMOSFETと、容量素子とからなり、前記MISFET又はMOSFETのゲート電極と前記容量素子の一方の電極と前記非線形素子の一方の電極とが接続された記憶セルが複数アレイ状に配置され、ある方向に延在する複数の第1の配線がそれぞれ複数の前記記憶セルの前記容量素子のもう一方の電極に共通して接続され、前記第1の配線とは別方向に延在する複数の第2の配線がそれぞれ複数の前記記憶セルの前記非線形素子のもう一方の電極に共通して接続され、前記MISFET又はMOSFETのソース・ドレインにそれぞれ配線が接続されていることを特徴とする。
【0018】
本発明の半導体装置では、少なくとも2つの電極間に、或る誘電率を有する第1領域と該第1領域よりも誘電率が高い第2領域とを備える。つまり、誘電率が高く漏れ電流が小さい第2領域と、比較的トンネル電流が流れ易い第1領域とを備えるので、電極に電圧を印加した際に、印加電圧が所定値より低い間は第1及び第2領域が電極間の電流を阻止して殆ど流さない。更に、電極への電圧が所定値を超えると、誘電率が低い第1領域に電圧がかかって第1領域のエネルギーバンドが低下する。つまり、第1領域が第2領域のバンドエネルギーを大きく変化させるので、第2領域の伝導帯が他方の電極の伝導帯より低下し、電圧と電流との非線形性が大きくなる。これにより、例えば電子が他方の電極から第2領域に流れ込み、更に第1領域をトンネルして一方の電極に流れ込む。従って、本半導体装置をメモりに用いた場合、漏れ電流を抑制して蓄積電荷を長時間保持し、また、書込み等の駆動時には従来技術に比して電荷のエネルギーが小さい状態で第1領域に電子が流れ、第1領域の劣化が極めて小さい構造を得ることができる。
【0019】
ここで、前記第2領域が前記電極の他方に隣接することが好ましい。また、前記絶縁体が、前記電極の他方に隣接する前記第2領域よりも誘電率が低い第3領域を有することも好ましい態様である。これにより、電極に対する印加電圧が所定値より低い間は電極間の電流を阻止し、印加電圧が所定値を超えた際に電極間に電流を流すより良好な非線形特性が得られる。
【0020】
更に、前記各領域が夫々1つの層を形成することが好ましい。この場合、製造プロセスが簡単になるという効果が得られる。
【0021】
更に、前記第2領域の伝導帯のエネルギー位置(レベル)が、前記電極の各伝導帯のエネルギー位置よりも高いことが好ましい。この場合、印加電圧が0Vに近い状態で電極間に電子が流れる現象を抑制しリーク電流を小さくできるという効果が得られる。
【0022】
また、前記電極の少なくとも1つが導電体又は半導体で構成され、前記電極が半導体から成る場合に前記第2領域の価電子帯のエネルギー位置が、前記半導体から成る電極の価電子帯のエネルギー位置よりも低いことも好ましい態様である。この場合、印加電圧が0Vに近い状態で電極間に正孔が流れる現象を抑制しリーク電流を小さくできるという効果が得られる。
【0023】
更に、前記第2領域をなす層が、使用電圧条件において流れる電流が装置に対する許容電流以下となる厚さを有することが好ましい。この場合、前記半導体装置を流れる電流が装置の許容電流以下になるという効果が得られる。
【0024】
更に、前記第1領域をなす層が、使用電圧条件においてトンネル電流が流れる厚さを有することが好ましい。この場合、使用電圧印加時に前記第1領域に電流が流れ、前記第2領域により電流が制御できるという効果が得られる。
【0025】
また、前記第2領域をなす層が、前記第1領域をなす層よりも厚いことも好ましい態様である。この場合、電圧が所定値より低い間、第2領域が電極間の電流をより効果的に阻止することができる。
【0026】
具体的には、第1領域をなす層の厚さを0.2nm以上3nm以下、第2領域をなす層の厚さを4nm以上20nm以下に設定することができる。この場合、異なるエネルギーバンドを有し特性が異なる非線形素子を容易に得ることができる。
【0027】
更に、前記第1領域の面積値と誘電率値とを乗じた値を前記第1領域の厚さ値で除した値が、前記第2領域の面積値と誘電率値とを乗じた値を前記第2領域の厚さ値で除した値よりも小さいことが好ましい。この場合、電極に印加した電圧が所定値より低い間は電極間の電流を阻止し、電圧が所定値を超えた際には第1領域にかかる電圧で第2の誘電率層のバンドエネルギーを大きく変化させてトンネル電流を流すための好ましい構造が得られる。
【0028】
前記第1領域を、酸化ベリリウム、酸化セレン、窒化シリコン、酸化シリコン、又は、酸窒化シリコンで構成することができる。また、前記第2領域を、酸化ストロンチウム、酸化カルシウム、酸化ジルコン、酸化マグネシウム、酸化アルミニウム、酸化タンタル、酸化チタン、又は、窒化アルミニウムで構成することができる。
【0029】
また、前記第1及び第2領域をなす層の側面の少なくとも一方に側面絶縁層を更に備え、該側面絶縁層上に側面電極が形成されることが好ましい。この場合、側面電極により第1及び第2領域間の電流を制御でき、スイッチとして利用できると共に、より低い電圧の印加で電流制御が実行できるという効果が得られる。
【0030】
或いは、上記に代えて、前記第1、第2及び第3領域をなす層の側面の少なくとも一方に側面絶縁層を更に備え、該側面絶縁層上に側面電極が形成されることも好ましい態様である。この場合、側面電極により第1、第2及び第3領域間の電流を制御でき、スイッチとして利用できると共に、より低い電圧の印加で電流制御が実行できるという効果が得られる。
【0031】
更に、前記側面絶縁層が、前記第1領域をなす層よりも厚いことが好ましい。この場合、前記側面絶縁層から前記側面電極に流れる漏れ電流を前記第1の領域に流れる電流より小さくできるという効果が得られる。
【0032】
本発明の半導体装置の駆動方法は、前記半導体装置を駆動する駆動方法であって、
前記側面電極の電位を制御して前記電極の相互間における伝導率を制御することを特徴とする。
【0033】
本発明の半導体装置の駆動方法によると、側面電極により絶縁層間の電流を制御するスイッチとして利用できると共に、より低い電圧の印加で電流制御が実行できるという効果が得られる。
【0034】
本発明の半導体装置の駆動方法は、前記半導体装置を駆動する駆動方法であって、
前記電極の内の1つを一時的に若しくは常時にわたってフローティング状態又は高抵抗状態に維持して前記電極の蓄積電荷量を制御することを特徴とする。
【0035】
本発明の半導体装置の駆動方法では、半導体装置をマトリックス状に配列したメモリとして用いる際に、電極の1つを一時的に若しくは常時にわたってフローティング状態又は高抵抗状態に維持することによって、前記電極の蓄積電荷量を制御することができる。
【0036】
本発明の半導体装置は、半導体材料と、該半導体材料上に形成されたゲート構造体と、該ゲート構造体に対向する前記半導体材料の表面に形成された拡散層と、前記ゲート構造体に形成され前記半導体材料に接するゲート絶縁膜とを備え、前記ゲート構造体が、前記記載の半導体装置で構成されることを特徴とする。
【0037】
本発明の半導体装置では、ゲート構造体を成す半導体装置をマトリックス状に配列して所定の配線を施すことで、漏れ電流の発生が少なくデータの保持が良好、且つ、従来に比して低い印加電圧で書込み等の処理を実行できるメモリを得ることができる。
【0038】
本発明の半導体装置は、半導体材料と、該半導体材料上に形成されたゲート構造体と、該ゲート構造体に対向する前記半導体材料の表面に形成された拡散層と、前記ゲート構造体に形成され前記半導体材料に接するゲート絶縁膜とを備え、前記記載の半導体装置が、前記半導体材料の一部を前記電極の1つとして含んで前記ゲート構造体を成すことを特徴とする。
【0039】
本発明の半導体装置では、ゲート構造体を成す半導体装置をマトリックス状に配列して所定の配線を施すことで、漏れ電流の発生が少なくデータの保持が良好、且つ、従来に比して低い印加電圧で書込み等の処理を実行できるメモリを得ることができる。
【0040】
また、前記半導体装置2つ(第1の半導体装置と第2の半導体装置)とMISFET又はMOSFETとを備え、第1の半導体装置の前記電極と第2の半導体装置の前記電極とMISFET又はMOSFETのゲート電極とを相互に接続し、前記第1及び第2の半導体装置は、相互に異なる印加電圧と流れる電流の関係の特性を有することを特徴とする。この場合、前記第1の半導体装置と前記第2の半導体装置との間に電圧を印加することで前記第1と第2の半導体装置に効果的に電圧を印加できるという効果が得られる。
【0041】
或いは、上記に代えて、MISFET又はMOSFETのゲート電極に前記電極が接続された請求項1〜15の何れかに記載の半導体装置と、前記ゲート電極に一方の端子が共通接続された容量素子とを備えることも好ましい態様である。この場合、前記半導体装置と前記容量素子との間に電圧を印加することで前記半導体装置に効果的に電圧を印加できるという効果が得られる。
【0042】
また、前記ゲート電極に接続された半導体装置がマトリックス状に配列されることも好ましい態様である。これにより、漏れ電流の発生が少なくデータの保持が良好で、従来に比して低い印加電圧で書込み等の処理を実行できるメモリを得ることができる。
【0043】
更に、前記半導体装置によって論理回路を構成すると、例えばトランジスタに代えて、非線形素子としての本半導体装置を用いることになり、従って、通常のトランジスタを備えた論理回路に比して面積を削減したより高い集積度の回路を得ることができる。
【0044】
【発明の実施の形態】
以下、図面を参照し、本発明の実施形態例に基づいて本発明を更に詳細に説明する。図1は、本発明の第1実施形態例における半導体装置の要部構成を示す断面図である。この半導体装置は、半導体基板上に順次に形成された電極1、絶縁層3(第1領域)、絶縁層4(第2領域)、絶縁層5(第3領域)、及び電極2を有する。つまり、順次に積層された絶縁層3〜5が、相互に対向する電極1、2で挟み込まれている。
【0045】
電極1は絶縁層3に、電極2は絶縁層5に夫々接している。絶縁層3及び絶縁層5は、夫々が単体膜の状態で電極(図示せず)に挟み込まれた状態で電圧が印加されるとトンネル電流が流れる厚さに設定される。各絶縁層は絶縁体で構成され、電極は、導電性を有する金属、化合物、又は半導体で構成される。
【0046】
図2は絶縁層の誘電率を示すグラフであり、(a)はエネルギーバンドが各絶縁層内で一様な場合の誘電率を、(b)は不均一な場合の誘電率を夫々示す。絶縁層4の誘電率は、絶縁層3、5のいずれの誘電率よりも高い。ここで、図2(a)に示すように各絶縁層内で誘電率が一様である必要は必ずしもなく、図2(b)に示すように不均一であってもよい。また、絶縁層4の全面が高誘電率である必要はなく、一部の領域が高誘電率を有すればよい。
【0047】
図3は、各電極のエネルギーバンドの関係を示す図であり、(a)は電極1、2の双方が金属の場合、(b)は電極2が半導体の場合である。図3(a)に示すように、絶縁層4の伝導帯の位置は電極1及び2における伝導帯の位置よりも高く、且つ、絶縁層4の価電子帯の位置は電極1及び2における価電子帯の位置より低い。この場合も、誘電率の場合と同様に、エネルギーバンドが各絶縁層毎に一定である必要はない。
【0048】
次に、本実施形態例における半導体装置の駆動について説明する。図4(a)〜(g)にエネルギーバンド構造を示す。図4(a)のエネルギーバンド構造において、電極2に対して電極1が正となる電圧を印加した場合、電圧が小さいときは図4(b)に示すように、絶縁層3、4、5から成る絶縁層により、電流は殆ど流れない。電極1の電圧を大きくしていくと、誘電率が低い絶縁層3及び5に電圧がかかることにより、絶縁層4のバンドが下がる。
【0049】
図4(c)に示すように、絶縁層4の伝導帯が電極2の伝導帯より低くなると、電子が電極2から絶縁層5をトンネルして絶縁層4に流れ込み、更に絶縁層3をトンネルして電極1に流れ込むようになる。この場合、従来の技術に比して電荷のエネルギーが小さい状態で、絶縁層3を電子が流れるので、第1絶縁層3、第3絶縁層5の劣化は従来の技術よりも極めて少ない。絶縁層4のエネルギーバンドの変化は、絶縁層3及び絶縁層5の部分の容量値が絶縁層4の部分の容量値より小さいほど大きくなる。
【0050】
電極1が半導体であった場合に価電子帯が存在するが、伝導帯の場合と同様に、絶縁層4の価電子帯が図4(d)のように電極1の価電子帯より高くなると、正孔が電極1から絶縁層3をトンネルして絶縁層4に流れ込み、更に絶縁層5をトンネルして電極2へ流れるようになる。電子又は正孔のいずれかが流れる状態になると電流が流れる。一方、電圧の極性を変えると、図4(e)に示すように、電圧が小さい間は前述と同様に、電流は殆ど流れない。電極2の電圧を上昇させていくと、絶縁層4よりも誘電率が低い絶縁層3及び5に電圧がかかることにより、絶縁層4のバンドが下がる。
【0051】
図4(f)に示すように、絶縁層4の伝導帯が電極1の伝導帯よりも低くなると、電子が電極1から絶縁層3をトンネルして絶縁層4に流れ込み、更に絶縁層5をトンネルして電極2に流れ込む。電極2が半導体であった場合に価電子帯が存在するが、伝導帯の場合と同様、絶縁層4の価電子帯が図4(g)のように電極2の価電子帯よりも高くなると、正孔が電極2から絶縁層5をトンネルして絶縁層4に流れ込み、更に絶縁層3をトンネルして電極1へ流れることになる。
【0052】
本実施形態例における半導体装置では、電圧が低いときの漏れ電流を極めて小さくし、電圧が高いときには電流を流すという非線形特性を示す。従って、本半導体装置を非線形素子として用れば、漏れ電流が殆どない状態を実現できるという作用効果が得られる。
【0053】
次に、本発明の第2実施形態例について説明する。図5は、本実施形態例に係る半導体装置(非線形素子)の要部構成を示す断面図である。この半導体装置は、半導体基板上に順次に積層された電極1、絶縁層4、絶縁層5及び電極2を有するが、第1実施形態例における絶縁層3(図1)は有しない。
【0054】
電極1及び2は、絶縁層4及び5を挟み込んだ状態で対向して配置される。電極1は絶縁層4に、電極は絶縁層5に夫々接する。絶縁層5は、この単体膜を電極で挟み込んだ状態で電圧を印加した場合にトンネル電流が流れる程度の厚さに形成される。
【0055】
また、絶縁層4の伝導帯の位置は、電極1、2の伝導帯の位置よりも高く、絶縁層4の価電子帯の位置は、電極1、2の双方の価電子帯の位置よりも低い。更に、絶縁層4の誘電率は絶縁層5の誘電率よりも高い。各絶縁層4、5内で誘電率が一様である必要はなく、エネルギーバンドも各層内で一定である必要はない。また、絶縁層4は、全面が高誘電率を有する必要はなく、一部の領域が高誘電率を有すればよい。
【0056】
次に、本実施形態例に係る半導体装置の駆動について説明する。図6はエネルギーバンド構造を示す図であり、(a)〜(g)はエネルギーバンドの変化を段階的に示す。図6(a)に示すように、電極1の伝導帯が電極2の伝導帯より低い状態において、電極2に対し電極1が正となる電圧を印加する。このとき、印加電圧が低ければ、図6(b)に示すように、絶縁層4及び5から成る絶縁層で阻止されて、電流は殆ど流れない。電極1の電圧を高めていくと、誘電率の低い絶縁層5に電圧がかかり始め、絶縁層4のバンドが下がる。
【0057】
図6(c)に示すように、絶縁層4の伝導帯が電極2の伝導帯よりも低くなると、電子が電極2から絶縁層5をトンネルして絶縁層4に流れ込み、更に電極1に流れ込む。電極1が半導体であった場合に価電子帯が存在するが、絶縁層4の価電子帯と電極1の価電子帯との間にバリアが形成されるため、正孔は殆ど流れない。ただし、印加電圧がより高く、図6(d)に示すように、絶縁層4のエネルギーバンドが斜めになってトンネルできる程度までバリアが薄くなると、正孔も流れるようになる。電子又は正孔のいずれかが移動する状態になると電流が流れる。
【0058】
一方、印加電圧の極性を変えると、図6(e)に示すように、電圧が低い間は、前述と同様に電流は殆ど流れない。電極2の電圧を上昇させていくと、誘電率の低い絶縁層5に電圧がかかるが、絶縁層4のバンドは余り変化しない。このとき、絶縁層4及び電極1の双方の伝導帯の間にバリアが形成されるため、電子は殆ど流れない。ただし、印加電圧がより高く、図6(f)に示すように、絶縁層4のエネルギーバンドが斜めになってトンネルできる程度までバリアが薄くなると、電子が流れることになる。電極2が半導体であった場合に価電子帯が存在するが、図6(g)に示すように、絶縁層4の価電子帯が電極2の価電子帯よりも高くなると、正孔が電極2から絶縁層5をトンネルして絶縁層4に流れ込み、更に電極1に流れ込むことになる。
【0059】
本実施形態例に係る半導体装置では、絶縁層が2層で足りるため、第1実施形態例に比してプロセスが容易になるという効果が得られる。
【0060】
次に、本発明の第3実施形態例について説明する。図7は、本実施形態例に係る半導体装置の要部構成を示す断面図である。この半導体装置では、第1実施形態例における半導体構造の一方の側面に、絶縁層7及び電極6がこの順に形成され、他方の側面に、絶縁層9及び電極8がこの順に形成される。
【0061】
次に、本実施形態例に係る半導体装置の駆動について説明する。電極6と、第1及び電極1、2との間に電圧を印加することにより、絶縁層3、5、7の各エネルギーバンドを傾斜させることができる。これにより、絶縁層4のエネルギーバンドが上昇又は下降する。
【0062】
本実施形態例における構造では、第1実施形態例における電極1、2による絶縁層4のエネルギーバンド制御に加えて、電極6により更に良好に制御できるという効果が得られる。電極8に電極6と同じ電圧を印加すると、電極6側の側面のエネルギーバンド制御も加わって、電極1、2間に流れる電流が増加する。
【0063】
また、電極8及び1、又は、電極8及び2を相互に接続することで、電極6、8間にも電界を発生させ、エネルギーバンドの変化を大きくすることもできる。絶縁層9及び電極8がない場合でも、エネルギーバンド制御は可能である。本実施形態例における電極6及び8、絶縁層7及び9を第2実施形態例の半導体構造に設けることも可能である。
【0064】
次に、本発明の第4実施形態例について説明する。図8は、本実施形態例に係る半導体装置の要部構成を示す断面図である。この半導体装置は、半導体材料11上に順次に形成されたゲート絶縁膜10、電極1、絶縁層3、4、5及び電極2を有する。半導体材料11の表面には、ゲート絶縁膜10を含む所望形状に加工されたゲート構造体が設けられ、ゲート絶縁膜10下部のチャネル領域の両側には、第1及び第2拡散層12、13が夫々形成される。ゲート構造体は、第1実施形態例における電極1、絶縁層3、4、5及び電極2の積層構造にゲート絶縁膜10を加えたものである。
【0065】
半導体材料11がp型であれば第1及び第2拡散層12、13をn型に、半導体材料11がn型であれば第1及び第2拡散層12、13をp型にする。また、半導体材料11の形態は、それ自体が基板を成す場合と、別の基板上に設けられた場合とがある。第1及び第2拡散層12、13は、半導体材料11の表面だけでなく、半導体材料11の裏面にまで到達している場合もある。
【0066】
次に、本実施形態例における半導体装置の駆動について説明する。本半導体装置は、電極1がフローティング状態になっており、ここに電荷を蓄えることでメモリとして機能する。まず、データ消去時には、半導体材料11及び第1拡散層12の少なくとも一方に、電極2よりも高い電圧VEを印加し、電極1内の電荷を電極2側に追い出す。更に、半導体材料11及び/又は第1拡散層12の電圧を電極2と同程度に戻すことで、電極1に電荷が殆どない状態にする。これにより、データは消去される。
【0067】
また、データ書込み時には、データに相当する電圧VDを第2拡散層13に印加し、電極2に書込み電圧VWを与える。これにより、第2拡散層13と第1拡散層12との間に電流が流れ、チャネル領域でホットキャリアが発生し、ゲート絶縁膜10を抜けて電極1に電荷が飛び込む。電荷の量は電圧VD及びVWに依存し、データ値に応じて異なる。更に、データ読出し時には、電極1内の電荷量がデータに応じて異なり、第1及び第2拡散層12、13間の抵抗が変化している。このため、第1拡散層12に電圧VRを印加し、第1拡散層12に流れる電流量の違いからデータを判別する。また、第1拡散層12に電圧VRを印加し、第2拡散層13に流れる電流の違いからデータを判別することもできる。この際に、電極2及び半導体材料11の少なくとも一方に読出し電圧VGRを印加してもよい。
【0068】
次に、別の駆動方法について述べる。まず、データ消去時には、半導体材料11及び第1拡散層12の少なくとも一方に、電極2よりも低い電圧VEを印加し、電極2から電極1に電荷を蓄積する。更に、半導体材料11及び/又は第1拡散層12の電圧を電極2と同程度に戻すことにより、電極1に電荷が蓄積された状態にする。これにより、データが消去される。また、データの書込み時には、半導体材料11及び第2拡散層13のいずれか一方に、データに相当する電圧VDを印加する。電圧VDが高い場合には、電極1に蓄積された電荷が電極1に流れ出るため、電極1の電荷量が減少する。電圧VDが低い場合には、電極1内の電荷は変化しない。電極1の電荷量は、データに対応して異なる量になる。データの読出し時の手法は、前述と同様である。
【0069】
更に別の駆動方法について述べる。まず、データ消去時には、半導体材料11及び第1拡散層12の少なくとも一方に、電極2よりも高い電圧VEを印加し、電極1に蓄積された電荷を電極2側に追い出す。半導体材料11及び/又は第1拡散層12の電圧を電極2と同程度に戻すことで、電極1に電荷が殆どない状態にする。これにより、データが消去される。また、データ書込み時には、データに相当する電圧VDを電極2に印加する。印加電圧VDが高い場合には、電極2から電極1側に電流が流れる。印加電圧VDが低い場合には、電極1内の電荷は変化しない。これにより、電極1の電荷量がデータに応じて異なる量となる。データの読出し時の手法は、前述と同様である。
【0070】
本実施形態例では、データの書込み時に電極1をフローティング状態にしたが、一時的に若しくは常時にわたってフローティング状態に維持することで、電極1の蓄積電荷量を制御することができる。或いは、フローティング状態に代えて、高抵抗状態に維持することによっても同様に駆動することができる。
【0071】
本実施形態例に係る半導体装置は、絶縁層3を除くことで図9に示す構成が得られ、また、絶縁層5を除くことで図10に示す構成が得られる。これらの場合にも、駆動方法は第4実施形態例と同様であり、得られる効果も同様である。
【0072】
また、第1及び第2実施形態例における半導体装置(非線形素子)を図11の記号で表す場合、同図の非線形素子54の一方の端子とMISFET(Metal-Insulator-semiconductor Field Effect Transistor)14のゲートとを接続すると、図12に示す構造の半導体装置が得られる。この構造によっても、前述と同様の作用効果が得られる。
【0073】
図13に示すように、行方向に延在するワード線WL1…、プレート線PL1…、制御線EL1…と、これらと直交する方向に延在するビット線BL1…との各交差部分に図12の半導体装置をアレイ状(マトリックス状)に配列し、各MISFET14のソースをビット線BL1…に、ドレインをプレート線PL1…に、ゲートを、対応する非線形素子54を介してワード線WL1…に、バックゲートを制御線EL1…に夫々接続することで、メモリを構成する。
【0074】
また、図13に示すアレイ状に配列された半導体装置が図8〜図10に示すような構造の場合、この半導体装置は、半導体材料11と、半導体材料11の表面に形成されたゲート構造体(電極1、2、絶縁層3〜5)と、ゲート構造体に対向する半導体材料11表面に形成された拡散層(チャネル領域)と、ゲート構造体に形成され半導体材料11に接するゲート絶縁膜10とを備える。この構造により、ゲート構造体を成す半導体装置をアレイ状に配列して所定の配線を施すことで、漏れ電流の発生が少なくデータの保持が良好で、従来に比して低い印加電圧で書込み等の処理を実行できるメモリが得られる。
【0075】
次に、本発明の第5実施形態例について説明する。図14は、本実施形態例に係る半導体装置の要部構成を示す断面図である。この半導体装置は、半導体材料11上に順次に積層された絶縁層3、4、5、電極2、絶縁層15、及び電極16を有する。半導体材料11の表面には、絶縁層3を含む所望形状に加工されたゲート構造体が設けられ、絶縁層3下部のチャネル領域の両側に第1及び第2拡散層12、13が夫々形成される。
【0076】
ゲート構造体は、半導体材料11上に順次に積層された絶縁層3〜5及び電極2を有する、電極1として半導体材料11を備えた第1実施形態例とほぼ同様の構造と、電極2上に絶縁層15及び電極16をこの順に積層した構造とを備える。第1及び第2拡散層12、13と半導体材料11との導電型の関係、半導体材料11の形態、並びに、第1及び第2拡散層12、13の形態は、第4実施形態例と同様である。
【0077】
次に、本実施形態例における半導体装置の駆動について説明する。図14において電極2がフローティング状態になっているとき、電極2に電荷を蓄えることでメモリとして機能する。まず、データ消去時には、電極16に、半導体材料11及び第1拡散層12の少なくとも一方よりも高い電圧VEを印加して、電極2の電荷を半導体材料11側に追い出す。更に、電極16の電圧を元に戻すことにより、電極2に電荷が殆どない状態にする。これにより、データが消去される。
【0078】
また、データ書込み時には、半導体材料11及び第2拡散層13の少なくとも一方に、データに相当する電圧VDを印加し、電極16に書込み電圧VWを印加する。電圧VDが高い場合に、半導体材料11から電極2に電流が流れ込む。電圧VDが低い場合には電流は流れない。また、電圧VWが印加されない間は書込みができないように、電圧VD、VWのレベルを設定する。電極2内の電荷量は、電圧VDに依存し、データにより異なる。更に、データ読出し時には、データに応じて電極2内の電荷量が異なり、第1及び第2拡散層12、13間の抵抗が変化しているので、第1拡散層12に電圧VRを印加し該第1拡散層12に流れる電流量の違いからデータを判別することができる。一方、第1拡散層12に電圧VRを印加し、第2拡散層13に流れる電流の違いからデータを判別することもできる。この際に、電極16及び半導体材料11の少なくとも一方に読出し電圧VGRを印加してもよい。
【0079】
別の駆動方法について述べる。この駆動方法では、データの消去を前述と同様に行うため、データの書込みから説明する。データ書込み時には、第2拡散層13に、データに相当する電圧VDを印加し、電極16に書込み電圧VWを印加する。これにより、第1及び第2拡散層12、13間に電流が流れチャネル領域でホットキャリアが発生し、電荷が絶縁層3〜5を通して電極2に飛び込む。この電荷量は電圧VDに依存し、データに応じた量となる。データの読出しは、前述の手法と同様である。
【0080】
本実施形態例に係る半導体装置は、絶縁層3を除くことで図15に示す構成が得られ、また、絶縁層5を除くことで図16に示す構成が得られる。これらの場合にも、駆動方法は第5実施形態例と同様であり、得られる効果も同様である。
【0081】
次に、本発明の第6実施形態例について説明する。図17は、本実施形態例に係る半導体装置の要部構成を示す断面図である。この半導体装置は、半導体材料11上に順次に積層されたゲート絶縁膜10、電極1、絶縁層3、4、5、及び電極2を有する。ゲート絶縁膜10下部のチャネル領域の両側には、第1及び第2拡散層12、13が夫々形成される。
【0082】
ゲート構造体は、電極1、絶縁層3、4、5及び電極2をこの順に積層した第1実施形態例の構造と、ゲート絶縁膜10とを合わせた構造を有する。ゲート構造体の一方の側面には絶縁層7を挟んで電極6が、他方の側面には絶縁層9を挟んで電極8が夫々形成される。第1及び第2拡散層12、13と半導体材料11との導電型の関係、半導体材料11の形態、並びに、第1及び第2拡散層12、13の形態は、第4実施形態例と同様である。
【0083】
次に、本実施形態例における半導体装置の駆動を説明する。図17において電極1がフローティング状態になっているとき、電極1に電荷を蓄えることでメモリとして機能する。まず、データ消去時には、電極6及び8に電圧を印加することで絶縁層4のエネルギーバンドが下降して導通状態になり、これにより、電極1が電極2と同程度の電圧になる。このとき、半導体材料11及び第1拡散層12の少なくとも一方に電圧を印加してもよい。電極6、8では、印加電圧が相互に異なっていてもよい。これにより、データが消去される。
【0084】
また、データ書込み時には、第2拡散層13にデータに相当する電圧VDを、電極2に書込み電圧VWを夫々印加する。これにより、第1及び第2拡散層12、13間に電流が流れチャネル領域でホットキャリアが発生し、電荷がゲート絶縁膜10を通して電極1に飛び込む。この電荷の量は電圧VDに依存し、データにより異なる。更に、データ読出し時には、データに応じて電極1内の電荷量が異なり、第1及び第2拡散層12、13間の抵抗が変化しているので、第1拡散層12に電圧VRを印加し流れる電流量の違いからデータを判別する。また、第1拡散層12に電圧VRを印加し、第2拡散層13に流れる電流の違いからデータを判別することもできる。このとき、電極2、半導体材料11、電極6、8の少なくとも1つに読出し電圧VGRを印加することができる。
【0085】
別の駆動方法について述べる。まず、データ消去時には、半導体材料11及び第1拡散層12の少なくとも一方が電極2よりも低くなるように電圧VEを印加し、電極6及び8に電圧を印加し、電極2から電極1側に電荷を注入する。更に、電極6及び8の電圧を戻すことで、電極1内の電荷を保持する。これにより、データが消去される。また、データ書込み時には、半導体材料11及び第2拡散層13の少なくとも一方に、データに相当する電圧VDを印加する。電圧VDが大きい場合、電極1に蓄積された電荷が電極2側に流れ出るため、電極1の電荷量が減少する。電圧VDが小さい場合、電極1内の電荷は変化せず、データに応じた電荷量になる。このとき、電極2の電位を変化させる場合もある。データの読出しは前述の方法と同様である。
【0086】
別の駆動方法について述べる。この駆動方法ではデータの消去は必要ない。まず、データ書込みについて述べる。この場合、データに相当する電圧VDを電極2に印加し、更に、電極6及び8に電圧を印加することで、電極1を電極2と同程度の電圧にする。これにより、電極1がデータに応じた電位になる。また、データの読出しは前述と同様に行う。この駆動方法は、絶縁層3又は絶縁層5のいずれかを除いた構造においても可能であり、電極8及び絶縁層9を除いて電極6及び絶縁層7側を残した構造、或いは、電極6及び絶縁層7を除いて電極8及び絶縁層9側を残した構造においても可能である。その場合の駆動方法も、同様である。
【0087】
また、第3実施形態例(図7)における半導体装置(非線形素子)を図18の記号で表す場合、同図の非線形素子55の一方の端子とMISFET14のゲートとを接続すると、図19に示す構造の半導体装置が得られる。この構造によっても、前述と同様の作用効果が得られる。
【0088】
更に、図20に示すように、行方向に延在するワード線WL1…、プレート線PL1…、制御線EL1…と、これらと直交する方向に延在するビット線BL1…との各交差部分に図19の半導体装置をアレイ状に配置し、各MISFET14のソースをビット線BL1…に、ドレインをプレート線PL1…に、ゲートを、対応する非線形素子55を介してワード線WL1…に接続することで、メモリを構成する。
【0089】
次に、本発明の第7実施形態例について説明する。図21は、本実施形態例に係る半導体装置の要部構成を示す断面図である。この半導体装置は、半導体材料11上に順次に積層された絶縁層3、4、5、電極2、絶縁層15、及び電極16を有する。半導体材料11表面には、所望の形状に加工されたゲート構造体が形成され、ゲート絶縁膜10下部のチャネル領域の両側には、第1及び第2拡散層12、13が夫々形成される。ゲート構造体は、絶縁層3、4、5、及び電極2をこの順に積層した第1実施形態例の構造(この場合、電極1は半導体材料11のチャネル領域に相当する)と、絶縁層15と、電極16とを積層した構造を有し、絶縁層3が半導体材料11と接する。
【0090】
更に、ゲート構造体の絶縁層3〜5に対応する一方の側面には絶縁層7を挟んで電極6が、他方の側面には絶縁層9を挟んで電極8が夫々形成されている。絶縁層7は、略鉤状に形成され、一端面が上記一方の側面に、他端面が上記他方の側面に夫々接している。電極6は、絶縁層7の外面における曲折部分に接している。絶縁層9及び電極8側も、絶縁層7及び電極6側と同様の構造を有する。なお、第1及び第2拡散層12、13と半導体材料11との導電型の関係、半導体材料11の形態、並びに、第1及び第2拡散層12、13の形態は、第4実施形態例と同様である。
【0091】
本実施形態例における半導体装置は、半導体材料11と、半導体材料11の表面に形成されたゲート構造体(電極2、絶縁層3〜5)と、ゲート構造体に対向する半導体材料11表面に形成された拡散層(チャネル領域)と、ゲート構造体に形成され半導体材料11に接するゲート絶縁膜10とを備える。ゲート構造体は更に、半導体材料11の一部(チャネル領域)を、電極2の対となる電極として含んでいる。この構造により、ゲート構造体を成す半導体装置をアレイ状に配列して所定の配線を施すことで、漏れ電流の発生が少なくデータの保持が良好で、従来に比して低い印加電圧で書込み等の処理を実行できるメモリが得られる。
【0092】
次に、本実施形態例における半導体装置の駆動について説明する。図21において電極2がフローティング状態になっているとき、電極2に電荷を蓄えることでメモリとして機能する。本駆動方法では、データ消去は不要であるので、データの書込み処理から説明する。第2拡散層13及び半導体材料11の少なくとも一方にデータに相当する電圧VDを印加し、電極6及び8に電圧を印加することで、電極2の電位を電圧VDと同程度にする。このとき、電極16に電圧を印加してもよい。
【0093】
また、データ読出し時には、電極2内の電荷量がデータに応じて異なり、第1及び第2拡散層12、13間の抵抗が変化しているので、第1拡散層12に電圧VRを印加し第1拡散層12に流れる電流量の違いからデータを判別する。或いは、これに代えて、第1拡散層12に電圧VRを印加し第2拡散層13に流れる電流の違いからデータを判別することもできる。このとき、電極16及び半導体材料11の少なくとも一方に読出し電圧VGRを印加してもよい。
【0094】
別の駆動方法について述べる。まず、データ消去時には、電極6及び8に電圧を印加することで、電極2の電位を半導体材料11と同程度にする。このとき、電極16に電圧を印加してもよい。これにより、データが消去される。また、データ書込み時には、第2拡散層13にデータに相当する電圧VDを印加し、電極16に書込み電圧VWを印加する。これにより、第1及び第2拡散層12、13間に電流が流れチャネル領域でホットキャリアが発生し、絶縁層3〜5を通して電極2に電荷が飛び込む。データの読出しは前述の方法と同様である。
【0095】
この駆動方法は、絶縁層3又は絶縁層5のいずれかを除いた構造でも可能であり、電極8及び絶縁層9を除いて電極6及び絶縁層7側を残した構造、或いは、電極6及び絶縁層7を除いて電極8及び絶縁層9側を残した構造においても可能である。その場合の駆動方法も、同様である。
【0096】
次に、本発明の第8実施形態例について説明する。図22は、本実施形態例に係る半導体装置の要部構成を示す図である。この半導体装置は、図11に示した非線形素子54と、容量素子17と、MISFET14とを有し、非線形素子54及び容量素子17の各一方の端子(C)がMISFET14のゲート電極に共通接続される。
【0097】
本半導体装置では、データ書込み時に、まず非線形素子54の他方の端子Aに、データに相当する電圧VDを印加し、容量素子17の他方の端子Bの電圧を上昇又は下降させる。これにより、非線形素子54に電流が流れ、接続部Cが端子Aと近い電圧になることで、非線形素子54に、データに応じた電荷が蓄積される。
【0098】
また、データ読出し時には、データに応じて接続部Cの電位が異なり、MISFET14の端子Dと端子Eとの間の抵抗が変化しているので、端子Dに電圧VRを印加し端子Eに流れる電流量の違いからデータを判別することができる。これとは逆に、端子Dに電圧VRを印加し端子Eに流れる電流の違いからデータを判別することもできる。MISFET14がバックゲートとして端子Fを有する場合に、端子A、端子B及び端子Fの少なくとも1つに読出し電圧VGRを印加することで、データを判別することもできる。また、端子Aと端子Bとを交換して使用することも可能である。
【0099】
図23に示すように、図22の容量素子17に代えて、非線形素子54と面積や厚さが異なり、印加電圧と流れる電流との関係の特性が相違する別の非線形素子54を用いることもできる。また、双方の非線形素子54の各端子(電極)を接続する対象は、MISFET14に代えてMOSFETとすることもできる。これらの場合にも図22と同様の効果を得ることができる。また、図22及び図23に示す構造の半導体装置を、図13や図20に示したアレイ状に配列することでメモリを構成できる。
【0100】
次に、本発明の第9実施形態例について説明する。図24は、本実施形態例に係る半導体装置の回路構成を示す図である。この半導体装置は、入力された信号に所定の処理を施して出力する論理回路59を備えており、この論理回路59には、図18に示した非線形素子55が含まれる。このような論理回路59を有する半導体装置では、トランジスタに代えて非線形素子55が用いられるので、通常のトランジスタを備えた論理回路に比して、面積を削減したより高い集積度の回路が実現できる。
【0101】
実施例1
次に、本発明の実施例1について説明する。図25は、本実施例に係る半導体装置の断面図である。この半導体装置は、以下のように製造される。まず、シリコン基板18上にシリコン酸化層19を熱酸化で形成し、更に、シリコン酸化層19上の全面にCVD法でpoly-Si層20を形成する。次いで、poly-Si層20の表面を2nm熱酸化してSiO2層21(第1領域)に形成した後、SiO2層21上にTa2O5層22(第2領域)をCVD法で8nmの膜厚に形成する。引き続き、Ta2O5層22上にSiON層23(第3領域)をスパッタ法で2nmの膜厚に形成し、SiON層23上にアルミ層24をスパッタ法で200nmの厚さに形成する。
【0102】
ここで、SiO2層21及びSiON層23の各膜厚を2nmとしたが、SiO2層21及びSiON層23は、例えば0.2nm以上3nm以下の範囲で膜厚を適宜選択することができる。また、Ta2O5層22の膜厚を8nmとしたが、Ta2O5層22は、例えば4nm以上20nm以下の範囲で膜厚を適宜選択できる。これにより、異なるエネルギーバンドを有し特性が異なる非線形素子を簡単に得ることができる。
【0103】
次いで、アルミ層24上にレジスト膜を所定の厚さで塗布し、パターンを露光、現像した後、ドライエッチングによってアルミ層24、SiON層23、Ta2O5層22、SiO2層21をエッチングする。この後、レジスト膜を除去してから別のレジスト膜を再度塗布し、このレジスト膜にパターンを露光、現像した後、ドライエッチングによってpoly-Si層20をエッチングする。更に、レジスト膜を除去することで、図25の半導体構造が得られる。
【0104】
次に、本実施例における半導体装置の駆動を説明する。まず、アルミ層(電極)24とpoly-Si層(電極)20との間に電圧を印加する。この印加電圧が低い場合(例えば0.1Vから0.8V)には、SiON層23、Ta2O5層22及びSiO2層21の3層構造の絶縁層に阻止されて電流は殆ど流れない。印加電圧が高い場合(例えば1Vから10V)には、Ta2O5層22のエネルギーバンドが低くなり、SiON層23、Ta2O5層22及びSiO2層21をトンネルして電流が流れる。
【0105】
本実施例において、SiON層23、Ta2O5層22、SiO2層21の誘電率を4.5、25、3.9に夫々設定すると、SiON層23及びSiO2層21の部分における容量値と、Ta2O5層22の部分における容量値とが同じ程度になるので、印加した電圧の1/4程度を、Ta2O5層22のバンドエネルギーの変化に利用できる。このように、本半導体装置は、入力電圧に対し非線形な特性を示すため、異常電圧が加わったときに導通し、他の装置の破壊を防止する保護素子としても利用することができる。
【0106】
例えば、図25に示すpoly-Si層20をn型MOSFETのゲートに接続し、この構造の半導体装置を、図26に示すようにアレイ状に接続する。同図における配線は図13と同様であり、各n型MOSFET61のソースをビット線BL1…に、ドレインをプレート線PL1…に、ゲートを、対応する非線形素子54を介してワード線WL1…に、バックゲートを制御線EL1…に夫々接続することでメモリを構成している。
ここで、MOSFET61のゲート絶縁膜は、厚さ10nmのSiO2から成る。
【0107】
図26に示す本実施例の半導体装置は、次のように駆動する。まず、データ消去時には、プレート線PLを0Vにする。消去するワードの各MOSFET54のウェルに接続された制御線ELを5Vに、ワード線WLを0Vに夫々設定することにより、非線形素子54が導通状態になる。更に、制御線ELを0Vに戻すことにより、接続部Hが0V程度になる。
【0108】
書込み時には、ビット線BLにデータに相当する電圧、例えばデータ“1”のときは5Vを、データ“0”のときは0Vを印加する。更に、書込みするワード線WL1に2.5Vを印加することにより、書込みを行うワードのメモリセルのうちでビット線BLが5Vのメモリセルにだけドレイン電流が流れる。これにより、チャネル領域からホットキャリアが接続部Hに注入され、接続部Hの電位が変化し、ワード線WL1が0Vになることで書込みが終了する。
【0109】
読出し時には、まずビット線BLを0Vにプリチャージし、その後フローティング状態にしておく。更に、読み出すべきワードのプレート線PLとワード線WLとに2.5Vを印加する。この際に、接続部Hの電位がデータに応じて異なり、データによりドレイン電流が異なるので、メモリセルのビット線BLがデータに対応して電位変化する。更に、ビット線BLの電位変化がセンスアンプ又はインバータによって増幅されることで、データが判別される。本構造のメモリでは、データを保持している間、接続部Hからの漏れ電流が殆どないので、不揮発性メモリとして利用することができる。
【0110】
別の駆動方法について説明する。まず、データ消去時には、制御線EL1及びプレート線PL1に夫々0Vが印加され、ワード線WL1に3Vが印加されることにより、非線形素子が導通状態になる。この後、ワード線WL1が1.5Vに戻されることにより、接続部Hがプラス電位となる。
【0111】
書込み時には、ワード線WL1に0Vを印加し、ビット線BLにデータに相当する電圧、例えばデータ“1”のときは4V、データ“0”のときは0Vを夫々印加する。このとき、書込みを行うワードのメモリセルのうちでビット線BLが4Vのメモリセルにのみ4Vがかかり、接続部Hの電荷が減少する。書き込まないメモリセルのうちでビット線BLが4Vのメモリセルには2.5V、ビット線BLが0Vのメモリセルには−1.5Vしか供給されないので、電荷は殆ど変化しない。ワード線WL1を1.5Vにすることで書込みが終了する。
【0112】
読出し時には、まずビット線BLを0Vにプリチャージし、その後フローティングにしておく。更に、読出しを行うワードのワード線WL1に2.5Vを、プレート線PL1に2Vを夫々印加する。接続部Hの電位が異なるため、データによりドレイン電流が異なり、各メモリセルのビット線BLの電位変化はデータによる。ビット線BLの電圧を、センスアンプ又はインバータに入力することにより出力を増幅し、データを判別することができる。
【0113】
本実施例における半導体装置の別の駆動方法について説明する。図25に示したpoly-Si層20を、図27に示すように、非線形素子54をn型MOSFET61のゲートに接続した構造の半導体装置を、アレイ状に配列する。n型MOSFET61のゲート絶縁膜(図示せず)は、厚さ10nmのSiONから成る。アルミ層24と、n型MOSFET61のソース、ドレインとを、同図のように配線と接続することでメモリを形成する。
【0114】
図27に示すメモリは、以下のように駆動する。データ消去時には、消去を行うワードの制御線EL1を5Vに、ビット線BLを0Vにする。このとき、非線形素子54は導通状態になる。その後、制御線EL1を2.5Vに戻すことにより、接続部Hが0V程度になる。また、書込み時には、ビット線BLにデータに相当する電圧、例えばデータ“1”のときは5V、データ“0”のときは0Vを印加する。書込みを行う制御線ELは0Vにする。このとき、書込みを行うワードのメモリセルのうちでビット線BLが5Vのメモリセルだけ接続部に電荷が入り込み、接続部Hの電位が変化する。他のメモリセルには±2.5Vしか供給されないので、電位は変化しない。制御線ELを2.5Vに戻すことで書込みが終了する。
【0115】
更に、読出し時には、まずリード線RLを0Vにプリチャージし、その後フローティング状態にしておく。更に、ビット線BL及びプレート線PL1の双方に2.5Vを、制御線EL1に3.5Vを夫々印加する。この際に、接続部Hの電位が異なるので、データによりドレイン電流が異なり、各メモリセルのリード線RLの電位変化はデータによる。リード線RLの電圧を、センスアンプ又はインバータに入力することにより出力を増幅し、データを判別する。
【0116】
実施例2
図28は、本実施例に係る半導体装置の断面図である。この半導体装置は以下のように製造される。まず、p型シリコン基板39上に、素子分離用のシリコン酸化層19を熱酸化により形成し、全面にリンをイオン注入し、シリコン酸化層19が形成されない部分にn型拡散層30を形成する。次いで、スパッタリング法により全面にSiON層25を2nmの厚さに形成し、更に、SiON層25上に、12nmの厚さのTa2O5層26、1.5nmの厚さのSiO2層27を夫々形成する。引き続き、Ta2O5層26上にCVD法でpoly-Si層28を成膜してからレジスト膜を塗布し、更に、このレジスト膜を露光、現像した後、ドライエッチングによりpoly-Si層28、SiO2層27、Ta2O5層26、SiON層25をエッチングし、レジスト膜を除去する。
【0117】
引き続き、CVD法により全面にSiO2膜31を成膜し、レジスト技術及びドライエッチング技術を用いて、poly-Si層28上と、n型拡散層30上の一部のSiO2膜31とを夫々除去し、コンタクトホールを形成する。その後、全面にAl/TiN/Ti29層をスパッタリング法により形成し、レジスト技術及びドライエッチング技術を用いて所要のパターンを形成する。更に、レジスト膜を除去することにより、図28に示す構造が得られる。
【0118】
本実施例における半導体装置の駆動方法は実施例1と同様であるが、MOSFETのゲートと接続する場合に、p型シリコン基板39とn型拡散層30との間に漏れ電流が流れることを考慮すると、Al/TiN/Ti29とゲートとを接続する方が望ましい。
【0119】
実施例3
図29は、本実施例に係る半導体装置の断面図である。この半導体装置は以下のように製造される。まず、シリコン基板18上にシリコン酸化層19を熱酸化により形成し、その後、スパッタリング法により厚さ50nmのアルミ層32と厚さ9nmのAlN層36とを全面に形成する。
【0120】
次いで、AlN層36上に厚さ2nmのSiO234を形成し、SiO234上にスパッタリング法で厚さ150nmのTiN35を形成する。更に、レジスト技術及びドライエッチング技術によりTiN層35、SiO2層34、AlN層36をエッチングする。引き続き、オゾンにより酸化してAl2O333を形成することで、レジスト除去後の加工面のダメージを除去する。更に、レジスト膜を塗布し、所定のパターンを露光、現像した後に、ドライエッチングでアルミ層32をエッチングする。その後、レジストを除去することで、図29に示す半導体装置を得る。本半導体装置の駆動方法は実施例1と同様である。
【0121】
実施例4
図30は、本実施例に係る半導体装置の断面図である。この半導体装置は以下のように製造される。まず、ガラス基板51上の全面にスパッタリング法でアルミ層32を形成する。次いで、レジスト技術及びドライエッチング技術により、アルミ層32を所要のパターンに加工する。
【0122】
更に、アルミ層32の表面を2nmオゾンにより酸化してAl2O3層33を形成した後、CVD法でAl2O3層33上の全面にSiN層37を厚さ1nmに形成する。引き続き、レジスト技術及びドライエッチング技術によりAl2O3層33及びSiN層37を加工する。レジストの除去後、厚さ100nmのITO層52を全面に形成し、レジスト技術及びドライエッチング技術によりITO層52を所要のパターンに加工して透明電極に形成する。次いで、レジストを除去することにより、図30の構造が得られる。このように立体構造にすることにより面積を大きくできるという利点が得られる。本半導体装置の駆動方法は実施例1と同様である。また、この構造は液晶ディスプレイの表示部分にも利用できる。
【0123】
実施例5
図31は、本実施例に係る半導体装置の断面図である。この半導体装置は以下のように製造される。まず、シリコン基板18上にシリコン酸化層19をCVD法で形成し、更に、シリコン酸化層19上の全面にアルミ層32をスパッタリング法で形成する。引き続き、レジスト技術及びドライエッチング技術によりアルミ層32を所要のパターンに加工する。
【0124】
その後、スパッタリング法でAl2O3層33を12nmの厚さに、また、CVD法でSiO2層34を2nmの厚さに形成してから、SiO2層34上の全面にスパッタリング法で厚さ200nmのTiN層35を形成する。更に、レジスト技術及びドライエッチング技術によりTiN層35、SiO2層34、Al2O3層33を加工した後、レジストを除去することで図31の構造を得る。この構造では、立体構造にすることにより面積を大きくできると共に、2つの素子を同時に形成することができる。本半導体装置の駆動方法は、実施例1と同様である。
【0125】
実施例6
図32は、本実施例に係る半導体装置を示し、(a)は(c)におけるA-A線に沿った断面図、(b)は(c)におけるB-B線に沿った断面図、(c)は半導体装置の平面図である。この半導体装置は、以下のように製造される。まず、シリコン基板18上にシリコン酸化層19を熱酸化で形成し、更に、シリコン酸化層19上の全面にpoly-Si層20をスパッタリング法で形成する。次いで、poly-Si層20の表面を熱酸化して厚さ1nmのSiO2層21を形成した後、SiO2層21上に厚さ15nmのTiO2層38を形成する。更に、CVD法によりTiO2層38上に厚さ2nmのSiON層23を、スパッタリング法により200nmの厚さのアルミ層24を夫々形成する。
【0126】
そして、レジスト技術及びドライエッチング技術により、アルミ層24、SiON層23、TiO2層38及びSiO2層21を所要のパターンに加工し、更にpoly-Si層20を加工する。引き続き、全面にSiO2層31(側面絶縁層)を形成し、レジスト技術及びドライエッチング技術を用いて、アルミ層24上とpoly-Si層20上とにコンタクトホールを夫々形成する。この後、全面にAl/TiN/Ti29を形成し加工することにより、図32に示す構造を得る。
【0127】
次に、本実施例の半導体装置の駆動方法を説明する。まず、アルミ層(電極)24とpoly-Si層(電極)20との間に電圧を印加する。電圧が印加されても、SiON層23、TiO2層38及びSiO2層21の3層により阻止され、電流は殆ど流れない。更に、Al/TiN/Ti29にも電圧が印加された場合、TiO2層38のエネルギーバンドが更に低くなり、SiON層23及びSiO2層21をトンネルして電流が流れる。このように、本半導体装置は、Al/TiN/Ti29の制御電極(側面電極)により、SiON層23及びSiO2層21間のトンネル電流を制御することができ、スイッチとして利用できる。なお、側面絶縁層を成すSiO2層31は、第1領域を成すSiON層23よりも厚く形成されることが望ましい。
【0128】
本実施例における半導体装置は、実施例1〜5と比較すると、構造はやや複雑であるが、より低い電圧に印加によって電流を流すことができる。
【0129】
本実施例の半導体装置の別の駆動方法を説明する。図32におけるpoly-Si層20をn型MOSFET(図示せず)のゲートに接続した構造の半導体装置をアレイ状に配列する。MOSFETのゲート絶縁膜は厚さ10nmのSiONから成る。アルミ層24、Al/TiN/Ti29、及び、MOSFETのソース、ドレインを図33に示すように配線と接続することで、メモリを構成する。
【0130】
上記構成のメモリでは、まず、データの消去時に、消去を行うワードの非線形素子の制御端子に接続された制御線EL1を3Vに、ワード線WL1を0Vにする。このとき、非線形素子は導通状態となる。その後、制御線EL1を0Vに戻す。これにより、接続部はほぼ0Vとなる。また、書込み時には、ビット線BLにデータに相当する電圧、例えばデータ“1”のときは3V、データ“0”のときは0Vを印加する。そして、書込みを行うワード線WL1に1.5Vを与える。このとき、書込みを行うワードのメモリセルの内でビット線BLが3Vのメモリセルだけにドレイン電流が流れ、チャネル領域からホットキャリアが接続部に入り込む。これにより、接続部の電位が変化する。更に、ワード線WL1を0Vにすることで書込みが終了する。
【0131】
更に、読出し時には、まずビット線BLを0Vにプリチャージし、その後フローティング状態にしておく。次いで、読出しを行うワードのプレート線PL1に3V、ワード線WL1に3Vを夫々印加する。接続部の電位が異なり、データによりドレイン電流が異なり、各メモリセルのビット線BLの電位変化はデータによる。ビット線BLの電位変化をセンスアンプ又はインバータで増幅し、データを判別する。本構造のメモリにおいては、保持中の接続部からの漏れ電流が殆どないため、不揮発性メモリとして利用することができる。
【0132】
上記構造のメモリの別の駆動方法について説明する。まず、データ消去時には、消去を行うワードの非線形素子の制御端子に接続された制御線EL1を3Vに、ワード線WL1を3Vに、CL1を0Vにする。このとき、非線形素子は導通状態となる。その後、制御線EL1を0Vに戻す。これにより、接続部はほぼ3Vとなる。また、書込み時には、ビット線BLにデータに相当する電圧、例えばデータ“1”のときは4V、データ“0”のときは0Vを印加する。書込みを行うワード線WL1に0Vを、制御線EL1に2Vを与える。データ“1”のメモリセルだけ接続部の電荷がワード線WL1に流れ出すように幾何形状を設計する。これにより、接続部の電位が変化する。制御線EL1を0Vにすることで書込みが終了する。
【0133】
読出し時には、まずビット線BLを0Vにプリチャージし、その後フローティング状態にしておく。次いで、読出しを行うワードのプレート線PL1に3V、ワード線WL1に3Vを夫々印加する。接続部の電位が異なり、データによりドレイン電流が異なり、各メモリセルのビット線BLの電位変化はデータによる。ビット線BLの電位変化をセンスアンプ又はインバータで増幅し、データを判別する。
【0134】
本実施例の半導体装置の別の駆動方法を説明する。図32に示したpoly-Si層20をn型MOSFETのゲートに接続した構造の半導体装置をアレイ状に配列する。MOSFETのゲート絶縁膜は厚さ10nmのSiONから成る。アルミ層24、Al/TiN/Ti29、及び、MOSFETのソース、ドレインを図34に示すように配線と接続することでメモリを構成する。
【0135】
上記半導体装置では、データの消去は不要である。また、書込み時には、ビット線BLにデータに相当する電圧、例えばデータ“1”のときは3V、データ“0”のときは0Vを印加する。書込みを行うワード線WL1に3Vを与える。このとき、非線形素子は導通状態となるので、接続部Hはほぼビット線BLの電位となる。これにより、接続部Hの電位が変化する。ワード線WL1を0Vにすることで書込みが終了する。読出し時には、まずビット線BLを0Vにプリチャージし、その後フローティング状態にしておく。次いで、読出しを行うワードのCL1に1V、ワード線WL1に1Vを夫々印加する。接続部の電位が異なり、データによりドレイン電流が異なり、各メモリセルのビット線BLの電位変化はデータによる。ビット線BLの電位変化をセンスアンプ又はインバータで増幅し、データを判別する。
【0136】
実施例7
図35は、本実施例に係る半導体装置を示す断面図である。この半導体装置は以下のように製造される。まず、熱酸化でp型シリコン基板39上に素子分離用のSiO219を形成し、熱酸化で厚さ10nmのSiO2ゲート絶縁膜42を形成し、スパッタリング法で厚さ150nmのpoly-Si層43を全面に形成し、poly-Si層43上に厚さ2nmのSiO2層21を、SiO2層21上に厚さ10nmのZrO2層45を、ZrO2層45上に厚さ1.5nmのSiO2層27を夫々形成する。更に、CVD法でSiO2層27上にpoly-Si層44を成膜する。
【0137】
引き続き、レジスト技術及びドライエッチング技術によりpoly-Si層44、SiO2層27、ZrO2層45、SiO2層21、poly-Si層43、SiO2層42を加工し、ゲート部分を形成する。更に、全面にリンをイオン注入することにより、ゲート部分と素子分離用SiO2層19との間に、ソース、ドレインとなるn型拡散層40、41を夫々形成する。これにより、図35の構造が得られる。本構造の半導体装置は、回路図で表現すれば図12と同様になるため、駆動方法は実施例1と同様である。
【0138】
実施例8
図36は、本実施例に係る半導体装置を示す断面図である。この半導体装置は以下のように製造される。まず、熱酸化でp型シリコン基板39上に素子分離用のSiO2層19を形成し、熱酸化で厚さ10nmのSiO2ゲート絶縁膜42を形成し、スパッタリング法で厚さ150nmのpoly-Si層43を全面に形成する。更に、厚さ2nmのSiO2層21、厚さ10nmのZrO2層45、厚さ1.5nmのSiO2層27を順次に形成し、その後CVD法でpoly-Si上部電極44を成膜する。
【0139】
引き続き、レジスト技術及びドライエッチング技術により、poly-Si層44、SiO2層27、ZrO2層45及びSiO2層21までを加工する。更に、レジスト技術及びドライエッチング技術によりpoly-Si層43及びSiO2ゲート絶縁膜42を加工し、ゲート部分を形成する。次いで、全面にリンをイオン注入することにより、図36の手前側と奥側にあるゲート部分と素子分離用SiO219との間の部分にソース、ドレインとなるn型拡散層(図示せず)を形成する。これにより、図35の構造が得られる。
【0140】
本実施例の半導体装置では、絶縁層を積層した部分が素子分離用SiO2層19上に位置し、チャネル部分のゲート構造がSiO2ゲート絶縁膜42及びpoly-Si層43だけを有するので、チャネル部分を微細に加工できる。また、ゲート部分と絶縁層積層部分との面積を自由に設計変更できるという利点がある。本半導体装置は、回路図で表現すれば図12と同様になるので、駆動方法は実施例1と同じである。
【0141】
実施例9
図37は、本実施例に係る半導体装置を示す断面図である。この半導体装置は以下のように製造される。まず、熱酸化でp型シリコン基板39上に素子分離用のSiO2層19を形成し、SiO2層19が存在しない部分の全面にリンをイオン注入することでn型ウェル拡散層48を形成する。次いで、熱酸窒化により厚さ1.5nmのSiON層25を形成し、スパッタリング法により厚さ10nmのZrO245を全面に形成し、更に、厚さ1.5nmのSiO2層27、厚さ150nmのpoly-Si層43を夫々形成する。その後、CVD法で厚さ8nmのSiO2層50を形成し、SiO2層50上にpoly-Si層44を成膜する。
【0142】
引き続き、レジスト技術及びドライエッチング技術により、poly-Si層44、SiO2層50、poly-Si層43、SiO2層27、ZrO2層45及びSiON25を加工して、ゲート部分を形成する。更に、全面にボロンをイオン注入することで、ゲート部分とSiO2層19との間に、ソース、ドレインとなるp型拡散層46、47を夫々形成する。これにより、図39に示す構造が得られる。
【0143】
次に、本実施例の半導体装置の駆動方法を説明する。まず、データ消去時には、poly-Si44を0Vに、n型ウェル拡散層48を5Vにする。このとき、非線形素子は導通状態となる。その後、n型ウェル拡散層48を2.5Vに、poly-Si44を2.5Vに夫々戻す。これにより、接続部は5V程度となる。また、書込み時には、p型拡散層46にデータに相当する電圧、例えばデータ“1”のときは5V、データ“0”のときは0Vを印加する。更に、poly-Si層44に5Vを与える。この場合、p型拡散層46が0Vのとき非線形素子に電流が流れ、接続部の電位が変化する。poly-Si層44を2.5Vにすることで書込みが終了する。
【0144】
読出し時には、まずp型拡散層46を2.5Vにプリチャージし、その後フローティング状態にしておく。次いで、poly-Si層44の0Vを、p型拡散層47に2Vを夫々印加する。接続部の電位が異なるため、データによりドレイン電流が異なる。これによりデータを判別する。MOSFETにn型を用いた場合には、印加する電圧の極性を変える。
【0145】
次に、本実施例における半導体装置の別の駆動方法を説明する。データ消去時には前述した方法を用いる。書込み時には、p型拡散層46にデータに相当する電圧、例えばデータ“1”のときは2.5V、データ“0”のときは1Vを印加する。poly-Si層44に1Vを印加する。このとき、p型拡散層46が“0”のときだけドレイン電流が流れ、チャネル領域からホットキャリアが接続部に入り込む。これにより、接続部の電位が変化する。poly-Si層44を2.5Vにすることで、書込みが終了する。読み出しには、前述と同様の方法を用いる。
【0146】
実施例10
図38は、本実施例に係る半導体装置を示す断面図である。この半導体装置は以下のように製造される。本実施例の半導体装置で用いるp型シリコン基板39は、基板内部にSiO2層49層を有するSOI基板から成る。まず、熱酸化で表面のシリコン層に素子分離用のSiO2層19を形成する。スパッタリング法で全面に、厚さ10nmのZrO2層45と、厚さ1.5nmのSiO2層27と、厚さ150nmのpoly-Si層43とをこの順に形成する。
【0147】
次いで、CVD法で厚さ8nmのSiO2層50と、poly-Si層44とをこの順に成膜する。レジスト技術及びドライエッチング技術により、poly-Si層44、SiO2層50、poly-Si層43、SiO2層27及びZrO2層45を加工して、ゲート部分を形成する。更に、全面にリンをイオン注入することで、ゲート部分とSiO2層19との間に、ソース、ドレインとなるn型拡散層40、41を夫々形成する。これにより、図38に示す構造が得られる。本実施例における半導体装置の駆動方法は、実施例9と同様である。
【0148】
実施例11
図39は、本実施例に係る半導体装置を示す断面図である。この半導体装置は、以下のように製造される。本実施例における半導体装置は、熱酸化でp型シリコン基板39上に素子分離用のSiO2層19を形成する。更に、熱酸化で厚さ1.5nmのSiO2層27を形成し、スパッタリング法で全面に厚さ12nmのTa2O5層22を形成し、厚さ150nmのpoly-Si層43を形成する。次いで、CVD法で厚さ10nmのSiO2層50と、poly-Si44とをこの順に成膜する。
【0149】
引き続き、レジスト技術及びドライエッチング技術により、poly-Si層44、SiO2層50、poly-Si層43、Ta2O5層22、SiO2層27を加工して、ゲート部分を形成する。更に、全面にリンをイオン注入することにより、ゲート部分とSiO2層19との間に、ソース、ドレインとなるn型拡散層40、41を夫々形成する。これにより、図39に示す構造が得られる。その駆動方法は実施例9と同様である。
【0150】
実施例12
図40は、本実施例に係る半導体装置を示し、(a)は(c)におけるA-A線に沿った断面図、(b)は(c)におけるB-B線に沿った断面図、(c)は半導体装置の平面図である。この半導体装置は以下のように製造される。まず、熱酸化でp型シリコン基板39上に素子分離用のSiO219を形成し、熱酸化で厚さ10nmのSiO2ゲート絶縁膜42を形成し、スパッタリング法で全面に厚さ150nmのpoly-Si層43を形成する。更に、厚さ2nmのSiO2層21、厚さ12nmのTa2O5層38を形成し、厚さ1.5nmのSiON層23を順次に形成した後、SiON層23上にpoly-Si44をCVD法で成膜する。
【0151】
引き続き、レジスト技術及びドライエッチング技術により、poly-Si層44、SiON層23、Ta2O5層38、SiO2層21、poly-Si層43、SiO2層42を加工してゲート部分を形成する。次いで、全面にリンをイオン注入することで、ゲート部分とSiO2層19との間に、ソース、ドレインとなるn型拡散層40、41を夫々形成する。更に、全面にSiO2層31を形成し、レジスト技術及びドライエッチング技術により、n型拡散層40、41とのコンタクトホール、及び、poly-Si44とのコンタクトホールを夫々形成する。引き続き、スパッタリング法で全面にAl/TiN/Ti層29を形成し、レジスト技術及びドライエッチング技術により所要の形状に加工する。これにより、図40に示す構造が得られる。本実施例の半導体装置は、回路図で表現すれば図19と同様になるので、駆動方法は実施例6と同様である。
【0152】
実施例13
図41は、本実施例に係る半導体装置を示し、(a)は(b)におけるA-A線に沿った断面図、(b)は半導体装置の平面図である。この半導体装置は以下のように製造される。まず、シリコン基板18上に熱酸化により素子分離用のSiO219を形成する。次いで、トランジスタ部分に熱酸化により厚さ10nmのSiO2層42を形成し、SiO2層42上の全面にスパッタリング法によりpoly-Si層20を形成する。更に、CVD法により厚さ2nmのSiO2層21を形成した後、厚さ10nmのTiO2層38を形成し、CVD法で厚さ2nmのSiON層23を形成し、スパッタリング法で厚さ150nmのpoly-Si28を形成する。
【0153】
引き続き、レジスト技術及びドライエッチング技術により、poly-Si層28、SiON層23、TiO2層38、 SiO2層21、poly-Si層20及びSiO2層42を所要のパターンに加工する。次いで、全面にSiO2層31及びTiN層35をこの順に形成した後、図41(b)に示すマスク領域Mをレジスト膜で保護し、ドライエッチング技術によりSiO2層31及びTiN層35をエッチバックする。更に、全面にSiO2層50を形成し、レジスト技術及びドライエッチング技術により、n型拡散層40、41とのコンタクトホール、及び、poly-Si層28とのコンタクトホールを夫々形成する。これにより、図41に示す構造が得られる。本実施例の半導体装置は、回路図で表現すれば図19と同様であるので、駆動方法は実施例6と同様である。
【0154】
実施例14
図42は、本実施例に係る半導体装置を示し、(a)は(c)におけるA-A線に沿った断面図、(b)は(c)におけるB-B線に沿った断面図、(c)は半導体装置の平面図である。この半導体装置は以下のように製造される。まず、熱酸化でp型シリコン基板39上に素子分離用のSiO2層19を形成した後、熱酸化で厚さ10nmのSiO2ゲート絶縁膜42を形成し、スパッタリング法で全面に厚さ100nmのpoly-Si43を形成し、更に、厚さ2nmのSiO2層21、厚さ12nmのTa2O5層38、厚さ1.5nmのSiON層23を夫々形成する。その後、CVD法によりpoly-Si44を成膜する。
【0155】
引き続き、レジスト技術及びドライエッチング技術により、poly-Si層44、SiON層23、Ta2O5層38、SiO2層21、poly-Si層43及びSiO2層42を加工してゲート部分を形成する。次いで、全面にリンをイオン注入することで、ゲート部分とSiO2層19との間に、ソース、ドレインとなるn型拡散層40、41を夫々形成する。更に、全面にSiO2層31を形成し、レジスト技術及びドライエッチング技術により、n型拡散層40、41とのコンタクトホール、及び、poly-Si44とのコンタクトホールを夫々形成する。次いで、全面にスパッタリング法でAl/TiN/Ti層29を形成し、レジスト技術及びドライエッチング技術により所要の形状に加工する。これにより、図42に示す構造が得られる。
【0156】
本実施例における半導体装置の、実施例12(図40)との構成上の違いは、制御電極であるAl/TiN/Ti層29の形状にある。つまり、本実施例の半導体装置では、制御電極として機能するAl/TiN/Ti層29が、図42(b)に示すように、ゲート構造のSiO2層19上の部分の側面にのみ存在する。このため、チャネル部分のゲート構造がシンプルになり、微細な加工が容易となる。本実施例の半導体装置は、回路図で表現すれば図19と同様であるので、その駆動方法は実施例6と同様である。
【0157】
実施例15
図43は、本実施例に係る半導体装置を示す断面図である。この半導体装置は以下のように製造される。まず、熱酸化でp型シリコン基板39上に素子分離用のSiO219を形成する。次いで、熱酸化で厚さ10nmのSiO2ゲート絶縁膜42を形成し、CVD法で全面に厚さ150nmのpoly-Si層43を形成する。更に、厚さ2nmのSiO2層21、厚さ12nmのAl2O3層33、厚さ1.5nmのSiON層23を順次に形成した後、Al/TiN/Ti層29を成膜する。
【0158】
引き続き、レジスト技術及びドライエッチング技術により、Al/TiN/Ti層29、SiON層23、Al2O3層33、SiO2層21、及びpoly-Si43の一部を夫々加工する。次いで、CVD法でSiO2層31及びアルミ層32を全面に順次に形成する。更に、レジスト技術及びドライエッチング技術により、SiO2層31及びアルミ32を所要のパターンに夫々加工する。最後に、レジスト技術及びドライエッチング技術により、poly-Si層43及びSiO2層41を夫々加工してゲート部分を形成する。これにより、図43の構造が得られる。本実施例の半導体装置は、回路図で表現すれば図19と同様であるので、その駆動方法は実施例6と同様である。
【0159】
実施例16
図44は、本実施例に係る半導体装置を示す断面図である。この半導体装置は以下のように製造される。まず、p型シリコン基板39上に熱酸化で素子分離用のSiO2層19を形成した後、熱酸化で厚さ10nmのSiON層23を形成し、スパッタリング法で全面に厚さ10nmのTa2O5層22を形成する。更に、厚さ2nmのSiO2層21を形成してから、CVD法でpoly-Si層43、SiO2層50及びpoly-Si層44を順次に成膜する。
【0160】
引き続き、レジスト技術及びドライエッチング技術により、poly-Si層44、SiO2層50、poly-Si層43、SiO2層21、Ta2O5層22及びSiON層23を加工してゲート部分を形成する。更に、全面にリンをイオン注入することで、ゲート部分とSiO2層19との間に、ソース、ドレインとなるn型拡散層40、41を夫々形成する。次いで、全面にSiO2層31を形成し、レジスト技術及びドライエッチング技術により、n型拡散層40、41とのコンタクトホール、及びpoly-Si層44とのコンタクトホールを夫々形成する。更に、スパッタリング法で全面にAl/TiN/Ti層29を形成し、レジスト技術及びドライエッチング技術により所要の形状に加工する。これにより、図44に示す構造が得られる。
【0161】
本実施例の半導体装置では、データの消去処理は不要である。書込み時には、n型拡散層40にデータに相当する電圧、例えばデータ“1”のときは5V、データ“0”のときは0Vを印加する。poly-Si層44は0V、非線形素子制御電極(Al/TiN/Ti層29)は5Vとする。このとき、非線形素子は導通状態となり、接続部の電位がほぼn型拡散層40の電位となる。制御電極を0Vにすることで書込みが終了する。また、読出し時には、まずn型拡散層40を0Vにプリチャージし、その後フローティング状態にしておく。次いで、poly-Si層44を3Vに、n型拡散層41を2Vにする。接続部の電位が異なるため、データによりドレイン電流が異なる。これにより、データが判別される。
【0162】
本実施例における半導体装置の別の駆動方法について説明する。まず、データ消去時には、n型拡散層40に0Vを印加し、非線形素子制御電極(Al/TiN/Ti層29)に5Vを印加することにより、接続部をほぼ0Vにする。また、書込み時には、n型拡散層41を0Vとし、n型拡散層40にデータに相当する電圧、例えばデータ“1”のときは2.5V、データ“0”のときは0Vを印加する。そして、poly-Si層44には2Vを印加する。この際、n型拡散層40が“1”のときだけドレイン電流が流れ、チャネル領域からホットキャリアが接続部に入り込む。これにより、接続部の電位が変化する。poly-Si層44を0Vにすることで書込みが終了する。読出しは、前述の方法で行う。
【0163】
実施例17
図45は、本実施例に係る半導体装置の一部回路を示す回路図である。この回路では、行方向に延在するワード線WL1…、プレート線PL1…、制御線EL1…と、これらと直交する方向に延在するビット線BL1…との各交差部分に、図11に示した非線形素子54と、容量素子62と、n型MOSFET63とを備えた構造の半導体装置が夫々接続される。非線形素子54の一方の端子と容量素子62の一方の端子とが、n型MOSFET63のゲートに共通接続(C)される。各n型MOSFET63のソースがビット線BL1…に、ドレイン(D)がプレート線PL1…に、ゲートが、非線形素子54を介してビット線BL1…に(A)、及び容量素子62を介してワード線WL1…に(B)夫々接続されることで、メモリセルをアレイ状に配置したメモリが構成される。n型MOSFET63のバックゲート(F)は、制御線EL1…び接続される。
【0164】
次に、上記半導体装置の駆動方法について説明する。保持中は、ワード線WL、制御線EL、プレート線PLを1.5Vにしている。ワード線WL1のワードにデータを書き込むときには、ビット線BLにデータに相当する電圧、例えばデータ“1”のときは3V、“0”のときは0Vを印加し、ワード線WL1の電圧を0Vに変化させ、更に3Vに変化させ、その後1.5Vに戻す。これにより、非線形素子54に電流が流れ、接続部Cがビット線BLに近い電圧になる。n型MOSFET63の特性は、データ“1”が書き込まれた場合でも、保持中にドレイン電流が1μA以下になるようにする。
【0165】
データの読出し時には、ビット線BLを1.5Vにプリチャージし、その後フローティング状態にする。更に、ワード線WL1を3Vに、プレート線PL1を3Vに昇圧する。メモリセルに保持されるデータにより接続部Cの電位が異なり、n型MOSFET63のしきい値電圧が変化している。ビット線BLの電圧変化速度がデータによって異なるので、ビット線BLの電位をセンスアンプに入力して読み出した後、或る時間が経過してから参照電圧と比較することで、データを判別することができる。このとき、制御線EL1…も変化させ、出力電流を調整することができる。また、容量素子62に代えて、非線形素子54とは特性が異なる別の非線形素子を接続することもできる。非線形素子の特性は、面積や各層の厚さの変更によって異ならせることができる。
【0166】
実施例18
図46は、本実施例に係る半導体装置の一部回路を示す回路図である。この半導体装置の回路は、図18に示した非線形素子55とほぼ同様の非線形素子56と、p型MOSFET57とから成る。非線形素子56の入力が端子Cに、出力が端子Bに、制御端子が端子Aに夫々接続される。p型MMOSFET57のソースが端子Bに、ドレインが端子Dに、ゲートが端子Aに夫々接続される。
【0167】
上記構成の半導体装置を駆動する場合、まず端子Cに0Vを、端子Dに3Vを夫々印加する。この状態で、端子Aに3Vを印加すると、p型MOSFET57がオフ状態、非線形素子56が導通状態になり、端子Bに、0Vに近い電圧が出力される。一方、入力端子Aに0Vを印加すると、p型MOSFET57がオン状態、非線形素子56が非導通状態になり、端子Bに3Vが出力される。これにより、インバータが構成されるが、本実施例では、MOSFETを2つ使用する従来タイプのインバータに比して、小さな面積で実現することができる。
【0168】
本発明の第1〜第9実施形態例、及び実施例1〜18では、第2領域を成す絶縁層4の厚さを、半導体装置の使用電圧条件において流れる電流が半導体装置に対する許容電流以下となるように設定することが望ましい。また、第1領域を成す絶縁層3(又は5)は、半導体装置の使用電圧条件においてトンネル電流が流れる程度の厚さを有することが好ましい。
【0169】
また、本発明の第1〜第9実施形態例、及び実施例1〜18では、第1領域を成す絶縁層3(又は5)の面積値と誘電率値とを乗じた値を絶縁層3(又は5)の厚さ値で除した値が、第2領域を成す絶縁層4の面積値と誘電率値とを乗じた値を絶縁層4の厚さ値で除した値よりも小さいことが望ましい。この場合、電極1又は2に印加した電圧が所定値より低い間は電極1、2間の電流を阻止し、電圧が所定値を超えた際には絶縁層3(又は5)にかかる電圧で絶縁層4のバンドエネルギーを大きく変化させてトンネル電流を流すための好ましい構造を得ることができる。
【0170】
以上、本発明をその好適な実施形態例(実施例)に基づいて説明したが、本発明の半導体装置及びその駆動方法は、上記実施形態例の構成にのみ限定されるものではなく、上記実施形態例(実施例)の構成から種々の修正及び変更を施した半導体装置及びその駆動方法も、本発明の範囲に含まれる。
【0171】
【発明の効果】
以上説明したように、本発明の半導体装置及びその駆動方法によると、漏れ電流の発生を抑制しながらも、2つの電極に挟まれた絶縁層をトンネルする電流発生時における電極間への印加電圧を従来に比して低下させ、絶縁層の劣化を抑制することができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態例における半導体装置を示す断面図である。
【図2】絶縁層の誘電率を示すグラフであり、(a)はエネルギーバンドが各絶縁層内で一様な場合の誘電率を、(b)は不均一な場合の誘電率を夫々示す。
【図3】各電極のエネルギーバンドの関係を示す図であり、(a)は電極1、2が金属の場合、(b)は電極2が半導体の場合である。
【図4】第1実施形態例における半導体装置のエネルギーバンド構造を示す図であり、(a)〜(g)はバンドの変化を段階的に示す。
【図5】本発明の第2実施形態例に係る半導体装置を示す断面図である。
【図6】第2実施形態例における半導体装置のエネルギーバンド構造を示す図であり、(a)〜(g)はバンドの変化を段階的に示す。
【図7】本発明の第3実施形態例に係る半導体装置を示す断面図である。
【図8】本発明の第4実施形態例に係る半導体装置を示す断面図である。
【図9】第4実施形態例に係る半導体装置の変形例を示す断面図である。
【図10】第4実施形態例に係る半導体装置の別の変形例を示す断面図である。
【図11】第1及び第2実施形態例に係る半導体装置(非線形素子)を記号化した図である。
【図12】図11の非線形素子をMISFETのゲートに接続した構造を記号化した図である。
【図13】図12の構造の半導体装置をアレイ状に配列したメモリを示す回路図である。
【図14】本発明の第5実施形態例に係る半導体装置を示す断面図である。
【図15】第5実施形態例に係る半導体装置の変形例を示す断面図である。
【図16】第5実施形態例に係る半導体装置の別の変形例を示す断面図である。
【図17】本発明の第6実施形態例に係る半導体装置を示す断面図である。
【図18】第3実施形態例に係る非線形素子を記号化した図である。
【図19】図18の非線形素子をMISFETのゲートに接続した構造を記号化した図である。
【図20】図19の構造の半導体装置をアレイ状に配列したメモリを示す回路図である。
【図21】本発明の第7実施形態例に係る半導体装置を示す断面図である。
【図22】本発明の第8実施形態例に係る半導体装置を示す断面図である。
【図23】第8実施形態例に係る半導体装置の変形例を示す断面図である。
【図24】本発明の第9実施形態例に係る半導体装置の回路概要を示す図である。
【図25】本発明の実施例1に係る半導体装置(非線形素子)を示す断面図である。
【図26】実施例1の非線形素子をn型MOSFETのゲートに接続してアレイ状に配列した構造のメモリを示す回路図である。
【図27】図26の変形例を示す回路図である。
【図28】本発明の実施例2に係る半導体装置を示す断面図である。
【図29】本発明の実施例3に係る半導体装置を示す断面図である。
【図30】本発明の実施例4に係る半導体装置を示す断面図である。
【図31】本発明の実施例5に係る半導体装置を示す断面図である。
【図32】本発明の実施例6に係る半導体装置を示し、(a)は(c)におけるA-A線に沿った断面図、(b)は(c)におけるB-B線に沿った断面図、(c)は半導体装置の平面図である。
【図33】実施例6の非線形素子をn型MOSFETのゲートに接続してアレイ状に配列した構造のメモリを示す回路図である。
【図34】図33の変形例を示す回路図である。
【図35】本発明の実施例7に係る半導体装置を示す断面図である。
【図36】本発明の実施例8に係る半導体装置を示す断面図である。
【図37】本発明の実施例9に係る半導体装置を示す断面図である。
【図38】本発明の実施例10に係る半導体装置を示す断面図である。
【図39】本発明の実施例11に係る半導体装置を示す断面図である。
【図40】本発明の実施例12に係る半導体装置を示し、(a)は(c)におけるA-A線に沿った断面図、(b)は(c)におけるB-B線に沿った断面図、(c)は半導体装置の平面図である。
【図41】本発明の実施例13に係る半導体装置を示し、(a)は(b)におけるA-A線に沿った断面図、(b)は半導体装置の平面図である。
【図42】本発明の実施例14に係る半導体装置を示し、(a)は(c)におけるA-A線に沿った断面図、(b)は(c)におけるB-B線に沿った断面図、(c)は半導体装置の平面図である。
【図43】本発明の実施例15に係る半導体装置を示す断面図である。
【図44】本発明の実施例16に係る半導体装置を示す断面図である。
【図45】本発明の実施例17に係る非線形素子をn型MOSFETのゲートに接続してアレイ状に配列した構造のメモリを示す回路図である。
【図46】本発明の実施例18に係る半導体装置を用いた回路を示す図である。
【図47】従来の半導体装置を示す断面図である。
【図48】従来の半導体装置を用いた液晶ディスプレイの要部を示し、(a)は一部平面図、(b)は一部断面図である。
【図49】従来の半導体装置(DRAM)の1つのメモリセルを示す回路図である。
【図50】従来のMIM構造の要部を示す断面図である。
【図51】従来のMIM構造によるエネルギーバンドを模式的に示す図であり、(a)、(b)はエネルギーバンドの変化を段階的に示す。
【図52】一般的なMOSFETを示す断面図である。
【符号の説明】
1、2、6、8:電極
3、4、5、7、9:絶縁層
10:ゲート絶縁膜
11:半導体材料
12:第1拡散層
13:第2拡散層
Claims (21)
- 絶縁体、及び、該絶縁体を挟む少なくとも2つの電極を備え、前記絶縁体が、前記電極の一方に隣接する第1領域と該第1領域よりも誘電率が高い第2領域とを有する非線形素子と、 MISFET 又は MOSFET と、容量素子とからなり、前記 MISFET 又は MOSFET のゲート電極と前記容量素子の一方の電極と前記非線形素子の一方の電極とが接続された記憶セルが複数アレイ状に配置され、
ある方向に延在する複数の第1の配線がそれぞれ複数の前記記憶セルの前記容量素子のもう一方の電極に共通して接続され、前記第1の配線とは別方向に延在する複数の第2の配線がそれぞれ複数の前記記憶セルの前記非線形素子のもう一方の電極に共通して接続され、前記 MISFET 又は MOSFET のソース・ドレインにそれぞれ配線が接続されていることを特徴とする半導体装置。 - 前記容量素子が、絶縁体、及び、該絶縁体を挟む少なくとも2つの電極を備え、前記絶縁体は、前記電極の一方に隣接する第1領域と該第1領域よりも誘電率が高い第2領域とを有する非線形素子であることを特徴とする請求項1に記載の半導体装置。
- 前記非線形素子が相互に異なる印加電圧と流れる電流との関係の特性を有することを特徴とする請求項2の半導体装置。
- 前記第2領域が前記電極の他方に隣接することを特徴とする、請求項1〜3に記載の半導体装置。
- 前記絶縁体が、前記電極の他方に隣接する前記第2領域よりも誘電率が低い第3領域を有することを特徴とする、請求項1〜4に記載の半導体装置。
- 前記各領域が夫々1つの層を形成することを特徴とする、請求項1〜5の何れか一に記載の半導体装置。
- 前記第2領域の伝導帯のエネルギー位置が、前記電極の各伝導帯のエネルギー位置よりも高いことを特徴とする、請求項1〜6の何れか一に記載の半導体装置。
- 前記電極の少なくとも1つが導電体又は半導体で構成され、前記電極が半導体から成る場合に前記第2領域の価電子帯のエネルギー位置が、前記半導体から成る電極の価電子帯のエネルギー位置よりも低いことを特徴とする、請求項1〜7の何れか一に記載の半導体装置。
- 前記第2領域をなす層が、使用電圧条件において流れる電流が装置に対する許容電流以下となる厚さを有することを特徴とする、請求項6に記載の半導体装置。
- 前記第1領域及び第3領域のそれぞれをなす層が、使用電圧条件においてトンネル電流が流れる厚さを有することを特徴とする、請求項6に記載の半導体装置。
- 前記第2領域をなす層が、前記第1領域及び前記第3領域をなす層よりも厚いことを特徴とする、請求項6〜10の何れか一に記載の半導体装置。
- 前記第1領域及び前記第3領域のそれぞれをなす層の厚さが0.2nm以上3nm以下、前記第2領域をなす層の厚さが4nm以上20nm以下であることを特徴とする、請求項6〜11の何れか一に記載の半導体装置。
- 前記第1領域の面積値と誘電率値とを乗じた値を前記第1領域の厚さ値で除した値が、前記第2領域の面積値と誘電率値とを乗じた値を前記第2領域の厚さ値で除した値よりも小さいことを特徴とする、請求項1〜12の何れか一に記載の半導体装置。
- 前記第1領域が、酸化ベリリウム、酸化セレン、窒化シリコン、酸化シリコン、又は、酸窒化シリコンで構成されることを特徴とする、請求項1〜13の何れか一に記載の半導体装置。
- 前記第2領域が、酸化ストロンチウム、酸化カルシウム、酸化ジルコン、酸化マグネシウム、酸化アルミニウム、酸化タンタル、酸化チタン、又は、窒化アルミニウムで構成されることを特徴とする、請求項1〜14の何れか一に記載の半導体装置。
- 前記第1及び第2領域をなす層の側面の少なくとも一方に側面絶縁層を更に備え、該側面絶縁層上に側面電極が形成されることを特徴とする、請求項6〜15の何れか一に記載の半導体装置。
- 前記第1、第2及び第3領域をなす層の側面の少なくとも一方に側面絶縁層を更に備え、該側面絶縁層上に側面電極が形成されることを特徴とする、請求項6〜15の何れか一に記載の半導体装置。
- 前記側面絶縁層が、前記第1領域をなす層よりも厚いことを特徴とする、請求項16又は17に記載の半導体装置。
- 前記非線形素子の前記側面電極もしくは一方の電極と前記 MISFET 又は MOSFET のゲート電極が接続され、前記非線形素子の他方の電極と前記 MISFET 又は MOSFET のソースもしくはドレインとが接続されたことを特徴とする、請求項16〜18に記載の半導体装置。
- 請求項16〜18の何れか一に記載の半導体装置を駆動する駆動方法であって、
前記側面電極の電位を制御して前記電極の相互間における伝導率を制御することを特徴とする半導体装置の駆動方法。 - 請求項1〜19の何れか一に記載の半導体装置を駆動する駆動方法であって、前記第1の配線と前記第2の配線との間に第1の電圧を印加し、前記非線形素子を介して前記 MISFET 又は MOSFET のゲート電極の電荷を増加させ、第1の電圧とは極性の異なる第2の電圧を印加して減少させ、前記ゲート電極の蓄積電荷量を制御し、電荷を保持するのに第1の電圧及び第2の電圧より低い第3の電圧を印加することを特徴とする半導体装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000122040A JP3871104B2 (ja) | 2000-04-24 | 2000-04-24 | 半導体装置及びその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000122040A JP3871104B2 (ja) | 2000-04-24 | 2000-04-24 | 半導体装置及びその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001308286A JP2001308286A (ja) | 2001-11-02 |
JP3871104B2 true JP3871104B2 (ja) | 2007-01-24 |
Family
ID=18632572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000122040A Expired - Fee Related JP3871104B2 (ja) | 2000-04-24 | 2000-04-24 | 半導体装置及びその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3871104B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4947752B2 (ja) * | 2001-03-30 | 2012-06-06 | 日立造船株式会社 | 蓄電体 |
JP5162075B2 (ja) * | 2004-01-08 | 2013-03-13 | マクロニックス インターナショナル カンパニー リミテッド | 不揮発性半導体メモリ及びその動作方法 |
US7612403B2 (en) * | 2005-05-17 | 2009-11-03 | Micron Technology, Inc. | Low power non-volatile memory and gate stack |
JP4575320B2 (ja) * | 2006-03-15 | 2010-11-04 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP5032145B2 (ja) * | 2006-04-14 | 2012-09-26 | 株式会社東芝 | 半導体装置 |
US20080157181A1 (en) * | 2006-12-28 | 2008-07-03 | Hynix Semiconductor Inc. | Non-volatile memory device and fabrication method thereof |
WO2009096363A1 (ja) * | 2008-01-28 | 2009-08-06 | Nec Corporation | 抵抗変化型不揮発性記憶装置とその製造方法 |
KR101145332B1 (ko) | 2010-09-17 | 2012-05-14 | 에스케이하이닉스 주식회사 | 스위칭 장치 및 이를 구비한 메모리 장치 |
-
2000
- 2000-04-24 JP JP2000122040A patent/JP3871104B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001308286A (ja) | 2001-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6646300B2 (en) | Semiconductor memory device | |
EP1782427B1 (en) | Integrated dram-nvram multi-level memory | |
US6657893B2 (en) | Nonvolatile semiconductor memory device and method for driving the same | |
JP2817500B2 (ja) | 不揮発性半導体記憶装置 | |
JPH05211338A (ja) | 不揮発性半導体装置 | |
TWI483387B (zh) | Semiconductor device | |
US4972371A (en) | Semiconductor memory device | |
US20040012039A1 (en) | Non-volatile semiconductor memory device | |
JP2013165466A (ja) | プログラマブルロジックスイッチ | |
JP3871104B2 (ja) | 半導体装置及びその駆動方法 | |
US8144514B2 (en) | One-transistor floating-body DRAM cell device with non-volatile function | |
JP2004134799A (ja) | 単一ビット不揮発性メモリーセル、および、その書き込み方法および消去方法 | |
KR19980081614A (ko) | 트랜지스터, 트랜지스터 어레이 및 불휘발성 반도체 메모리 | |
US10074658B2 (en) | Non-volatile SRAM memory cell and non-volatile semiconductor storage device | |
JP2000124418A (ja) | 半導体記憶装置 | |
JP6426940B2 (ja) | 半導体装置及びフォーミング方法 | |
US10892341B2 (en) | Flash memory with assistant gate and method of fabricating the same | |
US20110058410A1 (en) | Semiconductor memory device | |
TWI619232B (zh) | Non-volatile semiconductor memory device | |
JPS6244702B2 (ja) | ||
JPH07106444A (ja) | 半導体記憶装置およびその製造方法 | |
WO2010092652A1 (ja) | 不揮発性メモリおよびその製造方法、表示装置 | |
JP3186209B2 (ja) | 半導体装置の使用方法 | |
JP2002016233A (ja) | 半導体記憶装置及びその駆動方法 | |
JP3880492B2 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060928 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061011 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |