JP2013165466A - プログラマブルロジックスイッチ - Google Patents
プログラマブルロジックスイッチ Download PDFInfo
- Publication number
- JP2013165466A JP2013165466A JP2012028947A JP2012028947A JP2013165466A JP 2013165466 A JP2013165466 A JP 2013165466A JP 2012028947 A JP2012028947 A JP 2012028947A JP 2012028947 A JP2012028947 A JP 2012028947A JP 2013165466 A JP2013165466 A JP 2013165466A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- insulating film
- transistor
- film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1737—Controllable logic circuits using multiplexers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
- G11C5/146—Substrate bias generators
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】 本発明の実施形態によるプログラマブルロジックスイッチは、第1配線に接続され第1制御信号を受ける第1端子と、第2配線に接続され第1信号が入力される第2端子と、第3配線に接続され信号を出力する第3端子とを有する第1不揮発メモリと、前記第1配線に接続され前記第1制御信号を受ける第4端子と、第4配線に接続され第2信号が入力される第5端子と、前記第3配線に接続され信号を出力する第6端子とを有する第2不揮発メモリと、前記第3配線に接続された少なくとも1つのトランジスタとを有し、前記第3配線に接続されるトランジスタはいずれもゲート電極が前記第3配線に接続される。
【選択図】 図1
Description
以下、本発明の実施形態について図面を参照して説明する。図1は、本実施形態のプログラマブルロジックスイッチ(以下、ロジックスイッチと称する)の1つのセルを示す図である。本実施形態のロジックスイッチのセル1aは、2つの不揮発メモリM1,M2と、1つのパストランジスタPT1を有する。不揮発メモリM1,M2は、それぞれ信号電極と制御電極を有し、信号電極および制御電極に入力される信号によって、メモリの状態を切り換える。不揮発メモリM1,M2はそれぞれの一端がノードQに接続され、制御電極がともにワード線WL1に接続される。さらに、不揮発メモリM1はビット線BL1に接続され、不揮発メモリM2はビット線BL2に接続される。パストランジスタPT1のゲートはノードQに接続される。
セル1bのメモリトランジスタM11,M21への書込み方法について図4〜図6を参照して説明する。なお、以降では、メモリトランジスタの電荷蓄積膜に電子が多く蓄積され、閾値電圧Vthが高くなった状態を書き込み状態とし、電荷蓄積膜に蓄積された電子の量が少なく、閾値電圧Vthが低くなった状態を消去状態とする。また、メモリトランジスタM11,M21の消去状態の閾値電圧は2V、書き込み状態の閾値電圧は6Vとして説明する。
VQ=(R1/(R1+R2))*(VBL2−VBL1)
ここで、R1<R2であるから、VQは(VBL2−VBL1)/2よりも小さくなる。すなわち、VQはVBL2よりもVBL1に近い電位となり、メモリトランジスタM11のソースドレイン電圧よりもメモリトランジスタM21のソースドレイン電圧の方が大きくなる。
本実施形態のメモリトランジスタからデータを消去する方法について図10を参照して説明する。メモリトランジスタを消去状態にするときには、基板電極に0Vの電圧を与えた状態で、ワード線WL1に負の消去電圧を印加する。本実施形態の消去方法にはFN電流を用いるため、消去電圧は例えば−20Vである。この消去方法によると、セルに含まれるメモリトランジスタM11,M21はいずれも消去状態になる。また、セルアレイにおいて同じワード線に接続されたメモリトランジスタは、全て消去状態になる。消去時には基板電位を0Vに設定するため、パストランジスタPT1にはダメージが与えられない。
本実施形態のメモリトランジスタとして、MONOS型トランジスタを用いる場合、以下に説明するように、電荷蓄積膜の内部で注入された電荷量の偏りが少ないことが望ましい。
本実施形態のメモリトランジスタとして、MONOS型トランジスタを用いる場合、メモリトランジスタのブロック膜(第2絶縁膜13に相当する)は、電荷を通しにくい材料もしくは膜構成であることが望ましい。典型的なフラッシュメモリでの電荷蓄積膜12は、基板と電荷のやり取りを行うので、それ以外の部分(制御ゲート電極14など)との間で電荷のやり取りを行うのは望ましくない。本実施形態のように、メモリトランジスタをロジックスイッチに適用した場合、制御ゲート電極14から電荷蓄積膜12への電荷の注入あるいは放出(以下、この現象をバックトンネリングと称する)によって、問題が生じる場合がある。
第2の実施形態のロジックスイッチは、セルに含まれるメモリトランジスタの一方のチャネル幅W1が他方のチャネル幅W2よりも大きい。本実施形態のセルの回路図は図2と同様である。チャネル幅W1を有するメモリトランジスタに接続されたビット線は、動作時に接地電位に接続され、チャネル幅W2を有するメモリトランジスタに接続されたビット線は、動作時に電源電位に接続される。
Claims (15)
- 第1配線に接続され第1制御信号を受ける第1端子と、第2配線に接続され第1信号が入力される第2端子と、第3配線に接続され信号を出力する第3端子とを有する第1不揮発メモリと、
前記第1配線に接続され前記第1制御信号を受ける第4端子と、第4配線に接続され第2信号が入力される第5端子と、前記第3配線に接続され信号を出力する第6端子とを有する第2不揮発メモリと、
前記第3配線に接続された少なくとも1つのトランジスタとを有し、
前記第3配線に接続されるトランジスタはいずれもゲート電極が前記第3配線に接続されることを特徴とするプログラマブルロジックスイッチ。 - 前記第1不揮発メモリは、前記第1端子が第1ゲート電極、前記第2端子が第1ソース、前記第3端子が第1ドレインであって、前記第1ソースと前記第1ドレインとの間の領域の上方に第1絶縁膜が形成され、前記第1絶縁膜の上方に第1電荷蓄積膜が形成され、前記第1電荷蓄積膜の上方に第2絶縁膜が形成され、前記第2絶縁膜の上方に前記第1ゲート電極が形成された積層構造を有し、
前記第2不揮発メモリは、前記第4端子が第2ゲート電極、前記第5端子が第2ソース、前記第6端子が第2ドレインであって、前記第2ソースと前記第2ドレインとの間の領域の上方に第3絶縁膜が形成され、前記第3絶縁膜の上方に第2電荷蓄積膜が形成され、前記第2電荷蓄積膜の上方に第4絶縁膜が形成され、前記第4絶縁膜の上方に第2ゲート電極が形成された積層構造を有し、
前記第1不揮発メモリと前記第2不揮発メモリと前記トランジスタは同じウェルに形成され、
前記ウェルに基板電圧を印加することができる基板電極をさらに有することを特徴とする請求項1に記載のプログラマブルロジックスイッチ。 - 前記第1電荷蓄積膜および前記第2電荷蓄積膜はシリコン窒化物であることを特徴とする請求項2に記載のプログラマブルロジックスイッチ。
- 前記第1電荷蓄積膜と前記第2電荷蓄積膜は、膜内でのSiに対するNのモル比の平均値xが、0.67<x<1.33を満たすことを特徴とする請求項3に記載のプログラマブルロジックスイッチ。
- 前記第1電荷蓄積膜は、前記第1絶縁膜との界面におけるSiに対するNのモル比よりも前記第2絶縁膜との界面におけるSiに対するNのモル比が小さく、
前記第2電荷蓄積膜は、前記第3絶縁膜との界面におけるSiに対するNのモル比よりも前記第4絶縁膜との界面におけるSiに対するNのモル比が小さいことを特徴とする請求項3または4に記載のプログラマブルロジックスイッチ。 - 前記第1不揮発メモリあるいは前記第2不揮発メモリが消去状態において、消去状態の閾値電圧が0Vより小さいことを特徴とする請求項2乃至5のいずれか一項に記載のプログラマブルロジックスイッチ。
- 前記第2絶縁膜と前記第4絶縁膜は、真空に対する比誘電率が7よりも大きい絶縁性材料を含むことを特徴とする請求項2乃至6のいずれか一項に記載のプログラマブルロジックスイッチ。
- 前記第2絶縁膜と前記第4絶縁膜は、シリコン酸化物を含む膜と、前記シリコン酸化物を含む膜に接する前記絶縁性材料を含む膜とを有することを請求項7に記載のプログラマブルロジックスイッチ。
- 前記第1ゲート電極と前記第2ゲート電極は、仕事関数が4.05eVよりも大きい導電性材料によって構成されることを特徴とする請求項2乃至8のいずれか一項に記載のプログラマブルロジックスイッチ。
- 前記第1ゲート電極と前記第2ゲート電極は、nドープされたポリシリコンまたはpドープされたポリシリコンであって、
前記第2絶縁膜は前記第1ゲート電極との界面にシリコン窒化物を含み、前記第4絶縁膜は前記第2ゲート電極との界面にシリコン窒化物を含むことを特徴とする請求項2乃至8のいずれか一項に記載のプログラマブルロジックスイッチ。 - 前記第1不揮発メモリと前記第2不揮発メモリの両方が消去状態のときに、前記第1不揮発メモリを書き込み状態にし、前記第2不揮発メモリを消去状態にする場合、前記第1配線に第1の書き込み電圧を印加し、前記第2配線に第2の書き込み電圧を印加し、前記第4配線に接地電圧または負の符号を持つ電圧を印加し、前記基板電極に接地電圧または負の符号を持つ電圧を印加することを特徴とする請求項2乃至10のいずれか一項に記載のプログラマブルロジックスイッチ。
- 前記第1の書き込み電圧は、前記第2の書き込み電圧よりも先に印加されることを特徴とする請求項11に記載のプログラマブルロジックスイッチ。
- 前記第1不揮発メモリと前記第2不揮発メモリを消去状態にする場合、前記第1配線に所定の消去電圧を印加し、前記基板電極に接地電圧を印加することを特徴とする請求項2乃至12のいずれか一項に記載のプログラマブルロジックスイッチ。
- 前記第1不揮発メモリと前記第2不揮発メモリのいずれか一方のチャネル幅は他方のチャネル幅よりも大きいことを特徴とする請求項2乃至13のいずれか一項に記載のプログラマブルロジックスイッチ。
- 前記第2配線と前記第4配線のうち、接続された不揮発メモリのチャネル幅が大きい一方の配線に第1の動作電圧を印加し、他方の配線に前記第1の動作電圧よりも大きい第2の動作電圧を印加して、前記トランジスタのオン、オフを制御することを特徴とする請求項14に記載のプログラマブルロジックスイッチ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012028947A JP5613188B2 (ja) | 2012-02-13 | 2012-02-13 | プログラマブルロジックスイッチ |
US13/484,639 US8432186B1 (en) | 2012-02-13 | 2012-05-31 | Programmable logic switch |
US13/856,448 US8884648B2 (en) | 2012-02-13 | 2013-04-04 | Programmable logic switch |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012028947A JP5613188B2 (ja) | 2012-02-13 | 2012-02-13 | プログラマブルロジックスイッチ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013165466A true JP2013165466A (ja) | 2013-08-22 |
JP5613188B2 JP5613188B2 (ja) | 2014-10-22 |
Family
ID=48146081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012028947A Expired - Fee Related JP5613188B2 (ja) | 2012-02-13 | 2012-02-13 | プログラマブルロジックスイッチ |
Country Status (2)
Country | Link |
---|---|
US (2) | US8432186B1 (ja) |
JP (1) | JP5613188B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9276581B2 (en) | 2014-02-21 | 2016-03-01 | Kabushiki Kaisha Toshiba | Nonvolatile programmable logic switch |
US9514839B2 (en) | 2014-06-03 | 2016-12-06 | Kabushiki Kaisha Toshiba | Nonvolatile memory, nonvolatile programmable logic switch including nonvolatile memory, and nonvolatile programmable logic circuit |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9101279B2 (en) | 2006-02-15 | 2015-08-11 | Virtual Video Reality By Ritchey, Llc | Mobile user borne brain activity data and surrounding environment data correlation system |
JP5627624B2 (ja) * | 2012-03-16 | 2014-11-19 | 株式会社東芝 | プログラマブルロジックデバイス |
JP5651632B2 (ja) * | 2012-03-26 | 2015-01-14 | 株式会社東芝 | プログラマブルロジックスイッチ |
JP2013239597A (ja) * | 2012-05-15 | 2013-11-28 | Toshiba Corp | 半導体集積回路 |
JP2014030110A (ja) * | 2012-07-31 | 2014-02-13 | Toshiba Corp | リコンフィギャラブル集積回路装置およびその書き込み方法 |
JP2014033007A (ja) * | 2012-08-01 | 2014-02-20 | Toshiba Corp | 半導体集積回路 |
CN103824594B (zh) * | 2014-03-10 | 2017-02-22 | 上海华虹宏力半导体制造有限公司 | 现场可编程门阵列及其开关结构 |
US9589639B1 (en) * | 2015-11-04 | 2017-03-07 | International Business Machines Corporation | Multiple FET non-volatile memory with default logical state |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11345496A (ja) * | 1998-04-30 | 1999-12-14 | Lucent Technol Inc | プログラム可能なロジック・アプリケ―ション用の不揮発性メモリ素子 |
JP2000138351A (ja) * | 1998-08-28 | 2000-05-16 | Handotai Rikougaku Kenkyu Center:Kk | 強誘電体不揮発性メモリとその読み出し方法 |
JP2003198361A (ja) * | 2001-12-28 | 2003-07-11 | Fujitsu Ltd | プログラマブル論理デバイス |
JP2005303990A (ja) * | 2004-02-27 | 2005-10-27 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2006236560A (ja) * | 2005-02-25 | 2006-09-07 | Infineon Technologies Ag | 半導体デバイスおよび半導体デバイスの動作方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5581501A (en) * | 1995-08-17 | 1996-12-03 | Altera Corporation | Nonvolatile SRAM cells and cell arrays |
US6356478B1 (en) * | 2000-12-21 | 2002-03-12 | Actel Corporation | Flash based control for field programmable gate array |
US6970383B1 (en) * | 2003-06-10 | 2005-11-29 | Actel Corporation | Methods of redundancy in a floating trap memory element based field programmable gate array |
JP5032145B2 (ja) | 2006-04-14 | 2012-09-26 | 株式会社東芝 | 半導体装置 |
CN101617300A (zh) * | 2006-11-01 | 2009-12-30 | 冈博逻辑股份有限公司 | 用于可编程逻辑的俘获电荷非易失性开关连接器 |
JP5677339B2 (ja) | 2012-02-17 | 2015-02-25 | 株式会社東芝 | メモリ回路 |
-
2012
- 2012-02-13 JP JP2012028947A patent/JP5613188B2/ja not_active Expired - Fee Related
- 2012-05-31 US US13/484,639 patent/US8432186B1/en active Active
-
2013
- 2013-04-04 US US13/856,448 patent/US8884648B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11345496A (ja) * | 1998-04-30 | 1999-12-14 | Lucent Technol Inc | プログラム可能なロジック・アプリケ―ション用の不揮発性メモリ素子 |
JP2000138351A (ja) * | 1998-08-28 | 2000-05-16 | Handotai Rikougaku Kenkyu Center:Kk | 強誘電体不揮発性メモリとその読み出し方法 |
JP2003198361A (ja) * | 2001-12-28 | 2003-07-11 | Fujitsu Ltd | プログラマブル論理デバイス |
JP2005303990A (ja) * | 2004-02-27 | 2005-10-27 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2006236560A (ja) * | 2005-02-25 | 2006-09-07 | Infineon Technologies Ag | 半導体デバイスおよび半導体デバイスの動作方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9276581B2 (en) | 2014-02-21 | 2016-03-01 | Kabushiki Kaisha Toshiba | Nonvolatile programmable logic switch |
US9514839B2 (en) | 2014-06-03 | 2016-12-06 | Kabushiki Kaisha Toshiba | Nonvolatile memory, nonvolatile programmable logic switch including nonvolatile memory, and nonvolatile programmable logic circuit |
Also Published As
Publication number | Publication date |
---|---|
US8884648B2 (en) | 2014-11-11 |
US8432186B1 (en) | 2013-04-30 |
JP5613188B2 (ja) | 2014-10-22 |
US20130222011A1 (en) | 2013-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5613188B2 (ja) | プログラマブルロジックスイッチ | |
US9263463B2 (en) | Semiconductor integrated circuit, programmable logic device, method of manufacturing semiconductor integrated circuit | |
JP4800109B2 (ja) | 半導体装置 | |
US7872289B2 (en) | Semiconductor device including memory cell having charge accumulation layer | |
JP3962769B2 (ja) | 不揮発性半導体記憶装置およびその書込方法 | |
JP4784940B2 (ja) | 単層ポリシリコン不揮発性メモリーセルの動作方法 | |
US8339831B2 (en) | Single polysilicon non-volatile memory | |
JP2007142398A (ja) | 単層ポリシリコン不揮発性メモリーセルの駆動方法 | |
JPH1070203A (ja) | Pmos単一ポリ非揮発性メモリ構成体 | |
JPS62276878A (ja) | 半導体記憶装置 | |
US9734916B2 (en) | Reading method for a cell string | |
TW201842505A (zh) | 單層多晶矽非揮發記憶胞的操作方法 | |
US10490438B2 (en) | Non-volatile semiconductor memory device and manufacturing method of p-channel MOS transistor | |
JP2013239597A (ja) | 半導体集積回路 | |
JP2008182232A (ja) | 不揮発性メモリ素子及びその動作方法 | |
US7772638B2 (en) | Non-volatile memory device | |
US9390799B2 (en) | Non-volatile memory cell devices and methods, having a storage cell with two sidewall bit cells | |
US8553464B2 (en) | Nonvolatile programmable logic switch | |
JP2013070256A (ja) | 不揮発性プログラマブルロジックスイッチ | |
JP2014022507A (ja) | 不揮発プログラマブルスイッチ | |
US10797063B2 (en) | Single-poly nonvolatile memory unit | |
US20110101440A1 (en) | Two pfet soi memory cells | |
US7262993B2 (en) | Nonvolatile semiconductor memory device | |
JPH05226665A (ja) | 半導体記憶装置 | |
JP2011018432A (ja) | 不揮発性半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140905 |
|
LAPS | Cancellation because of no payment of annual fees |