JP6426940B2 - 半導体装置及びフォーミング方法 - Google Patents
半導体装置及びフォーミング方法 Download PDFInfo
- Publication number
- JP6426940B2 JP6426940B2 JP2014166571A JP2014166571A JP6426940B2 JP 6426940 B2 JP6426940 B2 JP 6426940B2 JP 2014166571 A JP2014166571 A JP 2014166571A JP 2014166571 A JP2014166571 A JP 2014166571A JP 6426940 B2 JP6426940 B2 JP 6426940B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- transistor
- line
- voltage
- plate line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 238000000034 method Methods 0.000 title description 20
- 230000007704 transition Effects 0.000 claims description 18
- 239000000758 substrate Substances 0.000 description 29
- 239000010410 layer Substances 0.000 description 20
- 239000004020 conductor Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 19
- 230000015556 catabolic process Effects 0.000 description 18
- 239000013256 coordination polymer Substances 0.000 description 17
- 239000012535 impurity Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000004088 simulation Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 238000000926 separation method Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
- G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0071—Write using write potential applied to access device gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/009—Write using potential difference applied between cell electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
図1は、第1の実施形態に係る半導体装置の構成を示すブロック図である。この半導体装置は、制御回路CC(周辺回路)、電圧発生回路VGC、メモリセルアレイMCA、ワード線デコーダWLD、プレート線デコーダPLD、及びビット線デコーダBLDをReRAM領域RRに有し、ロジック回路LC(CPU:Central Processing Unit)をロジック領域LRに有している。さらに半導体装置は、I/OセルIOを有している。
図16は、第2の実施形態に係るメモリセルアレイMCAの構成を示す回路図であり、第1の実施形態の図2に対応する。本実施形態に係るメモリセルアレイMCAは、以下の点を除いて、第1の実施形態に係るメモリセルアレイMCAと同様の構成である。
図23は、第3の実施形態に係る半導体装置の構成を示す平面図である。この半導体装置は、複数のパッド(電源パッドVP、及び接地パッドGP、及びI/OパッドIOP)、複数のセル(電源セルVC、接地セルGC、及びI/OセルIO)、ReRAM領域RR、及びロジック領域LRを基板SUBに有している。I/OセルIO、ReRAM領域RR、及びロジック領域LRの各構成は、第1の実施形態又は第2の実施形態に係る半導体装置(例えば、図1)と同様である。なお、半導体装置の平面レイアウトは本図に示す例に限定されるものではない。
AR2 活性領域
AR3 活性領域
BL ビット線
BLD ビット線デコーダ
CC 制御回路
CP 導体パターン
CTD コンタクト
CTS コンタクト
DE1 ドレインエクステンション領域
DE2 ドレインエクステンション領域
DE3 ドレインエクステンション領域
DL 絶縁層
DR1 ドレイン領域
DR2 ドレイン領域
DR3 ドレイン領域
GC 接地セル
GE1 ゲート電極
GE2 ゲート電極
GE3 ゲート電極
GI1 ゲート絶縁膜
GI2 ゲート絶縁膜
GI3 ゲート絶縁膜
GP 接地パッド
IF1 絶縁膜
IF2 絶縁膜
IO I/Oセル
IR 分離領域
LC ロジック回路
LE 下部電極
LR ロジック領域
MC メモリセル
MC22 選択メモリセル
MK1 マスク膜
MK2 マスク膜
MK3 マスク膜
MWL 多層配線層
PL プレート線
PLD プレート線デコーダ
RR ReRAM領域
SE1 ソースエクステンション領域
SE2 ソースエクステンション領域
SE3 ソースエクステンション領域
SR1 ソース領域
SR2 ソース領域
SR3 ソース領域
SUB 基板
SW1 サイドウォール
SW2 サイドウォール
SW3 サイドウォール
TR1 トランジスタ
TR2 トランジスタ
TR3 トランジスタ
UE 上部電極
VA1 ビア
VA2 ビア
VC 電源セル
VGC 電圧発生回路
VP 電源パッド
VR 可変抵抗素子
VRF 可変抵抗膜
WE1 ウェル
WE2 ウェル
WE3 ウェル
WL ワード線
WLD ワード線デコーダ
Claims (7)
- 複数のビット線と、
複数のプレート線と、
それぞれが前記複数のビット線のいずれか及び前記複数のプレート線のいずれかに電気的に接続し、前記ビット線及び前記プレート線の組み合わせが互いに異なる複数のメモリセルと、
前記複数のビット線及び前記複数のプレート線を制御するための制御回路と、
を備え、
前記複数のメモリセルのそれぞれは、
可変抵抗素子と、
ゲート電極を有し、ソースが前記ビット線に電気的に接続し、ドレインが前記可変抵抗素子を介して前記プレート線に電気的に接続しているトランジスタと、
を備え、
前記制御回路は、第1の前記ビット線及び第1の前記プレート線に電気的に接続している前記メモリセルの前記可変抵抗素子をフォーミングする場合に、
前記第1のビット線に第1電圧を与え、かつ前記第1のプレート線に前記第1電圧よりも高い第2電圧を与え、
前記第1電圧よりも高くかつ前記第2電圧よりも低い第3電圧を第2の前記ビット線に与える、半導体装置。 - 請求項1に記載の半導体装置において、
同一の前記ビット線に接続している複数の前記メモリセルは、前記メモリセルの各々が有する前記トランジスタの前記ゲート電極を介して同一のワード線に接続しており、
第1の前記メモリセルと、
前記第1のメモリセルと同一の前記プレート線に接続している第2の前記メモリセルと、
を備え、
前記第1のメモリセルの前記可変抵抗素子を高抵抗状態から低抵抗状態に遷移させるために前記第1のメモリセルにおいて前記プレート線及び前記ビット線の間に電圧が印加されたとき、
前記第2のメモリセルの前記トランジスタは、前記ドレイン及び前記ソースの間でブレークダウンしない半導体装置。 - 請求項1に記載の半導体装置において、
同一の前記ビット線に接続している複数の前記メモリセルは、前記メモリセルの各々が有する前記トランジスタの前記ゲート電極を介して同一のワード線に接続しており、
第1の前記メモリセルと、
前記プレート線及び前記ビット線のいずれもが前記第1のメモリセルと異なる第2の前記メモリセルと、
を備え、
前記第1のメモリセルの前記可変抵抗素子を低抵抗状態から高抵抗状態に遷移させるために前記第1のメモリセルにおいて前記プレート線及び前記ビット線の間に電圧が印加されたとき、
前記第2のメモリセルの前記トランジスタは、前記ドレイン及び前記ソースの間でブレークダウンしない半導体装置。 - 請求項1に記載の半導体装置において、
同一の前記プレート線に接続している複数の前記メモリセルは、前記メモリセルの各々が有する前記トランジスタの前記ゲート電極を介して同一のワード線に接続しており、
第1の前記メモリセルと、
前記プレート線及び前記ビット線のいずれもが前記第1のメモリセルと異なる第2の前記メモリセルと、
を備え、
前記第1のメモリセルの前記可変抵抗素子を高抵抗状態から低抵抗状態に遷移させるために前記第1のメモリセルにおいて前記プレート線及び前記ビット線の間に電圧が印加されたとき、
前記第2のメモリセルの前記トランジスタは、前記ドレイン及び前記ソースの間でブレークダウンしない半導体装置。 - 請求項1に記載の半導体装置において、
同一の前記プレート線に接続している複数の前記メモリセルは、前記メモリセルの各々が有する前記トランジスタの前記ゲート電極を介して同一のワード線に接続しており、
第1の前記メモリセルと、
前記第1のメモリセルと同一の前記ビット線に接続している第2の前記メモリセルと、
を備え、
前記第1のメモリセルの前記可変抵抗素子を低抵抗状態から高抵抗状態に遷移させるために前記第1のメモリセルにおいて前記プレート線及び前記ビット線の間に電圧が印加されたとき、
前記第2のメモリセルの前記トランジスタは、前記ドレイン及び前記ソースの間でブレークダウンしない半導体装置。 - 請求項1に記載の半導体装置において、
同一の前記プレート線に接続している複数の前記メモリセルは、前記メモリセルの各々が有する前記トランジスタの前記ゲート電極を介して同一のワード線に接続しており、
前記複数のビット線は、第1方向に沿って配置され、かつ前記第1方向に交わる第2方向に延伸しており、
第1の前記プレート線、第1の前記ワード線、第2の前記ワード線、及び第2の前記プレート線は、前記第2方向に沿ってこの順で繰り返し配置され、かつ前記第1方向に延伸している半導体装置。 - 請求項6に記載の半導体装置において、
第1の前記トランジスタが前記第1のワード線に接続しており、
第2の前記トランジスタが前記第2のワード線に接続しており、
前記第1のトランジスタ及び前記第2のトランジスタは、前記第2方向に並んでおり、かつ前記第1の前記トランジスタの前記ソースが前記第2の前記トランジスタの前記ソースに接続している半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014166571A JP6426940B2 (ja) | 2014-08-19 | 2014-08-19 | 半導体装置及びフォーミング方法 |
US14/809,106 US9553131B2 (en) | 2014-08-19 | 2015-07-24 | Semiconductor device and forming method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014166571A JP6426940B2 (ja) | 2014-08-19 | 2014-08-19 | 半導体装置及びフォーミング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016042403A JP2016042403A (ja) | 2016-03-31 |
JP6426940B2 true JP6426940B2 (ja) | 2018-11-21 |
Family
ID=55348966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014166571A Active JP6426940B2 (ja) | 2014-08-19 | 2014-08-19 | 半導体装置及びフォーミング方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9553131B2 (ja) |
JP (1) | JP6426940B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3050861B1 (fr) * | 2016-04-29 | 2020-05-29 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Memoire resistive unipolaire |
KR102519458B1 (ko) * | 2016-11-01 | 2023-04-11 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것의 동작 방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4113493B2 (ja) | 2003-06-12 | 2008-07-09 | シャープ株式会社 | 不揮発性半導体記憶装置及びその制御方法 |
JP4646636B2 (ja) * | 2004-02-20 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR100960208B1 (ko) * | 2005-07-29 | 2010-05-27 | 후지쯔 가부시끼가이샤 | 저항 기억 소자 및 불휘발성 반도체 기억 장치 |
CN101568971B (zh) * | 2007-09-28 | 2012-11-07 | 松下电器产业株式会社 | 非易失性存储元件和半导体存储装置及其读写方法 |
JP4861444B2 (ja) | 2009-03-16 | 2012-01-25 | 株式会社東芝 | 可変抵抗素子のフォーミング方法 |
JP2011066363A (ja) * | 2009-09-18 | 2011-03-31 | Toshiba Corp | 半導体装置及びその製造方法 |
JP5149414B2 (ja) * | 2010-07-16 | 2013-02-20 | シャープ株式会社 | 半導体記憶装置およびその駆動方法 |
JP5369071B2 (ja) * | 2010-09-30 | 2013-12-18 | シャープ株式会社 | 可変抵抗素子のフォーミング処理方法、及び、不揮発性半導体記憶装置 |
JP2013089662A (ja) * | 2011-10-14 | 2013-05-13 | Renesas Electronics Corp | 半導体装置 |
JP6149598B2 (ja) * | 2013-08-19 | 2017-06-21 | ソニー株式会社 | 記憶制御装置、記憶装置、情報処理システムおよび記憶制御方法 |
-
2014
- 2014-08-19 JP JP2014166571A patent/JP6426940B2/ja active Active
-
2015
- 2015-07-24 US US14/809,106 patent/US9553131B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20160056207A1 (en) | 2016-02-25 |
US9553131B2 (en) | 2017-01-24 |
JP2016042403A (ja) | 2016-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101169396B1 (ko) | 비휘발성 메모리 소자 및 그 동작 방법 | |
US7095651B2 (en) | Non-volatile semiconductor memory device | |
CN1720588B (zh) | 每一存储单元电荷存储元件具有双重控制栅极的闪速存储单元阵列 | |
TWI435332B (zh) | 單次可程式化記憶體及其操作方法 | |
TW201448229A (zh) | 雙模電晶體裝置及其操作方法 | |
JP7115037B2 (ja) | 半導体装置 | |
KR20160138765A (ko) | 슬리밍 구조물을 포함하는 반도체 메모리 장치 | |
JP4557950B2 (ja) | 不揮発性半導体記憶置 | |
JP5853853B2 (ja) | 半導体記憶装置及びその駆動方法 | |
JP2000174241A (ja) | 不揮発性半導体記憶装置 | |
JP6426940B2 (ja) | 半導体装置及びフォーミング方法 | |
JP2008153479A (ja) | 強誘電体電界効果トランジスタを備える半導体装置及びこれを用いた半導体集積回路装置 | |
JP5596467B2 (ja) | 半導体装置及びメモリ装置への書込方法 | |
JP3474758B2 (ja) | 不揮発性半導体記憶装置 | |
JPH118324A (ja) | トランジスタ、トランジスタアレイおよび不揮発性半導体メモリ | |
JP2014191838A (ja) | 半導体メモリ | |
JP3871104B2 (ja) | 半導体装置及びその駆動方法 | |
JP6069054B2 (ja) | 不揮発性半導体記憶装置 | |
TWI630704B (zh) | 半導體記憶裝置及其製造方法 | |
US10727222B2 (en) | Memory system and memory cell having dense layouts | |
KR101039214B1 (ko) | 핀 펫 구조를 가지는 플래시 메모리 및 이의 동작 방법 | |
WO2022269890A1 (ja) | 半導体素子を用いたメモリ装置の製造方法 | |
TWI670719B (zh) | 抗熔絲記憶體及半導體記憶裝置 | |
JP2022136400A (ja) | 半導体装置 | |
TWI489593B (zh) | 反及閘快閃記憶體之熱載子程式化 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180410 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181026 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6426940 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |