DE19605670B4 - Aktivmatrixanzeigegerät - Google Patents
Aktivmatrixanzeigegerät Download PDFInfo
- Publication number
- DE19605670B4 DE19605670B4 DE19605670A DE19605670A DE19605670B4 DE 19605670 B4 DE19605670 B4 DE 19605670B4 DE 19605670 A DE19605670 A DE 19605670A DE 19605670 A DE19605670 A DE 19605670A DE 19605670 B4 DE19605670 B4 DE 19605670B4
- Authority
- DE
- Germany
- Prior art keywords
- signal lines
- gate signal
- region
- gate
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 22
- 239000010409 thin film Substances 0.000 claims abstract description 15
- 239000002019 doping agent Substances 0.000 claims abstract description 3
- 239000010408 film Substances 0.000 claims description 56
- 239000004065 semiconductor Substances 0.000 claims description 23
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 238000000034 method Methods 0.000 description 25
- 239000010407 anodic oxide Substances 0.000 description 23
- 239000003990 capacitor Substances 0.000 description 20
- 239000012535 impurity Substances 0.000 description 19
- 239000010410 layer Substances 0.000 description 17
- 230000008569 process Effects 0.000 description 17
- 229910052782 aluminium Inorganic materials 0.000 description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 210000004027 cell Anatomy 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 10
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 10
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 9
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- 239000007789 gas Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000002048 anodisation reaction Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- FEWJPZIEWOKRBE-JCYAYHJZSA-N Dextrotartaric acid Chemical compound OC(=O)[C@H](O)[C@@H](O)C(O)=O FEWJPZIEWOKRBE-JCYAYHJZSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 239000000356 contaminant Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 235000006408 oxalic acid Nutrition 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000007743 anodising Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000008151 electrolyte solution Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000002294 plasma sputter deposition Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000011975 tartaric acid Substances 0.000 description 2
- 235000002906 tartaric acid Nutrition 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 239000003929 acidic solution Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- KRVSOGSZCMJSLX-UHFFFAOYSA-L chromic acid Substances O[Cr](O)(=O)=O KRVSOGSZCMJSLX-UHFFFAOYSA-L 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- AWJWCTOOIBYHON-UHFFFAOYSA-N furo[3,4-b]pyrazine-5,7-dione Chemical compound C1=CN=C2C(=O)OC(=O)C2=N1 AWJWCTOOIBYHON-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Aktivmatrixanzeigegerät umfassend:
mehrere Bildsignalleitungen (209);
mehrere Gate-Signalleitungen (203-205), wobei die Bildsignalleitungen und die Gate-Signalleitungen matrixförmig angeordnet sind;
mehrere Pixelelektroden (212-214), die in Pixelzellen angeordnet sind, die von den Bildsignalleitungen und den Gate-Signalleitungen umgeben sind; und
mehrere Umschaltelemente (201, 202), die an jeweils eine der Pixelelektroden (212-214) angeschlossen sind, wobei jedes Umschaltelement (201, 202) mindestens einen ersten, zweiten und dritten in Reihe geschalteten Dünnfilmtransistor (121, 123) beinhaltet, wobei die Dünnfilmtransistoren denselben Leitfähigkeitstyp aufweisen,
wobei ein Source-Bereich oder ein Drain-Bereich des ersten Dünnfilmtransistors (121) an eine der Bildsignalleitungen (129) angeschlossen ist, ein Source-Bereich oder ein Drain-Bereich des zweiten Dünnfilmtransistors (123) an eine der Pixelelektroden (127) angeschlossen ist, ein niedrig dotierter Bereich benachbart zu einem Kanalbereich von wenigstens einem der ersten und zweiten Dünnfilmtransistoren ist, und wobei die Konzentration der Dotierung zur Festlegung des Leitfähigkeitstyps niedriger ist als die des Source-Bereichs oder des Drain-Bereichs (317, 318) und...
mehrere Bildsignalleitungen (209);
mehrere Gate-Signalleitungen (203-205), wobei die Bildsignalleitungen und die Gate-Signalleitungen matrixförmig angeordnet sind;
mehrere Pixelelektroden (212-214), die in Pixelzellen angeordnet sind, die von den Bildsignalleitungen und den Gate-Signalleitungen umgeben sind; und
mehrere Umschaltelemente (201, 202), die an jeweils eine der Pixelelektroden (212-214) angeschlossen sind, wobei jedes Umschaltelement (201, 202) mindestens einen ersten, zweiten und dritten in Reihe geschalteten Dünnfilmtransistor (121, 123) beinhaltet, wobei die Dünnfilmtransistoren denselben Leitfähigkeitstyp aufweisen,
wobei ein Source-Bereich oder ein Drain-Bereich des ersten Dünnfilmtransistors (121) an eine der Bildsignalleitungen (129) angeschlossen ist, ein Source-Bereich oder ein Drain-Bereich des zweiten Dünnfilmtransistors (123) an eine der Pixelelektroden (127) angeschlossen ist, ein niedrig dotierter Bereich benachbart zu einem Kanalbereich von wenigstens einem der ersten und zweiten Dünnfilmtransistoren ist, und wobei die Konzentration der Dotierung zur Festlegung des Leitfähigkeitstyps niedriger ist als die des Source-Bereichs oder des Drain-Bereichs (317, 318) und...
Description
- Die vorliegende Erfindung betrifft Schaltungen und Bauteile zur Verbesserung der Bildqualität des Anzeigebildschirms eines Aktivmatrixanzeigegeräts, welche beispielsweise in einem Flüssigkristallanzeigegerät, einem Plasma-Anzeigegerät oder einem Elektrolumineszenzanzeigegerät (EL-Gerät) verwendet werden.
-
2A zeigt schematisch ein konventionelles Aktivmatrixanzeigegerät. Ein durch die gestrichelte Linie dargestellter Bereich104 ist ein Anzeigebereich. Dünnfilmtransistoren (TFTs)101 sind in Matrixform in dem Bereich104 angeordnet. Die an die Source-Elektrode des TFT101 angeschlossene Verdrahtung ist eine Bild- oder Datensignalleitung106 , und die an die Gate-Elektrode des TFT101 angeschlossene Verdrahtung ist eine Gate- oder Auswahlsignalleitung105 . Mehrere Gate-Signalleitungen und Bildsignalleitungen sind im wesentlichen senkrecht zueinander angeordnet. - Ein Hilfskondensator
102 wird dazu verwendet, die Kapazität der Pixelzelle103 zu unterstützen und Bilddaten zu speichern. Der TFT101 wird zum Schalten der Bilddaten entsprechend der an die Pixelzelle103 angelegten Spannung verwendet. - Allgemein ist der Effekt bekannt, daß bei Anlegen einer Vorspannung in Umkehrrichtung an das Gate eines TFT kein Strom zwischen der Source und dem Drain fließt (im OFF-Zustand oder im ausgeschalteten Zustand), jedoch ein Kriechstrom (der OFF-Strom oder Strom im ausgeschalteten Zustand) fließt. Dieser Kriechstrom ändert die Spannung (das Potential) der Pixelzelle (Bildpunktzelle).
- Wenn bei einem TFT des N-Kanal-Typs das Gate negativ vorgespannt ist, wird ein PN-Übergang zwischen einer P-Schicht, die an der Oberfläche des Halbleiterdünnfilms gebildet wird, und einer N-Schicht des Source-Bereichs und des Drain-Bereichs gebildet. Da allerdings eine große Anzahl an Störstellen innerhalb des Halbleiterfilms vorhanden ist, ist dieser PN-Übergang nicht perfekt, so daß das Auftreten eines Übergangs-Kriechstroms wahrscheinlich ist. Die Tatsache, daß der OFF-Strom ansteigt, wenn die Gate-Elektrode negativ vorgespannt wird, liegt daran, daß die Ladungsträgerdichte in der Schicht des P-Typs, die in der Oberfläche des Halbleiterfilms erzeugt wird, ansteigt, und die Breite der Energiebarriere an dem PN-Übergang geringer wird, was zu einer Konzentration des elektrischen Feldes und zu einem Anstieg des Kriechstroms in dem Übergang führt.
- Der OFF-Strom, der auf diese Weise erzeugt wird, hängt wesentlich von der Source/Drain-Spannung ab. Es ist beispielsweise bekannt, daß der OFF-Strom schnell ansteigt, wenn die zwischen der Source und dem Drain des TFT angelegte Spannung ansteigt. Vergleicht man einen Fall, in welchem eine Spannung von 5 V zwischen der Source und dem Drain angelegt wird, mit einem Fall, in welchem dazwischen 10 V angelegt werden, so ist der OFF-Strom im letztgenannten Fall nicht doppelt so groß wie im ersten Fall, sondern kann 10-mal oder sogar 100-mal so groß sein. Diese Nichtlinearität hängt auch von der Gate-Spannung ab. Wenn der Vorspannungswert in Gegenrichtung der Gate-Elektrode groß ist (wenn eine hohe negative Spannung beim N-Kanal-Typ angelegt wird), so gibt es zwischen beiden Fällen einen signifikanten Unterschied.
- Zur Lösung dieses Problems wurde ein Verfahren (ein Mehrfachgate-Verfahren) zum Schalten von TFTs in Reihe vorgeschlagen, wie in den japanischen Veröffentlichungen JP 58-171 860 A und JP 58-180 063 A. Hierbei wird angestrebt, den OFF-Strom jedes TFT dadurch zu verringern, daß die Spannung verringert wird, die an Source/Drain jedes TFT angelegt wird. Wenn in
2B zwei TFTs111 und112 in Reihe geschaltet sind, wird die an Source/Drain jedes TFT angelegte Spannung halbiert. Entsprechend den voranstehenden Ausführungen wird dann, wenn die an Source/Drain angelegte Spannung halbiert wird, der OFF-Strom auf 1/10 oder sogar 1/100 verringert. In2B bezeichnet das Bezugszeichen113 einen Hilfskondensator, das Bezugszeichen114 eine Pixelzelle, das Bezugszeichen115 eine Gate-Signalleitung, und das Bezugszeichen116 eine Bildsignalleitung. - Mit wachsenden Anforderungen an die Eigenschaften in bezug auf die Bildanzeige eines Flüssigkristallanzeigegeräts wird es jedoch schwierig, den OFF-Strom ausreichend zu verringern, selbst unter Verwendung des voranstehend geschilderten Mehrfachgitter-Verfahrens. Dies liegt daran, daß selbst dann, wenn die Anzahl an Gate-Elektroden (die Anzahl an TFTs) auf 3, 4 oder 5 erhöht wird, die an Source/Drain jedes TFT angelegte Spannung nur geringfügig verringert wird, auf 1/3, 1/4 bzw. 1/5. Zusätzliche Schwierigkeiten bestehen darin, daß die Schaltung kompliziert wird, und die von ihr eingenommene Fläche groß wird.
- Aus der
DE 695 10 826 T2 ist ein Bildsensor bekannt, bei dem jedes Pixel des Sensors einen TFT-Schalter mit einem Dreifachgate enthält. - Die Aufgabe der vorliegenden Erfindung ist es, den OFF-Strom zu verringern. Diese Aufgabe wird gelöst durch ein Altivmatrixanzeigegerät nach Anspruch 1.
- Der Vorteil der vorliegenden Erfindung besteht in der Bereitstellung einer Pixelschaltung, welche einen solchen Aufbau auf weist, bei welchem dann, wenn der OFF-Strom verringert wird, die Spannungen der an Source/Drain der an die Pixelelektrode angeschlossenen TFTs auf weniger als 1/10, vorzugsweise weniger als 1/100 ihres Normalwertes verringert werden.
- Die vorliegende Erfindung zeichnet sich z. B. dadurch aus, daß die Anordnung Gate-Signalleitungen und Bildsignalleitungen aufweist, die in Matrixform angeordnet sind, Pixelelektroden, die in Bereichen angeordnet sind, die von den Gate-Signalleitungen und den Bildsignalleitungen umgeben werden, und Dünnfilmtransistoren (TFTs) (die Anzahl an TFTs beträgt "n"), welche denselben Leitfähigkeitstyp aufweisen und miteinander in Reihe neben jede der Pixelelektroden geschaltet sind, wobei ein Source-Bereich oder ein Drain-Bereich eines ersten TFT (n = 1) an eine der Bildsignalleitunen angeschlossen ist, ein Source-Bereich oder ein Drain-Bereich eines n-ten TFT an eine der Pixelelektroden angeschlossen ist, zumindest einer von zwei Bereichen neben einem Kanalausbildungsbereich jedes der TPTs (die Anzahl an TFTs beträgt n – m, wobei n > m ist), ein Bereich mit einer niedrigen Konzentration an Verunreinigungen ist, dessen Verunreinigungskonzentration zur Bereitstellung eines Leitfähigkeitstyps niedriger ist als im Source- oder Drain-Bereich, und die Gate-Spannung jedes der TFTs (die Anzahl an TFTs beträgt "m") auf einer solchen Spannung gehalten wird, ein Kanalausbildungsbereich denselben Leitfähigkeitstyp annimmt wie der Source- und Drain-Bereich. Bei der voranstehend geschilderten Anordnung sind n und m natürliche Zahlen abgesehen von 0. Zur Erzielung des gewünschten Effekts beträgt n vorzugsweise 5 oder mehr.
- Ein Beispiel für die voranstehend geschilderten Anordnung ist in
2C gezeigt. In2C sind fünf TFTs121 bis125 jeweils in Reihe geschaltet, so daß n = 5 und m = 2 beträgt. Der Source-Bereich des TFT121 (n = 1) ist an eine Bildsignalleitung129 angeschlossen. Der Drain-Bereich des n-ten TFT123 (n = 5) ist an die Pixelelektrode einer Pixelzelle127 und einen Hilfskondensator126 angeschlossen. - Gate-Elektroden der TFTs
121 bis123 (die Anzahl an TFTs beträgt n – m, wobei n > m ist), sind an eine gemeinsame Gate-Signalleitung128 angeschlossen, und jeder TFT weist einen LDD-Aufbau (einen Aufbau mit leicht dotiertem Drain) und/oder einen Offset-Aufbau auf. Gate-Elektroden der anderen TFTs124 und125 (die Anzahl an TFTs beträgt m) sind an eine gemeinsame Kapazitätsleitung130 angeschlossen. Die Kapazitätsleitung130 wird auf einer gewünschten Spannung gehalten. - In
2C besteht das grundlegende Merkmal der vorliegenden Erfindung darin, die TFTs121 bis125 in Reihe zu schalten, hierbei die Gates der TFTs121 bis123 an die Gate-Signalleitung128 anzuschließen, und die Gates der anderen TFTs124 und125 an die Kapazitätsleitung130 anzuschließen. Für einen Zeitraum, in welchem eine Spannung eines Pixels aufrechterhalten wird, werden daher Kondensatoren zwischen dem Kanal und der Gate-Elektrode jedes der TFTs124 und125 erzeugt, und zwar dadurch, daß die Kapazitätsleitung auf einer geeigneten Spannung gehalten wird. - Auf diese Weise wird die Spannung zwischen der Source und dem Drain jedes der TFTs
122 und123 verringert, wodurch der OFF-Strom der TFTs verringert wird. Ein Hilfskondensator ist nicht unbedingt erforderlich. Da dieser die Last während des Einschreibens von Daten erhöht, gibt es statt dessen Fälle, in welchen er vorzugsweise nicht vorgesehen wird, wenn das Verhältnis zwischen der Kapazität der Pixelzelle und der in den TFTs124 und125 erzeugten Kapazität optimal ist. - Dies wird nachstehend genauer unter Bezugnahme auf
2C beschrieben Wenn ein Auswahlsignal an die Gate-Signalleitung128 angelegt wird, werden sämtliche TFTs121 bis123 eingeschaltet. Damit die TFTs124 und125 ebenfalls eingeschaltet (ON) sind, ist es erforderlich, ein Signal an die Kapazitätsleitung130 anzulegen. Daher wird die Pixelzelle127 entsprechend einem Signal auf der Bildsignalleitung129 geladen, und gleichzeitig werden die TFTs124 und125 ebenfalls geladen. In dem Zustand (Gleichgewichtszustand), wenn eine ausreichende Aufladung durchgeführt wurde, sind die Spannungen zwischen Source und Drain der TFTs122 und123 annähernd gleich. - Wenn in diesem Zustand das Auswahlsignal nicht angelegt wird oder abgeschaltet wird, werden die TFTs
121 bis123 ausgeschaltet. Zu diesem Zeitpunkt sind die TFTs124 und125 noch im eingeschalteten Zustand (ON). Ein weiteres Pixelsignal wird daraufhin an die Bildsignalleitung129 angelegt. Da der TFT121 einen begrenzten OFF-Strom aufweist, wird die in dem TFT124 gespeicherte Ladung entladen, so daß die Spannung absinkt. Allerdings ist die Geschwindigkeit dieses Vorgangs annähernd ebenso groß wie die Geschwindigkeit, mit welcher die Spannung in dem Kondensator102 in der normalen Aktivmatrixschaltung von2A absinkt. - Da in dem TFT
122 die Spannung zwischen Source und Drain am Anfang annähernd gleich Null ist, ist der OFF-Strom extrem klein, aber daraufhin verringert sich die Spannung des TFT124 , und daher steigt die Spannung zwischen Source und Drain des TFT122 allmählich an, und dies führt dazu, daß der OFF-Strom ebenfalls ansteigt. In dem TFT123 steigt der OFF-Strom ebenfalls allmählich auf dieselbe Weise an, jedoch ist die Anstiegsrate dieses Vorgangs sogar noch kleiner als bei dem TFT122 . Aus den voranstehenden Ausführungen wird deutlich, daß der Spannungsabfall der Pixelzelle127 infolge der Erhöhung des OFF-Stroms des TFT erheblich langsamer geschieht als bei der normalen Aktivmatrixschaltung von2A . - Wenn LDD-Bereiche und Offset-Bereiche in den Kanälen der TFTs
121 bis125 ausgebildet werden, dann werden diese Bereiche ein Drain-Widerstand und ein Source-Widerstand. Daher ist es möglich, die elektrische Feldstärke an dem Drain-Übergang zu schwächen, und den OFF-Strom zu verringern. - Der Integrationsgrad einer derartigen Schaltung kann durch eine Schaltungsausbildung wie in
1A gezeigt erhöht werden, so daß die Gate-Signalleitung128 und die Kapazitätsleitung129 sich auf einem annähernd M-förmigen Halbleiterbereich100 überlappen. Die1B bis1D zeigen mögliche Kombinationsanordnungen, und unabhängig davon, welche dieser Anordnungen eingesetzt wird, werden dieselben Wirkungen erzielt. -
1B ist die konventionellste Form. TFTs121 bis125 werden an den Schnittpunkten des Halbleiterbereichs100 mit der Gate-Signalleitung128 und der Kapazitätsleitung130 gebildet (drei Schnittpunkte mit der Gate-Signalleitung und zwei Schnittpunkte mit der Kondensatorleitung, also insgesamt fünf Schnittpunkte). Eine Verunreinigung des N- oder P-Typs wird in die Bereiche (vier Bereiche in1B ) des Halbleiterbereichs eingebracht, der von der Gate-Signalleitung und der Kapazitätsleitung abgetrennt (umschlossen) wird, und in die Bereiche an beiden Enden des Halbleiterbereichs, und dann werden diese zur Source und zum Drain des TFT. Die Bildsignalleitung und die Pixelelektrode sollten so ausgebildet sein, daß sie an eines der Enden des Halbleiterbereichs angeschlossen sind (1B ). - Es ist möglich, daß in
1C die Punkte a und b nicht durch die Kapazitätsleitung130 abgedeckt sind. Dies liegt daran, daß es ausreichend ist, daß die TFTs124 und125 nur als Kondensatoren arbeiten. - In
1D ist es möglich, TFTs131 bis136 so auszubilden, daß sechs Schnittpunkte mit dem Halbleiterbereich100 gebildet werden. Diese Schaltung ist in2D gezeigt, und der TFT122 in2C wird einfach durch zwei in Reihe geschaltete TFTs ersetzt. In2D bezeichnet das Bezugszeichen137 eine Pixelzelle, das Bezugszeichen138 eine Gate-Signalleitung, das Bezugszeichen139 eine Bildsignalleitung, und das Bezugszeichen140 eine Kapazitätsleitung. Es ist daher möglich, den OFF-Strom im Vergleich zu jenem in2C zu verringern. - Die Erfindung wird nachstehend anhand zeichnerisch dargestellter Ausführungsbeispiele noch weiter erläutert, aus welchen weitere Vorteile und Merkmale hervorgehen. Es zeigt:
-
1A bis1D die Anordnung eines Halbleiterbereichs, einer Gate-Signalleitung und einer Kapazitätsleitung gemäß der vorliegenden Erfindung; -
2A bis2D die Außenansicht von Aktivmatrixschaltungen; -
3A bis3F einen Herstellungsvorgang (Querschnittsansicht) für Schaltelemente bei der Ausführungsform 1; -
4A bis4F einen Herstellungsvorgang (Querschnittsansicht) für Schaltelemente bei einer Ausführungsform 2; -
5A bis5F einen Herstellungsvorgang (Aufsicht) für Schaltelemente bei einer Ausführungsform 3; -
6 eine Querschnittsansicht der Schaltelemente bei der Ausführungsform 3; -
7 eine Schaltung des Schaltelements bei der Ausführungsform 3; -
8A und8B die Anordnung eines Halbleiterbereichs, einer Gate-Signalleitung und einer Kapazitätsleitung bei der Ausführungsform 3; -
9 die Anordnung der Gate-Signalleitung, der Kapazitätsleitung, einer Peripherieschaltung und dergleichen bei der Ausführungsform 3; -
10 eine Aufsicht auf Pixelbereiche bei einer Ausführungsform 4; -
11 eine Äquivalenzschaltung der Anordnung von10 ; -
12 eine Aufsicht auf Pixelbereiche bei einer Ausführungsform 5; und -
13 eine Aufsicht auf Pixelbereiche bei einer Ausführungsform 6. - (Ausführungsform 1)
- Bei dieser Ausführungsform werden ein Offset-Gate-Bereich und ein LDD-Bereich (ein Bereich mit leicht dotiertem Drain) durch Anodisieren einer Gate-Elektrode zur Verringerung eines OFF-Stroms hergestellt. Ein Verfahren zum Anodisieren der Gate-Elektrode ist in der offengelegten japanischen Patentanmeldung JP 05-267 667 A beschrieben. Die
1A bis1D zeigen die Schaltung bei dieser Ausführungsform in einer Aufsicht, und die3A bis3F sind eine Querschnittsansicht des Herstellungsverfahrens. In den Figuren zeigt die linke Seite einen Querschnitt des Abschnitts, der durch die gepunktet-gestrichelte Linie X-Y in1A dargestellt ist, und die rechte Seite zeigt einen Querschnitt des Abschnitts, der durch X'-Y' bezeichnet ist. Sie sind nebeneinander dargestellt, jedoch wird darauf hingewiesen, daß selbstverständlich X-Y und X'-Y' nicht auf derselben geraden Linie liegen. - Ein Siliziumoxidfilm
302 mit einer Dicke von 1000 bis 5000 Å (10 Angström sind 1 Nanometer), beispielsweise 3000 Å, wird als ein Basisfilm auf einem Substrat301 (aus Glas des Typs 7059 von Corning, 100 mm × 100 mm) hergestellt. TEOS (Tetraethoxysilan) wird zerlegt und durch Plasma-CVD (chemische Dampfablagerung) abgelagert, um den Siliziumoxidfilm302 herzustellen. Dieser Vorgang kann auch durch Sputtern durchgeführt werden. - Ein amorpher Siliziumfilm mit einer Dicke von 300 bis 1500 Å, beispielsweise 500 Å, wird durch Plasma-CVD oder Niederdruck-CVD (LPCVD) abgelagert, und wird dann 8 bis 24 Stunden in einer Atmosphäre bei 550 °C bis 600° aufbewahrt, um ihn kristallin auszubilden. Der Kristallbildungsvorgang kann dadurch gefördert werden, daß eine kleine Menge an Nickel hinzugefügt wird. Ein Verfahren zur Förderung der Kristallbildung durch Hinzufügen von Nickel oder dergleichen, zur Verringerung der Kristallbildungstemperatur und zur Verkürzung der Kristallbildungszeit, wird in der japanischen offengelegten Patent anmeldung JP 06-244 104 A beschrieben. Dieser Vorgang kann auch durch eine Licht-Wärme-Behandlung mittels Laserbestrahlung durchgeführt werden, oder eine Kombination einer thermischen Wärmebehandlung und einer Licht-Wärme-Behandlung.
- Der kristallin ausgebildete Siliziumfilm wird geätzt, um einen annähernd M-förmigen, inselförmigen Bereich
100 auszubilden. Ein Siliziumoxidfilm303 mit einer Dicke von 700 bis 1500 Å, beispielsweise 1200 Å, wird auf dem Bereich100 durch Plasma-CVD oder Sputtern hergestellt. (1A und3A ) - Ein Film aus Aluminium (welches 1 Gew.-% Si oder 0,1 bis 0,3 Gew.-% Sc enthält) wird bis zu einer Dicke von 1000 Å bis 3 μm, beispielsweise 5000 Å, durch Sputtern ausgebildet. Dann wird eine Anodisierung durchgeführt, in einer Ethylenglykollösung, die 3 % Weinsäure enthält, unter Verwendung des Aluminiumfilms als Anode, wobei eine Spannung von 10 bis 30 V angelegt wird, um eine anodische Oxidschicht
304 auszubilden, die aus feinem Aluminiumoxid mit einer Dicke von einigen Hundert Angström besteht, bei der vorliegenden Ausführungsform 200 Å. Die anodische Oxidschicht304 wird dazu verwendet, einen Photolack mit hoher Haftfestigkeit anzubringen. - Nach Ausbildung einer Photolackmaske
305 wird der Aluminiumfilm unter Verwendung der Photolackmaske304 geätzt, um Gate-Elektroden306 bis309 herzustellen. Die Gate-Elektroden306 und307 entsprechen der Gate-Signalleitung128 , und die Gate-Elektroden308 und309 entsprechen der Kapazitätsleitung130 . (3A ) - Hierbei kann in
9 die Ätzung so durchgeführt werden, daß ein Aluminiumfilmbereich802 um einen Aktivmatrixbereich805 auf einem Substrat806 ausgebildet wird, und sämtliche Gate-Signal- und Kapazitätsleitungen (die Aluminiumverdrahtungen)801 an den Aluminiumfilmbereich802 angeschlossen sind. Wenn die Aluminiumverdrahtungen der Gate-Elektroden oder dergleichen der peripheren Schaltung (Gate-Treiber803 und Source-Treiber804 ) so ausgelegt sind, daß sie gegenüber dem Aluminiumfilmbereich802 isoliert sind, tritt eine Anodisierung nicht in den Aluminiumverdrahtungen der Peripherischaltung auf, um hierdurch den Integrationsgrad zu verbessern. (9 ) - Ohne Entfernen der Photolackmaske
305 werden nur die Gate-Elektroden306 und307 , also wird nur die Gate-Signalleitung128 anodisiert, um ein poröses, anodisches Oxid310 auszubilden. Bei diesem Vorgang kann eine Spannung von 10 bis 30 V nur an die Gate-Elektroden306 und307 angelegt werden, also nur an die Gate-Signalleitung128 , in einer sauren Lösung wie beispielsweise 3 bis 20 % Zitronensäure, Oxalsäure, Phosphorsäure, Chromsäure und Schwefelsäure. Bei der vorliegenden Ausführungsform wird eine Spannung von 10 V 20 bis 40 Minuten lang in einer Oxalsäurelösung (30 °C) angelegt. In diesem Zustand kann, da die Photolackmaske305 durch die anodische Oxidschicht304 festgehalten wird, ein Kriechstrom von der Photolackmaske305 verhindert werden, so daß es äußerst wirksam ist, ein poröses anodisches Oxid310 nur in Seitenoberflächen der Gate-Elektroden306 und307 auszubilden. Die Dicke des porösen, anodischen Oxids310 kann entsprechend der Anodisierungszeit eingestellt werden, so daß die Länge eines LDD-Bereiches durch die Dicke des porösen, anodischen Oxids310 festgelegt wird. (3B ) - Nach Entfernen der Photolackmaske
305 wird erneut ein Strom durch die Gate-Elektroden306 bis309 , also die Gate-Signalleitung138 und die Kapazitätsleitung130 (1B ) in einer elektrolytischen Lösung geleitet, um eine Anodisierung durchzuführen, so daß ein anodisches Oxid mit einer Dicke von 500 bis 2500 Å gebildet wird. Die Elektrolytlösung erhält man durch Verdünnen von L-Weinsäure mit Ethylenglykol auf eine Konzentration von 5 % und Einstellen auf einen pH-Wert von 7,0 ± 0,2 unter Verwendung von Ammoniak. Das Substrat wird in die Lösung eingetaucht. Die positive Seite einer Konstantstromquelle wird an die Gate-Elektroden auf dem Substrat angeschlossen, und die negative Seite wird an eine Platinelektrode angeschlossen. Eine Spannung wird unter einem konstanten Strom von 20 mA angelegt, und die Oxidation wird fortgesetzt, bis die Spannung 150 V erreicht. Dann wird die Oxidation mit einer konstanten Spannung von 150 V fortgesetzt, bis der Strom auf unterhalb von 0,1 mA absinkt. Auf diese Weise werden Aluminiumoxidfilme311 und312 mit einer Dicke von 2000 Å auf der oberen und der Seitenoberfläche der Gate-Signalleitung128 (den Gate-Elektroden306 und307 ) und der Kapazitätsleitung130 (Gate-Elektroden308 und309 ) erhalten, und weisen eine feine, kristalline Struktur auf. Die Dicke des Aluminiumoxidfilms311 und312 kann durch die Länge eines Offsets festgelegt werden, und ist proportional zur angelegten Spannung. (3C ) - Unter Verwendung der anodischen Oxide
311 und312 , die um die Gate-Elektroden306 und309 herum ausgebildet wurden, als Masken wird der Siliziumoxidfilm303 geätzt, um Gate-Isolierfilme313 und314 herzustellen. In diesem Zustand ist es erforderlich, ein Ätzgas oder eine Ätzlösung zu verwenden, bei welchen das ausgewählte Verhältnis zwischen Silizium und Siliziumoxid ausreichend hoch ist. (3D ) - Nach Entfernen des porösen anodischen Oxids
310 wird eine Verunreinigung (Phosphor) in den inselförmigen Bereich100 mittels Selbstausrichtung implantiert, durch Ionendotierung, wobei die Gate-Elektrodenabschnitte (die Gate-Elektroden und die anodischen Oxide an deren Umfang) sowie der Gate-Isolierfilm313 als Masken verwendet werden, um Verunreinigungsbereiche des N-Typs auszubilden. Das Isoliergas ist Phosphin (PH3). Die Dosis beträgt 5 × 1014 und 5 × 1015 Atome/cm2, beispielsweise 1 × 1015 Atome/cm2, und die Beschleunigungsspannung beträgt 60 bis 90 kV, beispielsweise 80 kV. Da der Gate-Isolierfilm313 als halbtransparente Maske verwendet wird, werden daher hochkonzentrierte Verunreinigungsbereiche (Source- und Drain-Bereiche)317 bis320 und niedrigkonzentrierte Verunreinigungsbereiche (321 bis324 ) hergestellt. (3E ) - Ein KrF-Excimerlaser (Wellenlänge 248 nm, Impulsbreite 20 ns) wird eingestrahlt, um die dotierten, hochkonzentrierten Verunreinigungsbereiche
317 bis320 und die dotierten, niedrigkonzentrierten Verunreinigungsbereiche321 bis324 zu aktivieren. Die geeignete Energiedichte des Lasers beträgt 200 bis 400 mJ/cm2, vorzugsweise 250 bis 300 mJ/cm2. Dieser Vorgang kann durch thermische Wärmebehandlung durchgeführt werden. Insbesondere kann die Aktivierung durch thermische Wärmebehandlung bei einer niedrigeren Temperatur als im Normalfall dadurch durchgeführt werden, daß ein Katalysatorelement (Nickel) vorgesehen wird (japanische offengelegte Patentanmeldung Nr. 6-267989). - Ein Siliziumoxidfilm
325 wird bis zu einer Dicke von 5000 Å als Zwischenschicht-Isolierfilm mittels Plasma-CVD hergestellt. Ausgangsgase sind TEOS und Sauerstoff. Der Zwischenschicht-Isolierfilm325 wird dann geätzt, um ein Kontaktloch in dem Verunreinigungsbereich317 des N-Typs herzustellen. Ein Aluminiumfilm wird durch Sputtern erzeugt, und dann geätzt zur Ausbildung einer Source-Elektrodenverddrahtung326 . Dies stellt eine Verlängerung der Bildsignalleitung129 dar. (3E ) - Dann wird ein Siliziumnitridfilm bis zu einer Dicke von 2000 bis 8000 Å, beispielsweise 4000 Å, als Passivierungsfilm
327 mittels Plasma-CVD unter Verwendung einer Gasmischung aus NH3/SiH4/H2 hergestellt. Der Passivierungsfilm327 und der Zwischenschicht-Isolierfilm325 werden geätzt zur Ausbildung eines Kontaktlochs für eine Pixelelektrode in dem hochkonzentrierten Verunreinigungsbereich320 . - Ein Film aus Indiumzinnoxid (ITO) wird durch Sputtern hergestellt und dann geätzt, um eine Pixelelektrode
328 auszubilden. Die Pixelelektrode328 ist eine Elektrode der Pixelzelle127 . (3F ) - Durch den voranstehend geschilderten Vorgang wird eine Umschaltschaltung hergestellt, welche TFTs
121 bis125 des N-Kanal-Typs aufweist. Diese Umschaltschaltung entspricht einer Schaltung, die dadurch erhalten wird, daß der Hilfskondensator126 aus der Schaltung von2C entfernt wird. Es wird darauf hingewiesen, daß der TFT122 nicht in3F gezeigt ist. - Niedrigkonzentrierte Verunreinigungsbereiche sind von den Gate-Elektroden
306 und307 um die Dicke des porösen anodischen Aluminiumfilms311 beabstandet, und jeder der niedrigkonzentrierten Verunreinigungsbereiche321 bis324 wird zwischen dem Kanalausbildungsbereich und den Source- und Drain-Bereichen hergestellt, so daß die TFTs121 bis123 eine sogenannte Offset-Gate-Struktur aufweisen, und eine LDD-Struktur, wodurch der OFF-Strom verringert wird. Diese TFTs sind daher als in einer Pixelmatrix geeignete Bauelemente geeignet. Da es ausreicht, wenn die TFTs124 und125 nur als Kondensatoren eingesetzt werden, muß eine LDD-Anordnung nicht erzeugt werden. - (Ausführungsform 2)
- Diese Ausführungsform stellt ein Beispiel für eine Abänderung einer LDD-Anordnung dar. Die
1A bis1D zeigen die Schaltung gemäß dieser Ausführungsform in einer Aufsicht von oben, und die4A bis4F sind eine Querschnittsansicht des Herstellungsverfahrens. In den Figuren zeigt die linke Seite einen Querschnitt des Abschnitts, der durch die gepunktetgestrichelte Linie X-Y in1A dargestellt ist, und die rechte Seite zeigt einen Querschnitt des Abschnitts, der durch X'-Y' bezeichnet ist, ähnlich wie in den3A bis3F . Die beiden sind nebeneinander dargestellt, jedoch wird darauf hingewiesen, daß selbstverständlich X-Y und X'-Y' nicht auf derselben geraden Linie liegen. - Ein Siliziumoxidfilm
402 mit einer Dicke von 1000 bis 5000 Å, beispielsweise 3000 Å, wird als ein Basisfilm auf einem Substrat401 hergestellt (Glas des Typs 7059 von Corning, 100 mm × 100 mm). TEOS wird zersetzt und mittels Plasma-CVD abgelagert, um den Siliziumoxidfilm302 herzustellen. Dieser Vorgang kann auch durch Sputtern erfolgen. - Ein amorpher Siliziumfilm mit einer Dicke von 300 bis 1500 Å, beispielsweise 500 Å, wird mittels Plasma-CVD oder mittels LPCVD abgelagert, und dann 8 bis 24 Stunden in einer Atmosphäre bei 550 bis 600 °C aufbewahrt, um ihn kristallin auszubilden. Der Kristallbildungsvorgang kann durch Hinzufügen einer kleinen Menge an Nickel gefördert werden. Dieser Vorgang kann auch durch eine Licht-Wärme-Behandlung mittels Laserbestrahlung oder eine Kombination aus thermischer Wärmebehandlung und Licht-Wärme-Behandlung durchgeführt werden.
- Der kristalline Siliziumfilm wird geätzt zur Ausbildung eines annähernd M-förmigen Inselbereiches
100 von1A . Ein Siliziumoxidfilm403 mit einer Dicke von 700 bis 1500 Å, beispielsweise 1200 Å, wird auf dem Bereich100 mittels Plasma-CVD oder Sputtern hergestellt. - Ein Film aus Aluminium (welches 1 Gew.-% Si oder 0,1 bis 0,3 Gew.-% Sc enthält) wird mittels Sputtern bis zu einer Dicke von 1000 Å bis 3 μm, beispielsweise 5000 Å, ausgebildet. Dann erfolgt ein Anodisiervorgang in einer Ethylenglykollösung, welche 3 % Weinsäure enthält, unter Verwendung des Aluminiumfilms als Anode, wobei eine Spannung von 10 bis 30 V angelegt wird, um eine anodische Oxidschicht
404 herzustellen, die aus feinem Aluminiumoxid besteht und eine Dicke von etwa einigen 100 Angström aufweist, bei der vorliegenden Ausführungsform 200 Å. Die anodische Oxidschicht404 wird dazu verwendet, einen Photolack mit starker Haftung festzuhalten. - Nach Herstellung einer Photolackmaske
405 wird der Aluminiumfilm unter Verwendung der Photolackmaske405 geätzt, um Gate-Elektroden406 bis409 herzustellen. Die Gate-Elektroden406 und407 entsprechen der Gate-Signalleitung128 , und die Gate-Elektroden408 und409 entsprechen der Kapazitätsleitung130 . (4A ) - Ohne Entfernung der Photolackmaske
405 werden nur die Gate-Elektroden406 und407 anodisiert, um ein poröses anodisches Oxid410 auszubilden. Bei diesem Vorgang wird eine Spannungvon 10 V nur an die Gate-Signalleitung128 über einen Zeitraum von 20 bis 40 Minuten angelegt, in einer Oxalsäurelösung (30 °C). Da die Photolackmaske405 durch die anodische Oxidschicht404 festgehalten wird, kann ein Kriechstrom von der Photolackmaske405 verhindert werden, so daß es äußerst wirksam ist, das poröse anodische Oxid410 nur in den Seitenoberflächen der Gate-Elektroden406 und407 auszubilden. Die Dicke des porösen anodischen Oxids410 kann entsprechend der Anodisierungszeit eingestellt werden, so daß die Länge eines LDD-Bereichs durch die Dicke des porösen, anodischen Oxids410 festgelegt wird. (4B ) - Unter Verwendung der Photolackmaske
405 wird der Siliziumoxidfilm403 geätzt, um Gate-Isolierfilme411 und412 auszubilden. Nach Entfernung der Photolackmaske405 , des porösen, anodischen Oxids410 und der feinen anodischen Oxidschicht404 nacheinander wird eine Verunreinigung (Phosphor) in den inselförmigen Bereich100 mittels Selbstausrichtung durch Ionendotierung implantiert, wobei die Gate-Elektroden406 bis409 und der Gate-Isolierfilm411 als Masken verwendet werden, um Verunreinigungsbereiche des N-Typs auszubilden. Das Dotiergas ist Phosphin (PH3). Die Dosis beträgt 5 × 1014 und 5 × 1015 Atome/cm2, beispielsweise 1 × 1015 Atome/cm2, und die Beschleunigungsspannung beträgt 60 bis 90 kV, beispielsweise 80 kV. Da der Gate-Isolierfilm411 als halbtransparente Maske verwendet wird, werden hochkonzentrierte Verunreinigungsbereiche (Source- und Drain-Bereiche)413 bis416 sowie niedrigkonzentrierte Verunreinigungsbereiche417 bis420 hergestellt (3D ). - Ein KrF-Excimerlaser (Wellenlänge 248 nm, Impulsbreite 20 ns) wird eingestrahlt, um die dotierten, hochkonzentrierten Verunreinigungsbereiche
413 bis416 und die dotierten, niedrigkonzentrierten Verunreinigungsbereiche417 bis420 zu aktivieren. Die geeignete Energiedichte des Lasers beträgt 200 bis 400 mJ/cm2, vorzugsweise 250 bis 300 mJ/cm2. Dieser Vorgang kann auch durch thermische Wärmebehandlung durchgeführt werden. Insbesondere kann die Aktivierung mittels Wärmebehandlung bei einer niedrigeren Temperatur als im Normalfall dadurch durchgeführt werden, daß ein Katalysatorelement (Nickel) eingesetzt wird (japanische offengelegte Patentanmeldung JP 06-267989 A). - Ein Siliziumoxidfilm
325 wird bis zu einer Dicke von 5000 Å als Zwischenschicht-Isolierfilm421 mittels Plasma-CVD hergestellt. Ausgangsgase sind TEOS und Sauerstoff. Der Zwischenschicht-Isolierfilm421 wird dann geätzt, um ein Kontaktloch in dem hochkonzentrierten Verunreinigungsbereich413 auszubilden. Ein Aluminiumfilm wird durch Sputtern hergestellt und dann geätzt, um eine Source-Elektrodenverdrahtung422 herzustellen. Diese stellt eine Verlängerung der Bildsignalleitung129 dar. (4E ) - Dann wird ein Siliziumnitridfilm bis zu einer Dicke von 2000 bis 8000 Å, beispielsweise 4000 Å, als Passivierungsfilm
423 mittels Plasma-CVD unter Verwendung einer Gasmischung aus NH3/SiH4/H2 hergestellt. Der Passivierungsfilm423 und der Zwischenschicht-Isolierfilm421 werden geätzt zur Ausbildung eines Kontaktlochs für eine Pixelelektrode in dem hochkonzentrierten Verunreinigungsbereich416 . - Ein ITO-Film wird durch Sputtern erzeugt und dann geätzt, um eine Pixelelektrode
424 herzustellen. Die Pixelelektrode424 ist eine Elektrode der Pixelzelle127 . (4F ) - Durch den voranstehend geschilderten Vorgang wird eine Umschaltschaltung hergestellt, welche TFTs
121 bis125 des N-Kanal-Typs aufweist. Diese Umschaltschaltung entspricht einer Schaltung, die dadurch erhalten wird, daß der Hilfskondensator126 aus der Schaltung von2C entfernt wird. Es wird darauf hingewiesen, daß der TFT122 nicht in4F dargestellt ist. - Jeder der niedrigkonzentrierten Verunreinigungsbereiche
417 bis420 wird zwischen dem Kanalausbildungsbereich und den Source- und Drain-Bereichen ausgebildet, so daß der TFT121 bis123 eine LDD-Struktur aufweist, wodurch der OFF-Strom verringert wird. Daher sind diese TFTs geeignet als in einer Pixelmatrix angeordnete Bauelemente. Da es ausreichend ist, wenn die TFTs124 und125 nur als Kondensatoren eingesetzt werden, muß eine LDD-Anordnung nicht ausgebildet werden. - (Ausführungsform 3)
- Die
5A bis5F zeigen den Vorgang zur Herstellung der Schaltung bei dieser Ausführungsform. Eine detaillierte Beschreibung der spezifischen Verfahrensschritte erfolgt nicht, da ein bekanntes Verfahren (oder das Verfahren gemäß Ausführungsform 1) verwendet werden sollte. - Annähernd M-förmige Halbleiterbereiche (aktive Schichten)
201 und202 werden wie bei der Ausführungsform 1 (oder1A ) erzeugt. Nachdem ein Gate-Isolierfilm (nicht dargestellt) hergestellt wurde, werden die Gate-Signalleitungen203 bis205 und die Kapazitätsleitungen206 bis208 hergestellt. Die Lagebeziehung zwischen den Gate-Signalleitungen, den Kapazitätsleitungen und den aktiven Schichten ist ebenso wie bei der Ausführungsform 1. (5A ) - Nach Dotierung der aktiven Schichten
201 bis204 wird ein Zwischenschicht-Isolator hergestellt, und dann werden die Kontaktlöcher210 und211 an den linken Enden der aktiven Schichten ausgebildet, wodurch die Bildsignalleitung209 hergestellt wird. (5B ) - Pixelelektroden
212 bis214 werden in Bereichen ausgebildet, die von den Gate-Signalleitungen und der Bildsignalleitung umgeben sind. Durch die voranstehend geschilderten Vorgänge werden Schaltelemente für eine Aktivmatrixschaltung ausgebildet. Die Kapazitätsleitung206 ist nicht mit der Pixelelektrode213 einer zugehörigen Leitung überlappt, sondern ist mit der Pixelelektrode212 überlappt, die eine Zeile höher liegt. Daher wird ein Kondensator215 entsprechend dem Hilfskondensator126 zwischen der Kapazitätsleitung207 und der Pixelelektrode213 ausgebildet. In bezug auf die anderen Leitungen wird dieselbe Anordnung erhalten. (5C ) - Durch die Anordnung, daß die Pixelelektrode einer entsprechenden Leitung oder Zeile mit der Gate-Signalleitung überlappend ausgebildet ist, die eine Leitung oder Zeile höher (oder niedriger) angeordnet ist, wird die Schaltung gemäß
7 ausgebildet. Da der Kondensator215 auf der Kapazitätsleitung ausgebildet wird, kann ein Kondensator hergestellt werden, ohne das Aperturverhältnis zu verringern. Dies ist zur Verbesserung des Integrationsgrads der Schaltung wirksam. - Zur Vergrößerung des Kondensators
215 kann ein Zwischenschicht-Isolator in einem Überlappungsabschnitt geätzt werden. Hierdurch wird die Entfernung zwischen Elektroden verkürzt und daher die Kapazität erhöht. Um dies zu erzielen ist es wie bei der Ausführungsform 1 besser, daß eine Kapazitätsleitung hergestellt wird, deren Oberfläche mit dem anodischen Oxid bedeckt ist. In diesem Zustand ist das anodische Oxid ein Dielektrikum. Der Querschnitt ist in6 gezeigt. - Die Anzahl an Verfahrensschritten wird nicht dadurch erhöht, daß ein entsprechender Abschnitt zur Ausbildung des Kondensators
215 geätzt wird. Wenn ein Zwischenschicht-Isolator geätzt wird, um Kontaktlöcher für Pixelelektroden oder die Kontaktlöcher210 und211 auszubilden, können nämlich gleichzeitig auf der Kapazitätsleitung Löcher hergestellt werden.6 zeigt das letztgenannte Beispiel. Unter geeigneten Ätzbedingungen wird, da ein anodisches Oxid aus Aluminium oder dergleichen überhaupt nicht in einem Trockenätzzustand zum Ätzen von Siliziumoxid geätzt wird, die Ätzung fortgesetzt, bis ein Kontaktloch ausgebildet wurde. - Zur Vergrößerung des Aperturverhältnisses in
5D bis5F ist es ebenfalls wirksam, einen Halbleiterbereich216 , also einen Abschnitt des TFT, mit der Bildsignalleitung219 überlappend auszubilden. Weiterhin weist ein inselförmiger Halbleiterbereich221 komplizierte Biegeabschnitte in8A auf, und dann werden eine Gate-Signalleitung222 und eine Kapazitätsleitung223 dem Bereich221 überlappt (8B ), so daß eine große Anzahl an TFTs hergestellt werden kann. Daher ist es möglich, den OFF-Strom weiter zu verringern. - (Ausführungsform 4)
- Diese Ausführungsform stellt eine Abänderung der Anordnung dar, die durch das Verfahren gemäß
5A bis5C erhalten wird.10 ist eine schematische Ansicht dieser Ausführungsform.11 zeigt eine Äquivalenzschaltung der Anordnung von10 . Die Anordnung von10 zeichnet sich dadurch aus, daß TFT-Gruppen, die in benachbarten zwei Pixeln entlang der Richtung einer Gate-Signalleitung angeordnet sind, an eine gemeinsame Kapazitätsleitung angeschlossen sind. Gate-Signalleitungen902 und904 sind zwischen benachbarten Pixelelektroden905 und906 angeordnet, und eine Kapazitätsleitung903 ist zwischen den Gate-Signalleitungen902 und904 angeordnet. Das eine Ende der M-förmigen Inselhalbleiterbereiche907 und908 ist jeweils mit der Pixelelektrode905 bzw.906 verbunden. - Die M-förmigen Inselhalbleiterbereiche
907 und908 werden durch einen kristallinen Siliziumfilm gebildet, damit sie als aktive Schichten von TFTs verwendet werden können. In den Halbleiterbereichen907 und908 werden TFTs an drei Abschnitten ausgebildet, welche mit den Gate-Signalleitungen902 und904 überlappt ausgebildet sind, und es können Offset-Bereiche und LDD-Bereiche in diesen TFTs vorgesehen sein, wie bei den Ausführungsformen 1 und 2 beschrieben wurde. Zwei Abschnitte, welche überlappend mit der Kapazitätsleitung903 ausgebildet sind, werden als ein Kondensator verwendet. - Da eine (einzige) Kapazitätsleitung
903 gemeinsam von einem Paar von Pixelelektroden905 und906 genutzt wird, kann die Anzahl an Kapazitätsleitungen halbiert werden, wodurch das Aperturverhältnis eines Pixels erhöht wird. In10 ist nur eine Minimalanordnung dargestellt. In der Praxis werden bei einem Flüssigkristallanzeigegerät mehrere Hundert × mehrere Hundert Anordnungen (jeweils entsprechend der Anordnung von10 ) kombiniert. - (Ausführungsform 5)
- Diese Ausführungsform betrifft eine Abänderung der Anordnung von
10 .12 ist eine Aufsicht auf die Anordnung gemäß dieser Ausführungsform. Das wesentliche Merkmal der Anordnung von12 besteht in der Art und Weise der Verwendung der gemeinsamen Kapazitätsleitung903 für zwei Pixel. Dies wird deutlich, wenn die Anordnung von12 mit jener von10 verglichen wird. -
11 zeigt die Äquivalenzschaltung der Anordnung gemäß dieser Ausführungsform. Die Äquivalenzschaltung der Anordnung von12 ist daher ebenso wie jene von10 . Unter Verwendung der Anordnung gemäß dieser Ausführungsform kann das Aperturverhältnis erhöht werden. - (Ausführungsform 6)
- Diese Ausführungsform betrifft eine Abänderung der Anordnung von
10 .11 zeigt schematisch die Anordnung bei dieser Ausführungsform. Eine Äquivalenzschaltung dieser Ausführungsform ist in10 gezeigt. Wenn die Anordnung gemäß dieser Ausführungsform verwendet wird, kann ein hohes Aperturverhältnis erzielt werden. - Bei der vorliegenden Ausführungsform ist es möglich, einen Abfall der Spannung der Flüssigkristallzelle dadurch zu unterdrücken, daß die Gates mehrerer TFTs an eine Gate-Signalleitung und eine Kondensatorleitung angeschlossen werden. Im allgemeinen hängt die Beeinträchtigung von TFTs von der Spannung zwischen der Source und dem Drain ab. Da jedoch gemäß der vorliegenden Erfindung eine Spannung zwischen der Source und dem Drain der TFTs
122 und123 von2C während sämtlichen Treibervorgängen niedrig ist, und die TFTs122 bis124 einen LDD-Bereich aufweisen, ist es möglich, durch die vorliegende Erfindung eine Beeinträchtigung zu verhindern. - Die vorliegende Erfindung ist bei solchen Anwendungen wirksam, die eine hochauflösende Bildanzeige erfordern. Zur Anzeige von 256 oder mehr extrem subtilen Abstufungen von Licht und Schatten muß daher die Entladung der Flüssigkristallzelle während eines Einzelbilds auf 1 % oder weniger unterdrückt werden. Konventionelle Systeme, weder gemäß
2A noch gemäß2B , sind für diesen Zweck nicht geeignet. - Die vorliegende Erfindung ist geeignet für eine Aktivmatrixanzeigevorrichtung, welche Halbleiter-TFTs mit kristallinem Silizium verwendet, welche für Matrixanzeigen und dergleichen geeignet ist, die eine besonders große Anzahl an Zeilen (Leitungen) aufweisen. Im allgemeinen ist bei einer Matrix mit einer großen Anzahl an Zeilen der Auswahlzeitraum pro Zeile kurz, und daher sind Halbleiter-TFTs aus amorphem Silizium nicht geeignet. Allerdings weisen TFTs, die Halbleiter aus kristallinem Silizium verwenden, die Schwierigkeit auf, daß der OFF-Strom hoch ist. Daher kann die vorliegende Erfindung, bei welcher der OFF-Strom verringert werden kann, auch auf diesem Gebiet einen wesentlichen Beitrag leisten. TFTs, die Halbleiter aus amorphem Silizium verwenden, sind ebenfalls vorteilhaft.
- Die Ausführungsformen wurden hauptsächlich in bezug auf TFTs beschrieben, welche eine Anordnung mit einem oben angeordneten Gate aufweisen, jedoch ändern sich die Vorteile der vorliegenden Erfindung auch dann nicht, wenn eine Anordnung mit einem unten angeordneten Gate oder andere Anordnungen eingesetzt werden.
- Mit der vorliegenden Erfindung ist es möglich, durch eine minimale Änderung einen maximalen Effekt zu erzielen. Insbesondere weisen bei TFTs mit oben angeordnetem Gate, obwohl die Form des dünnen Halbleiterbereichs (aktive Schicht) kompliziert ist, die Gate-Elektroden und dergleichen eine extrem einfache Form auf, und daher ist es möglich, ein Abschneiden (Unterbrechen) der Verdrahtungen der oberen Schicht zu verhindern. Wenn dagegen die Gate-Elektrode eine komplizierte Form aufweist, so verursacht dies eine Verringerung des Aperturverhältnisses. Die vorliegende Erfindung ist daher vorteilhaft in zahlreichen industriellen Anwendungsgebieten einsetzbar.
Claims (6)
- Aktivmatrixanzeigegerät umfassend: mehrere Bildsignalleitungen (
209 ); mehrere Gate-Signalleitungen (203 -205 ), wobei die Bildsignalleitungen und die Gate-Signalleitungen matrixförmig angeordnet sind; mehrere Pixelelektroden (212 -214 ), die in Pixelzellen angeordnet sind, die von den Bildsignalleitungen und den Gate-Signalleitungen umgeben sind; und mehrere Umschaltelemente (201 ,202 ), die an jeweils eine der Pixelelektroden (212 -214 ) angeschlossen sind, wobei jedes Umschaltelement (201 ,202 ) mindestens einen ersten, zweiten und dritten in Reihe geschalteten Dünnfilmtransistor (121 ,123 ) beinhaltet, wobei die Dünnfilmtransistoren denselben Leitfähigkeitstyp aufweisen, wobei ein Source-Bereich oder ein Drain-Bereich des ersten Dünnfilmtransistors (121 ) an eine der Bildsignalleitungen (129 ) angeschlossen ist, ein Source-Bereich oder ein Drain-Bereich des zweiten Dünnfilmtransistors (123 ) an eine der Pixelelektroden (127 ) angeschlossen ist, ein niedrig dotierter Bereich benachbart zu einem Kanalbereich von wenigstens einem der ersten und zweiten Dünnfilmtransistoren ist, und wobei die Konzentration der Dotierung zur Festlegung des Leitfähigkeitstyps niedriger ist als die des Source-Bereichs oder des Drain-Bereichs (317 ,318 ) und Gate-Elektroden zumindest des ersten und zweiten Dünnfilmtransistors (121 ,123 ), die an eine gemeinsame Gate-Signalleitung (128 ) angeschlossen sind. - Aktivmatrixanzeigegerät nach Anspruch 1, wobei die ersten und zweiten Dünnfilm transistoren Offset-Bereiche aufweisen, die zwischen dem Kanalbereich und den niedrig dotierten Bereichen vorgesehen sind.
- Aktivmatrixanzeigegerät nach Anspruch 1 oder 2 umfassend: mehrere Kapazitätsleitungen (
206 ), die parallel zu den Gate-Signalleitungen (203 ) angeordnet sind, wobei jede der Kapazitätsleitungen (206 ) zwischen den Gate-Signalleitungen (203 ) angeordnet ist. - Aktivmatrixanzeigegerät nach Anspruch 3, wobei jedes der Umschaltelemente einen m-förmigen Halbleiterfilm (
201 ,202 ) aufweist, wobei der Halbleiterfilm aufweist: zumindest drei Abschnitte, die mit der zu dem Umschaltelement (201 ,202 ) gehörenden Gate-Signalleitung (203 ) überlappend ausgebildet sind; zumindest zwei Abschnitte, die mit der zu dem Umschaltelement (201 ,202 ) gehörenden Kapazitätsleitung (206 ) überlappend ausgebildet sind; und wobei der wenigstens eine niedrig dotierte Bereich zwischen einem Abschnitt, der mit der zu dem Umschaltelement (201 ,202 ) gehörenden Gate-Signalleitung (203 ) überlappend ausgebildet ist, und dem als Source- und Drainbereich dotierten Bereich angeordnet ist. - Aktivmatrixanzeigegerät nach Anspruch 4, wobei zumindest vier Source- oder Drain-Bereiche, die zwischen der zugehörigen Kapazitätsleitung (
206 ) und der zugehörigen Gate-Signalleitung (203 ) definiert sind, jeweils einen N- oder P-Leitfähigkeitstyp aufweisen. - Vorrichtung nach einem der Ansprüche 3 bis 5, wobei die zugehörige Kapazitätsleitung (
206 ) von einem Teil einer Pixelelektrode (212 ) überlappt wird, die einer zu der zugehörigen Kapazitätsleitung benachbarten Kapazitätsleitungen zugeordnet ist.
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7-50526 | 1995-02-15 | ||
JP5052695 | 1995-02-15 | ||
JP7-155274 | 1995-05-30 | ||
JP15527495 | 1995-05-30 | ||
JP7-215408 | 1995-07-31 | ||
JP21540895 | 1995-07-31 | ||
DE19655413 | 1996-02-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19605670A1 DE19605670A1 (de) | 1996-08-22 |
DE19605670B4 true DE19605670B4 (de) | 2007-06-28 |
Family
ID=27293988
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19605670A Expired - Fee Related DE19605670B4 (de) | 1995-02-15 | 1996-02-15 | Aktivmatrixanzeigegerät |
DE19605634A Expired - Fee Related DE19605634B4 (de) | 1995-02-15 | 1996-02-15 | Aktivmatrixanzeigegerät |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19605634A Expired - Fee Related DE19605634B4 (de) | 1995-02-15 | 1996-02-15 | Aktivmatrixanzeigegerät |
Country Status (6)
Country | Link |
---|---|
US (3) | US5729308A (de) |
JP (1) | JP3614671B2 (de) |
KR (2) | KR100297868B1 (de) |
CN (4) | CN1157448A (de) |
DE (2) | DE19605670B4 (de) |
TW (2) | TW345654B (de) |
Families Citing this family (73)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6331475B1 (en) * | 1995-01-12 | 2001-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Method and manufacturing semiconductor device |
TW345654B (en) * | 1995-02-15 | 1998-11-21 | Handotai Energy Kenkyusho Kk | Active matrix display device |
JPH08286212A (ja) * | 1995-04-14 | 1996-11-01 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
TW383502B (en) | 1995-06-01 | 2000-03-01 | Seniconductor Energy Lab Kk | Method of manufacturing semiconductor device |
US5835177A (en) * | 1995-10-05 | 1998-11-10 | Kabushiki Kaisha Toshiba | Array substrate with bus lines takeout/terminal sections having multiple conductive layers |
KR100425855B1 (ko) | 1996-06-21 | 2004-07-19 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
JP3312101B2 (ja) * | 1996-07-02 | 2002-08-05 | シャープ株式会社 | 液晶表示装置 |
JP3795606B2 (ja) * | 1996-12-30 | 2006-07-12 | 株式会社半導体エネルギー研究所 | 回路およびそれを用いた液晶表示装置 |
US6197624B1 (en) * | 1997-08-29 | 2001-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Method of adjusting the threshold voltage in an SOI CMOS |
US6617644B1 (en) * | 1998-11-09 | 2003-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
KR100386003B1 (ko) * | 1998-12-15 | 2003-10-17 | 엘지.필립스 엘시디 주식회사 | 반사형 액정 표시장치 및 그 제조방법_ |
KR100430232B1 (ko) * | 1998-12-21 | 2004-12-31 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및액정표시장치의축적캐패시터 |
US6524895B2 (en) | 1998-12-25 | 2003-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
US6512504B1 (en) * | 1999-04-27 | 2003-01-28 | Semiconductor Energy Laborayory Co., Ltd. | Electronic device and electronic apparatus |
US6630977B1 (en) * | 1999-05-20 | 2003-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with capacitor formed around contact hole |
US8853696B1 (en) * | 1999-06-04 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic device |
TW483287B (en) * | 1999-06-21 | 2002-04-11 | Semiconductor Energy Lab | EL display device, driving method thereof, and electronic equipment provided with the EL display device |
US6777254B1 (en) | 1999-07-06 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
TW478169B (en) * | 1999-07-16 | 2002-03-01 | Seiko Epson Corp | Electro optical device and the projection display device using the same |
TW490713B (en) | 1999-07-22 | 2002-06-11 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
US6496238B1 (en) * | 2000-01-21 | 2002-12-17 | Rainbow Displays, Inc. | Construction of large, robust, monolithic and monolithic-like, AMLCD displays with wide view angle |
JP4942867B2 (ja) * | 1999-09-17 | 2012-05-30 | 株式会社半導体エネルギー研究所 | El表示装置及び電子装置 |
TW522453B (en) | 1999-09-17 | 2003-03-01 | Semiconductor Energy Lab | Display device |
JP4780826B2 (ja) * | 1999-10-12 | 2011-09-28 | 株式会社半導体エネルギー研究所 | 電気光学装置の作製方法 |
US6580094B1 (en) * | 1999-10-29 | 2003-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro luminescence display device |
US6646287B1 (en) | 1999-11-19 | 2003-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with tapered gate and insulating film |
US7071041B2 (en) * | 2000-01-20 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
KR100848099B1 (ko) * | 2002-05-27 | 2008-07-24 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 |
JP4014831B2 (ja) | 2000-09-04 | 2007-11-28 | 株式会社半導体エネルギー研究所 | El表示装置及びその駆動方法 |
TWI221645B (en) * | 2001-01-19 | 2004-10-01 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
JP3976589B2 (ja) * | 2001-06-26 | 2007-09-19 | シャープ株式会社 | スイッチング素子およびそれを備える表示装置 |
JP4209606B2 (ja) * | 2001-08-17 | 2009-01-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
TWI282126B (en) * | 2001-08-30 | 2007-06-01 | Semiconductor Energy Lab | Method for manufacturing semiconductor device |
US7112517B2 (en) | 2001-09-10 | 2006-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Laser treatment device, laser treatment method, and semiconductor device fabrication method |
US7317205B2 (en) * | 2001-09-10 | 2008-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method of manufacturing a semiconductor device |
US7042024B2 (en) | 2001-11-09 | 2006-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting apparatus and method for manufacturing the same |
JP4149168B2 (ja) | 2001-11-09 | 2008-09-10 | 株式会社半導体エネルギー研究所 | 発光装置 |
US6909240B2 (en) | 2002-01-18 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
TWI270919B (en) * | 2002-04-15 | 2007-01-11 | Semiconductor Energy Lab | Display device and method of fabricating the same |
US7023500B2 (en) * | 2002-06-05 | 2006-04-04 | Hitachi, Ltd. | Display device with active-matrix transistor having silicon film modified by selective laser irradiation |
US7592980B2 (en) | 2002-06-05 | 2009-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN100426456C (zh) * | 2002-07-29 | 2008-10-15 | 统宝光电股份有限公司 | 平面显示器的储存电容构造的制造方法 |
WO2004057411A2 (en) * | 2002-12-21 | 2004-07-08 | Samsung Electronics Co., Ltd. | Array substrate, liquid crystal display apparatus having the same and method for driving liquid crystal display apparatus |
US7298355B2 (en) * | 2002-12-27 | 2007-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
WO2004086343A1 (ja) * | 2003-03-26 | 2004-10-07 | Semiconductor Energy Laboratory Co., Ltd. | 素子基板及び発光装置 |
JP2004341144A (ja) * | 2003-05-15 | 2004-12-02 | Hitachi Ltd | 画像表示装置 |
TW594653B (en) * | 2003-06-02 | 2004-06-21 | Toppoly Optoelectronics Corp | Low leakage thin film transistor circuit |
JP4168836B2 (ja) * | 2003-06-03 | 2008-10-22 | ソニー株式会社 | 表示装置 |
US7221095B2 (en) * | 2003-06-16 | 2007-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method for fabricating light emitting device |
TWI284879B (en) * | 2004-06-08 | 2007-08-01 | Fujitsu Ltd | Liquid crystal display apparatus and driving method thereof |
KR101404582B1 (ko) * | 2006-01-20 | 2014-06-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치의 구동방법 |
US7863612B2 (en) | 2006-07-21 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and semiconductor device |
US7738050B2 (en) * | 2007-07-06 | 2010-06-15 | Semiconductor Energy Laboratory Co., Ltd | Liquid crystal display device |
TWI575293B (zh) * | 2007-07-20 | 2017-03-21 | 半導體能源研究所股份有限公司 | 液晶顯示裝置 |
US7855153B2 (en) * | 2008-02-08 | 2010-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP5157825B2 (ja) | 2008-10-29 | 2013-03-06 | ソニー株式会社 | 有機elディスプレイの製造方法 |
US8866802B2 (en) * | 2009-12-10 | 2014-10-21 | Sharp Kabushiki Kaisha | Pixel circuit and display device |
WO2011096286A1 (en) | 2010-02-05 | 2011-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Field effect transistor and semiconductor device |
KR101778009B1 (ko) * | 2010-08-19 | 2017-09-27 | 삼성디스플레이 주식회사 | 표시 기판 및 그 제조 방법 |
KR101486038B1 (ko) | 2012-08-02 | 2015-01-26 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
KR101947019B1 (ko) | 2012-10-26 | 2019-02-13 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
KR101985298B1 (ko) | 2012-10-26 | 2019-06-04 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
CN105164743B (zh) * | 2013-03-15 | 2018-05-25 | 夏普株式会社 | 有源矩阵基板、有源矩阵基板的制造方法以及显示面板 |
KR102079251B1 (ko) * | 2013-05-21 | 2020-04-08 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
KR102157762B1 (ko) | 2014-01-10 | 2020-09-21 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
CN103811503A (zh) * | 2014-02-19 | 2014-05-21 | 合肥鑫晟光电科技有限公司 | 阵列基板及制备方法、显示面板 |
KR102155051B1 (ko) | 2014-04-29 | 2020-09-11 | 엘지디스플레이 주식회사 | 액정 디스플레이 장치와 이의 제조 방법 |
US9941489B2 (en) | 2014-09-01 | 2018-04-10 | Samsung Display Co., Ltd. | Organic light emitting diode display device and manufacturing method thereof |
KR102175811B1 (ko) | 2014-09-17 | 2020-11-09 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
TWI598670B (zh) | 2014-11-25 | 2017-09-11 | 友達光電股份有限公司 | 顯示面板之畫素結構 |
CN104635396B (zh) * | 2015-03-13 | 2018-01-23 | 京东方科技集团股份有限公司 | 一种像素结构、阵列基板、显示面板及像素驱动方法 |
GB2543101B (en) * | 2015-10-09 | 2022-09-14 | Flexenable Ltd | Lamination technique for producing electronic devices |
CN111768742B (zh) * | 2020-07-17 | 2021-06-01 | 武汉华星光电技术有限公司 | 像素驱动电路及显示面板 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58171860A (ja) * | 1982-04-01 | 1983-10-08 | Seiko Epson Corp | 薄膜トランジスタ |
JPS58180063A (ja) * | 1982-04-15 | 1983-10-21 | Seiko Epson Corp | 薄膜トランジスタ |
DE69510826T2 (de) * | 1995-01-19 | 1999-11-11 | 1294339 Ontario Inc | Flache abbildungsvorrichtung |
Family Cites Families (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4368523A (en) * | 1979-12-20 | 1983-01-11 | Tokyo Shibaura Denki Kabushiki Kaisha | Liquid crystal display device having redundant pairs of address buses |
FR2524714B1 (fr) | 1982-04-01 | 1986-05-02 | Suwa Seikosha Kk | Transistor a couche mince |
JPH0680828B2 (ja) | 1985-10-18 | 1994-10-12 | 株式会社日立製作所 | 薄膜トランジスタ |
JPS6384161A (ja) * | 1986-09-29 | 1988-04-14 | Matsushita Electronics Corp | 半導体装置の製造方法 |
JPS63151083A (ja) | 1986-12-16 | 1988-06-23 | Hitachi Ltd | 薄膜半導体装置 |
JP2620240B2 (ja) | 1987-06-10 | 1997-06-11 | 株式会社日立製作所 | 液晶表示装置 |
JPS6437585A (en) | 1987-08-04 | 1989-02-08 | Nippon Telegraph & Telephone | Active matrix type display device |
JPS6450028A (en) * | 1987-08-21 | 1989-02-27 | Nec Corp | Thin film transistor substrate |
JP2973204B2 (ja) | 1989-08-10 | 1999-11-08 | セイコーエプソン株式会社 | 画像表示装置 |
JPH03163529A (ja) * | 1989-11-22 | 1991-07-15 | Sharp Corp | アクティブマトリクス表示装置 |
JP2622183B2 (ja) | 1990-04-05 | 1997-06-18 | シャープ株式会社 | アクティブマトリクス表示装置 |
EP0465111B1 (de) * | 1990-07-05 | 1996-05-15 | Matsushita Electric Industrial Co., Ltd. | Flüssigkristall-Anzeigevorrichtung |
KR960004150B1 (ko) * | 1991-02-16 | 1996-03-27 | 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 | 표시장치 |
JPH05267666A (ja) | 1991-08-23 | 1993-10-15 | Semiconductor Energy Lab Co Ltd | 半導体装置とその作製方法 |
JP2873632B2 (ja) * | 1991-03-15 | 1999-03-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP3277548B2 (ja) | 1991-05-08 | 2002-04-22 | セイコーエプソン株式会社 | ディスプレイ基板 |
JP3062299B2 (ja) * | 1991-06-14 | 2000-07-10 | 株式会社半導体エネルギー研究所 | 電気光学装置の画像表示方法 |
JPH0526766A (ja) | 1991-07-24 | 1993-02-02 | Fujitsu Ltd | 光学膜付プリズムの特性評価用装置 |
JP2990876B2 (ja) | 1991-08-02 | 1999-12-13 | 王子製紙株式会社 | アルミ箔貼合用塗工紙の製造方法 |
JP2684881B2 (ja) | 1991-08-02 | 1997-12-03 | 王子製紙株式会社 | アルミ箔貼合用塗工紙の製造方法 |
JP2798540B2 (ja) | 1992-01-21 | 1998-09-17 | シャープ株式会社 | アクティブマトリクス基板とその駆動方法 |
JP3191061B2 (ja) * | 1992-01-31 | 2001-07-23 | キヤノン株式会社 | 半導体装置及び液晶表示装置 |
JPH05216065A (ja) * | 1992-01-31 | 1993-08-27 | Canon Inc | 液晶表示装置及びその製造方法 |
US5373377A (en) * | 1992-02-21 | 1994-12-13 | Kabushiki Kaisha Toshiba | Liquid crystal device with shorting ring and transistors for electrostatic discharge protection |
KR970004883B1 (ko) | 1992-04-03 | 1997-04-08 | 삼성전자 주식회사 | 액정표시패널 |
TW226044B (de) | 1992-04-15 | 1994-07-01 | Toshiba Co Ltd | |
JP3021971B2 (ja) | 1992-05-22 | 2000-03-15 | 富士ゼロックス株式会社 | イメージセンサ |
JP3123252B2 (ja) | 1992-09-18 | 2001-01-09 | セイコーエプソン株式会社 | アクティブ・マトリックス型表示装置 |
EP0589478B1 (de) * | 1992-09-25 | 1999-11-17 | Sony Corporation | Flüssigkristall-Anzeigevorrichtung |
JPH06216386A (ja) | 1993-01-14 | 1994-08-05 | Fuji Xerox Co Ltd | 薄膜半導体装置 |
JP3562588B2 (ja) | 1993-02-15 | 2004-09-08 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
JP3474604B2 (ja) | 1993-05-25 | 2003-12-08 | 三菱電機株式会社 | 薄膜トランジスタおよびその製法 |
US5385854A (en) * | 1993-07-15 | 1995-01-31 | Micron Semiconductor, Inc. | Method of forming a self-aligned low density drain inverted thin film transistor |
US5334862A (en) * | 1993-08-10 | 1994-08-02 | Micron Semiconductor, Inc. | Thin film transistor (TFT) loads formed in recessed plugs |
US5535025A (en) | 1994-02-01 | 1996-07-09 | Hughes Training, Inc. | Helmet mounted off axis liquid crystal display with a fiber optic wedge and a curved reflector |
DE19500380C2 (de) * | 1994-05-20 | 2001-05-17 | Mitsubishi Electric Corp | Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür |
JP3783786B2 (ja) | 1995-01-26 | 2006-06-07 | 株式会社半導体エネルギー研究所 | アクティブマトリクス表示装置 |
JP3161668B2 (ja) | 1994-06-02 | 2001-04-25 | 株式会社半導体エネルギー研究所 | アクティブマトリクス表示装置 |
CN1146056C (zh) | 1994-06-02 | 2004-04-14 | 株式会社半导体能源研究所 | 有源矩阵显示器 |
JP3312083B2 (ja) | 1994-06-13 | 2002-08-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
US5929464A (en) | 1995-01-20 | 1999-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-optical device |
TW345654B (en) | 1995-02-15 | 1998-11-21 | Handotai Energy Kenkyusho Kk | Active matrix display device |
TW344901B (en) * | 1995-02-15 | 1998-11-11 | Handotai Energy Kenkyusho Kk | Active matrix display device |
-
1996
- 1996-02-12 TW TW084101053A01A patent/TW345654B/zh active
- 1996-02-14 TW TW085101847A patent/TW406210B/zh not_active IP Right Cessation
- 1996-02-15 CN CN96106051A patent/CN1157448A/zh active Pending
- 1996-02-15 CN CNB961060239A patent/CN1146058C/zh not_active Expired - Fee Related
- 1996-02-15 CN CNB981043666A patent/CN1177371C/zh not_active Expired - Lifetime
- 1996-02-15 DE DE19605670A patent/DE19605670B4/de not_active Expired - Fee Related
- 1996-02-15 KR KR1019960004109A patent/KR100297868B1/ko not_active IP Right Cessation
- 1996-02-15 US US08/602,017 patent/US5729308A/en not_active Expired - Lifetime
- 1996-02-15 CN CN2004100435283A patent/CN1550859B/zh not_active Expired - Fee Related
- 1996-02-15 DE DE19605634A patent/DE19605634B4/de not_active Expired - Fee Related
-
1997
- 1997-11-25 US US08/978,210 patent/US6417896B1/en not_active Expired - Lifetime
- 1997-12-30 KR KR1019970082684A patent/KR100333157B1/ko active IP Right Grant
-
1998
- 1998-07-30 JP JP21546898A patent/JP3614671B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-12 US US10/170,482 patent/US6914642B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58171860A (ja) * | 1982-04-01 | 1983-10-08 | Seiko Epson Corp | 薄膜トランジスタ |
JPH0544195B2 (de) * | 1982-04-01 | 1993-07-05 | Seiko Epson Corp | |
JPS58180063A (ja) * | 1982-04-15 | 1983-10-21 | Seiko Epson Corp | 薄膜トランジスタ |
JPH0544196B2 (de) * | 1982-04-15 | 1993-07-05 | Seiko Epson Corp | |
DE69510826T2 (de) * | 1995-01-19 | 1999-11-11 | 1294339 Ontario Inc | Flache abbildungsvorrichtung |
Also Published As
Publication number | Publication date |
---|---|
CN1177371C (zh) | 2004-11-24 |
DE19605670A1 (de) | 1996-08-22 |
US6417896B1 (en) | 2002-07-09 |
KR100297868B1 (ko) | 2001-10-24 |
CN1213812A (zh) | 1999-04-14 |
JP3614671B2 (ja) | 2005-01-26 |
DE19605634B4 (de) | 2007-04-19 |
CN1146058C (zh) | 2004-04-14 |
US20020149711A1 (en) | 2002-10-17 |
TW345654B (en) | 1998-11-21 |
JPH11121763A (ja) | 1999-04-30 |
TW406210B (en) | 2000-09-21 |
CN1550859A (zh) | 2004-12-01 |
DE19605634A1 (de) | 1996-08-22 |
CN1156298A (zh) | 1997-08-06 |
CN1157448A (zh) | 1997-08-20 |
US6914642B2 (en) | 2005-07-05 |
CN1550859B (zh) | 2010-05-26 |
KR100333157B1 (ko) | 2002-10-19 |
US5729308A (en) | 1998-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19605670B4 (de) | Aktivmatrixanzeigegerät | |
DE19605669B4 (de) | Aktivmatrix-Anzeigevorrichtung | |
DE69434450T2 (de) | Dünnfilm-Halbleiterbauelement zur Sichtanzeige und dessen Herstellungsverfahren | |
DE69829353T2 (de) | Anzeigegerät | |
DE3348083C2 (de) | ||
DE19500380C2 (de) | Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür | |
DE69733057T2 (de) | Verfahren zur herstellung einer matrixanzeigevorrichtung | |
DE69435045T2 (de) | Halbleiter-Anordnung und Herstellungsverfahren dafür | |
DE10150432B4 (de) | Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung | |
DE69432991T2 (de) | Dünnfilmtransistor und Anzeigevorrichtung unter Verwendung desselben | |
DE69627393T2 (de) | Flüssigkristallanzeige mit aktivmatrix | |
DE2933849C2 (de) | ||
DE60029907T2 (de) | Selbstjustierter Polysilizium-Dünnfilmtransistor (TFT) mit obenliegendem Gate und dessen Herstellungsverfahren | |
DE4208537C2 (de) | MOS-FET-Struktur und Verfahren zu deren Herstellung | |
DE19736204B4 (de) | Dünnschichttransistor, Flüssigkristallanzeige mit Dünnschichttransistor und Herstellungsverfahren dafür | |
DE4013643A1 (de) | Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung | |
DE60127047T2 (de) | Festkörper-Bildsensor mit Gate-gesteuerten Photodioden und Verfahren zur Herstellung | |
DE19825524B4 (de) | Dünnfilmtransistor und Verfahren zu seiner Herstellung | |
DE2133976B2 (de) | Monolithisch integrierte Halbleiteranordnung | |
DE4321590A1 (de) | Dünnschicht-Transistor und Verfahren zu seiner Herstellung | |
DE2218680C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE4445568C2 (de) | Verfahren zur Herstellung eines Dünnfilmtransistors | |
EP0135733A2 (de) | Gleichrichterdiode für hohe Sperrspannung | |
DE3119137A1 (de) | Halbleiter und verfahren zu deren herstellung | |
DE3538065A1 (de) | Fluessigkristall-anzeigeeinrichtung und verfahren zu ihrer herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: G02F 11368 |
|
8172 | Supplementary division/partition in: |
Ref document number: 19655413 Country of ref document: DE Kind code of ref document: P |
|
Q171 | Divided out to: |
Ref document number: 19655413 Country of ref document: DE Kind code of ref document: P |
|
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |