DE19605670A1

DE19605670A1 - Aktivmatrixanzeigegerät

Info

Publication number: DE19605670A1
Application number: DE19605670A
Authority: DE
Inventors: Shunpei Yamazaki; Jun Koyama; Yasuhiko Takemura
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1995-02-15
Filing date: 1996-02-15
Publication date: 1996-08-22
Anticipated expiration: 2016-02-16
Also published as: US5729308A; DE19605634B4; CN1156298A; CN1177371C; CN1146058C; KR100297868B1; DE19605670B4; JPH11121763A; CN1550859A; CN1550859B; CN1157448A; DE19605634A1; KR100333157B1; US6914642B2; US20020149711A1; CN1213812A; US6417896B1; TW406210B; JP3614671B2; TW345654B

Description

Die vorliegende Erfindung betrifft Schaltungen und Bauteile zur Verbesserung der Bildqualität des Anzeigebildschirms ei nes Aktivmatrixanzeigegeräts, welche beispielsweise in einem Flüssigkristallanzeigegerät, einem Plasma-Anzeigegerät oder einem Elektrolumineszenzanzeigegerät (EL-Gerät) verwendet werden.

Fig. 2A zeigt schematisch ein konventionelles Aktivmatrix anzeigegerät. Ein durch die gestrichelte Linie dargestellter Bereich 104 ist ein Anzeigebereich. Dünnfilmtransistoren (TFTs) 101 sind in Matrixform in dem Bereich 104 angeordnet. Die an die Source-Elektrode des TFT 101 angeschlossene Ver drahtung ist eine Bild- oder Datensignalleitung 106, und die an die Gate-Elektrode des TFT 101 angeschlossene Verdrahtung ist eine Gate- oder Auswahlsignalleitung 105. Mehrere Gate- Signalleitungen und Bildsignalleitungen sind im wesentlichen senkrecht zueinander angeordnet.

Ein Hilfskondensator 102 wird dazu verwendet, die Kapazität der Pixelzelle 103 zu unterstützen und Bilddaten zu speichern. Der TFT 101 wird zum Schalten der Bilddaten entsprechend der an die Pixelzelle 103 angelegten Spannung verwendet.

Allgemein ist der Effekt bekannt, daß bei Anlegen einer Vor spannung in Umkehrrichtung an das Gate eines TFT kein Strom zwischen der Source und dem Drain fließt (im OFF-Zustand oder im ausgeschalteten Zustand), jedoch ein Kriechstrom (der OFF- Strom oder Strom im ausgeschalteten Zustand) fließt. Dieser Kriechstrom ändert die Spannung (das Potential) der Pixelzel le (Bildpunktzelle).

Wenn bei einem TFT des N-Kanal-Typs das Gate negativ vorge spannt ist, wird ein PN-Übergang zwischen einer P-Schicht, die an der Oberfläche des Halbleiterdünnfilms gebildet wird, und einer N-Schicht des Source-Bereichs und des Drain- Bereichs gebildet. Da allerdings eine große Anzahl an Stör stellen innerhalb des Halbleiterfilms vorhanden ist, ist dieser PN-Übergang nicht perfekt, so daß das Auftreten eines Übergangs-Kriechstroms wahrscheinlich ist. Die Tatsache, daß der OFF-Strom ansteigt, wenn die Gate-Elektrode negativ vor gespannt wird, liegt daran, daß die Ladungsträgerdichte in der Schicht des P-Typs, die in der Oberfläche des Halbleiter films erzeugt wird, ansteigt, und die Breite der Energie barriere an dem PN-Übergang geringer wird, was zu einer Kon zentration des elektrischen Feldes und zu einem Anstieg des Kriechstroms in dem Übergang führt.

Der OFF-Strom, der auf diese Weise erzeugt wird, hängt wesent lich von der Source/Drain-Spannung ab. Es ist beispielsweise bekannt, daß der OFF-Strom schnell ansteigt, wenn die zwischen der Source und dem Drain des TFT angelegte Spannung ansteigt. Vergleicht man einen Fall, in welchem eine Spannung von 5 V zwischen der Source und dem Drain angelegt wird, mit einem Fall, in welchem dazwischen 10 V angelegt werden, so ist der OFF-Strom im letztgenannten Fall nicht-doppelt so groß wie im ersten Fall, sondern kann 10mal oder sogar 100mal so groß sein. Diese Nichtlinearität hängt auch von der Gate-Spannung ab. Wenn der Vorspannungswert in Gegenrichtung der Gate-Elek trode groß ist (wenn eine hohe negative Spannung beim N-Kanal- Typ angelegt wird), so gibt es zwischen beiden Fällen einen signifikanten Unterschied.

Zur Lösung dieses Problems wurde ein Verfahren (ein Mehrfach gate-Verfahren) zum Schalten von TFTs in Reihe vorgeschlagen, wie in den japanischen Veröffentlichungen geprüfter Patente (Kokoku) mit den Nrn. 5-44195 und 5-441 96. Hierbei wird an gestrebt, den OFF-Strom jedes TFT dadurch zu verringern, daß die Spannung verringert wird, die an Source/Drain jedes TFT angelegt wird. Wenn in Fig. 2B zwei TFTs 111 und 112 in Reihe geschaltet sind, wird die an Source/Drain jedes TFT angeleg te Spannung halbiert. Entsprechend den voranstehenden Ausfüh rungen wird dann, wenn die an Source/Drain angelegte Spannung halbiert wird, der OFF-Strom auf 1/10 oder sogar 1/100 ver ringert. In Fig. 2B bezeichnet das Bezugszeichen 113 einen Hilfskondensator, das Bezugszeichen 114 eine Pixelzelle, das Bezugszeichen 115 eine Gate-Signalleitung, und das Bezugs zeichen 116 eine Bildsignalleitung.

Mit wachsenden Anforderungen an die Eigenschaften in bezug auf die Bildanzeige eines Flüssigkristallanzeigegeräts wird es jedoch schwierig, den OFF-Strom ausreichend zu verringern, selbst unter Verwendung des voranstehend geschilderten Mehr fachgitter-Verfahrens. Dies liegt daran, daß selbst dann, wenn die Anzahl an Gate-Elektroden (die Anzahl an TFTs) auf 3, 4 oder 5 erhöht wird, die an Source/Drain jedes TFT ange legte Spannung nur geringfügig verringert wird, auf 1/3, 1/4 bzw. 1/5. Zusätzliche Schwierigkeiten bestehen darin, daß die Schaltung kompliziert wird, und die von ihr eingenommene Fläche groß wird.

Der Vorteil der vorliegenden Erfindung besteht in der Bereit stellung einer Pixelschaltung, welche einen solchen Aufbau aufweist, bei welchem dann, wenn der OFF-Strom verringert wird, die Spannungen der an Source/Drain der an die Pixel elektrode angeschlossenen TFTs auf weniger als 1/10, vorzugs weise weniger als 1/100 ihres Normalwertes verringert werden.

Die vorliegende Erfindung zeichnet sich dadurch aus, daß die Anordnung Gate-Signalleitungen und Bildsignalleitungen auf weist, die in Matrixform angeordnet sind, Pixelelektroden, die in Bereichen angeordnet sind, die von den Gate-Signallei tungen und den Bildsignalleitungen umgeben werden, und Dünn filmtransistoren (TFTs) (die Anzahl an TFTs beträgt "n"), welche denselben Leitfähigkeitstyp aufweisen und miteinander in Reihe neben jede der Pixelelektroden geschaltet sind, wo bei ein Source-Bereich oder ein Drain-Bereich eines ersten TFT (n = 1) an eine der Bildsignalleitungen angeschlossen ist, ein Source-Bereich oder ein Drain-Bereich eines n-ten TFT an eine der Pixelelektroden angeschlossen ist, zumindest einer von zwei Bereichen neben einem Kanalausbildungsbereich jedes der TFTs (die Anzahl an TFTs beträgt n - m, wobei n < in ist), ein Bereich mit einer niedrigen Konzentration an Verunreini gungen ist, dessen Verunreinigungskonzentration zur Bereit stellung eines Leitfähigkeitstyps niedriger ist als im Source- oder Drain-Bereich, und die Gate-Spannung jedes der TFTs (die Anzahl an TFTs beträgt "m") auf einer solchen Spannung gehal ten wird, daß ein Kanalausbildungsbereich denselben Leit fähigkeitstyp annimmt wie der Source- und Drain-Bereich. Bei der voranstehend geschilderten Anordnung sind n und m natür liche Zahlen abgesehen von 0. Zur Erzielung des gewünschten Effekts beträgt n vorzugsweise 5 oder mehr.

Ein Beispiel für die voranstehend geschilderten Anordnung ist in Fig. 2C gezeigt. In Fig. 2C sind fünf TFTs 121 bis 125 jeweils in Reihe geschaltet, so daß n = 5 und m = 2 beträgt. Der Source-Bereich des TFT 121 (n = 1) ist an eine Bildsig nalleitung 129 angeschlossen. Der Drain-Bereich des n-ten TFT 123 (n = 5) ist an die Pixelelektrode einer Pixelzelle 127 und einen Hilfskondensator 126 angeschlossen.

Gate-Elektroden der TFTs 121 bis 123 (die Anzahl an TFTs be trägt n - m, wobei n < m ist), sind an eine gemeinsame Gate- Signalleitung 128 angeschlossen, und jeder TFT weist einen LDD-Aufbau (einen Aufbau mit leicht dotiertem Drain) und/oder einen Offset-Aufbau auf. Gate-Elektroden der anderen TFTs 124 und 125 (die Anzahl an TFTs beträgt m) sind an eine gemein same Kapazitätsleitung 130 angeschlossen. Die Kapazitätslei tung 130 wird auf einer gewünschten Spannung gehalten.

In Fig. 2C besteht das grundlegende Merkmal der vorliegenden Erfindung darin, die TFTs 121 bis 125 in Reihe zu schalten, hierbei die Gates der TFTs 121 bis 123 an die Gate-Signallei tung 128 anzuschließen, und die Gates der anderen TFTs 124 und 125 an die Kapazitätsleitung 130 anzuschließen. Für ei nen Zeitraum, in welchem eine Spannung eines Pixels aufrecht erhalten wird, werden daher Kondensatoren zwischen dem Kanal und der Gate-Elektrode jedes der TFTs 124 und 125 erzeugt, und zwar dadurch, daß die Kapazitätsleitung auf einer geeig neten Spannung gehalten wird.

Auf diese Weise wird die Spannung zwischen der Source und dem Drain jedes der TFTs 122 und 123 verringert, wodurch der OFF-Strom der TFTs verringert wird. Ein Hilfskondensator ist nicht unbedingt erforderlich. Da dieser die Last während des Einschreibens von Daten erhöht, gibt es statt dessen Fälle, in welchen er vorzugsweise nicht vorgesehen wird, wenn das Verhältnis zwischen der Kapazität der Pixelzelle und der in den TFTs 124 und 125 erzeugten Kapazität optimal ist.

Dies wird nachstehend genauer unter Bezugnahme auf Fig. 2C beschrieben: Wenn ein Auswahlsignal an die Gate-Signalleitung 128 angelegt wird, werden sämtliche TFTs 121 bis 123 einge schaltet. Damit die TFTs 124 und 125 ebenfalls eingeschaltet (ON) sind, ist es erforderlich, ein Signal an die Kapazitäts leitung 130 anzulegen. Daher wird die Pixelzelle 127 entspre chend einem Signal auf der Bildsignalleitung 129 geladen, und gleichzeitig werden die TFTs 124 und 125 ebenfalls geladen. In dem Zustand (Gleichgewichtszustand), wenn eine ausreichen de Aufladung durchgeführt wurde, sind die Spannungen zwischen Source und Drain der TFTs 122 und 123 annähernd gleich.

Wenn in diesem Zustand das Auswahlsignal nicht angelegt wird oder abgeschaltet wird, werden die TFTs 121 bis 123 ausge schaltet. Zu diesem Zeitpunkt sind die TFTs 124 und 125 noch im eingeschalteten Zustand (ON). Ein weiteres Pixelsignal wird daraufhin an die Bildsignalleitung 129 angelegt. Da der TFT 121 einen begrenzten OFF-Strom aufweist, wird die in dem TFT 124 gespeicherte Ladung entladen, so daß die Spannung ab sinkt. Allerdings ist die Geschwindigkeit dieses Vorgangs an nähernd ebenso groß wie die Geschwindigkeit, mit welcher die Spannung in dem Kondensator 102 in der normalen Aktivmatrix schaltung von Fig. 2A absinkt.

Da in dem TFT 122 die Spannung zwischen Source und Drain am Anfang annähernd gleich Null ist, ist der OFF-Strom extrem klein, aber daraufhin verringert sich die Spannung des TFT 124, und daher steigt die Spannung zwischen Source und Drain dem TFT 122 allmählich an, und dies führt dazu, daß der OFF-Strom ebenfalls ansteigt. In dem TFT 123 steigt der OFF- Strom ebenfalls allmählich auf dieselbe Weise an, jedoch ist die Anstiegsrate dieses Vorgangs sogar-noch kleiner als bei dem TFT 122. Aus den voranstehenden Ausführungen wird deut lich, daß der Spannungsabfall der Pixelzelle 127 infolge der Erhöhung des OFF-Stroms des TFT erheblich langsamer geschieht als bei der normalen Aktivmatrixschaltung von Fig. 2A.

Wenn LDD-Bereiche und Offset-Bereiche in den Kanälen der TFTs 121 bis 125 ausgebildet werden, dann werden diese Bereiche ein Drain-Widerstand und ein Source-Widerstand. Daher ist es möglich, die elektrische Feldstärke an dem Drain-Übergang zu schwächen, und den OFF-Strom zu verringern.

Der Integrationsgrad einer derartigen Schaltung kann durch eine Schaltungsausbildung wie in Fig. 1A gezeigt erhöht wer den, so daß die Gate-Signalleitung 128 und die Kapazitäts leitung 129 sich auf einem annähernd M-förmigen Halbleiter bereich 100 überlappen. Die Fig. 1B bis 1D zeigen mögliche Kombinationsanordnungen, und unabhängig davon, welche dieser Anordnungen eingesetzt wird, werden dieselben Wirkungen er zielt.

Fig. 1B ist die konventionellste Form. TFTs 121 bis 125 wer den an den Schnittpunkten des Halbleiterbereichs 100 mit der Gate-Signalleitung 128 und der Kapazitätsleitung 130 gebil det (drei Schnittpunkte mit der Gate-Signalleitung und zwei Schnittpunkte mit der Kondensatorleitung, also insgesamt fünf Schnittpunkte). Eine Verunreinigung des N- oder P-Typs wird in die Bereiche (vier Bereiche in Fig. 1B) des Halbleiter bereichs eingebracht, der von der Gate-Signalleitung und der Kapazitätsleitung abgetrennt (umschlossen) wird, und in die Bereiche an beiden Enden des Halbleiterbereichs, und dann werden diese zur Source und zum Drain des TFT. Die Bildsignalleitung und die Pixelelektrode sollten so ausgebil det sein, daß sie an eines der Enden des Halbleiterbereichs angeschlossen sind (Fig. 1B).

Es ist möglich, daß in Fig. 1C die Punkte a und b nicht durch die Kapazitätsleitung 130 abgedeckt sind. Dies liegt daran, daß es ausreichend ist, daß die TFTs 124 und 125 nur als Kon densatoren arbeiten.

In Fig. 1D ist es möglich, TFTs 131 bis 136 so auszubilden, daß sechs Schnittpunkte mit dem Halbleiterbereich 100 gebil det werden. Diese Schaltung ist in Fig. 2D gezeigt, und der TFT 122 in Fig. 2C wird einfach durch zwei in Reihe geschal tete TFTs ersetzt. In Fig. 2D bezeichnet das Bezugszeichen 137 eine Pixelzelle, das Bezugszeichen 138 eine Gate-Signal leitung, das Bezugszeichen 139 eine Bildsignalleitung, und das Bezugszeichen 140 eine Kapazitätsleitung. Es ist daher möglich, den OFF-Strom im Vergleich zu jenem in Fig. 2C zu verringern.

Die Erfindung wird nachstehend anhand zeichnerisch dargestell ter Ausführungsbeispiele noch weiter erläutert, aus welchen weitere Vorteile und Merkmale hervorgehen. Es zeigt:

Fig. 1A bis 1D die Anordnung eines Halbleiterbereichs, einer Gate-Signalleitung und einer Kapazitätslei tung gemäß der vorliegenden Erfindung;

Fig. 2A bis 2D die Außenansicht von Aktivmatrixschaltungen;

Fig. 3A bis 3F einen Herstellungsvorgang (Querschnittsan sicht) für Schaltelemente bei der Ausfüh rungsform 1;

Fig. 4A bis 4F einen Herstellungsvorgang (Querschnittsan sicht) für Schaltelemente bei einer Ausfüh rungsform 2;

Fig. 5A bis 5F einen Herstellungsvorgang (Aufsicht) für Schaltelemente bei einer Ausführungsform 3;

Fig. 6 eine Querschnittsansicht der Schaltelemente bei der Ausführungsform 3;

Fig. 7 eine Schaltung des Schaltelements bei der Ausführungsform 3;

Fig. 8A und 8B die Anordnung eines Halbleiterbereichs, ei ner Gate-Signalleitung und einer Kapazitäts leitung bei der Ausführungsform 3;

Fig. 9 die Anordnung der Gate-Signalleitung, der Kapazitätsleitung, einer Peripherieschaltung und dergleichen bei der Ausführungsform 3;

Fig. 10 eine Aufsicht auf Pixelbereiche bei einer Ausführungsform 4;

Fig. 11 eine Äquivalenzschaltung der Anordnung von Fig. 10;

Fig. 12 eine Aufsicht auf Pixelbereiche bei einer Ausführungsform 5; und

Fig. 13 eine Aufsicht auf Pixelbereiche bei einer Ausführungsform 6.

(Ausführungsform 1)

Bei dieser Ausführungsform werden ein Offset-Gate-Bereich und ein LDD-Bereich (ein Bereich mit leicht dotiertem Drain) durch Anodisieren einer Gate-Elektrode zur Verringerung eines OFF- Stroms hergestellt. Ein Verfahren zum Anodisieren der Gate- Elektrode ist in der offengelegten japanischen Patentanmeldung Nr. 5-267667 beschrieben. Die Fig. 1A bis 1D zeigen die Schal tung bei dieser Ausführungsform in einer Aufsicht, und die Fig. 3A bis 3F sind eine Querschnittsansicht des Herstellungs verfahrens. In den Figuren zeigt die linke Seite einen Quer schnitt des Abschnitts, der durch die gepunktet-gestrichelte Linie X-Y in Fig. 1A dargestellt ist, und die rechte Seite zeigt einen Querschnitt des Abschnitts, der durch x′-Y′ be zeichnet ist. Sie sind nebeneinander dargestellt, jedoch wird darauf hingewiesen, daß selbstverständlich X-Y und X′-Y′ nicht auf derselben geraden Linie liegen.

Ein Siliziumoxidfilm 302 mit einer Dicke von 1000 bis 5000 Å (10 Angström sind 1 Nanometer), beispielsweise 3000 Å, wird als ein Basisfilm auf einem Substrat 301 (aus Glas des Typs 7059 von Corning, 100 mm×100 mm) hergestellt. TEOS (Tetra ethoxysilan) wird zerlegt und durch Plasma-CVD (chemische Dampfablagerung) abgelagert, um den Siliziumoxidfilm 302 her zustellen. Dieser Vorgang kann auch durch Sputtern durchge führt werden.

Ein amorpher Siliziumfilm mit einer Dicke von 300 bis 1500 Å, beispielsweise 500 Å, wird durch Plasma-CVD oder Niederdruck- CVD (LPCVD) abgelagert, und wird dann 8 bis 24 Stunden in ei ner Atmosphäre bei 550°C bis 600° aufbewahrt, um ihn kristal lin auszubilden. Der Kristallbildungsvorgang kann dadurch ge fördert werden, daß eine kleine Menge an Nickel hinzugefügt wird. Ein Verfahren zur Förderung der Kristallbildung durch Hinzufügen von Nickel oder dergleichen, zur Verringerung der Kristallbildungstemperatur und zur Verkürzung der Kristall bildungszeit, wird in der japanischen offengelegten Patent anmeldung Nr. 6-244104 beschrieben. Dieser Vorgang kann auch durch eine Licht-Wärme-Behandlung mittels Laserbestrahlung durchgeführt werden, oder eine Kombination einer thermischen Wärmebehandlung und einer Licht-Wärme-Behandlung.

Der kristallin ausgebildete Siliziumfilm wird geätzt, um einen annähernd M-förmigen, inselförmigen Bereich 100 auszu bilden. Ein Siliziumoxidfilm 303 mit einer Dicke von 700 bis 1500 Å, beispielsweise 1200 Å, wird auf dem Bereich 100 durch Plasma-CVD oder Sputtern hergestellt. (Fig. 1A und 3A).

Ein Film aus Aluminium (welches 1 Gew.-% Si oder 0,1 bis 0,3 Gew.-% Sc enthält) wird bis zu einer Dicke von 1000 Å bis 3 um, beispielsweise 5000 Å, durch Sputtern ausgebildet. Dann wird eine Anodisierung durchgeführt, in einer Ethylenglykol lösung, die 3% Weinsäure enthält, unter Verwendung des Alu miniumfilms als Anode, wobei eine Spannung von 10 bis 30 V angelegt wird, um eine anodische Oxidschicht 304 auszubilden, die aus feinem Aluminiumoxid mit einer Dicke von einigen Hun dert Angström besteht, bei der vorliegenden Ausführungsform 200 Å. Die anodische Oxidschicht 304 wird dazu verwendet, ei nen Photolack mit hoher Haftfestigkeit anzubringen.

Nach Ausbildung einer Photolackmaske 305 wird der Aluminium film unter Verwendung der Photolackmaske 304 geätzt, um Gate- Elektroden 306 bis 309 herzustellen. Die Gate-Elektroden 306 und 307 entsprechen der Gate-Signalleitung 128, und die Gate- Elektroden 308 und 309 entsprechen der Kapazitätsleitung 130. (Fig. 3A)

Hierbei kann in Fig. 9 die Ätzung so durchgeführt werden, daß ein Aluminiumfilmbereich 802 um einen Aktivmatrixbereich 805 auf einem Substrat 806 ausgebildet wird, und sämtliche Gate signal- und Kapazitätsleitungen (die Aluminiumverdrahtungen) 801 an den Aluminiumfilmbereich 802 angeschlossen sind. Wenn die Aluminiumverdrahtungen der Gate-Elektroden oder derglei chen der peripheren Schaltung (Gate-Treiber 803 und Source- Treiber 804) so ausgelegt sind, daß sie gegenüber dem Alumi niumfilmbereich 802 isoliert sind, tritt eine Anodisierung nicht in den Aluminiumverdrahtungen der Peripherischaltung auf, um hierdurch den Integrationsgrad zu verbessern. (Fig. 9)

Ohne Entfernen der Photolackmaske 305 werden nur die Gate- Elektroden 306 und 307, also wird nur die Gate-Signalleitung 128 anodisiert, um ein poröses, anodisches Oxid 310 auszubil den. Bei diesem Vorgang kann eine Spannung von 10 bis 30 V nur an die Gate-Elektroden 306 und 307 angelegt werden, also nur an die Gate-Signalleitung 128, in einer sauren Lösung wie beispielsweise 3 bis 20% Zitronensäure, Oxalsäure, Phosphor säure, Chromsäure und Schwefelsäure. Bei der vorliegenden Ausführungsform wird eine Spannung von 10 V 20 bis 40 Minu ten lang in einer Oxalsäurelösung (30°C) angelegt. In die sem Zustand kann, da die Photolackmaske 305 durch die ano dische Oxidschicht 304 festgehalten wird, ein Kriechstrom von der Photolackmaske 305 verhindert werden, so daß es äußerst wirksam ist, ein poröses anodisches Oxid 310 nur in Seiten oberflächen der Gate-Elektroden 306 und 307 auszubilden. Die Dicke des porösen, anodischen Oxids 310 kann entsprechend der Anodisierungszeit eingestellt werden, so daß die Länge eines LDD-Bereiches durch die Dicke des porösen, anodischen Oxids 310 festgelegt wird. (Fig. 3B)

Nach Entfernen der Photolackmaske 305 wird erneut ein Strom durch die Gate-Elektroden 306 bis 309, also die Gate-Signal leitung 138 und die Kapazitätsleitung 130 (Fig. 1B) in einer elektrolytischen Lösung geleitet, um eine Anodisierung durch zuführen, so daß ein anodisches Oxid mit einer Dicke von 500 bis 2500 Å gebildet wird. Die Elektrolytlösung erhält man durch Verdünnen von L-Weinsäure mit Ethylenglykol auf eine Konzentration von 5% und Einstellen auf einen pH-Wert von 7,0 ± 0,2 unter Verwendung von Ammoniak. Das Substrat wird in die Lösung eingetaucht. Die positive Seite einer Konstant stromquelle wird an die Gate-Elektroden auf dem Substrat an geschlossen, und die negative Seite wird an eine Platinelek trode angeschlossen. Eine Spannung wird unter einem konstan ten Strom von 20 mA angelegt, und die Oxidation wird fortge setzt, bis die Spannung 150 V erreicht. Dann wird die Oxi dation mit einer konstanten Spannung von 150 V fortgesetzt, bis der Strom auf unterhalb von 0,1 mA absinkt. Auf diese Weise werden Aluminiumoxidfilme 311 und 312 mit einer Dicke von 2000 ΘA auf der oberen und der Seitenoberfläche der Gate- Signalleitung 128 (den Gate-Elektroden 306 und 307) und der Kapazitätsleitung 130 (Gate-Elektroden 308 und 309) erhalten, und weisen eine feine, kristalline Struktur auf. Die Dicke des Aluminiumoxidfilms 311 und 312 kann durch die Länge ei nes Offsets festgelegt werden, und ist proportional zur an gelegten Spannung. (Fig. 3C)

Unter Verwendung der anodischen Oxide 311 und 312, die um die Gate-Elektroden 306 und 309 herum ausgebildet wurden, als Masken wird der Siliziumoxidfilm 303 geätzt, um Gate- Isolierfilme 313 und 314 herzustellen. In diesem Zustand ist es erforderlich, ein Ätzgas oder eine Ätzlösung zu verwenden, bei welchen das ausgewählte Verhältnis zwischen Silizium und Siliziumoxid ausreichend hoch ist. (Fig. 3D)

Nach Entfernen des porösen anodischen Oxids 310 wird eine Verunreinigung (Phosphor) in den inselförmigen Bereich 100 mittels Selbstausrichtung implantiert, durch Ionendotierung, wobei die Gate-Elektrodenabschnitte (die Gate-Elektroden und die anodischen Oxide an deren Umfang) sowie der Gate- Isolierfilm 313 als Masken verwendet werden, um Verunreini gungsbereiche des N-Typs auszubilden. Das Isoliergas ist Phosphin (PH₃). Die Dosis beträgt 5×10¹⁴ und 5×10¹⁵ Atome/cm², beispielsweise 1×10¹⁵ Atome/cm², und die Be schleunigungsspannung beträgt 60 bis 90 kV, beispielsweise 80 kV. Da der Gate-Isolierfilm 313 als halbtransparente Mas ke verwendet wird, werden daher hochkonzentrierte Verunrei nigungsbereiche (Source- und Drain-Bereiche) 317 bis 320 und niedrigkonzentrierte Verunreinigungsbereiche (321 bis 324) hergestellt. (Fig. 3E)

Ein KrF-Excimerlaser (Wellenlänge 248 nm, Impulsbreite 20 ns) wird eingestrahlt, um die dotierten, hochkonzentrierten Ver unreinigungsbereiche 317 bis 320 und die dotierten, niedrig konzentrierten Verunreinigungsbereiche 321 bis 324 zu akti vieren. Die geeignete Energiedichte des Lasers beträgt 200 bis 400 mJ/cm²₁ vorzugsweise 250 bis 300 mJ/cm². Dieser Vor gang kann durch thermische Wärmebehandlung durchgeführt wer den. Insbesondere kann die Aktivierung durch thermische Wär mebehandlung bei einer niedrigeren Temperatur als im Normal fall dadurch durchgeführt werden, daß ein Katalysatorelement (Nickel) vorgesehen wird (japanische offengelegte Patentan meldung Nr. 6-267989).

Ein Siliziumoxidfilm 325 wird bis zu einer Dicke von 5000 Å als Zwischenschicht-Isolierfilm mittels Plasma-CVD herge stellt. Ausgangsgase sind TEOS und Sauerstoff. Der Zwischen schicht-Isolierfilm 325 wird dann geätzt, um ein Kontaktloch in dem Verunreinigungsbereich 317 des N-Typs herzustellen. Ein Aluminiumfilm wird durch Sputtern erzeugt, und dann ge ätzt zur Ausbildung einer Source-Elektrodenverdrahtung 326. Dies stellt eine Verlängerung der Bildsignalleitung 129 dar. (Fig. 3E)

Dann wird ein Siliziumnitridfilm bis zu einer Dicke von 2000 bis 8000 Å, beispielsweise 4000 Å, als Passivierungsfilm 327 mittels Plasma-CVD unter Verwendung einer Gasmischung aus NH₃/SiH₄/H₂ hergestellt. Der Passivierungsfilm 327 und der Zwischenschicht-Isolierfilm 325 werden geätzt zur Ausbil dung eines Kontaktlochs für eine Pixelelektrode in dem hoch konzentrierten Verunreinigungsbereich 320.

Ein Film aus Indiumzinnoxid (ITO) wird durch Sputtern herge stellt und dann geätzt, um eine Pixelelektrode 328 auszubil den. Die Pixelelektrode 328 ist eine Elektrode der Pixelzelle 127. (Fig. 3F)

Durch den voranstehend geschilderten Vorgang wird eine Um schaltschaltung hergestellt, welche TFTs 121 bis 125 des N- Kanal-Typs aufweist. Diese Umschaltschaltung entspricht einer Schaltung, die dadurch erhalten wird, daß der Hilfskondensa tor 126 aus der Schaltung von Fig. 2C entfernt wird. Es wird darauf hingewiesen, daß der TFT 122 nicht in Fig. 3F gezeigt ist.

Niedrigkonzentrierte Verunreinigungsbereiche sind von den Gate-Elektroden 306 und 307 um die Dicke des porösen anodi schen Aluminiumfilms 311 beabstandet, und jeder der niedrig konzentrierten Verunreinigungsbereiche 321 bis 324 wird zwi schen dem Kanalausbildungsbereich und den Source- und Drain- Bereichen hergestellt, so daß die TFTs 121 bis 123 eine so genannte Offset-Gate-Struktur aufweisen, und eine LDD-Struk tur, wodurch der OFF-Strom verringert wird. Diese TFTs sind daher als in einer Pixelmatrix geeignete Bauelemente geeig net. Da es ausreicht, wenn die TFTs 124 und 125 nur als Kon densatoren eingesetzt werden, muß eine LDD-Anordnung nicht erzeugt werden.

(Ausführungsform 2)

Diese Ausführungsform stellt ein Beispiel für eine Abänderung einer LDD-Anordnung dar. Die Fig. 1A bis 1D zeigen die Schal tung gemäß dieser Ausführungsform in einer Aufsicht von oben, und die Fig. 4A bis 4F sind eine Querschnittsansicht des Her stellungsverfahrens. In den Figuren zeigt die linke Seite einen Querschnitt des Abschnitts, der durch die gepunktet gestrichelte Linie X-Y in Fig. 1A dargestellt ist, und die rechte Seite zeigt einen Querschnitt des Abschnitts, der durch x′-Y′ bezeichnet ist, ähnlich wie in den Fig. 3A bis 3F. Die beiden sind nebeneinander dargestellt, jedoch wird darauf hingewiesen, daß selbstverständlich X-Y und X′-Y′ nicht auf derselben geraden Linie liegen.

Ein Siliziumoxidfilm 402 mit einer Dicke von 1000 bis 5000 Å, beispielsweise 3000 Å, wird als ein Basisfilm auf einem Sub strat 401 hergestellt (Glas des Typs 7059 von Corning, 100 mm ×100 mm). TEOS wird zersetzt und mittels Plasma-CVD abge lagert, um den Siliziumoxidfilm 302 herzustellen. Dieser Vor gang kann auch durch Sputtern erfolgen.

Ein amorpher Siliziumfilm mit einer Dicke von 300 bis 1500 Å, beispielsweise 500 Å, wird mittels Plasma-CVD oder mittels LPCVD abgelagert, und dann 8 bis 24 Stunden in einer Atmo sphäre bei 550 bis 600°C aufbewahrt, um ihn kristallin aus zubilden. Der Kristallbildungsvorgang kann durch Hinzufügen einer kleinen Menge an Nickel gefördert werden. Dieser Vor gang kann auch durch eine Licht-Wärme-Behandlung mittels Laserbestrahlung oder eine Kombination aus thermischer Wärme behandlung und Licht-Wärme-Behandlung durchgeführt werden.

Der kristalline Siliziumfilm wird geätzt zur Ausbildung ei nes annähernd M-förmigen Inselbereiches 100 von Fig. 1A. Ein Siliziumoxidfilm 403 mit einer Dicke von 700 bis 1500 Å, bei spielsweise 1200 Å, wird auf dem Bereich 100 mittels Plasma- CVD oder Sputtern hergestellt.

Ein Film aus Aluminium (welches 1 Gew.-% Si oder 0,1 bis 0,3 Gew.-% Sc enthält) wird mittels Sputtern bis zu einer Dicke von 1000 Å bis 3 um, beispielsweise 5000 Å, ausgebildet. Dann erfolgt ein Anodisiervorgang in einer Ethylenglykollösung, welche 3% Weinsäure enthält, unter Verwendung des Aluminium films als Anode, wobei eine Spannung von 10 bis 30 V angelegt wird, um eine anodische Oxidschicht 404 herzustellen, die aus feinem Aluminiumoxid besteht und eine Dicke von etwa einigen 100 Angström aufweist, bei der vorliegenden Ausführungsform 200 Å. Die anodische Oxidschicht 404 wird dazu verwendet, einen Pho tolack mit starker Haftung festzuhalten.

Nach Herstellung einer Photolackmaske 405 wird der Aluminium film unter Verwendung der Photolackmaske 405 geätzt, um Gate- Elektroden 406 bis 409 herzustellen. Die Gate-Elektroden 406 und 407 entsprechen der Gate-Signalleitung 128, und die Gate- Elektroden 408 und 409 entsprechen der Kapazitätsleitung 130. (Fig. 4A)

Ohne Entfernung der Photolackmaske 405 werden nur die Gate- Elektroden 406 und 407 anodisiert, um ein poröses anodisches Oxid 410 auszubilden. Bei diesem Vorgang wird eine Spannung von 10 V nur an die Gate-Signalleitung 128 über einen Zeit raum von 20 bis 40 Minuten angelegt, in einer Oxalsäurelösung (30°C). Da die Photolackmaske 405 durch die anodische Oxid schicht 404 festgehalten wird, kann ein Kriechstrom von der Photolackmaske 405 verhindert werden, so daß es äußerst wirk sam ist, das poröse anodische Oxid 410 nur in den Seitenober flächen der Gate-Elektroden 406 und 407 auszubilden. Die Dicke des porösen anodischen Oxids 410 kann entsprechend der Anodisierungszeit eingestellt werden, so daß die Länge eines LDD-Bereichs durch die Dicke des porösen, anodischen Oxids 410 festgelegt wird. (Fig. 4B)

Unter Verwendung der Photolackmaske 405 wird der Silizium oxidfilm 403 geätzt, um Gate-Isolierfilme 411 und 412 auszu bilden. Nach Entfernung der Photolackmaske 405, des porösen, anodischen Oxids 410 und der feinen anodischen Oxidschicht 404 nacheinander wird eine Verunreinigung (Phosphor) in den inselförmigen Bereich 100 mittels Selbstausrichtung durch Ionendotierung implantiert, wobei die Gate-Elektroden 406 bis 409 und der Gate-Isolierfilm 411 als Masken verwendet wer den, um Verunreinigungsbereiche des N-Typs auszubilden. Das Dotiergas ist Phosphin (PH₃). Die Dosis beträgt 5×10¹⁴ und 5×10¹⁵ Atome/cm², beispielsweise 1×10¹⁵ Atome/cm², und die Beschleunigungsspannung beträgt 60 bis 90 kV, bei spielsweise 80 kV. Da der Gate-Isolierfilm 411 als halbtrans parente Maske verwendet wird, werden hochkonzentrierte Ver unreinigungsbereiche (Source- und Drain-Bereiche) 413 bis 416 sowie niedrigkonzentrierte Verunreinigungsbereiche 417 bis 420 hergestellt (Fig. 3D).

Ein KrF-Excimerlaser (Wellenlänge 248 nm, Impulsbreite 20 ns) wird eingestrahlt, um die dotierten, hochkonzentrierten Ver unreinigungsbereiche 413 bis 416 und die dotierten, niedrig konzentrierten Verunreinigungsbereiche 417 bis 420 zu akti vieren. Die geeignete Energiedichte des Lasers beträgt 200 bis 400 mJ/cm², vorzugsweise 250 bis 300 mJ/cm². Dieser Vor gang kann auch durch thermische Wärmebehandlung durchgeführt werden. Insbesondere kann die Aktivierung mittels Wärmebehand lung bei einer niedrigeren Temperatur als im Normalfall da durch durchgeführt werden, daß ein Katalysatorelement (Nickel) eingesetzt wird (japanische offengelegte Patentanmeldung Nr. 6-267989).

Ein Siliziumoxidfilm 325 wird bis zu einer Dicke von 5000 Å als Zwischenschicht-Isolierfilm 421 mittels Plasma-CVD herge stellt. Ausgangsgase sind TEOS und Sauerstoff. Der Zwischen schicht-Isolierfilm 421 wird dann geätzt, um ein Kontaktloch in dem hochkonzentrierten Verunreinigungsbereich 413 auszu bilden. Ein Aluminiumfilm wird durch Sputtern hergestellt und dann geätzt, um eine Source-Elektrodenverdrahtung 422 herzu stellen. Diese stellt eine Verlängerung der Bildsignalleitung 129 dar. (Fig. 4E)

Dann wird ein Siliziumnitridfilm bis zu einer Dicke von 2000 bis 8000 Å, beispielsweise 4000 Å, als Passivierungsfilm 423 mittels Plasma-CVD unter Verwendung einer Gasmischung aus NH₃/SiH₄/H₂ hergestellt. Der Passivierungsfilm 423 und der Zwischenschicht-Isolierfilm 421 werden geätzt zur Ausbil dung eines Kontaktlochs für eine Pixelelektrode in dem hoch konzentrierten Verunreinigungsbereich 416.

Ein ITO-Film wird durch Sputtern erzeugt und dann geätzt, um eine Pixelelektrode 424 herzustellen. Die Pixelelektrode 424 ist eine Elektrode der Pixelzelle 127. (Fig. 4F)

Durch den voranstehend geschilderten Vorgang wird eine Um schaltschaltung hergestellt, welche TFTs 121 bis 125 des N- Kanal-Typs aufweist. Diese Umschaltschaltung entspricht einer Schaltung, die dadurch erhalten wird, daß der Hilfskondensa tor 126 aus der Schaltung von Fig. 2C entfernt wird. Es wird darauf hingewiesen, daß der TFT 122 nicht in Fig. 4F darge stellt ist.

Jeder der niedrigkonzentrierten Verunreinigungsbereiche 417 bis 420 wird zwischen dem Kanalausbildungsbereich und den Source- und Drain-Bereichen ausgebildet, so daß der TFT 121 bis 123 eine LDD-Struktur aufweist, wodurch der OFF-Strom verringert wird. Daher sind diese TFTs geeignet als in einer Pixelmatrix angeordnete Bauelemente. Da es ausreichend ist, wenn die TFTs 124 und 125 nur als Kondensatoren eingesetzt werden, muß eine LDD-Anordnung nicht ausgebildet werden.

(Ausführungsform 3)

Die Fig. 5A bis 5F zeigen den Vorgang zur Herstellung der Schaltung bei dieser Ausführungsform. Eine detaillierte Be schreibung der spezifischen Verfahrensschritte erfolgt nicht, da ein bekanntes Verfahren (oder das Verfahren gemäß Ausfüh rungsform 1) verwendet werden sollte.

Annähernd M-förmige Halbleiterbereiche (aktive Schichten) 201 und 202 werden wie bei der Ausführungsform 1 (oder Fig. 1A) erzeugt. Nachdem ein Gate-Isolierfilm (nicht dargestellt) hergestellt wurde, werden die Gate-Signalleitungen 203 bis 205 und die Kapazitätsleitungen 206 bis 208 hergestellt. Die Lagebeziehung zwischen den Gate-Signalleitungen, den Kapazi tätsleitungen und den aktiven Schichten ist ebenso wie bei der Ausführungsform 1. (Fig. 5A)

Nach Dotierung der aktiven Schichten 201 bis 204 wird ein Zwischenschicht-Isolator hergestellt, und dann werden die Kontaktlöcher 210 und 211 an den linken Enden der aktiven Schichten ausgebildet, wodurch die Bildsignalleitung 209 hergestellt wird. (Fig. 5B)

Pixelelektroden 212 bis 214 werden in Bereichen ausgebil det, die von den Gate-Signalleitungen und der Bildsignallei tung umgeben sind. Durch die voranstehend geschilderten Vorgänge werden Schaltelemente für eine Aktivmatrixschaltung ausgebildet. Die Kapazitätsleitung 206 ist nicht mit der Pixelelektrode 213 einer zugehörigen Leitung überlappt, son dern ist mit der Pixelelektrode 212 überlappt, die eine Zei le höher liegt. Daher wird ein Kondensator 215 entsprechend dem Hilfskondensator 126 zwischen der Kapazitätsleitung 207 und der Pixelelektrode 213 ausgebildet. In bezug auf die an deren Leitungen wird dieselbe Anordnung erhalten. (Fig. 5C)

Durch die Anordnung, daß die Pixelelektrode einer entspre chenden Leitung oder Zeile mit der Gate-Signalleitung überlap pend ausgebildet ist, die eine Leitung oder Zeile höher (oder niedriger) angeordnet ist, wird die Schaltung gemäß Fig. 7 ausgebildet. Da der Kondensator 215 auf der Kapazitätsleitung ausgebildet wird, kann ein Kondensator hergestellt werden, ohne das Aperturverhältnis zu verringern. Dies ist zur Verbes serung des Integrationsgrads der Schaltung wirksam.

Zur Vergrößerung des Kondensators 215 kann ein Zwischen schicht-Isolator in einem Überlappungsabschnitt geätzt wer den. Hierdurch wird die Entfernung zwischen Elektroden ver kürzt und daher die Kapazität erhöht. Um dies zu erzielen ist es wie bei der Ausführungsform 1 besser, daß eine Kapa zitätsleitung hergestellt wird, deren Oberfläche mit dem anodischen Oxid bedeckt ist. In diesem Zustand ist das ano dische Oxid ein Dielektrikum. Der Querschnitt ist in Fig. 6 gezeigt.

Die Anzahl an Verfahrensschritten wird nicht dadurch erhöht, daß ein entsprechender Abschnitt zur Ausbildung des Konden sators 215 geätzt wird. Wenn ein Zwischenschicht-Isolator geätzt wird, um Kontaktlöcher für Pixelelektroden oder die Kontaktlöcher 210 und 211 auszubilden, können nämlich gleich zeitig auf der Kapazitätsleitung Löcher hergestellt werden. Fig. 6 zeigt das letztgenannte Beispiel. Unter geeigneten Ätzbedingungen wird, da ein anodisches Oxid aus Aluminium oder dergleichen überhaupt nicht in einem Trockenätzzustand zum Ätzen von Siliziumoxid geätzt wird, die Ätzung fortge setzt, bis ein Kontaktloch ausgebildet wurde.

Zur Vergrößerung des Aperturverhältnisses in Fig. 5D bis 5F ist es ebenfalls wirksam, einen Halbleiterbereich 216, also einen Abschnitt des TFT, mit der Bildsignalleitung 219 über lappend auszubilden. Weiterhin weist ein inselförmiger Halb leiterbereich 221 komplizierte Biegeabschnitte in Fig. 8A auf, und dann werden eine Gate-Signalleitung 222 und eine Kapazitätsleitung 223 dem Bereich 221 überlappt (Fig. 8B), so daß eine große Anzahl an TFTs hergestellt werden kann. Daher ist es möglich, den OFF-Strom weiter zu verringern.

(Ausführungsform 4)

Diese Ausführungsform stellt eine Abänderung der Anordnung dar, die durch das Verfahren gemäß Fig. 5A bis 5C erhalten wird. Fig. 10 ist eine schematische Ansicht dieser Ausfüh rungsform. Fig. 11 zeigt eine Äquivalenzschaltung der Anord nung von Fig. 10. Die Anordnung von Fig. 10 zeichnet sich da durch aus, daß TFT-Gruppen, die in benachbarten zwei Pixeln entlang der Richtung einer Gate-Signalleitung angeordnet sind, an eine gemeinsame Kapazitätsleitung angeschlossen sind. Gate-Signalleitungen 902 und 904 sind zwischen benach barten Pixelelektroden 905 und 906 angeordnet, und eine Ka pazitätsleitung 903 ist zwischen den Gate-Signalleitungen 902 und 904 angeordnet. Das eine Ende der M-förmigen Insel halbleiterbereiche 907 und 908 ist jeweils mit der Pixel elektrode 905 bzw. 906 verbunden.

Die M-förmigen Inselhalbleiterbereiche 907 und 908 werden durch einen kristallinen Siliziumfilm gebildet, damit sie als aktive Schichten von TFTs verwendet werden können. In den Halbleiterbereichen 907 und 908 werden TFTs an drei Abschnit ten ausgebildet, welche mit den Gate-Signalleitungen 902 und 904 überlappt ausgebildet sind, und es können Offset-Bereiche und LDD-Bereiche in diesen TFTs vorgesehen sein, wie bei den Ausführungsformen 1 und 2 beschrieben wurde. Zwei Abschnitte, welche überlappend mit der Kapazitätsleitung 903 ausgebildet sind, werden als ein Kondensator verwendet.

Da eine (einzige) Kapazitätsleitung 903 gemeinsam von einem Paar von Pixelelektroden 905 und 906 genutzt wird, kann die Anzahl an Kapazitätsleitungen halbiert werden, wodurch das Aperturverhältnis eines Pixels erhöht wird. In Fig. 10 ist nur eine Minimalanordnung dargestellt. In der Praxis werden bei einem Flüssigkristallanzeigegerät mehrere Hundert × meh rere Hundert Anordnungen (jeweils entsprechend der Anordnung von Fig. 10) kombiniert.

(Ausführungsform 5)

Diese Ausführungsform betrifft eine Abänderung der Anordnung von Fig. 10. Fig. 12 ist eine Aufsicht auf die Anordnung ge mäß dieser Ausführungsform. Das wesentliche Merkmal der An ordnung von Fig. 12 besteht in der Art und Weise der Verwen dung der gemeinsamen Kapazitätsleitung 903 für zwei Pixel. Dies wird deutlich, wenn die Anordnung von Fig. 12 mit jener von Fig. 10 verglichen wird.

Fig. 11 zeigt die Äquivalenzschaltung der Anordnung gemäß dieser Ausführungsform. Die Äquivalenzschaltung der Anordnung von Fig. 12 ist daher ebenso wie jene von Fig. 10. Unter Ver wendung der Anordnung gemäß dieser Ausführungsform kann das Aperturverhältnis erhöht werden.

(Ausführungsform 6)

Diese Ausführungsform betrifft eine Abänderung der Anordnung von Fig. 10. Fig. 11 zeigt schematisch die Anordnung bei die ser Ausführungsform. Eine Äquivalenzschaltung dieser Ausfüh rungsform ist in Fig. 10 gezeigt. Wenn die Anordnung gemäß dieser Ausführungsform verwendet wird, kann ein hohes Aper turverhältnis erzielt werden.

Bei der vorliegenden Ausführungsform ist es möglich; einen Abfall der Spannung der Flüssigkristallzelle dadurch zu unter drücken, daß die Gates mehrerer TFTs an eine Gate-Signallei tung und eine Kondensatorleitung angeschlossen werden. Im all gemeinen hängt die Beeinträchtigung von TFTs von der Spannung zwischen der Source und dem Drain ab. Da jedoch gemäß der vorliegenden Erfindung eine Spannung zwischen der Source und dem Drain der TFTs 122 und 123 von Fig. 2C während sämtlichen Treibervorgängen niedrig ist, und die TFTs 122 bis 124 einen LDD-Bereich aufweisen, ist es möglich, durch die vorliegende Erfindung eine Beeinträchtigung zu verhindern.

Die vorliegende Erfindung ist bei solchen Anwendungen wirk sam, die eine hochauflösende Bildanzeige erfordern. Zur An zeige von 256 oder mehr extrem subtilen Abstufungen von Licht und Schatten muß daher die Entladung der Flüssigkristallzelle während eines Einzelbilds auf 1% oder weniger unterdrückt werden. Konventionelle Systeme, weder gemäß Fig. 2A noch ge mäß 2B, sind für diesen Zweck nicht geeignet.

Die vorliegende Erfindung ist geeignet für eine Aktivmatrix anzeigevorrichtung, welche Halbleiter-TFTS mit kristallinem Silizium verwendet, welche für Matrixanzeigen und dergleichen geeignet ist, die eine besonders große Anzahl an Zeilen (Lei tungen) aufweisen. Im allgemeinen ist bei einer Matrix mit einer großen Anzahl an Zeilen der Auswahlzeitraum pro Zeile kurz, und daher sind Halbleiter-TFTs aus amorphem Silizium nicht geeignet. Allerdings weisen TFTs, die Halbleiter aus kristallinem Silizium verwenden, die Schwierigkeit auf, daß der OFF-Strom hoch ist. Daher kann die vorliegende Erfindung, bei welcher der OFF-Strom verringert werden kann, auch auf diesem Gebiet einen wesentlichen Beitrag leisten. TFTs, die Halbleiter aus amorphem Silizium verwenden, sind ebenfalls vorteilhaft.

Die Ausführungsformen wurden hauptsächlich in bezug auf TFTs beschrieben, welche eine Anordnung mit einem oben angeordne ten Gate aufweisen, jedoch ändern sich die Vorteile der vor liegenden Erfindung auch dann nicht, wenn eine Anordnung mit einem unten angeordneten Gate oder andere Anordnungen einge setzt werden.

Mit der vorliegenden Erfindung ist es möglich, durch eine minimale Änderung einen maximalen Effekt zu erzielen. Insbe sondere weisen bei TFTs mit oben angeordnetem Gate, obwohl die Form des dünnen Halbleiterbereichs (aktive Schicht) kom pliziert ist, die Gate-Elektroden und dergleichen eine extrem einfache Form auf, und daher ist es möglich, ein Abschneiden (Unterbrechen) der Verdrahtungen der oberen Schicht zu ver hindern. Wenn dagegen die Gate-Elektrode eine komplizierte Form aufweist, so verursacht dies eine Verringerung des Aper turverhältnisses. Die vorliegende Erfindung ist daher vor teilhaft in zahlreichen industriellen Anwendungsgebieten ein setzbar.

Claims

1. Aktivmatrixanzeigegerät, gekennzeichnet durch:
Bildsignalleitungen;
Gate-Signalleitungen, wobei die Bildsignalleitungen und die Gate-Signalleitungen matrixförmig angeordnet sind;
Pixelelektroden, die in Bereichen angeordnet sind, die von den Bildsignalleitungen und den Gate-Signalleitungen umgeben sind; und
mehrere Dünnfilmtransistoren (TFTs), die miteinander in Reihe jeweils neben einer der Pixelelektrode geschaltet sind, wobei die TFTs denselben Leitfähigkeitstyp aufwei sen,
wobei ein Source-Bereich oder ein Drain-Bereich eines ersten TFT an eine der Bildsignalleitungen angeschlossen ist, ein Source-Bereich oder ein Drain-Bereich eines zwei ten TFT an eine der Pixelelektroden angeschlossen ist, zu mindest einer von zwei Bereichen neben einem Kanalausbil dungsbereich jedes der zumindest ersten und zweiten TFTs ein niedrigkonzentrierter Verunreinigungsbereich ist, in welchem die Konzentration einer Verunreinigung zur Bereit stellung eines Leitfähigkeitstyps niedriger ist als jene des Source-Bereichs oder des Drain-Bereichs, Gate-Elektro den zumindest der ersten und zweiten TFTs an eine der Gate- Signalleitungen angeschlossen sind, und eine Gate-Spannung zumindest eines dritten TFT auf einer gewünschten Spannung gehalten wird, so daß Kanalausbildungsbereiche des dritten TFT denselben Leitfähigkeitstyp annehmen wie die Source- Bereiche und die Drain-Bereiche des dritten TFT.

2. Vorrichtung nach Anspruch 1 , dadurch gekennzeichnet, daß die ersten und zweiten TFTs Offset-Bereiche aufweisen, die zwischen dem Kanalbereich und den niedrigkonzentrierten Verunreinigungsbereichen vorgesehen sind.

3. Aktivmatrixanzeigegerät, gekennzeichnet durch:
mehrere Bildsignalleitungen;
mehrere Gate-Signalleitungen, die im wesentlichen senk recht zu den Bildsignalleitungen angeordnet sind;
mehrere Kapazitätsleitungen, die parallel zu den Gate- Signalleitungen angeordnet sind, wobei jede der Kapazi tätsleitungen zwischen den Gate-Signalleitungen angeord net ist;
Pixelelektroden, die in Bereichen angeordnet sind, die von den Gate-Signalleitungen und den Bildsignalleitungen umgeben sind; und
Umschaltelemente, die ans jede der Pixelelektroden ange schlossen sind, wobei jedes der Umschaltelemente einen annähernd M-förmigen Halbleiterfilm aufweist;
wobei der Halbleiterbereich aufweist:
zumindest drei Abschnitte, die mit den Gate-Signalleitun gen überlappend ausgebildet sind
zumindest zwei Abschnitte, die mit einer der Kapazitäts leitungen überlappend ausgebildet sind;
einen ersten Verunreinigungsbereich, der nicht mit den Gate-Signalleitungen und den Kapazitätsleitungen überlap pend ausgebildet ist, und eine Verunreinigung zur Bereit stellung eines Leitfähigkeitstyps aufweist; und
einen zweiten Verunreinigungsbereich, der zwischen einem Abschnitt, der mit der anderen der Gate-Signalleitungen überlappend ausgebildet ist, und dem ersten Verunreini gungsbereich angeordnet ist und eine geringere Verunrei nigungskonzentration aufweist als der erste Verunreini gungsbereich.

4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß der Halbleiterfilm einen Offset-Gate-Bereich aufweist, der zwischen dem Bereich, der mit der einen der Gate-Sig nalleitungen überlappend ausgebildet ist, und dem zweiten Verunreinigungsbereich angeordnet ist.

5. Aktivmatrixanzeigegerät, gekennzeichnet durch:
mehrere Bildsignalleitungen;
mehrere Gate-Signalleitungen, die im wesentlichen senk recht zu den Bildsignalleitungen angeordnet sind;
mehrere Kapazitätsleitungen, die jeweils parallel zu den Gate-Signalleitungen und zwischen denen angeordnet sind;
Pixelelektroden, die in Bereichen vorgesehen sind, die von den Gate-Signalleitungen und den Bildsignalleitungen umgeben werden; und
Schaltelemente, die an jede der Pixelelektroden angeschlos sen sind, wobei jedes der Schaltelemente einen annähernd M-förmigen Halbleiterfilm aufweist;
wobei der Halbleiterfilm aufweist:
einen ersten Bereich, der in Kontakt mit einer der Bild signalleitungen steht;
einen zweiten Bereich, der in Kontakt mit einer der Pixel elektroden steht;
zumindest vier dritte Bereiche, die durch die Kondensator leitungen und die Gate-Signalleitungen unterteilt sind, wobei die dritten Bereiche jeweils einen N- oder P-Leit fähigkeitstyp aufweisen; und
wobei jeder der dritten Bereiche einen niedrigkonzentrier ten Verunreinigungsbereich aufweist, der eine niedrige Konzentration einer Verunreinigung hat, um den N- oder P- Leitfähigkeitstyp zur Verfügung zu stellen, und in einer der Gate-Signalleitungen angeordnet ist.

6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß jeder der dritten Bereiche eine Offset-Anordnung aufweist, die in Richtung der Breite der Gate-Signalleitungen ver setzt ist.

7. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß jede der Kapazitätsleitungen nicht mit einem Pixel einer entsprechenden Leitung überlappend ausgebildet ist, und mit einem anderen Pixel einer Leitung überlappend ausge bildet ist, welche der entsprechenden Leitung benachbart angeordnet ist.

8. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß jede der Kapazitätsleitungen nicht mit einem Pixel einer entsprechenden Leitung überlappend ausgebildet ist, und mit einem anderen Pixel einer Leitung überlappend ausge bildet ist, die neben der entsprechenden Leitung liegt.

9. Aktivmatrixanzeigegerät, gekennzeichnet durch:
ein Paar benachbarter Pixelelektroden;
ein Paar von Gate-Signalleitungen, die zwischen den Pixel elektroden angeordnet sind;
eine Kapazitätsleitung, die zwischen den Gate-Signallei tungen angeordnet ist; und
ein Paar von inselförmigen Halbleiterbereichen, die je weils an die Pixelelektroden angeschlossen sind;
wobei ein Ende der inselförmigen Halbleiterbereiche je weils an die Pixelelektroden angeschlossen ist, jede der Gate-Signalleitungen zumindest drei Abschnitte jeder der inselförmigen Halbleiterbereiche überlappt, und die Kapazitätsleitung zumindest zwei Abschnitte jedes der inselförmigen Halbleiterbereiche überlappt; und
wobei jeder der Halbleiterbereiche einen leichtdotierten Drain-Bereich aufweist.

10. Aktivmatrixschaltung, gekennzeichnet durch:
erste Dünnfilmtransistoren (TFTs);
zweite TFTs;
eine erste Pixelelektrode, die an- einen der ersten TFTs angeschlossen ist;
eine zweite Pixelelektrode, die an einen der zweiten TFTs angeschlossen ist;
eine Bildsignalleitung, die an eine Source oder einen Drain sowohl des ersten als auch zweiten TFTs angeschlos sen ist;
eine erste Gate-Signalleitung, die an Gates zumindest des einen und des anderen ersten TFT angeschlossen ist;
eine zweite Gate-Signalleitung, die an Gates zumindest des einen und des anderen zweiten TFT angeschlossen ist; und
eine Kapazitätsleitung, die an Gates erster und zweiter TFTs abgesehen von zumindest dem einen und dem anderen ersten und zweiten TFTs angeschlossen ist;
wobei erste und zweite TFTs abgesehen von dem zumindest einen und anderen ersten und zweiten TFTs einen leicht dotierten Drain-Bereich aufweisen.

11. Schaltung nach Anspruch 10, dadurch gekennzeichnet, daß der erste und zweite TFTs ein Schaltelement für die ersten und zweiten Pixelelektroden bildet.

12. Schaltung nach Anspruch 10, dadurch gekennzeichnet, daß die Kapazitätsleitung eine Leitung zum Anlegen einer ge wünschten Spannung, um den ersten und zweiten TFT abge sehen von dem einen und anderen ersten und zweiten TFT als Kondensator auszubilden.