JP2973204B2 - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JP2973204B2 JP2973204B2 JP1207374A JP20737489A JP2973204B2 JP 2973204 B2 JP2973204 B2 JP 2973204B2 JP 1207374 A JP1207374 A JP 1207374A JP 20737489 A JP20737489 A JP 20737489A JP 2973204 B2 JP2973204 B2 JP 2973204B2
- Authority
- JP
- Japan
- Prior art keywords
- image display
- block
- signal input
- block selection
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
本発明は液晶ディスプレイ、ELディスプレイ等の画像
表示装置の構造に関する。
表示装置の構造に関する。
従来、電界効果トランジスタおよび画像表示素子を有
する画像表示装置において、その配線はゲート電極、ソ
ース電極をそれぞれ縦横方向でまとめて接続して格子状
に結線するのが一般であった。 従来の技術を用いて構成した画像表示装置の一例を第
４図に示す。
する画像表示装置において、その配線はゲート電極、ソ
ース電極をそれぞれ縦横方向でまとめて接続して格子状
に結線するのが一般であった。 従来の技術を用いて構成した画像表示装置の一例を第
４図に示す。
しかし前述の従来技術で述べた構造は、配線を単純に
ゲート電極、ソース電極でまとめて格子状に結線するだ
けのものであるため、その入力端子の数は膨大なものに
なり、入力端子と駆動用素子との結線の信頼性、工程の
煩雑さの点で問題があった。例えば、縦（列方向）1024
本、横（行方向）1024本の配線がある場合、入力端子の
数は合計2048本になり、それらの全てを確実に駆動用素
子と結線するのは、はなはだ困難である。 従来、かような問題点を解決するためには、シフトレ
ジスタ等を用いた駆動用素子を画像表示装置に内蔵させ
る、いわゆるドライバー内蔵型構造を用いるのが通常で
あった。しかし、ドライバー内蔵型構造を用いた場合、
ドライバに用いる電界効果トランジスタに要求される特
性は非常にきびしいもので、オン電流、オン／オフ電流
比、寄生容量等の点から、用いることができる素子、画
像表示装置のサイズ、製造工程等は限定されていた。 そこで本発明は上記のような従来技術の欠点を解決す
るもので、その目的とするところは一般的な電気的特性
の電界効果トランジスタを用いることによって実現可能
な、格子状の配線の入力端子数を削減し、従来の結線方
法より信頼性の高い構造を提供するところにある。
ゲート電極、ソース電極でまとめて格子状に結線するだ
けのものであるため、その入力端子の数は膨大なものに
なり、入力端子と駆動用素子との結線の信頼性、工程の
煩雑さの点で問題があった。例えば、縦（列方向）1024
本、横（行方向）1024本の配線がある場合、入力端子の
数は合計2048本になり、それらの全てを確実に駆動用素
子と結線するのは、はなはだ困難である。 従来、かような問題点を解決するためには、シフトレ
ジスタ等を用いた駆動用素子を画像表示装置に内蔵させ
る、いわゆるドライバー内蔵型構造を用いるのが通常で
あった。しかし、ドライバー内蔵型構造を用いた場合、
ドライバに用いる電界効果トランジスタに要求される特
性は非常にきびしいもので、オン電流、オン／オフ電流
比、寄生容量等の点から、用いることができる素子、画
像表示装置のサイズ、製造工程等は限定されていた。 そこで本発明は上記のような従来技術の欠点を解決す
るもので、その目的とするところは一般的な電気的特性
の電界効果トランジスタを用いることによって実現可能
な、格子状の配線の入力端子数を削減し、従来の結線方
法より信頼性の高い構造を提供するところにある。
本発明の画像表示装置は、行方向に複数個と列方向に
複数個のマトリクス状の画像表示素子からなるブロック
が複数配列されてなる画像表示装置であって、各画像表
示素子には第１、第２、及び第３電界効果型トランジス
タが直列接続されてなり、行方向の各ブロック内の所定
番目の行の画像表示素子の第１電界効果型トランジスタ
のゲート電極にはブロック内の上記行番号によって決ま
る共通の走査信号線が接続されてなり、列方向の各ブロ
ック内の画像表示素子の第２電界効果型トランジスタの
ゲート電極には列方向の各ブロック内に共通の列ブロッ
ク選択線が接続されてなり、行方向の各ブロック内の画
像表示素子の第３電界効果型トランジスタのゲート電極
には行方向の各ブロック内に共通の行ブロック選択線が
接続されてなり、列方向の各ブロック内の所定番目の列
の画像表示素子の第１、第２、及び第３電界効果型トラ
ンジスタの直列接続体の端部となるトランジスタのソー
ス電極にはブロック内の上記列番号によって決まる共通
の画像信号入力線が接続されてなることを特徴とする。
複数個のマトリクス状の画像表示素子からなるブロック
が複数配列されてなる画像表示装置であって、各画像表
示素子には第１、第２、及び第３電界効果型トランジス
タが直列接続されてなり、行方向の各ブロック内の所定
番目の行の画像表示素子の第１電界効果型トランジスタ
のゲート電極にはブロック内の上記行番号によって決ま
る共通の走査信号線が接続されてなり、列方向の各ブロ
ック内の画像表示素子の第２電界効果型トランジスタの
ゲート電極には列方向の各ブロック内に共通の列ブロッ
ク選択線が接続されてなり、行方向の各ブロック内の画
像表示素子の第３電界効果型トランジスタのゲート電極
には行方向の各ブロック内に共通の行ブロック選択線が
接続されてなり、列方向の各ブロック内の所定番目の列
の画像表示素子の第１、第２、及び第３電界効果型トラ
ンジスタの直列接続体の端部となるトランジスタのソー
ス電極にはブロック内の上記列番号によって決まる共通
の画像信号入力線が接続されてなることを特徴とする。
第１図は本発明による構造の単位構成要素の一例を示
す図である。 電界効果トランジスタ101、102、103が直列に接続さ
れ、画像表示用素子104に接続されている。電界効果ト
ランジスタ101のゲート電極、ソース電極はそれぞれ走
査信号入力線105、画像信号入力線106に、電界効果トラ
ンジスタ102、103のゲート電極はそれぞれ列ブロックを
選択するＹブロック選択線107、行ブロックを選択する
Χブロック選択線108に接続されている。また画像表示
素子104の、電界効果トランジスタに接続しない側の端
子は、共通電極109に接続されている。 第２図は、第１図に示した本発明による構造の単位構
成要素の一例を用いて構成した画像表示装置の一例を示
す図である。 本実施例では、第１図に示した単位構成要素を、縦横
２個づつならべたものを一つのブロックとして、さらに
そのブロックを縦横２個づつならべたものを例としてあ
げた。 それぞれの単位構成要素の走査信号入力線105、画像
信号入力線106は格子状に結線され、Ｙブロック選択線1
07、Χブロック選択線108はいくつかの単位構成要素で
まとめて結線されている。さらに、いくつかの単位構成
要素ごとに、走査信号入力線105、画像信号入力線106は
まとめて並列接続されている。走査信号入力線105、画
像信号入力線106のまとめて並列接続されているもの
は、それぞれ集結走査信号入力線201、202、集結画像信
号入力線203、204として外部より信号の入力が可能な構
造をとつている。また、Ｙブロック選択線107、Χブロ
ック選択線108のまとめて並列接続されているものは、
それぞれ集結Ｙブロック信号入力線205、206、集結Χブ
ロック信号入力線207、208として外部より信号の入力が
可能な構造をとっている。 第３図は、第２図に示した本発明による画像表示装置
の一例に印加する信号の一例を示す図である。 集結走査信号入力線201、202に入力する信号301、30
2、集結画像信号入力線203、204に入力する信号303、30
4、集結Ｙブロック選択信号入力線205、206に入力する
信号305、306、集結Χブロック選択信号入力線207、208
に入力する信号307、308の時間的な信号の推移を、横軸
に時間をとって示した。ここで、Ｈ、Ｌの記号は、それ
ぞれ、信号入力端子の電圧が有効レベル、無効レベルで
あることを示す。信号入力端子の電圧が有効レベルの時
は、電界効果トランジスタはソース−ドレイン間が導通
状態に、無効レベルの時は非導通状態になる。例えば、
ｎ型の電界効果トランジスタを用いた場合、プラスの電
圧がかかったときがＨ、電圧がかからないときがＬであ
る。また、集結画像信号入力線203、204に入力する信号
303、304の信号にふってある209から224の番号は、第２
図の対応する画像表示素子に信号が書き込まれることを
示す。 このように、第３図に示した信号を入力することによ
って、全ての画像表示素子に画素信号を入力、保持する
ことが可能になる。 なお、本発明による実施例では、３個の電界効果トラ
ンジスタに印加する信号は上記で述べたようになってい
るが、その３個の電界効果トランジスタの設置順序を入
れ換えても同様な効果が得られる。また、本発明による
実施例では、一つの画像表示素子について３個の電界効
果トランジスタを用いたが、２個以上の任意数用いるこ
とでも同様な効果が得られることは明らかであり、それ
らも本発明の範疇に属する。
す図である。 電界効果トランジスタ101、102、103が直列に接続さ
れ、画像表示用素子104に接続されている。電界効果ト
ランジスタ101のゲート電極、ソース電極はそれぞれ走
査信号入力線105、画像信号入力線106に、電界効果トラ
ンジスタ102、103のゲート電極はそれぞれ列ブロックを
選択するＹブロック選択線107、行ブロックを選択する
Χブロック選択線108に接続されている。また画像表示
素子104の、電界効果トランジスタに接続しない側の端
子は、共通電極109に接続されている。 第２図は、第１図に示した本発明による構造の単位構
成要素の一例を用いて構成した画像表示装置の一例を示
す図である。 本実施例では、第１図に示した単位構成要素を、縦横
２個づつならべたものを一つのブロックとして、さらに
そのブロックを縦横２個づつならべたものを例としてあ
げた。 それぞれの単位構成要素の走査信号入力線105、画像
信号入力線106は格子状に結線され、Ｙブロック選択線1
07、Χブロック選択線108はいくつかの単位構成要素で
まとめて結線されている。さらに、いくつかの単位構成
要素ごとに、走査信号入力線105、画像信号入力線106は
まとめて並列接続されている。走査信号入力線105、画
像信号入力線106のまとめて並列接続されているもの
は、それぞれ集結走査信号入力線201、202、集結画像信
号入力線203、204として外部より信号の入力が可能な構
造をとつている。また、Ｙブロック選択線107、Χブロ
ック選択線108のまとめて並列接続されているものは、
それぞれ集結Ｙブロック信号入力線205、206、集結Χブ
ロック信号入力線207、208として外部より信号の入力が
可能な構造をとっている。 第３図は、第２図に示した本発明による画像表示装置
の一例に印加する信号の一例を示す図である。 集結走査信号入力線201、202に入力する信号301、30
2、集結画像信号入力線203、204に入力する信号303、30
4、集結Ｙブロック選択信号入力線205、206に入力する
信号305、306、集結Χブロック選択信号入力線207、208
に入力する信号307、308の時間的な信号の推移を、横軸
に時間をとって示した。ここで、Ｈ、Ｌの記号は、それ
ぞれ、信号入力端子の電圧が有効レベル、無効レベルで
あることを示す。信号入力端子の電圧が有効レベルの時
は、電界効果トランジスタはソース−ドレイン間が導通
状態に、無効レベルの時は非導通状態になる。例えば、
ｎ型の電界効果トランジスタを用いた場合、プラスの電
圧がかかったときがＨ、電圧がかからないときがＬであ
る。また、集結画像信号入力線203、204に入力する信号
303、304の信号にふってある209から224の番号は、第２
図の対応する画像表示素子に信号が書き込まれることを
示す。 このように、第３図に示した信号を入力することによ
って、全ての画像表示素子に画素信号を入力、保持する
ことが可能になる。 なお、本発明による実施例では、３個の電界効果トラ
ンジスタに印加する信号は上記で述べたようになってい
るが、その３個の電界効果トランジスタの設置順序を入
れ換えても同様な効果が得られる。また、本発明による
実施例では、一つの画像表示素子について３個の電界効
果トランジスタを用いたが、２個以上の任意数用いるこ
とでも同様な効果が得られることは明らかであり、それ
らも本発明の範疇に属する。
本発明は以上述べたように、従来の一般的な電気的特
性の電界効果トランジスタを用いて、格子状の配線の入
力端子数を削減し、従来の結線方法より信頼性の高い構
造を提供することができた。例えば、縦1024、横1024本
の配線がある場合、従来の配線方法では入力端子の数は
合計2048本になってしまうが、本発明による構造を用い
て、全体を縦横32個づつのブロックに分けることによ
り、ゲート入力端子32本、ソース入力端子32本、Ｙブロ
ック選択入力端子32本、Χブロック選釈入力端子32本と
なり、合計128本の信号入力線を駆動用素子と接続する
だけでよいことになる。 本発明が画像表示装置の発展に寄与するところ大であ
ると確信する。
性の電界効果トランジスタを用いて、格子状の配線の入
力端子数を削減し、従来の結線方法より信頼性の高い構
造を提供することができた。例えば、縦1024、横1024本
の配線がある場合、従来の配線方法では入力端子の数は
合計2048本になってしまうが、本発明による構造を用い
て、全体を縦横32個づつのブロックに分けることによ
り、ゲート入力端子32本、ソース入力端子32本、Ｙブロ
ック選択入力端子32本、Χブロック選釈入力端子32本と
なり、合計128本の信号入力線を駆動用素子と接続する
だけでよいことになる。 本発明が画像表示装置の発展に寄与するところ大であ
ると確信する。
【図１】本発明による構造の単位構成要素の一例を示す
図。
図。
【図２】第１図に示した本発明による構造の単位構成要
素の一例を用いて構成した画像表示装置の一例を示す
図。
素の一例を用いて構成した画像表示装置の一例を示す
図。
【図３】第２図に示した本発明による画像表示装置の一
例に印加する信号を示す図。
例に印加する信号を示す図。
【図４】従来の技術を用いて構成した画像表示装置の一
例を示す図。
例を示す図。
101、102、103……電界効果トランジスタ 104……画像表示用素子 105……走査信号入力線 106……画像信号入力線 107……Ｙブロック選択線 108……Χブロック選択線 109……共通電極 201、202……集結走査信号入力線 203、204……集結画像信号入力線 205、206……集結Ｙブロック信号入力線 207、208……集結Χブロック信号入力線 301、302……集結走査信号入力線201、202に入力する信
号 303、304……集結画像信号入力線203、204に入力する信
号 305、306……集結Ｙブロック選択信号入力線205、206に
入力する信号 307、308……集結Χブロック選択信号入力線207、208に
入力する信号 401……電界効果トランジスタ 402……画像表示素子 403〜408……走査信号入力線 409〜413……画像信号入力線
号 303、304……集結画像信号入力線203、204に入力する信
号 305、306……集結Ｙブロック選択信号入力線205、206に
入力する信号 307、308……集結Χブロック選択信号入力線207、208に
入力する信号 401……電界効果トランジスタ 402……画像表示素子 403〜408……走査信号入力線 409〜413……画像信号入力線
Claims (1)
- 【請求項１】行方向に複数個と列方向に複数個のマトリ
クス状の画像表示素子からなるブロックが複数配列され
てなる画像表示装置であって、 各画像表示素子には第１、第２、及び第３電界効果型ト
ランジスタが直列接続されてなり、 行方向の各ブロック内の所定番目の行の画像表示素子の
第１電界効果型トランジスタのゲート電極にはブロック
内の上記行番号によって決まる共通の走査信号線が接続
されてなり、 行方向の各ブロック内の画像表示素子の第２電界効果型
トランジスタのゲート電極には列方向の各ブロック内に
共通の列ブロック選択線が接続されてなり、 行方向の各ブロック内の画像表示素子の第３電界効果型
トランジスタのゲート電極には行方向の各ブロック内に
共通の行ブロック選択線が接続されてなり、 列方向の各ブロック内の所定番目の列の画像表示素子の
第１、第２、及び第３電界効果型トランジスタの直列接
続体の端部となるトランジスタのソース電極にはブロッ
ク内の上記列番号によって決まる共通の画像信号入力線
が接続されてなることを特徴とする画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1207374A JP2973204B2 (ja) | 1989-08-10 | 1989-08-10 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1207374A JP2973204B2 (ja) | 1989-08-10 | 1989-08-10 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0371185A JPH0371185A (ja) | 1991-03-26 |
| JP2973204B2 true JP2973204B2 (ja) | 1999-11-08 |
Family
ID=16538667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1207374A Expired - Lifetime JP2973204B2 (ja) | 1989-08-10 | 1989-08-10 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2973204B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06317807A (ja) * | 1993-05-06 | 1994-11-15 | Sharp Corp | マトリクス表示装置およびその駆動方法 |
| CN1230919C (zh) | 1994-06-02 | 2005-12-07 | 株式会社半导体能源研究所 | 有源矩阵显示器和电光元件 |
| TW345654B (en) | 1995-02-15 | 1998-11-21 | Handotai Energy Kenkyusho Kk | Active matrix display device |
| US7053973B1 (en) | 1996-05-16 | 2006-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JPH09311342A (ja) | 1996-05-16 | 1997-12-02 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2003211048A (ja) | 2002-01-24 | 2003-07-29 | Fuji Photo Film Co Ltd | 塗布装置及び塗布方法 |
| KR101240647B1 (ko) * | 2005-10-13 | 2013-03-08 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR20130069583A (ko) * | 2010-03-31 | 2013-06-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 필드 시퀀셜 구동형 표시 장치 |
-
1989
- 1989-08-10 JP JP1207374A patent/JP2973204B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0371185A (ja) | 1991-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3964337B2 (ja) | 画像表示装置 | |
| JP2758103B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| US5506516A (en) | Method of inspecting an active matrix substrate | |
| CN106547127B (zh) | 阵列基板、液晶显示面板和显示装置 | |
| CN108664907B (zh) | 阵列基板、显示面板及显示装置 | |
| KR0153222B1 (ko) | 표시 장치의 구동 회로 | |
| JP2973204B2 (ja) | 画像表示装置 | |
| CN101364020A (zh) | 显示面板及其像素结构 | |
| US4542409A (en) | Single gate line interlace solid-state color imager | |
| JPS62119574A (ja) | 制御トランジスタを使用する電気光学表示スクリ−ン | |
| JPH07311392A (ja) | 液晶表示装置 | |
| JPH067239B2 (ja) | 電気光学装置 | |
| US5796390A (en) | Redundant shift registers for scanning circuits in liquid crystal display devices | |
| CN112863414A (zh) | 显示面板及其驱动方法 | |
| US5523866A (en) | Liquid-crystal display device having slits formed between terminals or along conductors to remove short circuits | |
| CN113077717B (zh) | 显示面板及显示装置 | |
| JPH0385525A (ja) | マトリクス型表示装置 | |
| CN112558342B (zh) | 像素电路的仿真系统及仿真方法 | |
| JPS63183484A (ja) | マトリクス型表示装置 | |
| CN215988069U (zh) | 显示基板及显示装置 | |
| KR100707018B1 (ko) | 액정표시장치 | |
| WO2023116106A1 (zh) | 显示基板及其测试方法和显示装置 | |
| JPH0519281A (ja) | マトリクス型表示パネル形成用の基板 | |
| JPH0527218A (ja) | 液晶表示装置 | |
| JPS6088985A (ja) | 行列型液晶表示パネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |