CN215988069U

CN215988069U - 显示基板及显示装置

Info

Publication number: CN215988069U
Application number: CN202121845812.8U
Authority: CN
Inventors: 王敏; 华刚; 王光泉; 邓立广; 王哲; 李少波; 王冬; 胡锦堂; 苏少凯; 潘靓靓; 刘景昊; 王文超; 齐梓希; 裴晓光
Original assignee: BOE Technology Group Co Ltd; Beijing BOE Display Technology Co Ltd
Current assignee: BOE Technology Group Co Ltd; Beijing BOE Display Technology Co Ltd
Priority date: 2021-08-09
Filing date: 2021-08-09
Publication date: 2022-03-08
Anticipated expiration: 2031-08-09

Abstract

本实用新型提供一种显示基板及显示装置，涉及显示技术领域，用于提升基板检测的准确率。所述显示基板中所述多条扫描线引线包括多条第一扫描引线和多条第二扫描引线，所述第一扫描引线与所述第二扫描引线交替设置；所述多条第一扫描引线和多条第二扫描引线均与对应的扫描线的第一端耦接；所述第一测试电路分别与各所述第一扫描引线耦接；所述第一测试电路用于向各所述第一扫描引线提供第一测试信号；所述第二测试电路分别与各所述第二扫描引线耦接；所述第二测试电路用于向各所述第二扫描引线提供第二测试信号。本实用新型提供的显示基板用于显示。

Description

显示基板及显示装置

技术领域

本实用新型涉及显示技术领域，尤其涉及一种显示基板及显示装置。

背景技术

近年来，电泳显示器以其低功耗，护眼等特性在商超价签和阅读器市场被广泛的应用。电泳显示器中的基板在出货时，通常进行检测(array test，简称AT)，并以AT检测结果作为出货的基准。当检测结果不符合要求时，会对基板进行厂内拦截。当检测结果符合要求时，会将基板出货到客户端，进行模组制作形成最终的电泳显示器。因此AT的检测准确性关系着整个成品的成本，一旦AT检测错误流入后端模组，则会造成后端模组资材(如纸膜，驱动芯片和柔性电路板)的浪费，这样不仅影响产能，还会增加制作成本。

实用新型内容

本实用新型的目的在于提供一种显示基板及显示装置，用于提升基板检测的准确率。

为了实现上述目的，本实用新型提供如下技术方案：

本实用新型的第一方面提供一种显示基板，包括：

多个子像素，所述多个子像素划分为多行子像素行；

多条扫描线，所述扫描线包括沿第一方向延伸的至少部分；所述扫描线与对应的子像素行中的各子像素分别耦接；

多条扫描引线，所述扫描引线与对应的所述扫描线耦接；所述多条扫描线引线包括多条第一扫描引线和多条第二扫描引线，所述第一扫描引线与所述第二扫描引线交替设置；所述多条第一扫描引线和多条第二扫描引线均与对应的扫描线的第一端耦接；

第一测试电路，所述第一测试电路分别与各所述第一扫描引线耦接；所述第一测试电路用于向各所述第一扫描引线提供第一测试信号；

第二测试电路，所述第二测试电路分别与各所述第二扫描引线耦接；所述第二测试电路用于向各所述第二扫描引线提供第二测试信号。

可选的，所述显示基板还包括第一控制信号输入端，第一测试信号输入端和第二测试信号输入端；

所述第一测试电路还分别与所述第一控制信号输入端和所述第一测试信号输入端耦接；所述第一测试电路用于在所述第一控制信号输入端输入的第一控制信号的控制下，控制是否将所述第一测试信号输入端输入的第一测试信号写入至各所述第一扫描引线；

所述第二测试电路还分别与所述第一控制信号输入端和所述第二测试信号输入端耦接；所述第二测试电路用于在所述第一控制信号的控制下，控制是否将所述第二测试信号输入端输入的第二测试信号写入至各所述第二扫描引线。

可选的，所述多条扫描引线还包括多条第三扫描引线和多条第四扫描引线，所述第三扫描引线与所述第四扫描引线交替设置；所述多条第三扫描引线和多条第四扫描引线均与对应的扫描线的第二端耦接；

所述第一测试电路还分别与各所述第三扫描引线耦接；所述第一测试电路还用于在所述第一控制信号的控制下，控制是否将所述第一测试信号写入至各所述第三扫描引线；

所述第二测试电路还分别与各所述第四扫描引线耦接；所述第二测试电路还用于在所述第一控制信号的控制下，控制是否将所述第二测试信号写入至各所述第四扫描引线。

可选的，所述第一测试电路包括多个第一晶体管，所述多个第一晶体管的栅极均与所述第一控制信号输入端耦接，所述多个第一晶体管的第一极均与所述第一测试信号输入端耦接，所述多个第一晶体管中的第一部分第一晶体管的第二极与各所述第一扫描引线一一对应耦接，所述多个第一晶体管中的第二部分第一晶体管的第二极与各所述第三扫描引线一一对应耦接；

所述第二测试电路包括多个第二晶体管，所述多个第二晶体管的栅极均与所述第一控制信号输入端耦接，所述多个第二晶体管的第一极均与所述第二测试信号输入端耦接，所述多个第二晶体管中的第一部分第二晶体管的第二极与各所述第二扫描引线一一对应耦接，所述多个第二晶体管中的第二部分第二晶体管的第二极与各所述第四扫描引线一一对应耦接。

可选的，所述第一晶体管包括第一有源层，所述第二晶体管包括第二有源层；

所述多个第一晶体管包括的至少部分第一有源层沿所述第一方向排列；

所述多个第二晶体管包括的至少部分第二有源层沿所述第一方向排列；

所述多个第一有源层与所述多个第二有源层沿第二方向排列，所述第二方向与所述第一方向相交；所述多个第一晶体管的栅极和所述多个第二晶体管的栅极相耦接。

可选的，所述显示基板还包括第二控制信号输入端，第三控制信号输入端，第一测试信号输入端和第二测试信号输入端；

所述多条扫描引线还包括多条第三扫描引线和多条第四扫描引线，所述第三扫描引线与所述第四扫描引线交替设置；所述多条第三扫描引线和多条第四扫描引线均与对应的扫描线的第二端耦接；

所述第一测试电路还分别与所述第二控制信号输入端和所述第一测试信号输入端耦接；所述第一测试电路用于在所述第二控制信号输入端输入的第二控制信号的控制下，控制是否将所述第一测试信号输入端输入的第一测试信号写入至各所述第一扫描引线；

所述第一测试电路还分别与所述第三控制信号输入端和各所述第三扫描引线耦接；所述第一测试电路还用于在所述第三控制信号输入端输入的第三控制信号的控制下，控制是否将所述第一测试信号写入至各所述第三扫描引线；

所述第二测试电路还分别与所述第三控制信号输入端和所述第二测试信号输入端耦接；所述第二测试电路用于在所述第三控制信号的控制下，控制是否将所述第二测试信号输入端输入的第二测试信号写入至各所述第二扫描引线；

所述第二测试电路还分别与所述第二控制信号输入端和各所述第四扫描引线耦接；所述第二测试电路还用于在所述第二控制信号的控制下，控制是否将所述第二测试信号写入至各所述第四扫描引线。

所述显示基板还包括：第三测试电路和第四测试电路；

所述显示基板还包括：第三测试信号输入端和第四测试信号输入端；

所述第三测试电路分别与所述第一控制信号输入端，所述第三测试信号输入端和各所述第三扫描引线耦接；所述第三测试电路用于在所述第一控制信号的控制下，控制是否将所述第三测试信号输入端输入的第三测试信号写入至各所述第三扫描引线；

所述第四测试电路分别与所述第一控制信号输入端，所述第四测试信号输入端和各所述第四扫描引线耦接；所述第四测试电路用于在所述第一控制信号的控制下，控制是否将所述第四测试信号输入端输入的第四测试信号写入至各所述第四扫描引线。

可选的，所述第一测试电路包括多个第一晶体管，所述多个第一晶体管的栅极均与所述第一控制信号输入端耦接，所述多个第一晶体管的第一极均与所述第一测试信号输入端耦接，所述多个第一晶体管的第二极与各所述第一扫描引线一一对应耦接；

所述第二测试电路包括多个第二晶体管，所述多个第二晶体管的栅极均与所述第一控制信号输入端耦接，所述多个第二晶体管的第一极均与所述第二测试信号输入端耦接，所述多个第二晶体管的第二极与各所述第二扫描引线一一对应耦接；

所述第三测试电路包括多个第三晶体管，所述多个第三晶体管的栅极均与所述第一控制信号输入端耦接，所述多个第三晶体管的第一极均与所述第三测试信号输入端耦接，所述多个第三晶体管的第二极与各所述第三扫描引线一一对应耦接；

所述第四测试电路包括多个第四晶体管，所述多个第四晶体管的栅极均与所述第一控制信号输入端耦接，所述多个第四晶体管的第一极均与所述第四测试信号输入端耦接，所述多个第四晶体管的第二极与各所述第四扫描引线一一对应耦接。

可选的，所述第一晶体管包括第一有源层，所述第二晶体管包括第二有源层；所述第三晶体管包括第三有源层，所述第四晶体管包括第四有源层；

所述多个第一晶体管包括的至少部分第一有源层，以及所述多个第二晶体管包括的至少部分第二有源层沿所述第一方向排列；

所述多个第三晶体管包括的至少部分第三有源层，以及所述多个第四晶体管包括的至少部分第四有源层沿所述第一方向排列；

所述多个第一有源层与所述多个第三有源层沿第二方向排列，所述多个第二有源层与所述多个第四有源层沿所述第二方向排列，所述第二方向与所述第一方向相交；所述多个第一晶体管的栅极，所述多个第二晶体管的栅极，所述多个第三晶体管的栅极和所述多个第四晶体管的栅极相耦接。

可选的，所述显示基板还包括第二控制信号输入端，第三控制信号输入端和第五测试信号输入端；

所述第一测试电路还分别与所述第二控制信号输入端和所述第五测试信号输入端耦接；所述第一测试电路用于在所述第二控制信号输入端输入的第二控制信号的控制下，控制是否将所述第五测试信号输入端输入的第五测试信号写入至各所述第一扫描引线；

所述第二测试电路还分别与所述第三控制信号输入端和所述第五测试信号输入端耦接；所述第二测试电路用于在所述第三控制信号输入端输入的第三控制信号的控制下，控制是否将所述第五测试信号写入至各所述第二扫描引线。

所述显示基板还包括第五测试电路，第六测试电路和第六测试信号输入端；

所述第五测试电路分别与所述第二控制信号输入端，所述第六测试信号输入端和各所述第三扫描引线耦接；所述第五测试电路用于在所述第二控制信号的控制下，控制是否将所述第六测试信号输入端输入的第六测试信号写入至各所述第三扫描引线；

所述第六测试电路分别与所述第三控制信号输入端，所述第六测试信号输入端和各所述第四扫描引线耦接；所述第六测试电路用于在所述第三控制信号的控制下，控制是否将所述第六测试信号写入至各所述第四扫描引线。

可选的，所述第一测试电路包括多个第一晶体管，所述多个第一晶体管的栅极均与所述第二控制信号输入端耦接，所述多个第一晶体管的第一极均与所述第五测试信号输入端耦接，所述多个第一晶体管的第二极与各所述第一扫描引线一一对应耦接；

所述第二测试电路包括多个第二晶体管，所述多个第二晶体管的栅极均与所述第三控制信号输入端耦接，所述多个第二晶体管的第一极均与所述第五测试信号输入端耦接，所述多个第二晶体管的第二极与各所述第二扫描引线一一对应耦接；

所述第五测试电路包括多个第五晶体管，所述多个第五晶体管的栅极均与所述第二控制信号输入端耦接，所述多个第五晶体管的第一极均与所述第六测试信号输入端耦接，所述多个第五晶体管的第二极与各所述第三扫描引线一一对应耦接；

所述第六测试电路包括多个第六晶体管，所述多个第六晶体管的栅极均与所述第三控制信号输入端耦接，所述多个第六晶体管的第一极均与所述第六测试信号输入端耦接，所述多个第六晶体管的第二极与各所述第四扫描引线一一对应耦接。

可选的，所述第一晶体管包括第一有源层，所述第二晶体管包括第二有源层；所述第五晶体管包括第五有源层，所述第六晶体管包括第六有源层；

所述多个第一晶体管包括的至少部分第一有源层，以及所述多个第五晶体管包括的至少部分第五有源层沿所述第一方向排列；

所述多个第二晶体管包括的至少部分第二有源层，以及所述多个第六晶体管包括的至少部分第六有源层沿所述第一方向排列；

所述多个第一有源层与所述多个第二有源层沿第二方向排列，所述多个第五有源层与所述多个第六有源层沿所述第二方向排列，所述第二方向与所述第一方向相交；

所述多个第一晶体管的栅极与所述多个第五晶体管的栅极相耦接；所述多个第二晶体管的栅极和所述多个第六晶体管的栅极相耦接。

可选的，所述第一扫描引线和所述第二扫描引线均与对应的奇数条扫描线耦接，所述第三扫描引线和所述第四扫描引线均与对应的偶数条扫描线耦接。

基于上述显示基板的技术方案，本实用新型的第二方面提供一种显示装置，包括上述显示基板。

本实用新型提供的技术方案中，通过设置所述第一测试电路向第一扫描引线提供第一测试信号，第二测试电路向第二扫描引线提供第二测试信号，能够独立控制在同一测试时段，第一扫描引线和第二扫描引线传输至对应的扫描线的信号，从而能够控制在同一测试时段，第一扫描引线通过对应的扫描线耦接的一行子像素行的显示情况，与第二扫描引线通过对应的扫描线耦接的一行子像素行的显示情况不同。而当所述第一扫描引线与第二扫描引线之间发生短路时，第一扫描引线和第二扫描引线传输的测试信号相同，导致第一扫描引线通过对应的扫描线耦接的一行子像素行的显示情况，与第二扫描引线通过对应的扫描线耦接的一行子像素行的显示情况会相同。因此，本实用新型实施提供的显示基板在进行检测时，能够准确检测出第一扫描引线与所述第二扫描引线之间是否发生短路，避免了第一扫描引线与第二扫描引线发生短路的显示基板流入后端模组，避免了造成后端模组资材(如纸膜，驱动芯片和柔性电路板)的浪费，保证了显示基板制作的显示器的产能，降低了显示器的制作成本。

附图说明

此处所说明的附图用来提供对本实用新型的进一步理解，构成本实用新型的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：

图1为本实用新型实施例提供的显示基板的第一布局示意图；

图2为本实用新型实施例提供的显示基板的第二布局示意图；

图3为本实用新型实施例提供的对显示基板进行检测的第一示意图；

图4为图1中的X1部分和图2中的X2部分的第一种放大示意图；

图5为图1中的X1部分和图2中的X2部分的第二种放大示意图；

图6为本实用新型实施例提供的显示基板的第三布局示意图；

图7为图6中的X3部分的放大示意图；

图8为本实用新型实施例提供的显示基板的第四布局示意图；

图9为图8中的X4部分的放大示意图；

图10为本实用新型实施例提供的对显示基板进行检测的第二示意图。

具体实施方式

为了进一步说明本实用新型实施例提供的显示基板及显示装置，下面结合说明书附图进行详细描述。

请参阅图1至图3，本实用新型实施例提供的显示基板1包括：

多个子像素10，所述多个子像素划分为多行子像素行；

多条扫描线，所述扫描线包括沿第一方向延伸的至少部分；所述扫描线与对应的子像素行中的各子像素10分别耦接；

多条扫描引线，所述扫描引线与对应的所述扫描线耦接；所述多条扫描线引线包括多条第一扫描引线21和多条第二扫描引线22，所述第一扫描引线21与所述第二扫描引线22交替设置；所述多条第一扫描引线21和多条第二扫描引线22均与对应的扫描线的第一端耦接；

第一测试电路，所述第一测试电路分别与各所述第一扫描引线21耦接；所述第一测试电路用于向各所述第一扫描引线21提供第一测试信号；

第二测试电路，所述第二测试电路分别与各所述第二扫描引线22耦接；所述第二测试电路用于向各所述第二扫描引线22提供第二测试信号。

示例性的，所述显示基板1包括基底和设置于所述基底上的多个子像素10，所述多个子像素10呈阵列分布。示例性的，所述多个子像素10设置于显示基板1的显示区域。

示例性的，所述多个子像素10划分为多行子像素行和多列子像素列。所述多行子像素行沿第二方向排列，多列子像素列沿第一方向排列，所述第二方向与所述第一方向相交。

示例性的，每行子像素行包括沿第一方向排列的多个子像素10，每列子像素列包括沿第二方向排列的多个子像素10。

示例性的，所述显示基板1还包括多条数据线60，所述数据线60包括沿所述第二方向延伸的至少部分，所述数据线60与所述多列子像素列一一对应，所述数据线60与对应的一列子像素列中的各子像素10分别耦接，用于为各子像素10提供数据信号。

示例性的，所述数据线60远离所述子像素10的一端与对应的数据测试信号输入端(如DO和DE)耦接。示例性的，所述显示基板1包括第一数据测试信号输入端和第二数据测试信号输入端，所述多条数据线60中的奇数条数据线60与所述第一数据测试信号输入端DO耦接，所述多条数据线60中的偶数条数据线60与所述第二数据测试信号输入端DE耦接。

示例性的，所述第一数据测试信号输入端和所述第二数据测试信号输入端均位于所述显示基板1的下边框。

示例性的，所述显示基板包括绑定区域，所述绑定区域包括多个数据绑定引脚，所述数据线远离所述子像素的一端与相应的数据绑定引脚耦接。所述数据绑定引脚与绑定在显示基板上的驱动芯片的数据引脚耦接，所述数据绑定引脚还与对应的第一数据测试信号输入端或第二数据测试信号输入端耦接。

示例性的，所述数据绑定引脚与对应的第一数据测试信号输入端或第二数据测试信号输入端直接耦接。

示例性的，所述数据绑定引脚与对应的第一数据测试信号输入端或第二数据测试信号输入端通过电路结构耦接。所述电路结构可以包括晶体管，通过晶体管控制所述数据绑定引脚与对应的第一数据测试信号输入端或第二数据测试信号输入端实现电连接。

示例性的，所述显示基板1包括多条扫描线，所述多条扫描线与所述多行子像素行一一对应，所述扫描线与对应的子像素行中的各子像素10分别耦接，用于为对应的子像素行中的各子像素10提供扫描信号。

示例性的，所述显示基板1包括多条扫描引线，所述多条扫描引线与所述多条扫描线一一对应，所述扫描引线与对应的扫描线耦接，用于向对应的扫描线提供扫描信号。

示例性的，所述多条扫描线引线包括多条第一扫描引线21和多条第二扫描引线22，所述第一扫描引线21与所述第二扫描引线22沿所述第一方向交替设置，所述第一扫描引线21耦接的扫描线与所述第二扫描引线22耦接的扫描线沿所述第二方向交替设置。

示例性的，所述多条第一扫描引线21和多条第二扫描引线22均与对应的扫描线的第一端耦接，所述多条第一扫描引线21在所述基底上的正投影和所述多条第二扫描引线22在所述基底上的正投影均位于所述显示基板1沿所述第一方向的第一侧。

示例性的，所述第一测试电路和所述第二测试电路均设置于所述显示基板1的下边框，所述第一扫描引线21的至少部分和所述第二扫描引线22的至少部分均设置于所述显示基板1的左边框或右边框。

示例性的，所述第一测试电路和所述第二测试电路能够独立控制。

示例性的，在同一测试时段，所述第一测试电路和所述第二测试电路中仅有一个提供测试信号。这种情况下，可设置所述第一测试信号与所述第二测试信号相同。

示例性的，在同一测试时段，所述第一测试电路提供第一测试信号，所述第二测试电路提供第二测试信号。这种情况下，所述第一测试信号与所述第二测试信号不同，例如：所述第一测试信号和所述第二测试信号中一个能够控制相应的子像素10显示白画面，所述第一测试信号和所述第二测试信号中的另一个能够控制相应的子像素10显示黑画面。

由于显示基板1中不使用栅极驱动电路(GOA)，所述第一扫描引线21和所述第二扫描引线22之间的最小间距会很小，一般在4微米-6微米，若同时为所述第一扫描引线21和所述第二扫描引线22提供相同的测试信号，当相邻的第一扫描引线21和第二扫描引线22之间发生短路时，显示区域的子像素10仍然能够正常显示，因此无法通过AT检测出短路异常。而一旦扫描引线之间短路，AT无法检测出来，显示基板1就会流入到模组段，会造成后端模组资材的浪费，影响产能，造成成本的上升，甚至带来更严重的后果。

需要说明，相邻的第一扫描引线21和第二扫描引线22之间发生短路的原因多种多样，例如：颗粒导致的短路，静电导致的短路。

需要说明，图1，图2，图6和图8中的G1，G3，G5，G7对应奇数行子像素。图1，图2，图6和图8中的G2，G4，G6，G8对应偶数行子像素。

本实用新型实施例提供的显示基板1中，通过设置所述第一测试电路向第一扫描引线21提供第一测试信号，第二测试电路向第二扫描引线22提供第二测试信号，能够独立控制在同一测试时段，第一扫描引线21和第二扫描引线22传输至对应的扫描线的信号，从而能够控制在同一测试时段，第一扫描引线21通过对应的扫描线耦接的一行子像素行的显示情况，与第二扫描引线22通过对应的扫描线耦接的一行子像素行的显示情况不同。而当所述第一扫描引线21与第二扫描引线22之间发生短路时，第一扫描引线21和第二扫描引线22传输的测试信号相同，导致第一扫描引线21通过对应的扫描线耦接的一行子像素行的显示情况，与第二扫描引线22通过对应的扫描线耦接的一行子像素行的显示情况会相同。因此，本实用新型实施提供的显示基板1在进行检测时，能够准确检测出第一扫描引线21与所述第二扫描引线22之间是否发生短路，避免了第一扫描引线21与第二扫描引线22发生短路的显示基板1流入后端模组，避免了造成后端模组资材(如纸膜，驱动芯片和柔性电路板)的浪费，以及包材，运输等方面的费用损失，保证了显示基板1制作的显示器的产能，降低了显示器的制作成本。

如图2至图4所示，在一些实施例中，所述显示基板1还包括第一控制信号输入端SW1，第一测试信号输入端GA和第二测试信号输入端GB；

所述第一测试电路还分别与所述第一控制信号输入端SW1和所述第一测试信号输入端GA耦接；所述第一测试电路用于在所述第一控制信号输入端SW1输入的第一控制信号的控制下，控制是否将所述第一测试信号输入端GA输入的第一测试信号写入至各所述第一扫描引线21；

所述第二测试电路还分别与所述第一控制信号输入端SW1和所述第二测试信号输入端GB耦接；所述第二测试电路用于在所述第一控制信号的控制下，控制是否将所述第二测试信号输入端GB输入的第二测试信号写入至各所述第二扫描引线22。

示例性的，所述第一控制信号输入端SW1用于输入第一控制信号。所述第一测试信号输入端GA用于输入第一测试信号。所述第二测试信号输入端GB用于输入第二测试信号。

示例性的，所述显示基板1用于形成电子纸显示器件(EPD)，所述显示基板1采用驱动芯片直连扫描线和数据线60的方式，以降低显示基板1的功耗。驱动芯片包括集成芯片，集成芯片的中间区域有数据信号引脚，两侧有扫描信号引脚。示例性的，一侧扫描信号引脚通过同侧的扫描引线为奇数行子像素行提供扫描信号，另一侧扫描信号引脚通过同侧的扫描引线为偶数行子像素行提供扫描信号。

在对所述显示基板1进行测试时，将所述显示基板1放在测试设备上，由测试设备为显示基板1中的第一控制信号输入端SW1，第一测试信号输入端GA和第二测试信号输入端GB提供相应的信号。如图3所示，图中示意了测试设备为四块显示基板1同时测试的示意图。图3中的DO代表第一数据测试信号输入端，DE代表第二数据测试信号输入端，Vcom代表公共信号输入端，SW代表控制信号输入端。

更详细地说，检测时，检测设备上的测试信号通过相应的开关晶体管写入到相应的信号输入端(即ET Pad)，然后传输至显示区域，实现对显示基板1的检测。

示例性的，当所述第一控制信号输入端SW1输入的第一控制信号处于有效电平时，所述第一测试电路控制将所述第一测试信号写入至各所述第一扫描引线21；当所述第一控制信号输入端SW1输入的第一控制信号处于非有效电平时，所述第一测试电路控制不将所述第一测试信号写入至各所述第一扫描引线21。

示例性的，当所述第一控制信号输入端SW1输入的第一控制信号处于有效电平时，所述第二测试电路控制将所述第二测试信号写入至各所述第二扫描引线22；当所述第一控制信号输入端SW1输入的第一控制信号处于非有效电平时，所述第二测试电路控制不将所述第二测试信号写入至各所述第二扫描引线22。

上述设置所述第一测试电路分别与所述第一控制信号输入端SW1，所述第一测试信号输入端GA，以及各所述第一扫描引线21耦接，能够通过第一控制信号输入端SW1控制所述第一测试电路，从而控制是否向各第一扫描引线21写入第一测试信号。

上述设置所述第二测试电路分别与所述第一控制信号输入端SW1，所述第二测试信号输入端GB，以及各所述第二扫描引线22耦接，能够通过第一控制信号输入端SW1控制所述第二测试电路，从而控制是否向各第二扫描引线22写入第二测试信号。

因此，上述实施例提供的显示基板1能够独立控制对第一扫描引线21和第二扫描引线22写入的测试信号，从而能够控制在同一测试时段，第一扫描引线21通过对应的扫描线耦接的一行子像素行的显示情况，与第二扫描引线22通过对应的扫描线耦接的一行子像素行的显示情况不同。因此，上述实施提供的显示基板1在进行检测时，能够准确检测出第一扫描引线21与所述第二扫描引线22之间是否发生短路，避免了第一扫描引线21与第二扫描引线22发生短路的显示基板1流入后端模组。

如图1至图4所示，在一些实施例中，所述多条扫描引线还包括多条第三扫描引线23和多条第四扫描引线24，所述第三扫描引线23与所述第四扫描引线24交替设置；所述多条第三扫描引线23和多条第四扫描引线24均与对应的扫描线的第二端耦接；

所述第一测试电路还分别与各所述第三扫描引线23耦接；所述第一测试电路还用于在所述第一控制信号的控制下，控制是否将所述第一测试信号写入至各所述第三扫描引线23；

所述第二测试电路还分别与各所述第四扫描引线24耦接；所述第二测试电路还用于在所述第一控制信号的控制下，控制是否将所述第二测试信号写入至各所述第四扫描引线24。

示例性的，所述多条扫描引线还包括多条第三扫描引线23和多条第四扫描引线24，所述第三扫描引线23和所述第四扫描引线24沿所述第一方向交替设置，所述第三扫描引线23耦接的扫描线与所述第四扫描引线24耦接的扫描线沿所述第二方向交替设置。

示例性的，所述多条第三扫描引线23和多条第四扫描引线24均与对应的扫描线的第二端耦接，所述多条第三扫描引线23在所述基底上的正投影和所述多条第四扫描引线24在所述基底上的正投影均位于所述显示基板1沿所述第一方向的第二侧，所述第二侧与所述第一侧沿所述第一方向相对。

示例性的，所述第一测试电路和所述第二测试电路均设置于所述显示基板1的下边框，所述第三扫描引线23的至少部分和所述第四扫描引线24的至少部分均设置于所述显示基板1的左边框或右边框。

示例性的，当所述第一控制信号输入端SW1输入的第一控制信号处于有效电平时，所述第一测试电路控制将所述第一测试信号写入至各所述第三扫描引线23；当所述第一控制信号输入端SW1输入的第一控制信号处于非有效电平时，所述第一测试电路控制不将所述第一测试信号写入至各所述第三扫描引线23。

示例性的，当所述第一控制信号输入端SW1输入的第一控制信号处于有效电平时，所述第二测试电路控制将所述第二测试信号写入至各所述第四扫描引线24；当所述第一控制信号输入端SW1输入的第一控制信号处于非有效电平时，所述第二测试电路控制不将所述第二测试信号写入至各所述第四扫描引线24。

上述设置所述第一测试电路分别与所述第一控制信号输入端SW1，所述第一测试信号输入端GA，以及各所述第三扫描引线23耦接，能够通过第一控制信号输入端SW1控制所述第一测试电路，从而控制是否向各第三扫描引线23写入第一测试信号。

上述设置所述第二测试电路分别与所述第一控制信号输入端SW1，所述第二测试信号输入端GB，以及各所述第四扫描引线24耦接，能够通过第一控制信号输入端SW1控制所述第二测试电路，从而控制是否向各第四扫描引线24写入第二测试信号。

因此，上述实施例提供的显示基板1能够独立控制对第三扫描引线23和第四扫描引线24写入的测试信号，从而能够控制在同一测试时段，第三扫描引线23通过对应的扫描线耦接的一行子像素行的显示情况，与第四扫描引线24通过对应的扫描线耦接的一行子像素行的显示情况不同。因此，上述实施提供的显示基板1在进行检测时，能够准确检测出第三扫描引线23与所述第四扫描引线24之间是否发生短路，避免了第三扫描引线23与第四扫描引线24发生短路的显示基板1流入后端模组。

如图1所示，在一些实施例中，设置所述第一扫描引线21与对应的第1+4N条扫描线耦接，所述第二扫描引线22与对应的第3+4N条扫描线耦接，所述第三扫描引线23与对应的第2+4N条扫描线耦接，所述第四扫描引线24与对应的第4+4N条扫描线耦接。N≥0。

采用上述设置方式，输入所述第一测试信号时，第1+4N条扫描线对应的子像素10和第2+4N条扫描线对应的子像素10点亮，第3+4N条扫描线对应的子像素10和第4+4N条扫描线对应的子像素10不点亮。输入所述第二测试信号时，第1+4N条扫描线对应的子像素10和第2+4N条扫描线对应的子像素10不点亮，第3+4N条扫描线对应的子像素10和第4+4N条扫描线对应的子像素10点亮。

当第一扫描引线21与第二扫描引线22发生短路时，或者第三扫描引线23与第四扫描引线24发生短路时，显示区域内的部分子像素行会在检测阶段出现异常点亮，从而能够检测出电路问题。

如图2所示，在一些实施例中，所述第一扫描引线21与对应的第1+4N条扫描线耦接，所述第二扫描引线22与对应的第3+4N条扫描线耦接，所述第三扫描引线23与对应的第4+4N条扫描线耦接，所述第四扫描引线24与对应的第2+4N条扫描线耦接。N≥0。

如图4所示，在一些实施例中，所述第一测试电路包括多个第一晶体管T1，所述多个第一晶体管T1的栅极41均与所述第一控制信号输入端SW1耦接，所述多个第一晶体管T1的第一极均与所述第一测试信号输入端GA耦接，所述多个第一晶体管T1中的第一部分第一晶体管T1的第二极与各所述第一扫描引线21一一对应耦接，所述多个第一晶体管T1中的第二部分第一晶体管T1的第二极与各所述第三扫描引线23一一对应耦接；

所述第二测试电路包括多个第二晶体管T2，所述多个第二晶体管T2的栅极42均与所述第一控制信号输入端SW1耦接，所述多个第二晶体管T2的第一极均与所述第二测试信号输入端GB耦接，所述多个第二晶体管T2中的第一部分第二晶体管T2的第二极与各所述第二扫描引线22一一对应耦接，所述多个第二晶体管T2中的第二部分第二晶体管T2的第二极与各所述第四扫描引线24一一对应耦接。

需要说明，图4中示意了多个第一晶体管和多个第二晶体管。

示例性的，所述第一晶体管T1和所述第二晶体管T2均作为开关晶体管，能够在栅极的控制下，实现导通和截止。

示例性的，所述多个第一晶体管T1的第一极通过第一导电连接部51耦接在一起，所述第一导电连接部51与所述第一测试信号输入端GA耦接。

示例性的，所述多个第二晶体管T2的第一极通过第二导电连接部52耦接在一起，所述第二导电连接部52与所述第二测试信号输入端GB耦接。

示例性的，所述第一晶体管T1的第二极通过相应的绑定引脚70与对应的第一扫描引线21或第三扫描引线23耦接。

示例性的，所述第二晶体管T2的第二极通过相应的绑定引脚70与对应的第二扫描引线22或第四扫描引线24耦接。

示例性的，第一部分第一晶体管T1的第一极耦接在一起，第二部分第一晶体管T1的第一极耦接在一起，第一部分第一晶体管T1的第一极与第二部分第一晶体管T1的第一极通过信号线实现电连接，并连接在第一测试信号输出端上。

示例性的，第一部分第二晶体管T2的第一极耦接在一起，第二部分第二晶体管T2的第一极耦接在一起，第一部分第二晶体管T2的第一极与第二部分第二晶体管T2的第一极通过信号线实现电连接，并连接在第二测试信号输出端上。

需要说明，当所述显示基板有ET检测时，可以直接将检测设备上对应的引脚与显示基板上的ET pad(即上述各信号输入端)耦接，实现测试信号和控制信号等的传输。当所述显示基板没有ET检测时，可以通过信号线直接连接到array test的pad信号上。

如图4所示，在一些实施例中，所述第一晶体管T1包括第一有源层S1，所述第二晶体管T2包括第二有源层S2；

所述多个第一晶体管T1包括的至少部分第一有源层S1沿所述第一方向排列；

所述多个第二晶体管T2包括的至少部分第二有源层S2沿所述第一方向排列；

所述多个第一有源层S1与所述多个第二有源层S2沿第二方向排列，所述第二方向与所述第一方向相交；所述多个第一晶体管T1的栅极41和所述多个第二晶体管T2的栅极42相耦接。

示例性的，所述第一有源层S1包括沿所述第二方向延伸的至少部分，所述第二有源层S2包括沿所述第二方向延伸的至少部分。

示例性的，各所述第一晶体管T1的栅极41和各所述第二晶体管T2的栅极42形成为一体结构。示例性的，各所述第一晶体管T1的栅极41和各所述第二晶体管T2的栅极42共同形成为环形结构。

示例性的，沿所述第二方向，相邻的第一有源层S1和第二有源层S2错开。

示例性的，沿所述第一方向，相邻的第一有源层S1和第二有源层S2错开。

按照上述方式布局所述多个第一晶体管T1和多个第二晶体管T2，有利于节省所述第一测试电路和所述第二测试电路的布局空间。

如图1，图2和图5所示，在一些实施例中，设置所述显示基板1还包括第二控制信号输入端SW2，第三控制信号输入端SW3，第一测试信号输入端GA和第二测试信号输入端GB；

所述多条扫描引线还包括多条第三扫描引线23和多条第四扫描引线24，所述第三扫描引线23与所述第四扫描引线24交替设置；所述多条第三扫描引线23和多条第四扫描引线24均与对应的扫描线的第二端耦接；

所述第一测试电路还分别与所述第二控制信号输入端SW2和所述第一测试信号输入端GA耦接；所述第一测试电路用于在所述第二控制信号输入端SW2输入的第二控制信号的控制下，控制是否将所述第一测试信号输入端GA输入的第一测试信号写入至各所述第一扫描引线21；

所述第一测试电路还分别与所述第三控制信号输入端SW3和各所述第三扫描引线23耦接；所述第一测试电路还用于在所述第三控制信号输入端SW3输入的第三控制信号的控制下，控制是否将所述第一测试信号写入至各所述第三扫描引线23；

所述第二测试电路还分别与所述第三控制信号输入端SW3和所述第二测试信号输入端GB耦接；所述第二测试电路用于在所述第三控制信号的控制下，控制是否将所述第二测试信号输入端GB输入的第二测试信号写入至各所述第二扫描引线22；

所述第二测试电路还分别与所述第二控制信号输入端SW2和各所述第四扫描引线24耦接；所述第二测试电路还用于在所述第二控制信号的控制下，控制是否将所述第二测试信号写入至各所述第四扫描引线24。

示例性的，所述第一测试电路包括多个第一晶体管T1和多个第八晶体管T8。

示例性的，所述第一晶体管T1的栅极41与所述第二控制信号输入端SW2耦接，所述第一晶体管T1的第一极与所述第一测试信号输入端GA耦接，所述第一晶体管T1的第二极与对应的第一扫描引线21耦接。

示例性的，所述第八晶体管T8的栅极与所述第三控制信号输入端SW3耦接，所述第八晶体管T8的第一极与所述第一测试信号输入端GA耦接，所述第八晶体管T8的第二极与对应的第三扫描引线23耦接。

示例性的，所述第二测试电路包括多个第二晶体管T2和多个第七晶体管T7。

示例性的，所述第二晶体管T2的栅极42与所述第三控制信号输入端SW3耦接，所述第二晶体管T2的第一极与所述第二测试信号输入端GB耦接，所述第二晶体管T2的第二极与对应的所述第二扫描引线22耦接。

示例性的，所述第七晶体管T7的栅极与所述第二控制信号输入端SW2耦接，所述第七晶体管T7的第一极与所述第二测试信号输入端GB耦接，所述第七晶体管T7的第二极与对应的所述第四扫描引线24耦接。

示例性的，所述多个第一晶体管T1包括的多个第一有源图形沿第一方向排列。

示例性的，所述多个第二晶体管T2包括的多个第二有源图形沿第一方向排列。

示例性的，所述多个第七晶体管T7包括的多个第七有源图形沿第一方向排列。

示例性的，所述多个第八晶体管T8包括的多个第八有源图形沿第一方向排列。

示例性的，沿所述第一方向，所述多个第一有源图形和所述多个第七有源图形位于同一行。

示例性的，沿所述第一方向，所述多个第二有源图形和所述多个第八有源图形位于同一行。

示例性的，所述多个第一晶体管T1的栅极41与所述多个第七晶体管T7的栅极相耦接。可以进一步形成为一体结构。

示例性的，所述多个第二晶体管T2的栅极42与所述多个第八晶体管T8的栅极相耦接，可以进一步形成为一体结构。

需要说明，图5中交叉的黑线相互绝缘。

上述设置方式使得所述第一扫描引线21，所述第二扫描引线22，所述第三扫描引线23和所述第四扫描引线24接收的测试信号均能够被独立控制，因此，能够有效检测出所述显示基板1的显示区域以及周边区域是否存在信号线短路的问题。

如图6和图7所示，在一些实施例中，所述多条扫描引线还包括多条第三扫描引线23和多条第四扫描引线24，所述第三扫描引线23与所述第四扫描引线24交替设置；所述多条第三扫描引线23和多条第四扫描引线24均与对应的扫描线的第二端耦接；

所述显示基板1还包括：第三测试电路和第四测试电路；

所述显示基板1还包括：第三测试信号输入端GC和第四测试信号输入端GD；

所述第三测试电路分别与所述第一控制信号输入端SW1，所述第三测试信号输入端GC和各所述第三扫描引线23耦接；所述第三测试电路用于在所述第一控制信号的控制下，控制是否将所述第三测试信号输入端GC输入的第三测试信号写入至各所述第三扫描引线23；

所述第四测试电路分别与所述第一控制信号输入端SW1，所述第四测试信号输入端GD和各所述第四扫描引线24耦接；所述第四测试电路用于在所述第一控制信号的控制下，控制是否将所述第四测试信号输入端GD输入的第四测试信号写入至各所述第四扫描引线24。

示例性的，所述第三测试电路和所述第四测试电路均设置于所述显示基板1的下边框，所述第三扫描引线23的至少部分和所述第四扫描引线24的至少部分均设置于所述显示基板1的左边框或右边框。

示例性的，第三测试信号输入端GC用于写入第三测试信号，所述第四测试信号输入端GD用于写入第四测试信号。

示例性的，所述第三测试信号输入端GC和所述第四测试信号输入端GD均设置于所述显示基板1的下边框。

示例性的，当所述第一控制信号输入端SW1输入的第一控制信号处于有效电平时，所述第三测试电路控制将所述第三测试信号写入至各所述第三扫描引线23；当所述第一控制信号输入端SW1输入的第一控制信号处于非有效电平时，所述第三测试电路控制不将所述第三测试信号写入至各所述第三扫描引线23。

示例性的，当所述第一控制信号输入端SW1输入的第一控制信号处于有效电平时，所述第四测试电路控制将所述第四测试信号写入至各所述第四扫描引线24；当所述第一控制信号输入端SW1输入的第一控制信号处于非有效电平时，所述第四测试电路控制不将所述第四测试信号写入至各所述第四扫描引线24。

上述设置所述第三测试电路分别与所述第一控制信号输入端SW1，所述第三测试信号输入端GC，以及各所述第三扫描引线23耦接，能够通过第一控制信号输入端SW1控制所述第三测试电路，从而控制是否向各第三扫描引线23写入第三测试信号。

上述设置所述第四测试电路分别与所述第一控制信号输入端SW1，所述第四测试信号输入端GD，以及各所述第四扫描引线24耦接，能够通过第一控制信号输入端SW1控制所述第四测试电路，从而控制是否向各第四扫描引线24写入第四测试信号。

另外，以图6为例，在仅由第三测试信号输入端GC提供第三测试信号时，正常情况下应仅有第二行和第六行子像素10点亮。如果在显示区域内，出现与第二行或第六行相邻的其他行子像素10异常显示，则说明显示区域内第二行或第六行与其相邻的子像素行之间存在短路。因此，上述实施例提供的显示基板1中，不仅能够检测出非显示区域中的扫描引线是否存在短路，还能够有效检测出显示区域内是否有短路问题。

如图6和图7所示，在一些实施例中，所述第一测试电路包括多个第一晶体管T1，所述多个第一晶体管T1的栅极41均与所述第一控制信号输入端SW1耦接，所述多个第一晶体管T1的第一极均与所述第一测试信号输入端GA耦接，所述多个第一晶体管T1的第二极与各所述第一扫描引线21一一对应耦接；

所述第二测试电路包括多个第二晶体管T2，所述多个第二晶体管T2的栅极42均与所述第一控制信号输入端SW1耦接，所述多个第二晶体管T2的第一极均与所述第二测试信号输入端GB耦接，所述多个第二晶体管T2的第二极与各所述第二扫描引线22一一对应耦接；

所述第三测试电路包括多个第三晶体管T3，所述多个第二晶体管T3的栅极43均与所述第一控制信号输入端SW1耦接，所述多个第三晶体管T3的第一极均与所述第三测试信号输入端GC耦接，所述多个第三晶体管T3的第二极与各所述第三扫描引线23一一对应耦接；

所述第四测试电路包括多个第四晶体管T4，所述多个第四晶体管T4的栅极44均与所述第一控制信号输入端SW1耦接，所述多个第四晶体管T4的第一极均与所述第四测试信号输入端GD耦接，所述多个第四晶体管T4的第二极与各所述第四扫描引线24一一对应耦接。

示例性的，所述第一晶体管T1，所述第二晶体管T2，所述第三晶体管T3和所述第四晶体管T4均作为开关晶体管，能够在栅极的控制下，实现导通和截止。

示例性的，所述第一晶体管T1的第二极通过相应的绑定引脚70与对应的第一扫描引线21耦接。

示例性的，所述第二晶体管T2的第二极通过相应的绑定引脚70与对应的第二扫描引线22。

示例性的，所述多个第三晶体管T3的第一极通过第三导电连接部53耦接在一起，所述第三导电连接部53与所述第三测试信号输入端GC耦接。

示例性的，所述多个第四晶体管T4的第一极通过第四导电连接部54耦接在一起，所述第四导电连接部54与所述第四测试信号输入端GD耦接。

示例性的，所述第三晶体管T3的第二极通过相应的绑定引脚70与对应的第三扫描引线23耦接。

示例性的，所述第四晶体管T4的第二极通过相应的绑定引脚70与对应的第四扫描引线24。

在一些实施例中，所述第一晶体管T1包括第一有源层S1，所述第二晶体管T2包括第二有源层S2；所述第三晶体管T3包括第三有源层S3，所述第四晶体管T4包括第四有源层S4；

所述多个第一晶体管T1包括的至少部分第一有源层S1，以及所述多个第二晶体管T2包括的至少部分第二有源层S2沿所述第一方向排列；

所述多个第三晶体管T3包括的至少部分第三有源层S3，以及所述多个第四晶体管T4包括的至少部分第四有源层S4沿所述第一方向排列；

所述多个第一有源层S1与所述多个第三有源层S3沿第二方向排列，所述多个第二有源层S2与所述多个第四有源层S4沿所述第二方向排列，所述第二方向与所述第一方向相交；所述多个第一晶体管T1的栅极41，所述多个第二晶体管T2的栅极42，所述多个第二晶体管T3的栅极43和所述多个第四晶体管T4的栅极44相耦接。

示例性的，所述第一有源层S1包括沿所述第二方向延伸的至少部分，所述第二有源层S2包括沿所述第二方向延伸的至少部分，所述第三有源层S3包括沿所述第二方向延伸的至少部分，所述第四有源层S4包括沿所述第二方向延伸的至少部分。

示例性的，各所述第一晶体管T1的栅极41，各所述第二晶体管T2的栅极42，各所述第二晶体管T3的栅极43，以及各所述第四晶体管T4的栅极44形成为一体结构。示例性的，各所述第一晶体管T1的栅极41，各所述第二晶体管T2的栅极42，各所述第二晶体管T3的栅极43，以及各所述第四晶体管T4的栅极44共同形成为环形结构。

示例性的，沿所述第二方向，相邻的第一有源层S1和第三有源层S3错开。

示例性的，沿所述第一方向，相邻的第一有源层S1和第三有源层S3错开。

示例性的，沿所述第二方向，相邻的第二有源层S2和第四有源层S4错开。

示例性的，沿所述第一方向，相邻的第二有源层S2和第四有源层S4错开。

按照上述方式布局所述多个第一晶体管T1，多个第二晶体管T2，多个第三晶体管T3和多个第四晶体管T4，有利于节省所述第一测试电路，所述第二测试电路，所述第三测试电路，所述第四测试电路的布局空间。

如图8至图10所示，在一些实施例中，所述显示基板1还包括第二控制信号输入端SW2，第三控制信号输入端SW3和第五测试信号输入端GO；

所述第一测试电路还分别与所述第二控制信号输入端SW2和所述第五测试信号输入端GO耦接；所述第一测试电路用于在所述第二控制信号输入端SW2输入的第二控制信号的控制下，控制是否将所述第五测试信号输入端GO输入的第五测试信号写入至各所述第一扫描引线21；

所述第二测试电路还分别与所述第三控制信号输入端SW3和所述第五测试信号输入端GO耦接；所述第二测试电路用于在所述第三控制信号输入端SW3输入的第三控制信号的控制下，控制是否将所述第五测试信号写入至各所述第二扫描引线22。

示例性的，所述第二控制信号输入端SW2输入第二控制信号，所述第三控制信号输入端SW3输入第三控制信号。所述第五测试信号输入端GO输入第五测试信号。

示例性的，所述第二控制信号输入端SW2，所述第三控制信号输入端SW3和所述第六测试信号输入端GE设置于所述显示基板1的下边框。

示例性的，当所述第二控制信号输入端SW2输入的第二控制信号处于有效电平时，所述第一测试电路控制将所述第五测试信号写入至各所述第一扫描引线21；当所述第二控制信号输入端SW2输入的第二控制信号处于非有效电平时，所述第一测试电路控制不将所述第五测试信号写入至各所述第一扫描引线21。

示例性的，当所述第三控制信号输入端SW3输入的第三控制信号处于有效电平时，所述第二测试电路控制将所述第五测试信号写入至各所述第二扫描引线22；当所述第三控制信号输入端SW3输入的第三控制信号处于非有效电平时，所述第二测试电路控制不将所述第五测试信号写入至各所述第二扫描引线22。

上述设置所述第一测试电路分别与所述第二控制信号输入端SW2，所述第五测试信号输入端GO，以及各所述第一扫描引线21耦接，能够通过第二控制信号输入端SW2控制所述第五测试电路，从而控制是否向各第一扫描引线21写入第五测试信号。

上述设置所述第二测试电路分别与所述第三控制信号输入端SW3，所述第五测试信号输入端GO，以及各所述第二扫描引线22耦接，能够通过第三控制信号输入端SW3控制所述第二测试电路，从而控制是否向各第二扫描引线22写入第五测试信号。

如图8至图10所示，在一些实施例中，所述多条扫描引线还包括多条第三扫描引线23和多条第四扫描引线24，所述第三扫描引线23与所述第四扫描引线24交替设置；所述多条第三扫描引线23和多条第四扫描引线24均与对应的扫描线的第二端耦接；

所述显示基板1还包括第五测试电路，第六测试电路和第六测试信号输入端GE；

所述第五测试电路分别与所述第二控制信号输入端SW2，所述第六测试信号输入端GE和各所述第三扫描引线23耦接；所述第五测试电路用于在所述第二控制信号的控制下，控制是否将所述第六测试信号输入端GE输入的第六测试信号写入至各所述第三扫描引线23；

所述第六测试电路分别与所述第三控制信号输入端SW3，所述第六测试信号输入端GE和各所述第四扫描引线24耦接；所述第六测试电路用于在所述第三控制信号的控制下，控制是否将所述第六测试信号写入至各所述第四扫描引线24。

示例性的，所述第五测试电路和所述第六测试电路均设置于所述显示基板1的下边框，所述第三扫描引线23的至少部分和所述第四扫描引线24的至少部分均设置于所述显示基板1的左边框或右边框。

示例性的，所述第六测试信号输入端GE用于输入第六测试信号。

示例性的，所述第六测试信号输入端GE设置于所述显示基板1的下边框。

示例性的，当所述第二控制信号输入端SW2输入的第二控制信号处于有效电平时，所述第五测试电路控制将所述第六测试信号写入至各所述第三扫描引线23；当所述第二控制信号输入端SW2输入的第二控制信号处于非有效电平时，所述第五测试电路控制不将所述第六测试信号写入至各所述第三扫描引线23。

示例性的，当所述第三控制信号输入端SW3输入的第三控制信号处于有效电平时，所述第六测试电路控制将所述第六测试信号写入至各所述第四扫描引线24；当所述第三控制信号输入端SW3输入的第三控制信号处于非有效电平时，所述第六测试电路控制不将所述第六测试信号写入至各所述第四扫描引线24。

上述设置所述第五测试电路分别与所述第二控制信号输入端SW2，所述第六测试信号输入端GE，以及各所述第三扫描引线23耦接，能够通过第二控制信号输入端SW2控制所述第六测试电路，从而控制是否向各第三扫描引线23写入第六测试信号。

上述设置所述第六测试电路分别与所述第三控制信号输入端SW3，所述第六测试信号输入端GE，以及各所述第四扫描引线24耦接，能够通过第三控制信号输入端SW3控制所述第六测试电路，从而控制是否向各第四扫描引线24写入第六测试信号。

另外，以图8为例，在仅由第五测试信号输入端GO提供第五测试信号的情况下，在第二控制信号输入端SW2输入的第二控制信号为有效电平，第三控制信号输入端SW3输入的第三控制信号为非有效电平时，正常情况下应仅有第三行和第七行子像素10点亮。如果在显示区域内，出现与第三行或第七行相邻的其他行子像素10异常显示，则说明显示区域内第三行或第七行与其相邻的子像素行之间存在短路。因此，上述实施例提供的显示基板1中，不仅能够检测出非显示区域中的扫描引线是否存在短路，还能够有效检测出显示区域内是否有短路问题。

如图8至图10所示，在一些实施例中，所述第一测试电路包括多个第一晶体管T1，所述多个第一晶体管T1的栅极41均与所述第二控制信号输入端SW2耦接，所述多个第一晶体管T1的第一极均与所述第五测试信号输入端GO耦接，所述多个第一晶体管T1的第二极与各所述第一扫描引线21一一对应耦接；

所述第二测试电路包括多个第二晶体管T2，所述多个第二晶体管T2的栅极42均与所述第三控制信号输入端SW3耦接，所述多个第二晶体管T2的第一极均与所述第五测试信号输入端GO耦接，所述多个第二晶体管T2的第二极与各所述第二扫描引线22一一对应耦接；

所述第五测试电路包括多个第五晶体管T5，所述多个第五晶体管T5的栅极45均与所述第二控制信号输入端SW2耦接，所述多个第五晶体管T5的第一极均与所述第六测试信号输入端GE耦接，所述多个第五晶体管T5的第二极与各所述第三扫描引线23一一对应耦接；

所述第六测试电路包括多个第六晶体管T6，所述多个第六晶体管T6的栅极46均与所述第三控制信号输入端SW3耦接，所述多个第六晶体管T6的第一极均与所述第六测试信号输入端GE耦接，所述多个第六晶体管T6的第二极与各所述第四扫描引线24一一对应耦接。

示例性的，所述第一晶体管T1，所述第二晶体管T2，所述第五晶体管T5和所述第六晶体管T6均作为开关晶体管，能够在栅极的控制下，实现导通和截止。

示例性的，所述多个第一晶体管T1的第一极通过第一导电连接部51耦接在一起，所述第一导电连接部51与所述第五测试信号输入端GO耦接。

示例性的，所述多个第二晶体管T2的第一极通过第二导电连接部52耦接在一起，所述第二导电连接部52与所述第五测试信号输入端GO耦接。

示例性的，所述多个第五晶体管T5的第一极通过第五导电连接部55耦接在一起，所述第五导电连接部55与所述第六测试信号输入端GE耦接。

示例性的，所述多个第六晶体管T6的第一极通过第六导电连接部56耦接在一起，所述第六导电连接部56与所述第六测试信号输入端GE耦接。

示例性的，所述第五晶体管T5的第二极通过相应的绑定引脚70与对应的第三扫描引线23耦接。

示例性的，所述第六晶体管T6的第二极通过相应的绑定引脚70与对应的第四扫描引线24。

在一些实施例中，所述第一晶体管T1包括第一有源层S1，所述第二晶体管T2包括第二有源层S2；所述第五晶体管T5包括第五有源层S5，所述第六晶体管T6包括第六有源层S6；

所述多个第一晶体管T1包括的至少部分第一有源层S1，以及所述多个第五晶体管T5包括的至少部分第五有源层S5沿所述第一方向排列；

所述多个第二晶体管T2包括的至少部分第二有源层S2，以及所述多个第六晶体管T6包括的至少部分第六有源层S6沿所述第一方向排列；

所述多个第一有源层S1与所述多个第二有源层S2沿第二方向排列，所述多个第五有源层S5与所述多个第六有源层S6沿所述第二方向排列，所述第二方向与所述第一方向相交；

所述多个第一晶体管T1的栅极41与所述多个第五晶体管T5的栅极45相耦接；所述多个第二晶体管T2的栅极42和所述多个第六晶体管T6的栅极46相耦接。

示例性的，所述第一有源层S1包括沿所述第二方向延伸的至少部分，所述第二有源层S2包括沿所述第二方向延伸的至少部分，所述第五有源层S5包括沿所述第二方向延伸的至少部分，所述第六有源层S6包括沿所述第二方向延伸的至少部分。

示例性的，各所述第一晶体管T1的栅极41和各所述第五晶体管T5的栅极45形成为一体结构。示例性的，各所述第二晶体管T2的栅极42和各所述第六晶体管T6的栅极46形成为一体结构。

示例性的，沿所述第二方向，相邻的第五有源层S5和第六有源层S6错开。

示例性的，沿所述第一方向，相邻的第五有源层S5和第六有源层S6错开。

按照上述方式布局所述多个第一晶体管T1，多个第二晶体管T2，多个第五晶体管T5和多个第六晶体管T6，有利于节省所述第一测试电路，所述第二测试电路，所述第五测试电路，所述第六测试电路的布局空间。

在一些实施例中，设置所述第一扫描引线21和所述第二扫描引线22均与对应的奇数条扫描线耦接，所述第三扫描引线23和所述第四扫描引线24均与对应的偶数条扫描线耦接。

上述设置方式有利于增加相邻的第一扫描引线21和第二扫描引线22之间的最小间距，降低相邻的第一扫描引线21和第二扫描引线22之间发生短路的风险。

上述设置方式有利于增加相邻的第三扫描引线23和第四扫描引线24之间的最小间距，降低相邻的第三扫描引线23和第四扫描引线24之间发生短路的风险。

本实用新型实施例还提供了一种显示装置，包括上述实施例提供的显示基板1。

需要说明的是，所述显示装置可以为：电子纸显示器或全反射液晶显示器。

上述实施例提供的显示基板1中，通过设置所述第一测试电路向第一扫描引线21提供第一测试信号，第二测试电路向第二扫描引线22提供第二测试信号，能够独立控制在同一测试时段，第一扫描引线21和第二扫描引线22传输至对应的扫描线的信号，从而能够控制在同一测试时段，第一扫描引线21通过对应的扫描线耦接的一行子像素行的显示情况，与第二扫描引线22通过对应的扫描线耦接的一行子像素行的显示情况不同。而当所述第一扫描引线21与第二扫描引线22之间发生短路时，第一扫描引线21和第二扫描引线22传输的测试信号相同，导致第一扫描引线21通过对应的扫描线耦接的一行子像素行的显示情况，与第二扫描引线22通过对应的扫描线耦接的一行子像素行的显示情况会相同。因此，上述实施提供的显示基板1在进行检测时，能够准确检测出第一扫描引线21与所述第二扫描引线22之间是否发生短路，避免了第一扫描引线21与第二扫描引线22发生短路的显示基板1流入后端模组，避免了造成后端模组资材(如纸膜，驱动芯片和柔性电路板)的浪费，保证了显示基板1制作的显示器的产能，降低了显示器的制作成本。

本实用新型实施例提供的显示装置包括上述实施例提供的显示基板1时，同样具有上述有益效果，此处不再赘述。

需要说明的是，本实用新型实施例的“同层”可以指的是处于相同结构层上的膜层。或者例如，处于同层的膜层可以是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的。这些特定图形还可能处于不同的高度或者具有不同的厚度。

在本实用新型各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，对各步骤的先后变化也在本实用新型的保护范围之内。

需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。

除非另外定义，本公开使用的技术术语或者科学术语应当为本实用新型所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。

在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims

1.一种显示基板，其特征在于，包括：

多个子像素，所述多个子像素划分为多行子像素行；

2.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括第一控制信号输入端，第一测试信号输入端和第二测试信号输入端；

3.根据权利要求2所述的显示基板，其特征在于，

4.根据权利要求3所述的显示基板，其特征在于，所述第一测试电路包括多个第一晶体管，所述多个第一晶体管的栅极均与所述第一控制信号输入端耦接，所述多个第一晶体管的第一极均与所述第一测试信号输入端耦接，所述多个第一晶体管中的第一部分第一晶体管的第二极与各所述第一扫描引线一一对应耦接，所述多个第一晶体管中的第二部分第一晶体管的第二极与各所述第三扫描引线一一对应耦接；

5.根据权利要求4所述的显示基板，其特征在于，所述第一晶体管包括第一有源层，所述第二晶体管包括第二有源层；

6.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括第二控制信号输入端，第三控制信号输入端，第一测试信号输入端和第二测试信号输入端；

7.根据权利要求2所述的显示基板，其特征在于，

所述显示基板还包括：第三测试电路和第四测试电路；

8.根据权利要求7所述的显示基板，其特征在于，

所述第一测试电路包括多个第一晶体管，所述多个第一晶体管的栅极均与所述第一控制信号输入端耦接，所述多个第一晶体管的第一极均与所述第一测试信号输入端耦接，所述多个第一晶体管的第二极与各所述第一扫描引线一一对应耦接；

9.根据权利要求8所述的显示基板，其特征在于，所述第一晶体管包括第一有源层，所述第二晶体管包括第二有源层；所述第三晶体管包括第三有源层，所述第四晶体管包括第四有源层；

10.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括第二控制信号输入端，第三控制信号输入端和第五测试信号输入端；

11.根据权利要求10所述的显示基板，其特征在于，

12.根据权利要求11所述的显示基板，其特征在于，

所述第一测试电路包括多个第一晶体管，所述多个第一晶体管的栅极均与所述第二控制信号输入端耦接，所述多个第一晶体管的第一极均与所述第五测试信号输入端耦接，所述多个第一晶体管的第二极与各所述第一扫描引线一一对应耦接；

13.根据权利要求12所述的显示基板，其特征在于，所述第一晶体管包括第一有源层，所述第二晶体管包括第二有源层；所述第五晶体管包括第五有源层，所述第六晶体管包括第六有源层；

14.根据权利要求3、7或11所述的显示基板，其特征在于，所述第一扫描引线和所述第二扫描引线均与对应的奇数条扫描线耦接，所述第三扫描引线和所述第四扫描引线均与对应的偶数条扫描线耦接。

15.一种显示装置，其特征在于，包括权利要求1至14中任一项所述的显示基板。