JP2003043980A - 表示装置の基板、アレイ基板、検査用回路、検査方法および液晶セルの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 アレイ検査用の回路とセル検査用の回路とを
一体的にしかつ検査時に必要なプルーブの数を低減する
ことのできる新たな検査回路を提供する。 【解決手段】 アクティブ・マトリックス表示装置を構
成する複数のデータ信号線１２ａ〜１２ｆに対して、検
査用の信号を供給するための、第１の検査回路４であっ
て、この第１の検査回路４は、共通する第１の検査信号
を、所定数のデータ信号線１２ａ〜１２ｆのいずれか
に、選択的に供給する第１の回路部４ａと、前記所定数
のデータ信号線１２ａ〜１２ｆに対して、各々独立して
第２の検査信号を供給する、第２の回路部４ｂと、を備
える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブ・マト
リックス表示装置の製造工程における検査に用いられる
検査回路に関する。

【０００２】

【従来の技術】現在広く普及しているＴＦＴ（Thin Fil
m Transistor:薄膜トランジスタ）カラー液晶表示装置
の製造工程は、大きく、液晶セルの製造工程、液晶モジ
ュールの製造工程、そして、液晶モニターの製造工程に
分けることができる。液晶モジュールは、液晶セルにド
ライバＩＣと、それに入力する制御信号を生成する駆動
回路とを接続し、バックライトと機構部品を装着するこ
とにより完成される。また、この液晶モジュールに、さ
らに、入力する画像情報を含む信号を生成するグラフィ
ックアダプタを接続し、機構部品を装着することで、液
晶モニターが完成する。液晶表示装置の製造において
は、製造効率を上げるために、製造工程におけるごみの
混入や寸法誤差から生ずる欠陥を早期に発見することが
必要とされる。このことから、液晶表示装置の製造工程
の各段階において、ギャップ検査や点灯検査等の各種検
査が行われる。

【０００３】例えば、特開昭６０−２９８９号公報は、
液晶セルを構成するＴＦＴアレイ基板のデータ／走査信
号線の断線・短絡検出を行う方法を開示している。Ｘ駆
動回路が１系統しかない液晶表示装置において、データ
／走査信号線の断線検出を可能としたものであり、Ｘ駆
動回路の反対側に検査用トランジスタ群を設けることに
より、データ／走査信号線の断線・短絡を検出してい
る。具体的には、駆動回路から入力された特定の検査信
号を、検査用トランジスタから出力させることにより、
検査を行っている。このほかにも、特開平３−１８８９
１号公報、特開平３−２０７２１号公報、特開平５−５
８９７号公報、特開平５−１１０００号公報において、
駆動回路の反対側で、検査用の信号線、もしくはスイッ
チング回路をアクティブ・マトリックス・アレイに接続
して、ＴＦＴアレイ基板の検査を行うことが開示されて
いる。また、ドライバＩＣを接続する前に、アクティブ
・マトリックス・アレイの断線検査を、アナログ・スイ
ッチ機能をもつ選択回路を利用して行うことが、特開平
２−１５４２９２号公報に記載されている。

【０００４】これらの検査の一つとして、ＴＦＴ液晶セ
ルが完成した後に行われる画質検査がある。ＴＦＴ液晶
セルの画質検査方法は種々のものが知られているが、主
に行われているのは、多ピンプローブ方式と呼ばれる検
査方法である。多ピンプローブ方式は、液晶セル製造の
最終工程において、液晶セルの全ての信号入力端子のそ
れぞれ独立にプローブで接触し、液晶モジュールにおけ
るドライバＩＣからの入力信号と等価な電気信号を入力
することにより行われる。これにより、最終製品におけ
る液晶セルの駆動を完全に再現することができるので、
最終製品の表示画面を視覚的にチェックすることによ
り、検査を行うことができる。この場合、入力信号を準
備することで、あらゆる種類の画面を表示することが可
能となる。しかし、この多ピンプローブ方式による検査
には、次に述べるいくつかの問題点がある。

【０００５】まず、多ピンプローブは高コストであり、
その製造に多くの時間が必要とされる。例えば画素数１
０２４画素（×３画素）×７６８行を有する液晶セルに
おいては、少なくても３８４０本の信号を入力すべき配
線を持つため、画質検査を行うためには４０００箇所近
い信号入力端子に接触できるプローブを準備しなければ
ならない。また、検査の安定性にも問題がある。近年の
液晶セルの大型高精細化にともなって、プローブ箇所が
増大、高密度化してきているため、プローブの電気的接
触の不安定性が問題になってきている。電気的接触が不
安定になると、入力すべき信号が与えられない配線に沿
って検査画面が表示されず、そのため検査効率が著しく
低下してしまう。これは、画像処理などによる自動検査
を行う場合は致命的となる。さらに、液晶セルの高精細
化にともなって、互いに隣接するプローブ間の間隔が小
さくなるため、検査安定性の低下のみならず、プローブ
の作成そのものが限界にきている。加えて、多ピンプロ
ーブは多品種に対応できないために、コスト増大と検査
効率の低下を招いている。これは、液晶セルを多品種製
造する場合、各品種の仕様の違いによりプローブ配置に
ついての品種間の共通化が困難なため、品種毎にプロー
ブセットを用意し、検査装置に付け替える必要があるた
めである。以上のことから、表示できる検査用画面の種
類が限られたとしても、多ピンプローブを使わずに済む
ような検査方法が求められている。

【０００６】

【発明が解決しようとする課題】改善されたＴＦＴアレ
イ基板の検査方法が、Ｍ.Kodate他により1999 Societyf
or Information Display International Symposiumにお
いて発表された"Next-Generation TFT-Array Testing f
or High-Resolution/High-Content AMLCDs" に開示され
ている。この検査方法は、ＴＦＴアレイ基板の外周部
に、画素に蓄えられた電位量を測定する信号配線を選択
するための第１の選択素子（ＴＦＴ）と、測定しない信
号配線電位を固定するための第２の選択素子（ＴＦＴ）
を設け、かつ複数の信号配線を第１の選択素子を介して
束ねた構成の検査回路を形成する点に特徴がある。この
検査回路によれば、複数の信号線を第１の選択端子で束
ねていることから、検査時に必要なプローブの数を低減
することができる。

【０００７】ＴＦＴ液晶セルが完成した後に行われる画
質検査においても、検査時に必要なプローブの数を低減
することのできる検査回路が、特開平１１−３３８３７
６号公報に開示されている。特開平１１−３３８３７６
号公報に開示された検査回路は、複数のデータ信号線お
よび走査信号線のそれぞれに個別に、検査用の表示信号
または検査用の走査信号の供給をスイッチングするため
の検査用ＴＦＴを接続している。この検査回路はさら
に、データ信号線に接続された検査用ＴＦＴに検査用の
表示信号を供給する検査用表示信号線を各素子共通に接
続する一方、検査用ＴＦＴを導通・遮断する制御信号を
入力する検査用制御信号線を表示色に併せて３本設けて
いる。

【０００８】以上のように、検査時に必要なプローブの
数を低減することのできる検査回路ないしは検査方法が
開発されている。しかし、アレイ基板検査用の回路と液
晶セル検査用の回路とは、別個独立に形成されていた。
したがって本発明は、アレイ基板検査用の回路とセル検
査用の回路とを一体的にしかつ検査時に必要なプローブ
の数を低減することのできる新たな検査回路の提供を課
題とする。

【０００９】

【課題を解決するための手段】本発明は、基板本体と、
前記基板本体上にマトリックス状に配置された画素部
と、前記画素部に信号を送る、複数の信号線と、前記基
板本体上に形成された検査用回路と、を備えた表示装置
の基板であって、前記検査用回路は、Ｍ（Ｍは２以上の
整数）本の前記信号線毎に第１の検査信号を入力するた
めの検査信号入力端子と、前記信号線と前記検査信号入
力端子との間に各々配置された、複数の第１の選択素子
と、前記複数の第１の選択素子の各々に対して制御信号
を供給するための、ｎ×Ｍ（ｎは正の整数）本の第１の
制御配線と、前記信号線の各々に接続された、複数の第
２の選択素子と、前記複数の第２のスイッチングを介し
て前記信号線の各々に第２の検査信号を供給するため
の、複数の検査信号配線と、前記複数の第２の選択素子
の各々に対して制御信号を供給するための、ｎ×Ｍ（ｎ
は正の整数）本の第２の制御配線と、を備えることを特
徴とする表示装置の基板である。

【００１０】本発明の表示装置の基板にかかる検査回路
は、ＴＦＴアレイ基板に対する断線・短絡の検査（以
下、アレイ検査）および液晶セルの画質検査（以下、セ
ル検査）を行うための回路が融合されている。つまり、
アレイ検査時には、前記検査信号入力端子からアレイ検
査のための第１の検査信号を入力し、かつ第１の選択素
子によって第１の検査信号を供給する信号線を選択す
る。このとき、第２の選択素子は、選択されない信号線
の電位を固定（ホールド）するために用いることができ
る。一方、セル検査時には、前記検査信号配線に対して
供給されたセル検査のための第２の検査信号を第２の選
択素子を介して信号線に対して供給する。このとき、検
査信号配線が複数設けてあるので、隣接する信号線に対
して、逆極性になる電位の検査信号を供給することがで
きる。また、隣接する信号線に対して独立した検査信号
を供給することができるため、任意の色、パターンの画
像をセル検査時に形成することができる。

【００１１】また本発明は、多数配線されている信号線
のうちＭ本毎に前記検査信号入力端子を設けている。し
たがって、アレイ検査時に必要なプローブの数を低減す
ることができる。前記検査信号配線については、複数、
つまり２以上あれば足りるから、そのための端子の数も
極めて少なくて済む。

【００１２】本発明の表示装置の基板において、以上の
効果を得るために、以下の構成をさらに備えることが望
ましい。すなわち、１つの検査信号入力端子に接続され
る複数の前記第１の選択素子は、異なる前記第１の制御
配線に接続されていること、所定数の前記第１の選択素
子は、共通する前記第１の制御配線に接続されているこ
と、１つの検査信号入力端子に接続される複数の前記第
２の選択素子は、異なる前記第２の制御配線に接続され
ていること、所定数の前記第２の選択素子は、共通する
前記第２の制御配線に接続されていること、隣接する前
記第２の選択素子は、異なる前記検査信号配線に接続さ
れていること、前記Ｍが６またはその倍数であること、
が本発明にとって望ましい形態である。

【００１３】以上の本発明による、表示装置の基板は、
ＴＦＴ液晶表示装置のアレイ基板として具現化すること
ができる。つまり本発明は、スイッチング素子を有する
画素部がマトリックス状に配列されたアレイ基板であっ
て、前記画素部に信号を送る、複数の信号線と、前記複
数の信号線のそれぞれに接続され、かつ前記画素部への
第１の検査信号の入力を制御する第１の検査用トランジ
スタと、前記第１の検査用トランジスタのＯＮ／ＯＦＦ
を制御する制御信号を供給する複数の第１の制御配線
と、前記複数の信号線のそれぞれに接続され、かつ前記
画素部への第２の検査信号の入力を制御する第２の検査
用トランジスタと、前記第２の検査用トランジスタに所
定の電位を供給する複数の電位供給配線と、前記第２の
検査用トランジスタのＯＮ／ＯＦＦを制御する制御信号
を供給する複数の第２の制御配線と、を備えることを特
徴とするアレイ基板を提供する。本発明のアレイ基板
は、アレイ検査終了後に、アレイ検査に用いる回路部分
を除去することもできるが、そのまま残存させてもよ
い。また、セル検査終了後に、検査回路を除去すること
もできるが、そのまま残存させてもよい。

【００１４】本発明のアレイ基板において、所定数の前
記信号線毎に前記第１の検査用トランジスタに対して前
記第１の検査信号を入力するための検査信号入力端子を
備えることにより、接触するプローブの数を低減するこ
とができる。また本発明のアレイ基板において、１つの
検査信号入力端子に接続される前記第１の検査用トラン
ジスタは、各々異なる前記第１の制御配線に接続されて
いることが望ましい。さらに本発明のアレイ基板におい
て、前記第１の制御配線は、前記検査信号入力端子に接
続された前記信号線の前記所定数ＭまたはＭの整数倍だ
け配線されていることが望ましい。

【００１５】本発明のアレイ基板において、１つの検査
信号入力端子に接続される前記第２の検査用トランジス
タは、各々異なる前記第２の制御配線に接続されている
ことが望ましい。また本発明のアレイ基板において、前
記第２の制御配線は、前記検査信号入力端子に接続され
た前記信号線の前記所定数ＭまたはＭの整数倍だけ配線
されていることが望ましい。さらに本発明のアレイ基板
において、隣接する前記第２の検査用トランジスタは、
各々異なる前記電位供給配線に接続されていることが望
ましい。

【００１６】本発明は、例えばアレイ基板上に展開され
る以下の検査用回路を提供する。すなわち本発明は、第
１の検査信号を供給する第１の信号供給配線と、前記第
１の信号供給配線にそのソース（またはドレイン）が接
続された複数の第１の薄膜トランジスタと、複数の前記
第１の薄膜トランジスタの各々のゲートに接続された複
数の第１の制御配線と、複数の前記第１の薄膜トランジ
スタの各々のドレイン（またはソース）にそのドレイン
（またはソース）が接続された第２の薄膜トランジスタ
と、複数の前記第２の薄膜トランジスタの各々のゲート
に接続された複数の第２の制御配線と、複数の前記第２
の薄膜トランジスタの各々のソース（またはドレイン）
に接続され、かつ所定数の第２の薄膜トランジスタ毎に
第２の検査信号を供給する複数の第２の信号供給配線
と、を備えたことを特徴とする検査用回路を提供する。
本発明の検査用回路は、例えば、ＴＦＴアレイ基板上に
構成することができる。また、ＴＦＴアレイ基板を含む
液晶セルあるいは液晶表示装置に存在することもでき
る。本発明の検査用回路は、以上のような構成を備えて
いるから、アレイ検査およびセル検査の両者を行うこと
のできる一体的な回路を構成する。本発明の検査用回路
においても、隣接する前記第２の薄膜トランジスタには
異なる前記第２の信号供給配線を接続することが望まし
い。

【００１７】本発明の検査用回路において、第１の検査
信号をアレイ検査のために供給する場合には、以下のよ
うに信号、電位が供給される。すなわち、前記第１の制
御配線を介して複数の前記第１の薄膜トランジスタのい
ずれかに選択電位が、他の前記第１の薄膜トランジスタ
に非選択電位が供給され、かつ前記第２の制御配線を介
して前記第２の薄膜トランジスタのうちで前記選択電位
が供給される前記第１の薄膜トランジスタに接続された
前記第２の薄膜トランジスタに対して非選択電位が、他
の前記第２の薄膜トランジスタに選択電位が供給された
状態で、前記第１の信号供給配線に対して第１の検査信
号が供給される。また、本発明の検査用回路において、
第２の検査信号をセル検査のために供給する場合には、
以下のように信号、電位が供給される。すなわち、前記
第２の制御配線を介して全ての前記第２の薄膜トランジ
スタに対して選択電位が供給された状態で、前記第２の
信号供給配線に対して第２の検査信号が供給される。

【００１８】以上説明したところから明らかなように、
本発明は、共通する第１の検査信号を、所定数の信号線
のいずれかに、選択的に供給する機能と、前記所定数の
信号線に対して、各々独立して第２の検査信号を供給す
る機能とを備えた検査用回路を提供するものである。す
なわち本発明は、アクティブ・マトリックス表示装置を
構成する複数の信号線に対して、検査用の信号を供給す
るための、検査用回路であって、共通する第１の検査信
号を、所定数の信号線のうちのいずれかに、選択的に供
給する、第１の検査信号供給回路と、前記所定数の信号
線のうち隣接する信号線に対して異なる第２の検査信号
を供給する、第２の検査信号供給回路と、を備えること
を特徴とする検査用回路を提供する。

【００１９】本発明の検査用回路において、前記第１の
検査信号供給回路は、前記第１の検査信号を入力するた
めの検査信号入力端子と、前記第１の検査信号入力端子
から入力された前記第１の検査信号を、前記所定数の信
号線のいずれに供給するかを選択する、薄膜トランジス
タから構成されるスイッチ手段と、を備えることが望ま
しい。本発明の検査用回路において、前記第２の検査信
号供給回路は、前記所定数の信号線の各々に接続され
た、薄膜トランジスタと、第２の検査信号を前記薄膜ト
ランジスタの各々に供給する、前記所定数の検査信号配
線と、前記薄膜トランジスタのＯＮ／ＯＦＦを制御する
制御信号を供給する、前記所定数の制御配線と、を備え
ることが望ましい。さらに本発明の検査回路において、
前記信号線は、データ信号線および走査信号線のどちら
にも適用できるが、データ信号線であることが望まし
い。走査信号線に比べて、データ信号線の数が多い場合
に、本発明の検査回路をデータ信号線側に用いると効果
的である。

【００２０】本発明では、以上述べた表示装置の基板に
ついて以下の検査方法をも提供する。つまり本発明は、
基板本体と、前記基板本体上にマトリックス状に配置さ
れた画素部と、前記画素部に信号を送る複数の信号線
と、Ｍ（Ｍは２以上の整数）本の前記信号線毎に第１の
検査信号を入力するための検査信号入力端子と、前記信
号線と前記検査信号入力端子との間に各々配置された、
複数の第１の選択素子と、前記複数の第１の選択素子の
各々に対して制御信号を供給するための、ｎ×Ｍ（ｎは
正の整数）本の第１の制御配線と、前記信号線の各々に
接続された、複数の第２の選択素子と、前記複数の第２
の選択素子を介して前記信号線の各々に第２の検査信号
を供給するための、複数の検査信号配線と、前記複数の
第２の選択素子の各々に対して制御信号を供給するため
の、ｎ×Ｍ（ｎは正の整数）本の第２の制御配線と前記
基板本体上に形成された検査用回路と、を有する検査用
回路と、を備えた表示装置の基板の検査方法であって、
前記検査方法は、第１の検査と、第１の検査の後に行わ
れる第２の検査を有している。そして、前記第１の検査
は、前記第１の制御配線を介して前記第１の選択素子に
制御信号を供給し、かつ前記第２の制御配線を介して前
記第２の選択素子に制御信号を供給しつつ、前記検査信
号入力端子に前記第１の検査信号を入力する。また、前
記第２の検査は、前記第２の制御配線を介して前記第２
の選択素子に制御信号を供給しつつ、前記検査信号配線
に前記第２の検査信号を供給する。

【００２１】前記第１の検査において、前記第１の制御
配線を介する前記第１の選択素子への制御信号の供給
は、複数の前記第１の選択素子のいずれか１つの第１の
選択素子に対して選択信号を、他の第１の選択素子に対
して非選択信号を供給するものとし、前記第２の制御配
線を介する前記第２の選択素子への制御信号の供給は、
選択信号が供給された前記第１の選択素子に対応する前
記第２の選択素子に対して非選択信号を、他の第２の選
択素子に対して選択信号を供給するものとすることがで
きる。また、前記第２の検査において、前記第２の制御
配線を介する前記第２の選択素子への制御信号の供給
は、全ての前記第２の選択素子に選択信号を供給するも
のとすることができる。

【００２２】本発明はさらに、以上の検査手法に基づく
液晶セルの製造方法を提供する。つまり本発明の液晶セ
ルの製造方法は、第１の検査信号を供給する第１の信号
供給配線と、前記第１の信号供給配線にそのソース（ま
たはドレイン）が接続された複数の第１の薄膜トランジ
スタと、複数の前記第１の薄膜トランジスタの各々のゲ
ートに接続された複数の第１の制御配線と、複数の前記
第１の薄膜トランジスタの各々のドレイン（またはソー
ス）にそのドレイン（またはソース）が接続された第２
の薄膜トランジスタと、複数の前記第２の薄膜トランジ
スタの各々のゲートに接続された複数の第２の制御配線
と、複数の前記第２の薄膜トランジスタの各々のソース
（またはドレイン）に接続され、かつ前記第２の薄膜ト
ランジスタに第２の検査信号を供給する複数の第２の信
号供給配線と、を備えた検査回路をアレイ基板上に形成
するステップと、前記第１の制御配線を介して複数の前
記第１の薄膜トランジスタのいずれかに選択電位を、他
の前記第１の薄膜トランジスタに非選択電位を供給し、
かつ前記第２の制御配線を介して前記第２の薄膜トラン
ジスタのうちで前記選択電位が供給される前記第１の薄
膜トランジスタに接続された前記第２の薄膜トランジス
タに対して非選択電位を、他の前記第２の薄膜トランジ
スタに選択電位を供給しつつ、前記第１の信号供給配線
に対して第１の検査信号を供給する第１の検査ステップ
と、液晶材料を挟んで前記アレイ基板とカラーフィルタ
基板とを積層することによりセルを作成するステップ
と、前記第２の制御配線を介して全ての前記第２の薄膜
トランジスタに対して選択電位を供給しつつ、前記第２
の信号供給配線に対して第２の検査信号を供給する第２
の検査ステップと、を備えることを特徴とする。

【００２３】

【発明の実施の形態】以下本発明を実施の形態に基づい
て説明する。図１は、本発明による実施の形態における
液晶セルの全体構造を示した概略図である。図１におい
て、１は液晶セル、２はＴＦＴアレイ基板、３はＴＦＴ
アレイ基板２と互いに平行に配置された対向基板であ
る。ここには図示しないが、ＴＦＴアレイ基板２と対向
基板３との間には、シール材と封止樹脂とで液晶が封入
されている。また、液晶セル１には、配向膜、トランス
ファ、偏光フィルムなどが形成され、両基板の距離は、
その間に設けられたスペーサによって保たれている。本
実施形態において、対向基板３は、ＲＧＢのカラーフィ
ルタが形成されたカラーフィルタ基板である。

【００２４】配向膜は、液晶の初期配向を決めるため
に、２つの基板のそれぞれの向かい合う面に形成され
る。シール材は、２つの基板を接着し、液晶を基板間に
閉じ込めておくために、表示領域６の外側に形成され
る。また、封止樹脂は、注入口と呼ばれるあらかじめ設
けたシール材の非形成領域から、２つの基板の間に液晶
を注入した後に、そこを密閉するために形成される。ス
ペーサは、２つの基板間の間隙を決めるための絶縁物
で、基板の一方に形成される。表示領域６の外側に形成
されるトランスファは、ＴＦＴアレイ基板２上の端子か
ら入力された共通電極電位を、対向基板３上の共通電極
に与えるための電導性物質である。偏光フィルムは、貼
り合わされた２つの基板の外側各面に形成され、液晶セ
ル１に入る光の偏光を制御する。図１において、４およ
び５は、アレイ検査およびセル検査を行うための第１の
検査回路および第２の検査回路である。第１の検査回路
４および第２の検査回路５はＴＦＴアレイ基板２上に形
成されている。６は液晶セル１において実際に表示を行
う表示領域である。７は表示領域６の外周領域であり、
表示領域６に画面表示信号を入力するドライバＩＣが接
続される。

【００２５】図２は、ＴＦＴアレイ基板２の表示領域６
の回路構造を説明するための概略図である。図２におい
て、１１は一方向に互いに平行に延在し、走査信号が供
給される複数の走査信号線、１２は走査信号線１１と交
差する方向に互いに平行に延在し、映像信号が供給され
る複数のデータ信号線である。ＴＦＴアレイ基板２は、
表示領域６内に、マトリックス状に配列された複数の画
素１３を備え、各画素１３は、走査信号線１１とデータ
信号線１２とによって囲まれている。各画素１３は、液
晶に電界を加える画素電極１５（ＩＴＯ膜）、画素電極
１５の電荷保持能力を補完する付加容量（Ｃｓ）１８、
さらに、走査信号線１１およびデータ信号線１２と画素
電極１５とを接続し、スイッチング機能を有する薄膜ト
ランジスタ（ＴＦＴ）１４とを有している。表示領域６
の外側には、第１の検査回路４および第２の検査回路５
や、走査信号線１１、データ信号線１２に電気信号を入
力するための表示信号入力端子（図示せず）などが形成
されている。なお、第１の検査回路４および第２の検査
回路５の構造は後に詳述する。

【００２６】対向基板３（図２には図示せず）上には、
ＲＧＢ三原色を分離するためのカラーフィルタと、ＴＦ
Ｔアレイ基板２上の画素電極１５との間の電界により液
晶の配向を制御するための共通電極１７などが形成され
ている。各画素１３は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）
いずれか１色のカラーフィルタを有する。液晶セル１の
表示は、各画素電極１５と共通電極１７との電位差によ
り、封入された液晶の配向を制御することで行うことが
でき、この電位差制御は、ＴＦＴ１４によって入力され
る信号を操作することで行われる。液晶の配向により、
液晶セル１を透過する光の量が制御される。本実施の形
態において、ＴＦＴ１４はアモルファス・シリコンによ
り形成され、後述するように、第１の検査回路４および
第２の検査回路５も選択素子としてアモルファス・シリ
コンＴＦＴを備える。従って、フォトマスク上にパター
ンを追加することにより、第１の検査回路４および第２
の検査回路５は、ＴＦＴ１４と同時に形成することがで
きる。また、第１の検査回路４および第２の検査回路５
の配線および検査用端子も、ＴＦＴ１４と同時に形成す
ることが可能である。この結果、この第１の検査回路４
および第２の検査回路５の形成のために、付加的な製造
工程を必要としない。なお、ＴＦＴアレイ基板２の製造
工程は、フォトレジストを用いた、堆積、エッチング・
プロセスを用いて行われるが、これらは広く知られた技
術であり、ここでは詳細な説明を行わない。

【００２７】次に、図３〜図５に基づいて第１の検査回
路４および第２の検査回路５について説明する。図３
は、第１の検査回路４および第２の検査回路５のＴＦＴ
アレイ基板２上の配置を示す図である。なお、図は説明
の便宜上、回路の部分的構造のみを示し、全体構造は記
載されていない。図３に示すように、第１の検査回路４
および第２の検査回路５は、表示領域６の外側に表示領
域６に沿って形成されている。第１の検査回路４は、デ
ータ信号線１２に接続されており、アレイ検査時および
セル検査時にデータ信号線１２に対して検査用の信号を
供給する。第２の検査回路５は、走査信号線１１に接続
されており、アレイ検査時およびセル検査時に走査信号
線１１に対して検査用の信号を供給する。これら検査用
の信号は、第１の検査回路４および第２の検査回路５の
制御に基づいて、表示領域６内の任意の画素１３に供給
される。

【００２８】図４は第１の検査回路４の概略を示す回路
図、図５は第２の検査回路５の概略を示す回路図であ
る。はじめに、図４に基づいて第１の検査回路４の構成
について説明する。図４に示すように、第１の検査回路
４は、図中点線より上側に位置する第１の回路部４ａお
よび下側に位置する第２の回路部４ｂによって構成され
る。第１の回路部４ａは、アレイ検査用端子２１と、第
１の制御配線２２と、第１の制御配線２２の各々に接続
される第１の制御信号入力端子２４ａ〜２４ｆと、その
ゲート電極が第１の制御配線２２に各々接続される第１
の選択素子２３ａ〜２３ｆとを備えている。

【００２９】第１の回路部４ａにおいて、アレイ検査用
端子２１と複数本（本実施の形態では６本）のデータ信
号線１２との間に、各々のデータ信号線１２ａ〜１２ｆ
に対応した第１の選択素子２３ａ〜２３ｆが接続されて
いる。つまり、第１の選択素子２３ａ〜２３ｆのソース
電極（またはドレイン電極）がアレイ検査用端子２１か
ら延びる第１の信号供給配線２１ａに、また第１の選択
素子２３ａ〜２３ｆのドレイン電極（またはソース電
極）が各々のデータ信号線１２ａ〜１２ｆに接続されて
いる。第１の選択素子２３ａ〜２３ｆは、そのゲート電
極が第１の制御配線２２に接続されている。より具体的
には、第１の選択素子２３ａのゲート電極は第１の制御
信号入力端子２４ａが接続された第１の制御配線２２
に、第１の選択素子２３ｂのゲート電極は第１の制御信
号入力端子２４ｂが接続された第１の制御配線２２に、
第１の選択素子２３ｃのゲート電極は第１の制御信号入
力端子２４ｃが接続された第１の制御配線２２に接続さ
れ、第１の選択素子２３ｄ以降も同様にして第１の制御
配線２２に接続されている。したがって、第１の選択素
子２３ａ〜２３ｆは、各々第１の制御信号入力端子２４
ａ〜２４ｆから入力される制御信号によってＯＮ／ＯＦ
Ｆが制御される。かくして、アレイ検査用端子２１から
入力される検査用の信号は、第１の制御信号入力端子２
４ａ〜２４ｆから入力される制御信号に応じてデータ信
号線１２ａ〜１２ｆに入力される。

【００３０】第２の回路部４ｂは、電位供給配線２５
と、電位供給配線２５の各々に接続される電位入力端子
２６ａ〜２６ｆと、第２の制御配線２８と、第２の制御
配線２８の各々に接続される第２の制御信号入力端子２
９ａ〜２９ｆと、そのゲート電極が第２の制御配線２８
に各々接続される第２の選択素子２７ａ〜２７ｆとを備
えている。

【００３１】第２の回路部４ｂにおいて、第２の信号供
給配線としての電位供給配線２５の始端には各々電位入
力端子２６ａ〜２６ｆが接続されている。そして、電位
入力端子２６ａが接続された電位供給配線２５には第２
の選択素子２７ａのソース電極（またはドレイン電極）
が、電位入力端子２６ｂが接続された電位供給配線２５
には第２の選択素子２７ｂのソース電極（またはドレイ
ン電極）が、電位入力端子２６ｃが接続された電位供給
配線２５には第２の選択素子２７ｃのソース電極（また
はドレイン電極）が接続され、電位供給端子２６ｄ以降
についても同様に第２の選択素子２７ｄ…が接続されて
いる。また、第２の選択素子２７ａ〜２７ｆのドレイン
電極（またはソース電極）は、各々第１の選択素子２３
ａ〜２３ｆが接続されたデータ信号線１２ａ〜１２ｆに
接続されている。さらに、第２の選択素子２７ａ〜２７
ｆのゲート電極は、各々第２の制御信号入力端子２９ａ
〜２９ｆが接続された第２の制御配線２８に接続されて
いる。第２の回路部４ｂは以上のような構成を備えてい
るから、第２の選択素子２７ａ〜２７ｆは、各々第２の
制御信号入力端子２９ａ〜２９ｆから入力される制御信
号によってＯＮ／ＯＦＦが制御される。かくして、電位
入力端子２６ａ〜２６ｆから入力される信号電位は、第
２の制御信号入力端子２９ａ〜２９ｆから入力される制
御信号によって制御される第２の選択素子２７ａ〜２７
ｆを介して、各々データ信号線１２ａ〜１２ｆに供給さ
れる。そして、データ信号線１２ａ〜１２ｆに対応する
各画素１３は、セル検査時に供給された電位に応じた表
示を行うことになる。

【００３２】以上では、ＴＦＴアレイ基板２上の第１の
検査回路４の一部について説明したが、実際には、図４
に示した回路構成を複数セットＴＦＴアレイ基板２上に
配設している。ＴＦＴアレイ基板２上の第１の検査回路
４において、一つのアレイ検査用端子２１に対して接続
されるデータ信号線１２ａ〜１２ｆの数をＭ本とする
と、それに対応して第１の選択素子２３ａ〜２３ｆはＭ
個だけ接続される。Ｍ個の第１の選択素子２３ａ〜２３
ｆは、各々異なる第１の制御信号入力端子２４ａ〜２４
ｆに各々接続されたＭ本（あるいはＭの倍数本でもよ
い）の第１の制御配線２２によって制御されることにな
る。換言すれば、第１の検査回路４において、所定数の
第１の選択素子２３が、共通する第１の制御配線２２に
接続されることになる。第１の選択素子２３は、第１の
選択素子２３ａ〜２３ｆおよび他の第１の選択素子を含
めた概念である。また、ＴＦＴアレイ基板２上の第１の
検査回路４において、６Ｎ個の電位入力端子２６ａ〜２
６ｆと電位入力端子２６ａ〜２６ｆに各々接続される６
Ｎ本の電位供給配線２５を備えている。そして、６Ｎ本
の電位供給配線２５とＭ本のデータ信号線１２ａ〜１２
ｆとの間に、Ｍ本のデータ信号線１２ａ〜１２ｆに各々
対応するＭ個の第２の選択素子２７ａ〜２７ｆが接続さ
れている。さらに、Ｍ個の第２の選択素子２７ａ〜２７
ｆは、各々異なる第２の制御信号入力端子２９ａ〜２９
ｆに各々接続されたＭ本（あるいはＭの倍数本でもよ
い）の第２の制御配線２８によって制御されることにな
る。ここでも、所定数の第２の選択素子２７が、共通す
る第２の制御配線２８に接続されることになる。

【００３３】次に、図５に基づいて第２の検査回路５の
構成について説明する。図５に示すように、第２の検査
回路５は、図中点線より上側に位置する第１の回路部５
ａおよび下側に位置する第２の回路部５ｂによって構成
される。第１の回路部５ａは、アレイ検査用端子３１
と、第１の制御配線３２と、第１の制御配線３２の各々
に接続される第１の制御信号入力端子３４ａ〜３４ｆ
と、そのゲート電極が第１の制御配線３２に各々接続さ
れる第１の選択素子３３ａ〜３３ｆとを備えている。

【００３４】第１の回路部５ａにおいて、アレイ検査用
端子３１と複数本（本実施の形態では６本）の走査信号
線１１との間に、各々の走査信号線１１に対応した第１
の選択素子３３ａ〜３３ｆが接続されている。つまり、
第１の選択素子３３ａ〜３３ｆのソース電極（またはド
レイン電極）がアレイ検査用端子３１に、また第１の選
択素子３３ａ〜３３ｆのドレイン電極（またはソース電
極）が各々の走査信号線１１ａ〜１１ｆに接続されてい
る。第１の選択素子３３ａ〜３３ｆは、そのゲート電極
が第１の制御配線３２に接続されている。より具体的に
は、第１の選択素子３３ａのゲート電極は第１の制御信
号入力端子３４ａが接続された第１の制御配線３２に、
第１の選択素子３３ｂのゲート電極は第１の制御信号入
力端子３４ｂが接続された第１の制御配線３２に、第１
の選択素子３３ｃのゲート電極は第１の制御信号入力端
子３４ｃが接続された第１の制御配線３２に接続され、
第１の選択素子３３ｄ以降も同様にして第１の制御配線
３２に接続されている。したがって、第１の選択素子３
３ａ〜３３ｆは、各々第１の制御信号入力端子３４ａ〜
３４ｆから入力される制御信号によってＯＮ／ＯＦＦが
制御される。かくして、アレイ検査用端子３１から入力
される検査用の信号は、第１の制御信号入力端子３４ａ
〜３４ｆから入力される制御信号に応じて走査信号線１
１ａ〜１１ｆに入力される。

【００３５】第２の回路部５ｂは、電位供給配線３５
と、電位供給配線３５の各々に接続される電位入力端子
３６ａ〜３６ｂと、第２の制御配線３８と、第２の制御
配線３８の各々に接続される第２の制御信号入力端子３
９ａ〜３９ｆと、そのゲート電極が第２の制御配線３８
に各々接続される第２の選択素子３７ａ〜３７ｆとを備
えている。

【００３６】第２の回路部５ｂにおいて、電位供給配線
３５の始端には各々電位入力端子３６ａ〜３６ｂが接続
されている。そして、電位入力端子３６ａが接続された
電位供給配線３５には第２の選択素子３７ａ、３７ｃ、
３７ｅのソース電極（またはドレイン電極）が、電位入
力端子３６ｂが接続された電位供給配線３５には第２の
選択素子３７ｂ、３７ｄ、３７ｆのソース電極（または
ドレイン電極）が接続されている。また、第２の選択素
子３７ａ〜３７ｆのドレイン電極（またはソース電極）
は、各々第１の選択素子３３ａ〜３３ｆが接続された走
査信号線１１ａ〜１１ｆに接続されている。さらに、第
２の選択素子３７ａ〜３７ｆのゲート電極は、各々第２
の制御信号入力端子３９ａ〜３９ｆが接続された第２の
制御配線３８に接続されている。第２の回路部５ｂは以
上のような構成を備えているから、第２の選択素子３７
ａ〜３７ｆは、各々第２の制御信号入力端子３９ａ〜３
９ｆから入力される制御信号によってＯＮ／ＯＦＦが制
御される。かくして、電位入力端子３６ａ〜３６ｂから
入力される信号電位は、第２の制御信号入力端子３９ａ
〜３９ｆから入力される制御信号によって制御される第
２の選択素子３７ａ〜３７ｆを介して、各走査信号線１
１ａ〜１１ｆに供給される。そして、走査信号線１１ａ
〜１１ｆに対応する各画素１３は、供給された電位に応
じた表示を行うことになる。

【００３７】次に、以上の第１の検査回路４および第２
の検査回路５を用いて行う、アレイ検査およびセル検査
の具体的内容について説明する。はじめに、図６〜図８
を参照しつつアレイ検査について説明する。アレイ検査
は、ＴＦＴアレイ基板２上に形成された画素１３に順次
所定の電位を所定の時間だけ書き込み、保持し、その後
当該画素１３から電位を読み出す。読み出した値が、当
該画素１３にとって正常値なのか否かの判定を行う。こ
の電位は、データ信号線１２ａ〜１２ｆを介して供給さ
れる。したがって、アレイ検査において、各データ信号
線１２ａ〜１２ｆ、各走査信号線１１ａ〜１１ｆに対し
て独立に電位を付与することが必要となる。

【００３８】図６は、第１の検査回路４において書き込
むべき電位をデータ信号線１２ａに対して供給する際の
動作を示している。アレイ検査用端子２１に対して第１
の検査信号として所定の書き込み電位を供給する。図６
中、電位が供給されている状態を太線で示している。こ
のとき、第１の選択素子２３ａ〜２３ｆのうち、データ
信号線１２ａに接続されている第１の選択素子２３ａが
ＯＮされるように、第１の制御信号入力端子２４ａに接
続されている第１の制御配線２２に選択電位を供給す
る。第１の選択素子２３ａを除く第１の選択素子２３ｂ
〜２３ｆには非選択電位を供給する。このとき、第１の
選択素子２３ａに対応する、つまりデータ信号線１２ａ
に接続された第２の選択素子２７ａを遮断しておくため
に、第２の選択素子２７ａのゲート電極に接続された第
２の制御配線２８には非選択電位を供給する。このと
き、第２の選択素子２７ａを除く他の第２の選択素子２
７ｂ〜２７ｆが選択されるように、各々の第２の選択素
子２７ｂ〜２７ｆに対応する第２の制御配線２８には、
選択電位を供給する。かくして、データ信号線１２ａに
は、所定の電位が供給される。なお、図６中、選択電位
が供給されていることをＨで、また非選択電位が供給さ
れていることをＬで示している。

【００３９】図７は、第２の検査回路５において書き込
むべき電位を走査信号線１１ａに対して供給する際の動
作を示している。アレイ検査用端子３１に対して所定の
書き込み電位を供給する。図７中、電位が供給されてい
る状態を太線で示している。このとき、第１の選択素子
３３ａ〜３３ｆのうち、走査信号線１１ａに接続されて
いる第１の選択素子３３ａがＯＮされるように、第１の
制御信号入力端子３４ａに接続されている第１の制御配
線３２に選択電位を供給する。第１の選択素子３３ａを
除く第１の選択素子３３ｂ〜３３ｆには非選択電位を供
給する。このとき、第１の選択素子３３ａに対応する、
つまり走査信号線１１ａに接続された第２の選択素子３
７ａを遮断しておくために、第２の選択素子３７ａのゲ
ート電極に接続された第２の制御配線３８には非選択電
位を供給する。このとき、第２の選択素子３７ａを除く
他の第２の選択素子３７ｂ〜３７ｆが選択されるよう
に、各々の第２の選択素子３７ｂ〜３７ｆに対応する第
２の制御配線３８には、選択電位を供給する。かくし
て、走査信号線１１ａには、所定の電位が供給される。
なお、図７においても、選択電位が供給されていること
をＨで、また非選択電位が供給されていることをＬで示
している。

【００４０】以上の説明から明らかなように、第１の検
査回路４は、アレイ検査用端子２１から供給される共通
な検査信号を、所定数のデータ信号線１２ａ〜１２ｆの
いずれかに選択的に供給する回路を含んでいる。また、
第２の検査回路５は、アレイ検査用端子３１から供給さ
れる共通な検査信号を、所定数の走査信号線１１ａ〜１
１ｆのいずれかに選択的に供給する回路を含んでいる。

【００４１】以上のように、第１の検査回路４によって
データ信号線１２ａに対して所定の電位が、また第２の
検査回路５によって走査信号線１１ａに対して所定の電
位が供給される。すると、図８に示すようにデータ信号
線１２ａおよび走査信号線１１ａによって特定される画
素１３がアクティブになる。図８では、アクティブにな
っている画素１３を塗りつぶしで示している。アレイ検
査は、画素１３を順次アクティブにして所定の電位を書
き込み、かつ読み出す。この具体例を以下説明する。電
位の書き込み、読み出しのためのテスタ４０の回路構成
を図９に示す。図９において、テスタ４０は、リセット
・スイッチ（Ｒｅｓｅｔ−ＳＷ）およびコンデンサ
（Ｃ）を備えた積分器、スイッチ（ＳＷ−１）ならびに
電源（Ｖｄ）を備えている。テスタ４０は、スイッチ
（ＳＷ−１）側の配線端が第１の検査回路４のアレイ検
査用端子２１に接続され、他方の配線端はＡＤコンバー
タ（ＡＤＣ）に接続されているものとする。

【００４２】はじめに、リセット・スイッチ（Ｒｅｓｅ
ｔ−ＳＷ）を接続し、積分器をリセットする。このと
き、コンデンサ（Ｃ） に充電する。次いで、スイッチ
（ＳＷ−１）を電源（Ｖｄ）に接続することにより、ア
レイ検査用端子２１を介してデータ信号線１２ａに電位
Ｖｄを印加する。一方、走査信号線１１ａに選択電位
（Ｖｇｈ）を印加することにより、画素１３の付加容量
（Ｃｓ）１８にＶｄが充電される。ここで、走査信号線
１１ａに保持電位（ＶｇＬ）を印加する。その後、スイ
ッチ（ＳＷ−１）を積分器に接続すると、データ信号線
１２ａの電位はＧＮＤ（グランド）レベルになる。次い
で、リセット・スイッチ（Ｒｅｓｅｔ−ＳＷ）を開放す
る。そして、走査信号線１１ａに再び選択電位（Ｖｇ
ｈ）を印加すると、画素１３の付加容量（Ｃｓ）１８に
蓄えられていた電荷が、積分器のコンデンサ（Ｃ） に
移動する。それに伴い、積分器の出力電位が低下する。
ここで走査信号線１１ａに再びＶｇＬを印加する。所定
時間経過後、積分値の出力電位をサンプルホールドし、
ＡＤコンバータ（ＡＤＣ）にてデジタル値に変換する。
この値により、画素１３の良否を判定する。

【００４３】走査信号線１１ａおよびデータ信号線１２
ａで特定される画素１３についての検査、測定が終了す
ると、他の走査信号線１１ｂ…、データ信号線１２ｂ…
で特定される画素１３について順次検査、測定を実行す
る。アレイ検査終了後には、第１の回路部４ａおよび第
１の回路部５ａは不要になる。したがって、アレイ検査
終了後には、図４、図５に記した点線の部分で切断する
ことにより、第１の回路部４ａおよび第１の回路部５ａ
を除去してもよい。もちろん、第１の回路部４ａおよび
第１の回路部５ａを残存することもできる。第１の回路
部４ａおよび第１の回路部５ａを残存する場合には、第
１の回路部４ａ，５ａおよび第２の回路部４ｂ，５ｂが
形成された状態で、ＴＦＴアレイ基板２は液晶セル１の
製造工程に供される。この製造工程を概略説明すると、
ＴＦＴアレイ基板２と対向基板３とを液晶材料を挟んで
積層する。積層には、周知のように、シール剤が用いら
れる。液晶セル１が得られたならば、第２の回路部４
ｂ，５ｂを用いてセル検査が実行される。以下、本実施
の形態によるセル検査、つまり画質検査方法の具体的内
容について説明する。

【００４４】本実施の形態における、液晶セル１の画質
検査方法を説明する。この実施形態では、全画面を黄色
に表示する例を示す。図１０に示すように、第１の検査
回路４において、データ信号線１２ａ〜１２ｆには、各
々、Ｄ（ｊ＋１）〜Ｄ（ｊ＋６）で示す第２の検査信号
（電位）が供給される。Ｄ（ｊ＋１）、Ｄ（ｊ＋４）が
Ｒ（赤）の画素１３に対して供給される電位、Ｄ（ｊ＋
２）、Ｄ（ｊ＋５）がＧ（緑）の画素１３に対して供給
される電位、Ｄ（ｊ＋３）、Ｄ（ｊ＋６）がＢ（青）の
画素１３に対して供給される電位である。つまり、隣接
するデータ信号線１２には異なる検査信号が供給され
る。この電位は、各々、電位入力端子２６ａ〜２６ｆか
ら供給される。データ信号線１２ａ〜１２ｆに電位Ｄ
（ｊ＋１）〜Ｄ（ｊ＋６）が供給される前提として、第
２の制御信号入力端子２９ａ〜２９ｆに対して選択電位
を供給して、第２の選択素子２７ａ〜２７ｆをＯＮす
る。図１１に示すように、第２の検査回路５において、
走査信号線１１ａ〜１１ｆには、各々、Ｇ（ｋ＋１）〜
Ｇ（ｋ＋６）で示す検査信号が供給される。走査信号線
１１ａ〜１１ｆに検査信号Ｇ（ｋ＋１）〜Ｇ（ｋ＋６）
が供給される前提として、第２の制御信号入力端子３９
ａ〜３９ｆに対して選択電位を供給して、第２の選択素
子３７ａ〜３７ｆをＯＮする。

【００４５】この本実施の形態における第１の検査回路
４、第２の検査回路５に加える検査用駆動波形の例を図
１２に示す。この例は画素反転（ドット反転）駆動によ
り、全画面黄色表示を行うときのものである。図１２
は、加えられる検査信号の一部を示したものにすぎな
い。実際は、この信号と同形の信号が連続して液晶セル
１に入力される。図１２において、横軸は時間軸をあら
わす。期間Ｔ（１）、Ｔ（２）およびＴ（３）が、各々
１フレームの期間をあらわし、期間Ｔ（１）と期間Ｔ
（２）は、信号Ｇ（ｋ＋１）およびＧ（ｋ＋２）がそれ
ぞれ逆位相になっている点で相違する。これらの期間Ｔ
（１）、Ｔ（２）を１周期として、１つの検査画面を表
示している間、これらの信号が繰り返し連続して液晶セ
ル１に入力される。

【００４６】この他の駆動例は、行反転（ロウ反転）駆
動、列反転（カラム反転）駆動等がある。入力信号波形
の変更によって、これらの必要な駆動方法を容易に実現
できる。さらに、入力信号電圧を可変とすることで、任
意の階調表示が可能となる。また、本例では、Ｒ、Ｇ、
Ｂの信号を独立に入力できるので、任意の色表示が可能
である。

【００４７】図１２において、電位入力端子２６ａ〜２
６ｄに供給された検査信号電位Ｄ（ｊ＋１）〜Ｄ（ｊ＋
４）は、Ｔ（１）の期間に、走査信号線１１ａ，１１ｂ
に対して検査信号Ｇ（ｋ＋１）およびＧ（ｋ＋２）が供
給されている時間に時分割で、それぞれのデータ信号線
１２ａ〜１２ｄに対応する画素１３に与えられる。その
後、Ｔ（２）の期間に走査信号線１１ａ，１１ｂに検査
信号Ｇ（ｋ＋１）およびＧ（ｋ＋２）が供給されるまで
の間、これを保持する。図１２に示すように、Ｔ（２）
の期間に与えられる電位は、Ｔ（１）とはそれぞれ逆極
性である。また、Ｔ（３）の期間には、Ｔ（１）の期間
と同極性の電位が与えられる。図１２に示すように、Ｄ
（ｊ＋１）、Ｄ（ｊ＋２）およびＤ（ｊ＋４）の振幅が
小さいから、ＲおよびＧに対応する画素１３は明表示に
なる。Ｄ（ｊ＋３）の振幅が大きいので、Ｂに対応する
画素１３は暗表示になる。したがって、表示領域６の全
面に黄色の単色表示がなされる。液晶セル１のセル検査
に際しては、上記のような方法をとれば、非常に少ない
信号入力端子数で、検査に必要な表示パターンを表示す
ることができ、安定して低コストな検査を実現すること
ができる。

【００４８】上記のセル検査が行われたあと、この液晶
セル１にドライバＩＣと、それに入力する制御信号を生
成する駆動回路とを接続し、バックライトと機構部品を
装着することにより、液晶モジュールが完成される。検
査用ＴＦＴ、つまり第１の選択素子２３ａ〜２３ｆ、３
３ａ〜３３ｆ、第２の選択素子２７ａ〜２７ｆ、３７ａ
〜３７ｆは、最終製品の駆動時はオフになるようされ
る。これは、検査時に束ねた入力を安定的に切り離すこ
とを目的とする。なお、本実施の形態では、図１３に示
すように、第１の選択素子２３ａ〜２３ｆと電位供給配
線２５との間に、ドライバＩＣ接続用パッド５０を配置
することもできる。この場合、第１の回路部４ａは除去
される。ただし、本実施の形態では、第１の回路部４ａ
を含め、第１の検査回路４および第２の検査回路５を最
終製品まで残しておいても良い。この場合、ドライバＩ
Ｃ接続用パッド５０は、第１の制御配線２２の外側に配
置されることになる。

【００４９】以上のように、本実施の形態は、上記のよ
うな構成の検査回路を有するので、多ピンプローブを用
いることなくアレイ検査およびセル検査に必要な信号
を、液晶セル１に入力することができるので、検査を効
率的に行うことが可能となる。しかも、本実施の形態に
よる第１の検査回路４および第２の検査回路５は、アレ
イ検査用の回路とセル検査用の回路とを融合しているた
め、ＴＦＴアレイ基板２上で占有する面積を狭くするこ
とができる。アレイ検査用の回路とセル検査用の回路と
を各々独立に設ける場合、アレイ検査用の回路に選択素
子群が２列、セル検査用の回路に選択素子群が１列、合
計３列必要であるが、本実施の形態によれば、合計２列
の選択素子群でアレイ検査およびセル検査に用いる回路
を構成することができるのである。また、従来のアレイ
検査回路は、液晶セル１に残る領域以外に形成されてい
たが、本実施の形態によればその半分近くを液晶セル１
に残る領域に形成することができ、ＴＦＴアレイ基板２
を切り出すためのマザーガラスの有効使用領域を大きく
することができる。

【００５０】本実施の形態において、アレイ検査用の回
路とセル検査用の回路とを融合することにより、セル検
査用の回路に欠陥がある場合に、アレイ検査の際にその
欠陥を知ることができるという利点もある。例えば、図
１４に示すように、第１の検査回路４において、第２の
選択素子２７ｂにソース−ドレイン間の短絡不良がある
場合（図中（ａ））、アレイ検査時にこの不良を検知す
ることができる。この短絡不良は、セル検査時には特定
することができないが、液晶表示装置となったときには
不良（線欠陥）になるので、事前に検知することが必要
である。アレイ検査時に、電位供給配線２５には固定電
位（Ｖｈｏｌｄ）が供給されるが、このＶｈｏｌｄを変
化させ、読み出した値に同様の変化が現れれば、ソース
−ドレイン間の短絡不良を特定することができる。

【００５１】また、例えば図１４に示すように、第２の
選択素子２７ｃにゲート−ドレイン間の短絡不良がある
場合（図中（ｂ））、アレイ検査時にこの不良を検知す
ることができる。この短絡不良は、液晶表示装置となっ
たときに製品不良（線欠陥）となる。この短絡不良は、
セル検査時に特定することができるが、ＴＦＴアレイ基
板２の状態であれば修正可能な欠陥であるから、アレイ
検査時に特定できれば、製品不良の発生を未然に防止す
ることができる。つまり、アレイ検査時に、第２の選択
素子２７ｃを制御する非選択電位が読み出されれば、こ
の短絡不良を特定することができる。さらに、例えば図
１４に示すように、第２の選択素子２７ｄにオープン不
良がある場合（図中（ｃ））、アレイ検査時にこの不良
を検知することができる。この不良は、液晶表示装置と
なったときに製品不良となるものではないが、セル検査
時における不良となることから、事前に検知する必要が
ある。つまり、アレイ検査時に、第２の選択素子２７ｄ
に選択電位を供給しても、Ｖｈｏｌｄが読めなければ、
この不良を特定することができる。

【００５２】なお、本実施の形態においては、走査信号
線１１とデータ信号線１２の双方に対して本発明に従っ
た検査回路を形成したが、その一方のみに本発明に従っ
た検査回路を設け、他方には従来の多ピンプローブを介
して検査信号を入力することも可能である。例えば、第
２の検査回路５の代わりに、多ピンプローブを接続する
こともできる。通常、列方向の画素数が行方向よりも多
いことから、データ信号線１２に対して本発明にしたが
った検査回路を設けることが有効である。

【００５３】また、表示画面種類や駆動条件の必要に応
じて、入力端子数を増減させることも可能である。具体
的には、本実施の形態においては、データ信号線１２に
接続された接続端子は２セット（電位入力端子２６ａ〜
２６ｆ，第２の制御信号入力端子２９ａ〜２９ｆ）であ
るが、これをさらに増加させることにより、細かいブロ
ック表示を行うことが可能となる。反対に入力端子数を
減少させることも考えられる。例えば、画質検査とし
て、全画面の色表示検査のみを行う場合は、走査信号線
１１側の検査回路には、１つの共通ソース端子のみを設
ける。信号配線側の検査回路には、Ｒ、Ｇ、Ｂのそれぞ
れの画素１３用のそれぞれ一つずつの共通ソース端子の
みを形成する。この検査回路により、印加電圧を制御す
ることにより、少なくとも、全色の全画面表示を行うこ
とができる。

【００５４】さらに、本実施の形態による第１の検査回
路４を用いて、ＴＦＴアレイ基板２上に電着膜を形成す
ることができる。この電着膜は、カラーフィルタとして
機能させることができる。例えば、図４において、Ｒ、
Ｇ、Ｂのうちのいずれかに対応する第２の選択素子２７
ａ〜２７ｆを制御する第２の制御配線２８に選択電位を
与え、それに接続されている電位供給配線２５に対して
所定の電位Ｖｅを与える。このとき、画素１３を制御す
る全ての走査信号線１１を選択電位としておけば、選択
した一色に対応する全ての画素電極に電位Ｖｅが与えら
れる。つまり、電着槽中で画素電極に所望の色のカラー
フィルタを形成することができる。この工程を、色を換
えて３度繰り返すことにより、Ｒ，Ｇ，Ｂのカラーフィ
ルタをＴＦＴアレイ基板２上に形成することができる。
なお、選択しない色に対応する電位供給配線２５には、
電着槽中の対向電極電位を与えておくことが望ましい。

【００５５】さらにまた、本発明の検査回路は、液晶セ
ル１のみならず、他のアクティブ素子を用いた表示装置
や、カラーフィルタを使用しない液晶表示装置にも適用
可能である。他の表示装置の例としては、有機膜に印加
する電圧をアクティブ素子で操作することにより、その
発光を制御するＡＭ−ＰＬＥＤ（アクティブマトリック
ス−ポリマー発光ダイオード）、または、ＡＭ−ＯＬＥ
Ｄ（アクティブマトリックス−有機発光ダイオード）を
用いた、自発光型ディスプレイ等がある。

【００５６】

【発明の効果】以上説明したように、本発明によれば、
アレイ検査用の回路とセル検査用の回路とを一体的にし
かつ検査時に必要なプローブの数を低減することのでき
る新たな検査回路が提供される。

【図面の簡単な説明】

【図１】 本実施の形態による液晶セルの概略構成を示
す平面図である。

【図２】 本実施の形態による液晶セルの回路構造を示
す概略図である。

【図３】 本実施の形態による第１および第２の検査回
路の配置を示す概略図である。

【図４】 本実施の形態による第１の検査回路の回路構
造を示す概略図である。

【図５】 本実施の形態による第２の検査回路の回路構
造を示す概略図である。

【図６】 本実施の形態によるアレイ検査時の動作を説
明するための図である。

【図７】 本実施の形態によるアレイ検査時の動作を説
明するための図である。

【図８】 本実施の形態によるアレイ検査時の動作を説
明するための図である。

【図９】 本実施の形態においてアレイ検査時に用いる
アレイテスタの構成を示すブロック図である。

【図１０】 本実施の形態によるセル検査時の動作を説
明するための図である。

【図１１】 本実施の形態によるセル検査時の動作を説
明するための図である。

【図１２】 本実施の形態によるセル検査時に供給する
信号波形を示す図である。

【図１３】 本実施の形態による検査回路の変形例を示
す概略図である。

【図１４】 本実施の形態による第１の検査回路の欠陥
の例を示す図である。

【符号の説明】

１…液晶セル、２…ＴＦＴアレイ基板、３…対向基板、
４…第１の検査回路、４ａ…第１の回路部、４ｂ…第２
の回路部、５…第２の検査回路、５ａ…第１の回路部、
５ｂ…第２の回路部、６…表示領域、７…外周領域、１
１ａ〜ｆ…走査信号線、１２ａ〜ｆ…データ信号線、１
３…画素、１４…薄膜トランジスタ（ＴＦＴ）、１５…
画素電極、１７…共通電極、１８…付加容量（Ｃｓ）、
２１，３１…アレイ検査用端子、２１ａ…第１の信号供
給配線、２２，３２…第１の制御配線、２３ａ〜２３
ｆ，３３ａ〜３３ｆ…第１の選択素子、２４ａ〜２４
ｆ，３４ａ〜３４ｆ…第１の制御信号入力端子、２５，
３５…電位供給配線、２６ａ〜２６ｆ，３６ａ〜３６ｂ
…電位入力端子、２７ａ〜２７ｆ，３７ａ〜３７ｆ…第
２の選択素子、２８，３８…第２の制御配線、２９ａ〜
２９ｆ，３９ａ〜３９ｆ…第２の制御信号入力端子

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０２Ｆ 1/13 １０１ Ｇ０２Ｆ 1/13 １０１ ５Ｃ００６ 1/133 ５５０ 1/133 ５５０ ５Ｃ０８０ 1/1345 1/1345 ５Ｃ０９４ 1/1368 1/1368 ５Ｇ４３５ Ｇ０９Ｆ 9/00 ３５２ Ｇ０９Ｆ 9/00 ３５２ 9/30 ３３０ 9/30 ３３０Ｚ Ｇ０９Ｇ 3/36 Ｇ０９Ｇ 3/36 (72)発明者 古立 学 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内 Ｆターム(参考） 2G014 AA02 AA03 AB21 AC00 AC09 AC10 2G036 AA25 AA27 BA33 BB12 CA00 2H088 FA11 HA02 HA06 HA08 HA12 HA28 MA20 2H092 GA40 JA24 JB22 JB31 JB77 MA57 NA29 NA30 PA06 PA08 PA13 2H093 NA31 NC09 NC11 NC24 ND41 ND56 5C006 AA22 BB16 BC20 BC21 EB01 EB05 5C080 AA10 BB05 CC03 DD15 DD28 FF11 JJ02 JJ03 JJ04 5C094 AA41 AA42 BA03 BA43 CA19 EA03 EA04 EA07 GB10 5G435 AA17 AA19 BB12 CC09 KK05 KK09 KK10

Claims (26)

【特許請求の範囲】
1. 【請求項１】 基板本体と、 前記基板本体上にマトリックス状に配置された画素部
   と、 前記画素部に信号を送る、複数の信号線と、 前記基板本体上に形成された検査用回路と、を備えた表
   示装置の基板であって、 前記検査用回路は、 Ｍ（Ｍは２以上の整数）本の前記信号線毎に第１の検査
   信号を入力するための検査信号入力端子と、 前記信号線と前記検査信号入力端子との間に各々配置さ
   れた、複数の第１の選択素子と、 前記複数の第１の選択素子の各々に対して制御信号を供
   給するための、ｎ×Ｍ（ｎは正の整数）本の第１の制御
   配線と、 前記信号線の各々に接続された、複数の第２の選択素子
   と、 前記複数の第２の選択素子を介して前記信号線の各々に
   第２の検査信号を供給するための、複数の検査信号配線
   と、 前記複数の第２の選択素子の各々に対して制御信号を供
   給するための、ｎ×Ｍ（ｎは正の整数）本の第２の制御
   配線と、を備えることを特徴とする表示装置の基板。
2. 【請求項２】 １つの検査信号入力端子に接続される複
   数の前記第１の選択素子は、異なる前記第１の制御配線
   に接続されていることを特徴とする請求項１に記載の表
   示装置の基板。
3. 【請求項３】 所定数の前記第１の選択素子は、共通す
   る前記第１の制御配線に接続されていることを特徴とす
   る請求項２に記載の表示装置の基板。
4. 【請求項４】 １つの検査信号入力端子に接続される複
   数の前記第２の選択素子は、異なる前記第２の制御配線
   に接続されていることを特徴とする請求項１に記載の表
   示装置の基板。
5. 【請求項５】 所定数の前記第２の選択素子は、共通す
   る前記第２の制御配線に接続されていることを特徴とす
   る請求項４に記載の表示装置の基板。
6. 【請求項６】 隣接する前記第２の選択素子は、異なる
   前記検査信号配線に接続されていることを特徴とする請
   求項１に記載の表示装置の基板。
7. 【請求項７】 前記Ｍが６または６の倍数であることを
   特徴とする請求項１に記載の表示装置の基板。
8. 【請求項８】 スイッチング素子を有する画素部がマト
   リックス状に配列されたアレイ基板であって、 前記画素部に信号を送る、複数の信号線と、前記複数の
   信号線のそれぞれに接続され、かつ前記画素部への第１
   の検査信号の入力を制御する第１の検査用トランジスタ
   と、前記第１の検査用トランジスタのＯＮ／ＯＦＦを制
   御する制御信号を供給する複数の第１の制御配線と、前
   記複数の信号線のそれぞれに接続され、かつ前記画素部
   への第２の検査信号の入力を制御する第２の検査用トラ
   ンジスタと、前記第２の検査用トランジスタに所定の電
   位を供給する複数の電位供給配線と、前記第２の検査用
   トランジスタのＯＮ／ＯＦＦを制御する制御信号を供給
   する複数の第２の制御配線と、を備えることを特徴とす
   るアレイ基板。
9. 【請求項９】 前記第１の検査用トランジスタに対して
   前記第１の検査信号を入力するための検査信号入力端子
   を、所定数の前記信号線毎に設けることを特徴とする請
   求項８に記載のアレイ基板。
10. 【請求項１０】 １つの検査信号入力端子に接続される
    前記第１の検査用トランジスタは、各々異なる前記第１
    の制御配線に接続されていることを特徴とする請求項８
    に記載のアレイ基板。
11. 【請求項１１】 前記第１の制御配線は、前記検査信号
    入力端子に接続された前記信号線の前記所定数またはそ
    の整数倍だけ配線されていることを特徴とする請求項９
    に記載のアレイ基板。
12. 【請求項１２】 １つの検査信号入力端子に接続される
    前記第２の検査用トランジスタは、各々異なる前記第２
    の制御配線に接続されていることを特徴とする請求項８
    に記載のアレイ基板。
13. 【請求項１３】 前記第２の制御配線は、前記検査信号
    入力端子に接続された前記信号線の前記所定数またはそ
    の整数倍だけ配線されていることを特徴とする請求項９
    に記載のアレイ基板。
14. 【請求項１４】 隣接する前記第２の検査用トランジス
    タは、各々異なる前記電位供給配線に接続されているこ
    とを特徴とする請求項８に記載のアレイ基板。
15. 【請求項１５】 第１の検査信号を供給する第１の信号
    供給配線と、 前記第１の信号供給配線にそのソース（またはドレイ
    ン）が接続された複数の第１の薄膜トランジスタと、 複数の前記第１の薄膜トランジスタの各々のゲートに接
    続された複数の第１の制御配線と、 複数の前記第１の薄膜トランジスタの各々のドレイン
    （またはソース）にそのドレイン（またはソース）が接
    続された第２の薄膜トランジスタと、複数の前記第２の
    薄膜トランジスタの各々のゲートに接続された複数の第
    ２の制御配線と、 複数の前記第２の薄膜トランジスタの各々のソース（ま
    たはドレイン）に接続され、かつ所定数の第２の薄膜ト
    ランジスタ毎に第２の検査信号を供給する複数の第２の
    信号供給配線と、を備えたことを特徴とする検査用回
    路。
16. 【請求項１６】 所定数の前記第２の薄膜トランジスタ
    は、共通する前記第２の信号供給配線に接続されている
    ことを特徴とする請求項１５に記載の検査用回路。
17. 【請求項１７】 前記第１の制御配線を介して複数の前
    記第１の薄膜トランジスタのいずれかに選択電位が、他
    の前記第１の薄膜トランジスタに非選択電位が供給さ
    れ、かつ前記第２の制御配線を介して前記第２の薄膜ト
    ランジスタのうちで前記選択電位が供給される前記第１
    の薄膜トランジスタに接続された前記第２の薄膜トラン
    ジスタに対して非選択電位が、他の前記第２の薄膜トラ
    ンジスタに選択電位が供給された状態で、前記第１の信
    号供給配線に対して第１の検査信号が供給されることを
    特徴とする請求項１５に記載の検査用回路。
18. 【請求項１８】 前記第２の制御配線を介して全ての前
    記第２の薄膜トランジスタに対して選択電位が供給され
    た状態で、前記第２の信号供給配線に対して第２の検査
    信号が供給されることを特徴とする請求項１７に記載の
    検査用回路。
19. 【請求項１９】 アクティブ・マトリックス表示装置を
    構成する複数の信号線に対して、検査用の信号を供給す
    るための、検査用回路であって、 共通する第１の検査信号を、所定数の信号線のうちのい
    ずれかに、選択的に供給する、第１の検査信号供給回路
    と、 前記所定数の信号線のうち隣接する信号線に対して異な
    る第２の検査信号を供給する、第２の検査信号供給回路
    と、を備えることを特徴とする検査用回路。
20. 【請求項２０】 前記第１の検査信号供給回路は、 前記第１の検査信号を入力するための検査信号入力端子
    と、 前記第１の検査信号入力端子から入力された前記第１の
    検査信号を、前記所定数の信号線のいずれに供給するか
    を選択する、薄膜トランジスタから構成されるスイッチ
    手段と、を備えることを特徴とする請求項１９に記載の
    検査用回路。
21. 【請求項２１】 前記第２の検査信号供給回路は、 前記所定数の信号線の各々に接続された、薄膜トランジ
    スタと、 第２の検査信号を前記薄膜トランジスタの各々に供給す
    る、前記所定数の検査信号配線と、 前記薄膜トランジスタのＯＮ／ＯＦＦを制御する制御信
    号を供給する、前記所定数の制御配線と、を備えること
    を特徴とする請求項１９に記載の検査用回路。
22. 【請求項２２】 前記信号線は、データ信号線であるこ
    とを特徴とする請求項１９に記載の検査用回路。
23. 【請求項２３】 基板本体と、 前記基板本体上にマトリックス状に配置された画素部
    と、 前記画素部に信号を送る複数の信号線と、 Ｍ（Ｍは２以上の整数）本の前記信号線毎に第１の検査
    信号を入力するための検査信号入力端子と、前記信号線
    と前記検査信号入力端子との間に各々配置された、複数
    の第１の選択素子と、前記複数の第１の選択素子の各々
    に対して制御信号を供給するための、ｎ×Ｍ（ｎは正の
    整数）本の第１の制御配線と、前記信号線の各々に接続
    された、複数の第２の選択素子と、前記複数の第２の選
    択素子を介して前記信号線の各々に第２の検査信号を供
    給するための、複数の検査信号配線と、前記複数の第２
    の選択素子の各々に対して制御信号を供給するための、
    ｎ×Ｍ（ｎは正の整数）本の第２の制御配線と前記基板
    本体上に形成された検査用回路と、を有する検査用回路
    と、を備えた表示装置の基板の検査方法であって、 前記検査方法は、第１の検査と、第１の検査の後に行わ
    れる第２の検査を有し、 前記第１の検査は、 前記第１の制御配線を介して前記第１の選択素子に制御
    信号を供給し、かつ前記第２の制御配線を介して前記第
    ２の選択素子に制御信号を供給しつつ、前記検査信号入
    力端子に前記第１の検査信号を入力し、 前記第２の検査は、 前記第２の制御配線を介して前記第２の選択素子に制御
    信号を供給しつつ、前記検査信号配線に前記第２の検査
    信号を供給する、ことを特徴とする検査方法。
24. 【請求項２４】 前記第１の検査において、 前記第１の制御配線を介する前記第１の選択素子への制
    御信号の供給は、複数の前記第１の選択素子のいずれか
    １つの第１の選択素子に対して選択信号を、他の第１の
    選択素子に対して非選択信号を供給するものであり、 前記第２の制御配線を介する前記第２の選択素子への制
    御信号の供給は、選択信号が供給された前記第１の選択
    素子に対応する前記第２の選択素子に対して非選択信号
    を、他の第２の選択素子に対して選択信号を供給するも
    のであることを特徴とする請求項２３に記載の検査方
    法。
25. 【請求項２５】 前記第２の検査において、 前記第２の制御配線を介する前記第２の選択素子への制
    御信号の供給は、全ての前記第２の選択素子に選択信号
    を供給するものであることを特徴とする請求項２３に記
    載の検査方法。
26. 【請求項２６】 第１の検査信号を供給する第１の信号
    供給配線と、 前記第１の信号供給配線にそのソース（またはドレイ
    ン）が接続された複数の第１の薄膜トランジスタと、 複数の前記第１の薄膜トランジスタの各々のゲートに接
    続された複数の第１の制御配線と、 複数の前記第１の薄膜トランジスタの各々のドレイン
    （またはソース）にそのドレイン（またはソース）が接
    続された第２の薄膜トランジスタと、 複数の前記第２の薄膜トランジスタの各々のゲートに接
    続された複数の第２の制御配線と、 複数の前記第２の薄膜トランジスタの各々のソース（ま
    たはドレイン）に接続され、かつ前記第２の薄膜トラン
    ジスタに第２の検査信号を供給する複数の第２の信号供
    給配線と、を備えた検査回路をアレイ基板上に形成する
    ステップと、 前記第１の制御配線を介して複数の前記第１の薄膜トラ
    ンジスタのいずれかに選択電位を、他の前記第１の薄膜
    トランジスタに非選択電位を供給し、かつ前記第２の制
    御配線を介して前記第２の薄膜トランジスタのうちで前
    記選択電位が供給される前記第１の薄膜トランジスタに
    接続された前記第２の薄膜トランジスタに対して非選択
    電位を、他の前記第２の薄膜トランジスタに選択電位を
    供給しつつ、前記第１の信号供給配線に対して第１の検
    査信号を供給する第１の検査ステップと、 液晶材料を挟んで前記アレイ基板とカラーフィルタ基板
    とを積層することによりセルを作成するステップと、 前記第２の制御配線を介して全ての前記第２の薄膜トラ
    ンジスタに対して選択電位を供給しつつ、前記第２の信
    号供給配線に対して第２の検査信号を供給する第２の検
    査ステップと、を備えることを特徴とする液晶セルの製
    造方法。