JPH01257896A - 薄膜トランジスタパネルの欠陥検出方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、薄膜トランジスタバ矛ルの欠陥検出方法に関
する。

〔従来の技術〕

液晶テレビ等に使用される液晶表示装置としては、高コ
ントラスト及び高時分割駆動が要求されるために、アク
ティブマトリクス型を用いることが提案されている。こ
のアクティダマ１ヘリクス型の液晶表示装置は、画素の
一部となる透明電極及びこの透明電極に接続されたスイ
ッチング素子を絶縁基板上にマトリクス状に複数配列し
た薄膜トランジスタパネル（以後、ＴＰＴパネルと称す
）と、このＴＰＴパネルに配列された複数の透明電極に
対向する電極を設けた対向基板と、これらの基板間に封
入された液晶とを備えている。そして、前記スイッチン
グ素子として、薄膜トランジスタを用いることが提案さ
れている。

第２図は、薄膜トランジスタ（以後、ＴＰＴと称す）４
をスイッチング素子に用いた、ＴＰＴパネル１の概念構
成図である。

同図に示すように、ＴＰＴパネル１は絶縁基板上に行方
向に形成された走査信号の供給される複数のゲートライ
ン２ａ、２ｂ、２ｃ、　　・・・と列方向に形成され画
像信号が供給される複数のドレインライン３ａ、３ｂ、
３ｃ、　　・・・と、このゲートライン２ａ、２ｂ、２
ｃ、　　・・・とドレインライン３ａ、３ｂ、３ｃ、　
　・・・の交差部毎に形成された複数のＴＦＴ４ａ、４
ｂ、４ｃ、−−−と、これらＴＦＴ４ａ、４ｂ、４ｃ、
、−・・のそれぞれに接続された画素電極５ａ、５ｂ、
５ｃ。

・・・から成っている。

そして、それぞれのＴＦＴ４ａ、４ｂ、４ｃ。

・・・のゲート電極は上述のゲートライン２ａ。

２ｂ、２ｃ、　　　・・に、ドレイン電極は上述のドレ
インライン３ａ、３ｂ、３ｃ、　　・・・に、ソース電
極は上述の画素電極５ａ、’　５ｂ、５ｃ、　　・・・
に接続されている。

以上のように構成されたＴＰＴパネル１を用いた液晶表
示装置の斜視断面図を第３図に示す。

同図に示すように、液晶表示装置は、上述したＴＰＴパ
ネル１と全面に透明電極（共通電極）６が形成されたガ
ラス基板７との間に液晶８を封入した構成となっている
。

液晶表示装置の表示は、ゲートライン２に走査信号を順
次印加し、その印加されたゲートラインに接続されたＴ
ＰＴ４を一斉にオン状態にし、その走査信号が印加され
ている期間に同期してドレインライン３に画素信号を印
加して画素に画像信号を書き込むことにより行われる。

そして、画像信号が印加された画素は次に走査されるま
での間書き込まれた画像信号を保持する。

以上のような動作を繰り返すことにより液晶表示装置の
画面表示が行われるが、ＴＰＴパネルに欠陥がある場合
、表示の点欠陥や線欠陥が引き起こされる。

表示の点欠陥が生じる原因としては、ＴＰＴ４のソース
電極とドレイン電極の短絡によるもの、ソース電極とゲ
ート電極の短絡によるもの、或いはゲート電極、ドレイ
ン電極の断線によるものがある。また、表示の線欠陥が
生しる原因としてはゲートライン２とドレインライン３
の短絡によるもの、ＴＰＴ４のゲート電極とドレイン電
極の短絡、或いはゲートライン２又はドレインライン３
の断線によるものがある。

〔従来技術の問題点〕 このように、液晶表示装置の表示不良ばＴＦＴパネル１
の欠陥により生じる。従って、液晶表示装置の製造を行
う前に製造されたＴＰＴパネルに対して欠陥が無いかど
うかの検査を行い、良品のＴＰＴパネルを選別する必要
がある。

ＴＰＴパネル１の欠陥の検査は、画素電極５にプローブ
を接触させた後、ゲートライン２とドレインライン３を
介してＴＰＴ４のゲート電極とドレイン電極に所定電圧
を印加し、この印加された電圧を前記画素電極５に接触
させた前記プローブを介して測定することにより行われ
る。そして、この様な検査を全てのＴＦＴ４に対して行
って、欠陥が無いかどうか調べていた。しかしながら、
画素電極５にプローブを接続させる作業は時間がかかり
、位置合わせの精度が要求されるものであった。

特に情報端末デイスプレィや液晶テレビ向けのように画
素数が数１０万個以上になるＴＰＴパネルの場合には、
個々の画素電極全てにプローブを接続させながら欠陥を
検査すると非常に長時間となり問題であった。また、液
晶注入工程を行う前にＴＰＴパネル１の前面に配向膜を
形成し、その配向膜に対してラビング処理を行うが、そ
のラビング処理で静電気が発生し、ＴＦＴ４が電気的に
破壊される場合がある。ところが最終工程まで行ったＴ
ＰＴパネル１の全面には配向膜や絶縁膜が形成されてお
り、ラビング処理により発生した不良のＴＦＴパネル１
を検出することは困難であった。

このため、ＴＰＴパネル１の正常、不良にかかわらず、
全てのＴＰＴパネル１に対して液晶表示装置を製造して
おり、液晶表示装置製造後に欠陥の検査を行っていた。

このように、従来は不良のＴＰＴパネル１に対しても液
晶表示装置を製造しており、欠陥のあるＴＰＴパネル１
に対して製造した液晶表示装置の液晶注入工程や実装工
程が全く無駄な作業となる場合もあり、生産効率が低く
なると共に、原価がかさみコスト高となっていた。

〔発明の目的〕

本発明は、上記従来の問題点に鑑み、ＴＰＴパネル単体
で簡単に欠陥を検出できる薄膜トランジスタパネルの欠
陥検出方法を提供することを目的とする。

〔発明の要点〕

本発明は上記目的を達成するために、基板上に複数配設
されたゲートライン及びドレインラインと、ゲート電極
がゲートラインに、ドレイン電極がドレインラインにそ
れぞれ接続された複数の第１の薄膜Ｉ−ランジスタと、
前記ゲートラインとドアー レインラインとで囲まれた領域毎に複数配列され前記第
１の薄膜トランジスタのソース電極に接続された画素電
極と、ドレイン電極及びソース電極がそれぞれ前記第１
の薄膜トランジスタに接続されたドレインラインとは異
なるドレインライン及び前記画素電極に接続されゲート
電極がゲートラインに接続された第２の薄膜トランジス
タとを備えた薄膜トランジスタパネルの欠陥検出方法に
おいて、前記第１の薄膜トランジスタのゲート電極に接
続されているゲートラインと前記第２の薄膜トランジス
タのゲート電極が接続されたゲートラインとのいずれか
一方及び両方に外部電源から電圧を印加すると共に前記
第１の薄膜トランジスタに接続されたドレインライン又
は第２の薄膜トランジスタに接続されたドレインライン
の一方に外部電源から電圧を印加して他方のドレインラ
インに電流計を接続して電流値を検出する。次に、第１
の薄膜トランジスタのドレイン電極に接続された第１の
ドレインラインと前記第１の薄膜１〜ランジスタのゲー
ト電極が接続されている第１のゲー＝８− トラインに外部電源から電圧を印加して前記第２の薄膜
トランジスタに接続された第２のドレインラインに電流
計を接続して電流値を検出し、前記第１のドレインライ
ンと前記第１のゲートライン及び第２のゲートラインに
外部電源から電圧を印加して第２のドレインラインに電
流計を接続して電流値を検出する。更に、前記第１のド
レインラインと前記第１のゲートライン及び第２のゲー
トラインに外部電源から電圧を印加して第２のドレイン
ラインに電流計を接続して電流値を検出し、前記第２の
ドレインラインと前記第２のゲートラインに外部電源か
ら電圧を印加して前記第１のドレインラインに電流計を
接続して電流値を検出し、前記第２のドレインラインを
前記第２のゲートライン及び第１のゲートラインに外部
電源から電圧を印加して第１のドレインラインに電流計
を接続して電流値を検出するようにしたことを要点とす
る。

〔実　　施　　例〕

以下、本発明の実施例について図面を参照しな一１〇− がら説明する。

第１図は、本発明のＴＰＴパネルの欠陥の検出方法を説
明するための概念図である。

まずＴＰＴパネルの構成について説明すると、行方向に
複数のゲートライン１１が形成され、それぞれのゲート
ライン１１に垂直に交差するように複数のドレインライ
ン１２が水平形成されている。そして、ゲートライン１
１とドレインライン１２とで囲まれる領域内毎に画素電
極１３が形成されており、その画素電極１３に２個のＴ
ＰＴ１４．１４’が接続して形成されている。すなわち
、第Ｘ８行目、第Ｘ’　ｉ　＋　１行目（ｉ＝１．２．
　　・・・）のゲートライン１１と第ＹＪ列目、第ＹＪ
。１列目（ｊ＝１．２．　　・・・）のドレインライン
１２に囲まれた領域に形成された画素電極１３に、ゲー
ト電極が第Ｘ８行目のゲートライン１１に、ドレイン電
極が第ＹＪ列目のドレインライン１２に接続された第１
ＴＦＴ１４のソース電極と、ゲート電極が第Ｘ８１３行
目のゲートライン１１に、ドレイン電極が第ＹＪ＋１列
目のドレインライン１２に接続された第２ＴＦＴ１４’
のソース電極とが接続されている。

尚、第Ｘ、行目のゲートライン１１と、第ＹＪ列目のド
レインライン１２にゲート電極とドレイン電極が接続し
ている第１ＴＦＴ１４に接続されている画素電極１３を
電極とする画素をＣ１、で示している。また、各ゲート
ライン１１の一方の端にはゲート端子１１′が、各ドレ
インライン１２の両端にはそれぞれドレイン端子１２’
、１２″が設けられており、ドレイン端子１２″にはプ
ローブ１９′を介して電流計１９が接続されている。

また、ゲート端子１１′を介して走査信号が、ドレイン
ライン端子１２′を介して画像信号が外部電源１７．１
８．２０から供給される。

以上のように構成されたＴＰＴパネルの動作は、第ｘ１
行目のゲートライン１１から順次走査信号が印加され、
この走査信号に同期して第Ｙ１列目、第Ｙ　２列目、・
・・のドレインライン１２に画像信号が印加され、一走
査線上の全ての画素に画像信号が書き込まれてい（。本
実施例のＴＰＴバネルにおいては、第１ＴＦＴ１４のゲ
ート電極と第２ＴＦＴ１４　’のデー１〜電極がそれぞ
れ隣接するゲートライン１１に接続されているため、各
画素には１フレーム中に異なる画像信号が書き込まれる
が、異なる２つの画像信号の内、第２　Ｔ　Ｆ　’ｌ”
１４′を介して書き込まれる画像信号が実質的に画素を
駆動することになる。

次に、以上のように構成されたＴＰＴパネルの欠陥検出
方法を説明する。

まず、第ＹＪ列のドレインライン端子１２′にプローブ
１８′を介して外部電流１８の一端を接続して電圧を印
加し、第Ｙ４−３列のドレインライン端子１２″にプロ
ーブ１９′を介して電流計１．９の一端を接続する。こ
の時、電流計１９の他端は接地しておく。

もし、第１ＴＦＴ１４と第２ＴＦＴ１４　’が共に短絡
している場合（ドレイン電極とソース電極との短絡等に
より、Ｔ゛Ｆ　Ｔが常にオン状態になっている場合）に
は、電源１８から第１ＴＦＴ１４、画素電極１３、第２
ＴＦＴ１４　’を介し電流計１９に電流が流れる。従っ
て、電流計１９の指針の゛ふれ゛を確認することにより
、第１　ＴＦＴ１４と第２ＴＦＴ１４　’が共に短絡し
ていることを検出できる。

次に、第７４列のドレインライン端子１２′にプローブ
１８′を介して外部電源１８を接続してドレイン電圧を
印加する。そして、第Ｘ、４１行のゲートライン端子１
１′にプローブ２０′を介して外部電源２０にゲート電
圧を印加する。そして第７４列のドレイン端子１２″に
プローブ１９′を介して電流計１９を接続する。ここで
、電流計１９の指針がふれればＴ’ＦＴ’１４は短絡し
ていることになる。電流計１９の指針かふれないことを
確認した後、第Ｘ８行のゲートラインの端子１１′にプ
ローブ１７′を介して外部電源１７のゲート電圧を印加
する。

もし、いづれか一方のＴＰＴが、オープンとなっていれ
ば電流計１９には電流が流れず、電流計１９の指針はふ
れないので、第１ＴＦＴ１４、第２ＴＦＴ１４　’のい
づれかがオープンとなっていることを検出できる。

本実施例のＴＰＴパネルの場合には、前述したように第
２ＴＦＴ１４　’を介して画像信号が書き込まれるので
第１ＴＦＴ１４がオープンとなっていても、第２ＴＦＴ
１４　’が正常であれば、画素は正しく表示される。ま
た、第２ＴＦＴ１４　’がオープンとなっていても第１
ＴＦＴ１４が正常であれば、その画素は上方に隣接する
画素の画像信号によって駆動されるので動画表示の場合
、問題とはならない。

更に続けて以下の検査を行う。まず、第１ＴＦＴ１４の
ドレイン電極に接続された第７５列のドレインライン１
２のドレインライン端子１２″にプローブ１９′を介し
て電流計１９を接続した後、第２ＴＦＴ１４′のドレイ
ン電極に接続された第Ｙ　Ｊ＋＋列のドレインライン１
２のドレインライン端子１２′にプローブ１８′を介し
て外部電源１８を接続する。そして、第Ｘ、。１行のゲ
ートライン１１にプローブ１７′又はプローブ２０′の
いずれかを介して外部電源１７又は２０からゲート電圧
を印加し、第２ＴＦＴ１４’をオンさせる。

この時、第１ＴＦＴ１４が短絡していれば第１ＴＦＴ１
４を介して電流計１９に電流が流れるので、指針の′ふ
れ゛を確認することにより、第１ＴＦＴ１４の短絡を確
認できる。

この検査で、第１ＴＦＴ１４が正常であった時に更に第
２ＴＦＴ１４　’が短絡していないかどうかの検査を行
う。この検査は、前記検査とは逆に第Ｙ　Ｊ＋　１列の
ドレインライン１２のドレインライン端子１２″に電流
計１９を、第Ｙｊ列のドレインライン１２のドレインラ
イン端子１２′に外部型ａｉ１８を接続する。そして、
第Ｘ４行のゲートライン１１に外部電源１７あるいは２
０からゲート電圧を印加し、電流計１９の指針がそれな
いかどうかを確認する。もし、指針がふれれば第２ＴＦ
Ｔ１４’が短絡していることを検知できる。

以上の検査を全ての画素に対して行うことにより、ＴＰ
Ｔパネルの欠陥を検出できる。

尚、本発明は第１図に示すＴＰＴパネルのみに適用され
ることなく、例えば同一のゲートラインにゲート電極が
接続され、ドレイン電極が隣接するドレインラインに接
続されて成る２個のＴＰＴを画素電極に接続したＴＰＴ
パネルにも適用できる。

尚、複数本のプローブを有するプローブカードを用いて
、予め、全てのゲートライン端子と全てのドレインライ
ン端子にプローブを接続し、更に、電流計もプローブカ
ードを介し全てのドレインライン端子の他方に接続する
ようにすれば、マイクロプロセッサ等でゲート電圧、ド
レイン電圧の印加タイミングや、印加するゲートライン
端子やドレインライン端子の選択を自動的に制御するこ
とにより、画素の欠陥チエツクを短時間で行うことがで
きる。

〔発明の効果〕

以上説明したように本発明によれば、ＴＰＴパネル単体
で欠陥の検出が可能になるので、ＴＰＴパネル製造後に
良品の’Ｉ”　Ｆ　Ｔパネルのみを選別することができ
る。このため、良品のＴＰＴパネルのみを用いて液晶表
示装置を製造できるようになリ、液晶表示装置の歩留ま
りを向上させることができ生産効率が向上する。また、
従来行われていた無駄な液晶注入工程や組め立て工程を
防止することができるので、原価コストが削減し低コス
ト化が可能となる。

【図面の簡単な説明】

第１図は本発明の薄膜トランジスタパネルの欠陥画素の
検出方法゛を説明する概念構成図、第２図は従来の薄膜
トランジスタパネルの概念図、 第３図は液晶表示装置の斜視断面図である。 １１・・・ゲートライン、 １１′・・・ゲートライン端子、 １２・　・・ドレインライン、 １２’、１２″・・・ドレインライン端子、１３・・・
画素電極、 １４・　・第１ＴＰＴ、 １４′　・・第２　Ｔ　Ｐ　Ｔ、 １７．１８・・・外部電源、 １７ａ、１７ｂ、１８’、１９’　　・　・　・ブロー
ブ、 １９・・・電流計。 特許出願人　　カシオ計算機株式会社

Claims (1)

1. 【特許請求の範囲】 １）基板上に行方向及び列方向に複数設けられたゲート
   ライン及びドレインラインと、ゲート電極がゲートライ
   ンに接続されドレイン電極がドレインラインにそれぞれ
   接続された複数の第１の薄膜トランジスタと、前記ゲー
   トラインとドレインラインとで囲まれた領域毎に複数配
   列され前記第１の薄膜トランジスタのソース電極に接続
   された画素電極と、ドレイン電極及びソース電極がそれ
   ぞれ前記第１の薄膜トランジスタに接続されたドレイン
   ラインとは異なる他のドレインライン及び前記画素電極
   に接続され、ゲート電極がゲートラインに接続された第
   ２の薄膜トランジスタとを備えた薄膜トランジスタパネ
   ルの欠陥検出方法において、 前記第１の薄膜トランジスタのゲート電極に接続されて
   いるゲートラインと前記第２の薄膜トランジスタのゲー
   ト電極が接続されたゲートラインとのいずれか一方及び
   両方に電圧を印加すると共に前記第１の薄膜トランジス
   タに接続されたドレインライン又は第２の薄膜トランジ
   スタに接続されたドレインラインの一方に電圧を印加し
   て他方のドレインラインの電流値を検出し、この電流値
   に基づいて薄膜トランジスタパネルの第１の薄膜トラン
   ジスタ、第２の薄膜トランジスタ及び画素電極の欠陥を
   検出することを特徴とする薄膜トランジスタパネルの欠
   陥検出方法。 ２）第１の薄膜トランジスタのドレイン電極に接続され
   た第１のドレインラインと前記第１の薄膜トランジスタ
   のゲート電極が接続されている第１のゲートラインに電
   圧印加して前記第２の薄膜トランジスタに接続された第
   ２のドレインラインの電流値を検出し、前記第１のドレ
   インラインと前記第１のゲートライン及び第２のゲート
   ラインに電圧を印加して第２のドレインラインの電流値
   を検出し、前記第２のドレインラインと前記第２のゲー
   トラインに電圧を印加して前記第１のドレインラインの
   電流値を検出し、前記第２のドレインラインと前記第２
   のゲートライン及び第１のゲートラインに電圧を印加し
   て第１のドレインラインの電流値を検出することを特徴
   とする請求項１記載の薄膜トランジスタパネルの欠陥検
   出方法。