JP3898037B2 - 液晶表示パネルの点灯表示検査方法及び点灯表示検査装置 - Google Patents
液晶表示パネルの点灯表示検査方法及び点灯表示検査装置 Download PDFInfo
- Publication number
- JP3898037B2 JP3898037B2 JP2001354999A JP2001354999A JP3898037B2 JP 3898037 B2 JP3898037 B2 JP 3898037B2 JP 2001354999 A JP2001354999 A JP 2001354999A JP 2001354999 A JP2001354999 A JP 2001354999A JP 3898037 B2 JP3898037 B2 JP 3898037B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display panel
- bus line
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の属する技術分野】
本発明は、液晶表示パネルの点灯表示検査方法及び点灯表示検査装置に関し、特に実使用時と同等の信号を液晶表示パネルに供給して点灯表示検査を行う液晶表示パネルの点灯表示検査方法及び点灯表示検査装置に関する。
【0002】
【従来の技術】
液晶表示パネルは、薄くて軽量であるとともに低電圧で駆動できて消費電力が少ないという長所があり、各種電子機器に広く使用されている。特に、画素毎にTFT素子(Thin Film Transistor)等のスイッチング素子が設けられたアクティブマトリクス方式の液晶表示装置は、表示品質の点でもCRT(Cathode-Ray Tube)に匹敵するほど優れているため、携帯テレビやパーソナルコンピュータなどのディスプレイに使用されている。
【0003】
一般的なTN(Twisted Nematic)型液晶表示パネルは、2枚の透明ガラス基板の間に液晶を封入した構造を有している。それらのガラス基板の相互に対向する2つの面(対向面)のうち、一方の面側にはブラックマトリクス、カラーフィルタ及びコモン電極などが形成され、また、他方の面側にはTFT素子及び画素電極などが形成されている。更に、各ガラス基板の対向面と反対側の面には、それぞれ偏光板が取り付けられている。
【0004】
これらの2枚の偏光板は、例えば偏光板の偏光軸が互いに直交するように配置され、これによれば、電界をかけない状態では光を透過し、電界を印加した状態では遮光するモード、すなわちノーマリホワイトモードとなる。また、2枚の偏光板の偏光軸が平行な場合には、電圧をかけない状態では光を遮断し、電圧を印加した状態では透過するモード、すなわちノーマリブラックモードとなる。
【0005】
以下、TFT素子及び画素電極が形成された基板をTFT基板と呼び、カラーフィルタ及びコモン電極が形成された基板をCF基板と呼ぶ。また、赤色(R)画素、緑色(G)画素及び青色(B)画素の3個の画素で構成される表示単位をピクセルと呼ぶ。
【0006】
ところで、このTFT基板とCF基板とを貼り合わせ、これらの基板間に液晶を注入して液晶表示パネルを製造した後に、液晶表示パネルの点灯表示検査が行なわれる。図8は従来の液晶表示パネルの点灯表示検査装置を示す模式図である。図8に示すように、従来の液晶表示パネルの点灯表示検査装置126は、コンピュータ114、信号発生器116、コントロール基板118、ドレイン側データドライバ120、ゲート側ドライバ122及びプローブピン112により構成されている。
【0007】
液晶表示パネル110の表示部には、同図に示すように、水平方向及び垂直方向に配列した複数の画素117が形成され、各画素117には、それぞれTFT素子119と補助容量115とが設けられている。なお、図8では画素117を模式化して図示しており、実際の画素は画素電極及び対向電極とそれらの間の液晶とにより構成されている。
【0008】
また、液晶表示パネル110の表示部には垂直方向に延びる複数のデータバスライン111と水平方向に延びる複数のゲートバスライン113とが形成されている。TFT素子119のソース部は画素電極に接続され、ドレイン部はデータバスライン111に接続され、また、ゲート部はゲートバスライン113に接続されている。
【0009】
従来の液晶表示パネルの点灯表示検査方法では、点灯表示検査装置126のプローブピン112を被検査対象の液晶表示パネル110の全接続端子に接触させて、コンピュータ114から信号発生器116、コントロール基板118、ドレイン側データドライバ120又はゲート側ドライバ122、及びプローブピン112を介して所定の表示情報を液晶表示パネル110に供給する。これにより、液晶表示パネル110に所定の検査表示パターンが表示される。
【0010】
そして、液晶表示パネル110の上方に設置されたCCDカメラ124で液晶表示パネル110に表示される画像を取り込んで画像解析することにより、又は人間の目視検査により、液晶表示パネル110の表示欠陥を検出して液晶表示パネルの良否判定を行うことができる。
【0011】
図9は従来の液晶表示パネルの点灯表示検査方法に係る液晶表示パネルの駆動方法を示すタイミングチャートである。D00〜D17はコンピュータ114から信号発生器116及びコントロール基板118を介してドレイン側データドライバ120に送られてきたデータであり、それぞれ1ビット、合計18ビットで1ピクセル分の階調情報を示している。DCLKはD00〜D17の階調情報をドレイン側データドライバ120に入力するタイミングを示している。水平同期信号HSYNCはドレイン側データドライバ120から各データバスライン111に階調電圧を印加するタイミングを示している。
【0012】
各データバスライン111に階調電圧が印加された後に、一つのゲートバスライン113に走査電圧が印加され、このゲートバスライン113に接続されたTFT素子119は「ON」状態となり、画素電極に階調電圧が供給される。その後、ゲートバスライン113に印加された走査電圧が切断されてTFT素子119が「OFF」状態になり、画素電極に階調電圧が保持される。
【0013】
垂直同期信号VSYNKは垂直方向に並ぶ複数のゲートバスライン113に順次走査電圧を印加し、最後のゲートバスライン113に走査電圧を印加した後に、最初のゲートバスライン113に戻るタイミングを示している。ブランキング期間は、最後のゲートバスライン113に走査電圧を印加してから最初のゲートバスライン113に走査電圧を印加するまでの時間を示している。ブランキング期間では、ゲートバスライン113には走査電圧が全く印加されておらず、TFT素子119は「OFF」状態となっている。
【0014】
解像度が例えば1024×768の液晶表示パネルの場合、1フレーム周期であるVSYNKは16.7msec(ミリ秒)であって、そのうち、最初のゲートバスラインに接続する各画素に階調電圧を印加してから最後のゲートバスラインに接続する各画素に階調電圧を印加するまでの時間は15.8msecであるので、ブランキング期間は残りの0.9msecとなる。
【0015】
例えば、データバスライン111と画素電極とが短絡している欠陥の場合、TFT素子119が「OFF」状態であってもデータバスライン111から供給される階調電圧がそのまま画素電極の電圧変化となる。
【0016】
従って、ノーマリブラックタイプの液晶表示パネルの点灯表示検査においては、液晶表示パネルの上半分を白表示及び下半分を黒表示させると、下半分の黒表示部に上記した欠陥画素が存在する場合、黒表示部の各TFTは「OFF」状態であるにも係らず、下半分の黒表示部の欠陥画素に白表示の階調電圧が供給されて中間調の点の表示欠陥として検出することができる。その後、逆に、液晶表示パネルの上半分を黒表示及び下半分を白表示させると、上記した欠陥種が存在する場合、同様に上半分の黒表示部の欠陥画素を中間調の点の表示欠陥として検出することができる。
【0017】
また、ノーマリホワイトタイプの液晶表示パネルの点灯表示検査においては、液晶表示パネルの表示部の上半分を白表示及び下半分を黒表示させると、上半分の白表示部に欠陥画素が存在する場合、白表示部の各TFT素子は「OFF」状態であるにも係らず、白表示部の欠陥画素に黒表示の階調電圧が供給されて中間調の点の表示欠陥として検出することができる。その後、逆に、液晶表示パネルの上半分を黒表示及び下半分を白表示させると、同様に白表示部の欠陥画素が中間調の点の表示欠陥として検出することができる。
【0018】
このように、液晶表示パネルの上半分を白表示及び下半分を黒表示とした後、上半分を黒表示及び下半分を白表示させることにより、液晶表示パネルの表示部全体の上記した欠陥種に係る欠陥検査を行うことができる。
【0019】
液晶表示パネルの上半分を白表示、下半分を黒表示させるには、例えば、1フレームの周期が16.7msecの場合、最初の7.9msec間で白表示を行い、次の8.8msec間で黒表示を行えばよい。また、液晶表示パネルの上半分を黒表示、下半分を白表示させるには、1フレームの周期が16.7msecの場合、最初の7.9msec間で黒表示を行い、次の8.8msec間で白表示を行えばよい。
【0020】
従来の液晶表示パネルの点灯表示検査では、あらゆる表示欠陥を検出する必要があるため、上記した2つの表示検査パターンを含む例えば9つの表示検査パターンを表示させて点灯表示検査を行っていた。
【0021】
【発明が解決しようとする課題】
しかしながら、従来の液晶表示パネルの点灯表示検査方法のように、例えば9つの表示検査パターンを全て表示させて表示欠陥を行うと、1つの液晶表示パネルを検査するために長い時間(例えば145秒)がかかってしまうという問題がある。
【0022】
本発明は以上の問題点を鑑みて創作されたものであり、液晶表示パネルの点灯表示検査において、検査表示パターンを削減して検査時間を短縮することができる液晶表示パネルの点灯表示検査方法及び点灯表示検査装置を提供することを目的とする。
【0023】
【課題を解決するための手段】
上記問題を解決するため、本発明は液晶表示パネルの点灯表示検査方法に係り、液晶表示パネルのゲートバスライン及びデータバスラインにそれぞれ走査電圧及び階調電圧を供給して検査表示パターンを表示させることにより、前記液晶表示パネルの表示欠陥を検出する液晶表示パネルの点灯表示検査方法であって、前記液晶表示パネルを全面黒表示にして点灯表示検査を行うときは、1フレーム周期のうち前記ゲートバスラインに前記走査電圧を供給しないブランキング期間に、全面白表示にする前記階調電圧を前記データバスラインに供給し、前記液晶表示パネルを全面白表示にして点灯表示検査を行うときは、前記ブランキング期間に全面黒表示にする前記階調電圧を前記データバスラインに供給することを特徴とする。
【0024】
本発明の特徴の一つは、データバスラインと画素電極とが短絡することでデータバスラインの階調電圧の変化がそのまま画素電極の電圧変化になる欠陥種が存在する画素を、従来の点灯表示検査で使用している全面白表示又は全面黒表示の検査表示パターンを表示させることで検出できるようにしたことである。
【0025】
本発明によれば、まず、1フレーム周期のうち、ブランキング期間以外の時間に所定のタイミングでゲートバスライン及びデータバスラインにそれぞれ走査電圧及び階調電圧を供給して液晶表示パネルを全面黒表示又は全面白表示の点灯検査画像を表示する。
【0026】
液晶表示パネルを全面黒表示の点灯検査表示画像にするときは、その後のブランキング期間に、全面白表示の階調電圧をデータバスラインから画素電極に供給する。ブランキング期間にはゲートバスラインには走査電圧が印加されておらす、TFT素子が「OFF」状態となっているので、欠陥が存在しない正常な画素の画素電極には白表示の階調電圧は供給されない。
【0027】
しかし、液晶表示パネル内にデータバスラインと画素電極とが短絡している欠陥種が存在する画素が存在すれば、この画素の画素電極に白表示にする階調電圧が供給されることになるので、全面黒表示画像のうち、欠陥が存在する画素が白表示になって欠陥画素が存在することを検出することができる。
【0028】
また逆に、液晶表示パネルを全面白表示の点灯検査表示画像にするときは、ブランキング期間に黒表示にする階調電圧をデータバスラインに供給する。これにより、全面白表示画像のうち、欠陥画素が黒表示となって欠陥画素が存在することを検出することができる。
【0029】
このように、データバスラインと画素電極とが短絡する欠陥種が存在する画素を、従来の点灯表示検査で使用している全面白表示又は全面黒表示の検査表示パターンを表示させることで検出できるようにしたので、液晶表示パネルの上半分を黒表示、下半分を白表示にする表示検査パターン、並びに上半分を白表示、下半分を黒表示にする表示検査パターンを特別に表示させる必要がない。これにより、液晶表示パネルの点灯表示検査で表示させる表示検査パターンを削減することができるので、点灯表示検査時間を短縮することができるようになる。
【0030】
上記した液晶表示パネルの点灯表示検査方法において、前記1フレーム周期のうち、最初のゲートバスラインに走査電圧を印加してから最後のゲートバスラインに走査電圧を順次印加するまでの時間(TA)と前記ブランキング期間の時間(TB)との関係が、TB≧TA/5になるようにすることが好ましい。
【0031】
1フレーム周期のうち、ブランキング時間が短すぎると、欠陥画素が存在するとしてもほとんど白表示又は黒表示としか視認されないため、表示欠陥として検出することが困難になる場合が想定される。本願発明者はこの点に注目して鋭意研究した結果、TB≧TA/5になるようにブランキング時間を長くすることにより、表示欠陥を中間調の点として確実に検出できることを見出した。
【0032】
また、上記した課題を解決するため、本発明は液晶表示パネルの点灯表示検査装置に係り、点灯表示検査用の表示情報を出力する処理系と、前記処理系からの表示情報に基づいて所定の信号を発生する信号発生部と、1フレーム周期の時間のうちのブランキング期間の時間を変更可能なブランキング期間変更部を備え、前記信号発生部からの信号に基づいて階調情報を発生するコントロール部と、前記コントロール部からの前記階調情報に基づいて、前記液晶表示パネルのデータバスラインに所定のタイミングで階調電圧を供給するデータドライバと、前記コントロール部からの前記階調情報に基づいて、前記液晶表示パネルの前記ゲートバスラインに所定のタイミングで走査電圧を供給するゲートドライバとを有することを特徴とする。
【0033】
本発明の液晶表示パネルの点灯表示検査装置に係るコントロール部は、1フレーム周期の時間のうちのブランキング期間の時間を変更可能なブランキング期間変更部(例えば半導体装置)を備えている。これにより、ブランキング期間の時間を、表示欠陥を検出しやすい所望の時間になるように長く設定することができ、このブランキング期間中に所定の階調電圧を液晶表示パネルのデータバスラインに印加することにより、上記した液晶表示パネルの点灯表示検査方法を容易に実施することができる。
【0034】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
【0035】
(液晶表示パネルの欠陥種の説明)
本発明の実施形態の液晶表示パネルの点灯表示検査方法の特徴の一つは、データバスラインからの供給に基づく階調電圧の変化がそのまま画素電極の電圧変化となる欠陥種を、全面白表示パターン又は全面黒表示パターンの表示検査パターンで検出できるようにしたことにあるので、最初にこの欠陥種について説明する。
【0036】
図1は液晶表示パネルの表示部に発生した第1の欠陥種を示す概略平面図である。図1に示すように、絶縁性のガラス基板30上には、水平方向に延びる複数のゲートバスライン13と垂直方向に延びる複数のデータバスライン11とが設けられ、これらにより画素領域が画定されている。
【0037】
画素領域には透明な画素電極32(破線で表示)が形成されており、この画素電極32のほぼ中央には蓄積容量バスライン34が画素領域を横切って形成され、また、この蓄積容量バスライン34の上には中間電極36が形成されている。中間電極36と画素電極32とは保護層に形成されたコンタクトホール38を介して電気的に接続されている。画素領域の上部にはTFT素子19が設けられている。このTFT素子19のドレイン部にはドレイン電極40が形成され、このドレイン電極40はデータバスライン11につながっている。また、TFT素子19のソース部にはソース電極46が形成され、このソース電極46は保護膜に形成されたコンタクトホール46を介して画素電極32と電気的に接続されている。
【0038】
図1のA部(円で囲まれた領域)には第1の欠陥種が発生している様子を示している。図2は図1のI−Iに沿った断面図である。TFT基板は、図2に示すように、ガラス基板30の上に下から順に蓄積容量バスライン34、第1保護層35、中間電極36、第2保護層35a、画素電極32が形成されている。そして、中間電極36とデータバスライン11とが欠陥により短絡している。(図2のB部)。すなわち、中間電極36と画素電極32とは第2保護層35aに形成されたコンタクトホール38を介して電気的に接続されているので、第1の欠陥種はデータバスライン11と画素電極32とが中間電極36及びコンタクトホール38を介して短絡しているものである。
【0039】
図3は液晶表示パネルの表示部に発生した第2の欠陥種を示す概略平面図である。なお、図3において図1と同一要素には同一符号を付してその説明を省略する。図3のC部(円で囲まれた領域)が第2の欠陥種を示している。図4は図3のII−IIに沿った断面図である。図3のC部にはTFT素子19が形成されている。
【0040】
TFT素子19の断面構造は、図4に示すように、ガラス基板30の上に下から順に、ゲートバスライン13(TFT素子19のゲート電極)、第1の保護層35(ゲート絶縁膜)、アモルファスシリコン膜31、チャネル保護膜33が形成され、更に、アモルファスシリコン膜31のソース部及びドレイン部とn+アモルファスシリコン膜37を介して電気的に接続されたソース電極42及びドレイン電極40が形成されている。
【0041】
そして、ソース電極42及びドレイン電極40上には第2保護膜35aが形成され、ソース電極42上の第2保護膜34aにはコンタクトホール46が形成され、ソース電極42と画素電極32とがコンタクトホール46を介して電気的に接続されている。
【0042】
このTFT素子19において、ソース電極42とドレイン電極40とは短絡した状態で形成されている。すなわち、第2の欠陥種はデータバスライン11とつながるドレイン電極40と画素電極32とがソース電極42及びコンタクトホール46を介して短絡しているものである。
【0043】
図5は液晶表示パネルの表示部に発生した第3の欠陥種を示す概略平面図である。図5のD部(円で囲まれた領域)が第3の欠陥種を示している。中間電極36と、中間電極36に隣接する画素領域の画素電極32aに階調電圧を印加するデータバスライン11aとが欠陥により短絡して形成されている。
【0044】
すなわち、第3の欠陥種は、画素電極32とこれに隣接する画素電極32a用のデータバスライン11aとが中間電極36及びコンタクトホール38を介して短絡しているものである。なお、図5には、第3の欠陥種(図5のD部)の他に、第2の欠陥種(図3のC部)と同じ欠陥種(図5のC’部)も同時に発生している形態を例示している。つまり、画素電極32が隣接する二つのデータバスライン11及び11aと短絡しているものを例示している。
【0045】
前述の図1〜図5で例示した第1〜第3の欠陥種は、結果的にデータバスライン11と画素電極32とが短絡しているものであるので、TFT素子19が「OFF」状態であってもデータバスライン11から供給される階調電圧がそのまま画素電極32の電圧変化となる。
【0046】
(液晶表示パネルの点灯表示検査装置)
図6は本発明の実施形態の液晶表示パネルの点灯表示検査装置を示す模式図である。図6に示すように、本発明の実施形態の液晶表示パネルの点灯表示検査装置26は、コンピュータ14(処理系)と、コンピュータ14に接続された信号発生器16(信号発生部)と、信号発生器16に接続され、ICチップ18a(ブランキング期間変更部)が搭載されたコントロール基板18(コントロール部)と、コントロール基板18に接続されたドレイン側データドライバ20及びゲート側ドライバ22とを備えている。
【0047】
そして、ドレイン側データドライバ20及びゲート側ドライバ22はプローブピン12を備えており、被検査対象の液晶表示パネル10の全接続端子にこのプローブピンを接触させて点灯表示検査を行う。
【0048】
液晶表示パネル10の表示部には、同図に示すように、水平方向、垂直方向に複数の画素17が形成され、各画素17には、それぞれTFT素子19と補助容量15とが設けられている。なお、図6では画素17を模式化して図示しており、実際の画素は、画素電極及び対向電極と、それらの間の液晶とにより構成されている。
【0049】
また、液晶表示パネル10の表示部には垂直方向に延びる複数のデータバスライン11と水平方向に延びる複数のゲートバスライン13とが形成されている。TFT素子19のソース部は画素電極に接続され、ドレイン部はデータバスライン11に接続され、また、ゲート部はゲートバスライン13に接続されている。
【0050】
コンピュータ14は被検査対象の液晶表示パネル10に点灯表示検査を行うための所定の表示情報を供給する。すなわち、表示信号がコンピュータ14から信号発生器16に送られ、この表示情報に基づいて信号発生器16から所定の信号がコントロール基板18に送られる。この信号に基づき、階調情報がコントロール基板18からドレイン側データドライバ20に送られ、ドレイン側データドライバ20がこの階調情報を階調電圧に変換して液晶表示パネルのデータバスライン11に所定のタイミングで階調電圧を供給する。
【0051】
また、コンロール基板18からの階調情報(走査信号)がゲート側ドライバ22に送られ、ゲート側ドライバ22がこの階調情報を走査電圧に変換して液晶表示パネルのゲートバスラインに走査電圧を供給することができる。
【0052】
本発明の実施形態の液晶表示パネルの点灯表示検査装置26では、まず、点灯表示検査装置26のプローブピン20を被検査対象の液晶表示パネル10の全接続端子に接触させる。これにより、コンピュータ14から信号発生器16、コントロール基板18、ドレイン側データドライバ20又はゲート側ドライバ22及びプローブピン12を介して、所定の階調電圧及び走査電圧が液晶表示パネル10に所定のタイミングで供給される。このようにして、液晶表示パネル10に所定の検査表示パターンを表示させることができる。
【0053】
その後、液晶表示パネル10の上方に設置されたCCDカメラ24で液晶表示パネルに表示された画像を取り込んで画像解析することにより、又は人間の目視検査により、液晶表示パネルの表示欠陥を検出して液晶表示パネルの良否判定を行う。
【0054】
本実施形態の液晶表示パネルの点灯表示検査装置26の特徴の一つは、液晶表示パネルを全面黒表示又は全面白表示にした状態で、ブランキング期間にデータバスライン11に階調電圧を供給することにより、データバスライン11と画素電極32とが短絡している前述した3つの欠陥種を検出できることにある。これについては、後の点灯表示検査方法の欄で詳細に説明する。
【0055】
このため、本実施形態の点灯表示検査装置26のコントロール基板18には、例えばゲートアレイタイプのICチップ18aが搭載されている。このICチップ18は、1フレーム周期のうちのゲートバスラインに走査電圧を印加しないブランキング期間の時間を必要に応じて変更できる機能を備えている。また、ブランキング期間を変更すると垂直同期信号VSYNCも変わるので、VSYNCの周期を可変できるプログラムを備えている。
【0056】
(液晶表示パネルの点灯表示検査方法)
次に、本実施形態の液晶表示パネルの点灯表示検査装置26を用いた点灯表示検査方法について説明する。図7は本発明の実施形態の液晶表示パネルの点灯表示検査方法に係る液晶表示パネルの駆動方法のタイミングチャートである。
【0057】
図7に示すように、D00〜D17はそれぞれ1ビットのデータであり、合計18ビットで1ピクセル(R画素+G画素+B画素)分の階調情報を示している。DCLKはD00〜D17の階調情報をデータドライバ20に印加するタイミングを示している。HSYNCはデータドライバ20から各データバスライン11に階調電圧を印加するタイミングを示している。
【0058】
VSYNCはゲートバスライン13の1ライン毎に順次各画素に階調電圧を印加していき、最後のゲートバスライン13に接続された各画素に階調電圧を印加した後に、最初のゲートバスライン13に戻るタイミングを示している。
【0059】
ブランキング期間は、1フレーム周期の時間のうち、最後のゲートバスライン13に接続された各画素に走査電圧を印加してから最初のゲートバスライン13に接続された各画素に走査電圧を印加するまでの時間を示している。
【0060】
各データバスライン11に階調電圧が印加された後に、一つのゲートバスライン13に走査電圧が印加されてTFT素子19が「ON」状態となり、この一つのゲートバスライン13に接続された各画素の画素電極32に階調電圧がそれぞれ供給される。このようにして、順次、複数のゲートバスライン13に走査電圧が印加されてTFT素子19が「ON」となり、各データバスライン11に階調電圧がそれぞれ印加されることで、液晶表示パネル10の表示部の全ての画素に階調電圧が書き込まれ、液晶表示パネルに画像が表示される。
【0061】
本実施形態の液晶表示パネルの点灯表示検査方法では、例えば、ノーマリブラックモードの液晶表示パネルの場合、ブランキング期間以外のとき、すなわち最初のゲートバスライン13に接続された各画素に階調電圧を印加してから最後のゲートバスライン13に接続された各画素に階調電圧を印加するまでの期間は、D00〜D17に液晶表示パネルを黒表示にするため「low」のデータを入力し、その後のブランキング期間にはD00〜D17に液晶表示パネルを白表示にするために「high」のデータを入力する。
【0062】
なお、ノーマリホワイトモードの液晶表示パネルの場合は、逆に、ブランキング期間以外のとき、D00〜D17に液晶表示パネルを黒表示にするため「high」のデータを入力し、その後のブランキング期間にはD00〜D17に液晶表示パネルを白表示にするために「low」のデータを入力すればよい。
【0063】
すなわち、ブランキング期間以外のときに、まず、HSYNCが「high」になるタイミングで、一つのゲートバスライン13に走査電圧を印加して、これに接続されたTFT素子19を「ON」状態とし、データバスライン11から黒表示にする階調電圧(ノーマリブラックモードの場合は「low」のデータ)を画素電極32に供給する。
【0064】
その後、ゲートバスライン13に印加した走査電圧を切断してTFT素子19を「OFF」にする。これにより、画素電極32に印加電圧が保持されて一つのゲートバスライン13に接続された各画素が黒表示になる。これを最後のゲートバスライン13まで順次繰り返すことにより液晶パネルの表示部全面が黒表示になる。
【0065】
次いで、ブランキング期間にデータバスライン11に白表示にする階調電圧(ノーマリブラックの場合は「high」のデータ)を印加する。前述したように、本実施形態の点灯表示検査装置26では、コントロール基板18にICチップ18aを搭載しているのでブランキング期間にもデータバスライン11に階調電圧を印加できるようになっている。
【0066】
このとき、ブランキング期間のときはゲートバスライン13に走査電圧が印加されずTFT素子19は「OFF」状態であるので、白表示にする階調電圧をデータバスライン11に印加したとしても、前述の3つの欠陥種が発生していない正常な画素の画素電極には階調電圧が供給されない。
【0067】
しかし、前述の3つの欠陥種はデータバスライン11と画素電極32とが短絡することでデータバスライン11の階調電圧の変化がそのまま画素電極32の電圧変化になる欠陥種であるので、この3つの欠陥種がある画素の画素電極32には白表示にする階調電圧が供給されることになる。
【0068】
このようにして、液晶表示パネルに前述の3つの欠陥種が存在する場合、全面黒表示の中に欠陥画素が白表示で表示されるので、CCDカメラ24による画像解析又は人間による目視検査によって欠陥画素が存在することを検出することができる。
【0069】
なお、上記した実施例ではブランキング期間以外のときは、液晶パネルを黒表示にする階調電圧を印加し、その後のブランキング期間のときに白表示する階調電圧をデータバスライン11に印加する形態を例示したが、この形態とは逆に、ブランキング期間以外のときに液晶パネルを白表示にする階調電圧を印加し、その後のブランキング期間のときに黒表示にする階調電圧をデータバスライン11に印加してもよい。この形態の場合、全面白表示の中に欠陥画素が黒表示となって表示されるので、同様に欠陥画素を検出することができる。
【0070】
欠陥画素を検出するとき、従来の液晶表示パネルの駆動方法のように、1フレーム周期のうち、最初のゲートバスライン13に階調電圧を印加してから最後のゲートバスライン13に階調電圧を印加するまでの時間を例えば15.8msec、ブランキング期間の時間を0.9msecとする場合、欠陥が存在する画素が白表示又は黒表示として表示される時間が短く、液晶表示パネルの表示部がほとんど黒表示又は白表示として視認されるので表示欠陥として検出しずらい。
【0071】
本願発明者はこの点に注目して鋭意研究した結果、1フレーム周期のうち、最初のゲートバスライン13に階調電圧を印加してから最後のゲートバスライン13に階調電圧を印加するまでの時間をTAとし、また、ブランキング期間の時間をTBとしたとき、TB≧TA/5の条件を満たす範囲であれば欠陥画素を検出するのが容易であることを見出した。
【0072】
つまり、1フレーム周期の時間のうち、ブランキング期間の時間TBがそれ以外の時間TAの5分の1以上になるように設定すればよい。例えば、図7に示すように、TAを15.8msecとした場合、ブランキング期間の時間TBを3.16msec以上に設定すればよい。このとき、1フレーム周期の時間が18.96msecとなる。
【0073】
ブランキング期間の時間TBを変更すると1フレーム周期であるVSYNCも変える必要があるので、前述したように、点灯表示検査装置26のコントロール基板18に搭載されたICチップ18aはVSYNCを可変できるプログラムを備えている。
【0074】
以上にように、本実施形態の液晶表示パネルの点灯表示検査方法を用いることにより、データバスライン11と画素電極32とが短絡することでデータバスライン11に供給される階調電圧がそのまま画素電極32の電圧変化になる欠陥種が存在する画素を、従来から点灯表示検査で使用されている全面黒表示又は全面白表示の検査表示パターンを用いて検出することができるようになる。
【0075】
これにより、例えば、液晶表示パネルの検査表示パターンを従来の9パターンから、液晶表示パネルの上半分を黒表示及び下半分を白表示、並びに上半分を白表示及び下半分を黒表示にした検査表示パターンを削除することができる。その結果、検査時間を従来の145秒から95秒程度に短縮することができる。
【0076】
また、本実施形態の液晶表示パネルの点灯表示検査装置26では、1フレーム周期のうちブランキング期間を可変することができるようにしたことで、ブランキング期間の時間を長く設定することができるので、欠陥が存在する画素を中間調の点としてより確実に検出できるようになる。
【0077】
【発明の効果】
以上説明したように、本発明によれば、液晶表示パネルを全面黒表示にして点灯表示検査を行うときは、1フレーム周期のうちゲートバスラインに走査電圧を供給しないブランキング期間に、全面白表示にする前記階調電圧を前記データバスラインに供給し、液晶表示パネルを全面白表示にして点灯表示検査を行うときは、ブランキング時間に全面黒表示にする階調電圧を前記データバスラインに供給する。
【0078】
このようにすることにより、液晶表示パネル内にデータバスラインと画素電極とが短絡している欠陥画素が存在すれば、全面黒表示の点灯表示検査画像を表示させるときは、欠陥画素が白表示になり、また、全面白表示の点灯表示検査画像を表示させるときは、欠陥画素が黒表示になって欠陥画素が存在することを検出することができる。
【0079】
従って、従来の点灯表示検査画像により欠陥画素を検出できるようになるので、液晶表示パネルの点灯表示検査で表示させる表示検査パターンを削減することができ、その結果、点灯表示検査時間を短縮することができるようになる。
【図面の簡単な説明】
【図1】図1は液晶表示パネルの表示部に発生した第1の欠陥種を示す概略平面図である。
【図2】図2は図1のI−Iに沿った部分断面図である。
【図3】図3は液晶表示パネルの表示部に発生した第2の欠陥種を示す概略平面図である。
【図4】図4は図3のII−IIに沿った部分断面図である。
【図5】図5は液晶表示パネルの表示部に発生した第3の欠陥種を示す概略平面図である。
【図6】図6は本発明の実施形態の液晶表示パネルの点灯表示検査装置を示す模式図である。
【図7】図7は本発明の実施形態の液晶表示パネルの点灯表示検査方法に係る液晶表示パネルの駆動方法におけるタイミングチャートである。
【図8】図8は従来の液晶表示パネルの点灯表示検査装置を示す模式図である。
【図9】図9は従来の液晶表示パネルの点灯表示検査方法に係る液晶表示パネルの駆動方法を示すタイミングチャートである。
【符号の説明】
10・・・液晶表示パネル
11・・・データバスライン
12・・・コネクタ
13・・・ゲートバスライン
14・・・コンピュータ(処理系)
15・・・補助容量
16・・・信号発生器(信号発生部)
17・・・画素
18・・・コントロール基板(コントロール部)
18a・・・ICチップ(ブランキング期間変更部)
19・・・TFT素子
20・・・データドライバ
22・・・ゲートドライバ
24・・・CCDカメラ
26・・・点灯表示検査装置
30・・・ガラス基板
31・・・アモルファスシリコン膜
32・・・画素電極
34・・・蓄積容量バスライン
35・・・第1保護層
35a・・・第2保護層
36・・・中間電極
37・・・n+アモルファスシリコン膜
38,46・・・コンタクトホール
40・・・ドレイン電極
42・・・ソース電極
Claims (5)
- 液晶表示パネルのゲートバスライン及びデータバスラインにそれぞれ走査電圧及び階調電圧を供給して検査表示パターンを表示させることにより、前記液晶表示パネルの表示欠陥を検出する液晶表示パネルの点灯表示検査方法であって、
前記液晶表示パネルを全面黒表示にして点灯表示検査を行うときは、1フレーム周期のうちのブランキング期間に、全面白表示にする前記階調電圧を前記データバスラインに供給し、前記液晶表示パネルを全面白表示にして点灯表示検査を行うときは、前記ブランキング期間に全面黒表示にする前記階調電圧を前記データバスラインに供給することを特徴とする液晶表示パネルの点灯表示検査方法。 - 前記1フレーム周期のうち、最初のゲートバスラインに前記走査電圧を印加してから最後のゲートバスラインに前記走査電圧を印加するまでの時間(TA)と前記ブランキング期間の時間(TB)との関係が、TB≧TA/5になるようにしたことを特徴とする請求項1に記載の液晶表示パネルの点灯表示検査方法。
- 点灯表示検査用の表示情報を出力する処理系と、
前記処理系からの表示情報に基づいて所定の信号を発生する信号発生部と、
1フレーム周期の時間のうちのブランキング期間の時間を変更可能なブランキング期間変更部を備え、前記信号発生部からの信号に基づいて階調情報を発生するコントロール部と、
前記コントロール部からの前記階調情報に基づいて、前記液晶表示パネルのデータバスラインに所定のタイミングで階調電圧を供給するデータドライバと、
前記コントロール部からの前記階調情報に基づいて、前記液晶表示パネルの前記ゲートバスラインに所定のタイミングで走査電圧を供給するゲートドライバとを有することを特徴とする液晶表示パネルの点灯表示検査装置。 - 前記コントロール部は、前記階調情報を制御し、前記ブランキング期間中に前記液晶表示パネルの前記データバスラインに前記階調電圧を印加する機能を備えていることを特徴とする請求項3に記載の液晶表示パネルの点灯表示検査装置。
- 前記ブランキング期間変更部は、前記ブランキング期間の時間変更に従って、前記1フレーム周期の時間を変更することを特徴とする請求項4に記載の液晶表示パネルの点灯検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001354999A JP3898037B2 (ja) | 2001-11-20 | 2001-11-20 | 液晶表示パネルの点灯表示検査方法及び点灯表示検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001354999A JP3898037B2 (ja) | 2001-11-20 | 2001-11-20 | 液晶表示パネルの点灯表示検査方法及び点灯表示検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003156725A JP2003156725A (ja) | 2003-05-30 |
JP3898037B2 true JP3898037B2 (ja) | 2007-03-28 |
Family
ID=19166767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001354999A Expired - Fee Related JP3898037B2 (ja) | 2001-11-20 | 2001-11-20 | 液晶表示パネルの点灯表示検査方法及び点灯表示検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3898037B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5010949B2 (ja) * | 2007-03-07 | 2012-08-29 | 株式会社ジャパンディスプレイイースト | 有機el表示装置 |
KR101735392B1 (ko) * | 2010-12-07 | 2017-05-16 | 엘지디스플레이 주식회사 | 평판 표시장치 |
-
2001
- 2001-11-20 JP JP2001354999A patent/JP3898037B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003156725A (ja) | 2003-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100392575B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
KR100596965B1 (ko) | 구동신호 인가모듈, 이를 적용한 액정표시패널 어셈블리 및 이 액정표시패널 어셈블리의 구동신호 검사 방법 | |
KR101213592B1 (ko) | 액정 디스플레이의 검사 회로와 검사 방법 | |
US20070109011A1 (en) | Array Test Using The Shorting Bar And High Frequency Clock Signal For The Inspection Of TFT-LCD With Integrated Driver IC | |
KR20080066308A (ko) | 표시패널, 이의 검사방법 및 이의 제조방법 | |
US20110057679A1 (en) | Liquid crystal display device with data switching thin film transistor for inspection and inspection method thereof | |
US5825196A (en) | Method for detecting defects in an active matrix liquid crystal display panel | |
JP4637868B2 (ja) | 画像表示装置 | |
KR101746860B1 (ko) | 액정표시장치 및 그의 검사방법 | |
KR101649220B1 (ko) | 액정표시장치의 검사장치 | |
JP3898037B2 (ja) | 液晶表示パネルの点灯表示検査方法及び点灯表示検査装置 | |
KR100989226B1 (ko) | 시분할 컬러 액정표시장치 | |
KR102047830B1 (ko) | 액정표시장치와 그의 점등 검사방법 | |
KR101074410B1 (ko) | 평판 표시장치와 그의 검사방법 | |
KR101165473B1 (ko) | 액정패널 및 그 제조방법 | |
JP4566677B2 (ja) | 液晶パネル | |
KR101192072B1 (ko) | 액정표시장치 | |
KR20070063741A (ko) | 평판표시장치의 검사방법 및 장치 | |
JP3428317B2 (ja) | 液晶パネルの検査方法 | |
JPH11183861A (ja) | 液晶パネルの検査装置 | |
KR20060022498A (ko) | 표시 장치 | |
JPS63123093A (ja) | 液晶表示装置の欠陥検査方法 | |
JP2001356365A (ja) | 液晶表示パネル及びその検査方法 | |
KR20030053186A (ko) | 액정표시장치 | |
KR20060071674A (ko) | 화소 불량을 검출하기 위한 액정 표시 장치의 테스트 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041116 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041116 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050721 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050818 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061220 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |