JPS63123093A - 液晶表示装置の欠陥検査方法 - Google Patents

液晶表示装置の欠陥検査方法

Info

Publication number
JPS63123093A
JPS63123093A JP26906686A JP26906686A JPS63123093A JP S63123093 A JPS63123093 A JP S63123093A JP 26906686 A JP26906686 A JP 26906686A JP 26906686 A JP26906686 A JP 26906686A JP S63123093 A JPS63123093 A JP S63123093A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
display device
picture element
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26906686A
Other languages
English (en)
Other versions
JPH06100891B2 (ja
Inventor
均 野田
▲高▼原 博司
達彦 田村
長澤 雅浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61269066A priority Critical patent/JPH06100891B2/ja
Publication of JPS63123093A publication Critical patent/JPS63123093A/ja
Publication of JPH06100891B2 publication Critical patent/JPH06100891B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、アクティブマトリックス基板と共通電極基板
で構成された液晶表示装置の欠陥検査方法に関するもの
である。
従来の技術 近年、産業機器の小型化に伴い従来からの表示装置であ
ったブラウン管に代わる薄型平面表示装置が要望されて
いる。種々ある平面表示装置のなかで液晶を用いた表示
装置は、消費電力が少なく電池駆動が可能である点など
から携帯用機器の表示装置として注目されている。画像
や文字を表示するための液晶表示装置は、大別して単純
マトリックス方式と薄膜トランジスタ等を用いたアクテ
ィブマトリックス方式があるが、アクティブマトリック
ス方式を用いた液晶表示装置は必要な信号電圧を正確に
かつ独立に各絵素に伝達することが出来るのでクロスト
ークがなくコントラスト比の大きい表示が可能であり注
目されている。しかし、アクティブマトリックス方式で
は画面全体に数十万個のトランジスタを作る必要があり
、このトランジスタを含めたアクティブマトリックス基
板の欠陥をいかになくすかということが技術的課題であ
る。
アクティブマトリックス方式液晶表示装置に用いられる
薄膜トランジスタとしては、例えば特開昭60−1.9
2369号公報に示されるように第2図のような構成に
なっていた。すなわち、トランジスタ51のゲート電極
はゲート線X、〜XMへ、/−スミ極はY、〜YNへ接
続され、ドレイン電極は絵素電極52に接続されている
。そして、絵素電極と対向共通電極の間に液晶53が挿
入され独立した絵素54を構成する。第2図のような構
成の薄膜トランジスタの欠陥のうち短絡欠陥は表示画質
の重大な低下をもたらす。トランジスタのゲート電極と
ソース電極の短絡は、短絡部分を含むゲート線とソース
線に接続されている全絵素が点燈しなくなるいわゆる線
欠陥となる。一方、ゲート電極とドレイン電極の短絡お
よびソース電極とドレイン電極の短絡は、その欠陥を含
むトランジスタが接続されている絵素だけが影響を受け
るいわゆる点欠陥となる。ここで、ゲート電極とソース
電極の短絡である線欠陥の検査の場合は、アクティブマ
トリックス基板のゲート線とソース線が短絡状態となる
ため比較的容易に欠陥検査を行なうことができるが、ゲ
ート電極とドレイン電極、又は、ソース電極とドレイン
電極の短絡である点欠陥の検査の場合は、テストプロー
ブ等を用いて各電極に直接接触をとり欠陥検査を行なう
以外有効な方法はなかった。
発明が解決しようとする問題点 上記のように液晶表示装置の点欠陥の検査方法には、テ
ストプローブを用いてアクティブマトリックス基板のト
ランジスタを直接検査する以外有効な手段はなかった。
しかし、テストプローブを用いる方法では、テストプロ
ーブを直接トランジスタや絵素電極に接触させるため表
面を損傷するおそれがあり、また、テスI・プローブを
移動させながら全トランジスタの検査を行なわなければ
ならないため検査に膨大な時間を要する。液晶を注入、
封止後全面に画像等を表示させた場合、点欠陥の有無の
確認は容易であるが位置を調べるためには絵素の座標を
数える必要があり現実上はとんど不可能である。」二部
のような理由により液晶表示装置の点欠陥の検査は、は
とんど行なわれていないのが現実であった。
本発明はかかる点に鑑みてなされたもので、液晶表示装
置の点欠陥の検査を容易に行なう検査方法を提供するこ
とを目的としている。
問題点を解決するための手段 本発明は上記問題点を解決するために、アクティブマト
リックス方式液晶表示装置において、任意のゲート線ま
たはソース線に電気信号を供給、欠陥を有する絵素を点
燈状態として、その絵素の位置を検出するものである。
作用 本発明は上記した構成より、液晶を注入、封止した液晶
表示装置について、外部よりゲート線およびソース線に
信号を供給し欠陥位置を検出することで、液晶表示装置
全体の点欠陥の検査を効率よく行なうことができる。
実施例 以下本発明の一実施例の液晶表示装置の欠陥検査方法に
ついて図面を参照しながら説明する。第1図は本発明の
一実施例における液晶表示装置の欠陥検査方法を示した
ものである。第1図においてX I” X Mはゲート
線、y1〜yNはソース線、TII%TMNはトランジ
スタ、C+ + 〜CHHハ絵素、11はゲート線の交
流電気信号源、12はソース線の交流電気信号源、21
.22は電気信号を接話するためのスイッチである。そ
して、31はトランジスタのゲート電極とドレイン電極
間の短絡部分を、32はソース電極とドレイン電極間の
短絡部分を示している。
以上のように構成された本実施例について以下その動作
を図面を参照しながら説明する。第1図においてスイッ
チ21を閉じて、液晶を光が十分に透過する状態に保つ
ことができる大きさの信号を出力する信号源11をゲー
ト線XIに接続した場合を考える。この場合、ソース線
Y、〜YNは開放状態にあるのでアクティブマトリック
スに欠陥がなければゲート線x1に接続されている絵素
は非点燈状態である。しかし、例えばゲート線XIに接
続されているトランジスタT1□にゲート電極とドレイ
ン電極間の短絡部分3Iがあれば絵素cI□には短絡部
分31を通じて信号源11の信号が加わり絵素C1゜は
点燈状態になる。通常、トランジスタのゲート電極とド
レイン電極が短絡状態にある場合、表示をさせるとその
欠陥部分の絵素は非電燈状態となる。これは、表示させ
ている時はゲート線を走査しており、トランジスタがオ
ン状態である時間よりオフ状態である時間のほうがはる
かに長いため、−旦絵素に充電された電荷が短絡部分を
通じて放電してしまうためである。一方、本実施例では
ゲート線の走査は行なわず固定しておくため絵素には常
に電荷が供給されて点燈状態となる。
また、スイッチ22を閉じてソース線Y、に信号源12
を接続し、ゲート線を全て開放とした場合を考える。こ
の場合もアクティブマトリックスに欠陥がなければトラ
ンジスタは動作しないためソース線Y、に接続されてい
る絵素は全て非点燈状態である。しかし、例えばソース
線Y1に接続されているトランジスタTelにソース電
極とドレイン電極間の短絡部分32があれば、絵素CH
Iには短絡部分32を通じて信号源12の信号が常時加
わるため絵素CZIは点燈状態となる。
ここで、ゲート線やソース線に供給する信号を交流とし
たのは、液晶材料によっては交流駆動を行なわないと動
作しない表示装置があるためである。
上記説明のように任意のゲート線またはソース線を選ん
で電気信号を供給した場合、トランジスタのゲート電極
とドレイン電極が短絡状態にある絵素(例えば絵素C1
□)やソース電極とドレイン電極が短絡状態にある絵素
(例えば絵素C2,)が点燈状態となる。従って、この
点燈状態となった欠陥を有する絵素を光学的手段を用い
て検出することで液晶表示装置の欠陥検査を容易に行な
うことができる。
短絡欠陥のために点燈状態となった絵素を光学的に検出
する手段としては、フォトトランジスタ等を用いてもよ
いし目視で行なうこともできる。
例えば目視で検査を行なう場合、任意のゲート線または
ソース線に電気信号を供給し欠陥を有する絵素を点燈状
態とした後、ゲート線に信号を供給した場合であれば加
えて任意のソース線に、ソース線に信号を供給した場合
であれば加えて任意のゲート線に信号を供給する。する
と、信号を供給しているゲート線とソース線の交点にあ
るトランジスタが動作状態となりトランジスタに接続さ
れている絵素が点燈状態となる。そして、追加して信号
を供給したゲート線やソース線を移動させて点燈状態に
ある交点の絵素を欠陥絵素と一致させることで容易に欠
陥を有する絵素の位置を検出することができる。
上記説明はトランジスタ部分に短絡欠陥がある場合につ
いて行なったが、ゲート線と絵素電極、又は、ソース線
と絵素電極が直接短絡状態にある場合も同様にして欠陥
検査を行なうことができる。
発明の効果 以上の説明から明らかなように、本発明はアクティブマ
トリックス方式液晶表示装置について任意のゲート線、
ソース線に電気信号を供給し、欠陥を有する絵素を点燈
状態とした後、光学的手段によって欠陥を有する絵素の
位置を検出することより液晶表示装置の欠陥検査を容易
に、かつ効率よく行なうことができる。
【図面の簡単な説明】
第1図は本発明の一実施例による液晶表示装置の欠陥検
査方法を示す構成図、第2図はアクティブマトリックス
方式液晶表示装置に用いられる薄膜トランジスタアレイ
の一構成図である。 X、〜XM・・・・・・ゲート線、Y、〜YN・・・・
・・ソース線、’I”II〜T、N・・・・・・トラン
ジスタ、C目〜CMN・・・・・・絵素、lL12・・
・・・・電気信号源、21.22・・・・・・スイッチ
、31・・・・・・ゲート電極とドレイン電極の短絡部
分、32・・・・・・ソース電極とドレイン電極の短絡
部分。

Claims (2)

    【特許請求の範囲】
  1. (1)アクティブマトリックス方式液晶表示装置であっ
    て、任意のゲート線またはソース線に電気信号を供給時
    に、前記ゲート線または前記ソース線と接続され、かつ
    点燈状態となる絵素を光学的手段によって検出すること
    を特徴とする液晶表示装置の欠陥検査方法。
  2. (2)欠陥検査時にゲート線またはソース線には、液晶
    を光が十分透過する状態に保つことができる大きさの信
    号を供給することを特徴とする特許請求の範囲第(1)
    項記載の液晶表示装置の欠陥検査方法。
JP61269066A 1986-11-12 1986-11-12 液晶表示装置の欠陥検査方法 Expired - Lifetime JPH06100891B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61269066A JPH06100891B2 (ja) 1986-11-12 1986-11-12 液晶表示装置の欠陥検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61269066A JPH06100891B2 (ja) 1986-11-12 1986-11-12 液晶表示装置の欠陥検査方法

Publications (2)

Publication Number Publication Date
JPS63123093A true JPS63123093A (ja) 1988-05-26
JPH06100891B2 JPH06100891B2 (ja) 1994-12-12

Family

ID=17467181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61269066A Expired - Lifetime JPH06100891B2 (ja) 1986-11-12 1986-11-12 液晶表示装置の欠陥検査方法

Country Status (1)

Country Link
JP (1) JPH06100891B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473261A (en) * 1993-06-11 1995-12-05 Sharp Kabushiki Kaisha Inspection apparatus and method for display device
US5608558A (en) * 1994-04-26 1997-03-04 Sharp Kabushiki Kaisha Defect detection method and apparatus for active matrix substrate or active matrix liquid crystal panel and defect repairing method thereof
US7167151B2 (en) 2002-02-13 2007-01-23 Sharp Kabushiki Kaisha Active matrix substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58155328A (ja) * 1982-03-11 1983-09-16 Seiko Instr & Electronics Ltd 液晶表示装置用検査装置
JPS60125685U (ja) * 1984-02-02 1985-08-24 セイコーインスツルメンツ株式会社 液晶表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58155328A (ja) * 1982-03-11 1983-09-16 Seiko Instr & Electronics Ltd 液晶表示装置用検査装置
JPS60125685U (ja) * 1984-02-02 1985-08-24 セイコーインスツルメンツ株式会社 液晶表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473261A (en) * 1993-06-11 1995-12-05 Sharp Kabushiki Kaisha Inspection apparatus and method for display device
US5608558A (en) * 1994-04-26 1997-03-04 Sharp Kabushiki Kaisha Defect detection method and apparatus for active matrix substrate or active matrix liquid crystal panel and defect repairing method thereof
US7167151B2 (en) 2002-02-13 2007-01-23 Sharp Kabushiki Kaisha Active matrix substrate

Also Published As

Publication number Publication date
JPH06100891B2 (ja) 1994-12-12

Similar Documents

Publication Publication Date Title
US6246074B1 (en) Thin film transistor substrate with testing circuit
KR100596965B1 (ko) 구동신호 인가모듈, 이를 적용한 액정표시패널 어셈블리 및 이 액정표시패널 어셈블리의 구동신호 검사 방법
KR100353955B1 (ko) 신호라인 검사를 위한 액정표시장치
KR101226532B1 (ko) 스위치 제어 유닛, 액정 셀 조립 후 검사 장치와 방법
JP3086936B2 (ja) 光弁装置
KR100528697B1 (ko) 액정표시장치의 검사방법 및 장치
JPH01161316A (ja) 液晶表示装置の検査方法
KR100225569B1 (ko) 액티브 매트릭스 액정 패널의 결함을 검출하는 방법
KR100724745B1 (ko) 액정표시소자 및 그 검사방법
JPS63123093A (ja) 液晶表示装置の欠陥検査方法
JP4128677B2 (ja) 液晶表示装置の検査方法
KR100303207B1 (ko) 검사회로를가지는박막트랜지스터매트릭스기판
JP3591713B2 (ja) 液晶表示装置及びその検査方法
KR100632680B1 (ko) 액정표시장치의 어레이 기판 및 그 검사방법
JP3898037B2 (ja) 液晶表示パネルの点灯表示検査方法及び点灯表示検査装置
JP3177702B2 (ja) 液晶表示装置の検査方法
JP3290602B2 (ja) 液晶表示装置の検査方法および液晶表示装置
KR101192050B1 (ko) 평판표시장치의 검사방법 및 장치
JPS6352177A (ja) 薄膜トランジスタアレイの欠陥検査方法
JPH06201516A (ja) 液晶パネル用疑似欠陥発生装置
JP3428317B2 (ja) 液晶パネルの検査方法
JPS62151769A (ja) アクテイブマトリクス基板の検査方法
JP3266502B2 (ja) 液晶表示装置の検査方法
JP4566677B2 (ja) 液晶パネル
JP3121038B2 (ja) Lcd基板上のtft画素の検査方法及び検査装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term