JP4128677B2 - 液晶表示装置の検査方法 - Google Patents
液晶表示装置の検査方法 Download PDFInfo
- Publication number
- JP4128677B2 JP4128677B2 JP33181898A JP33181898A JP4128677B2 JP 4128677 B2 JP4128677 B2 JP 4128677B2 JP 33181898 A JP33181898 A JP 33181898A JP 33181898 A JP33181898 A JP 33181898A JP 4128677 B2 JP4128677 B2 JP 4128677B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- wiring
- potential
- side inspection
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス方式の液晶表示装置の検査方法に関する。
【０００２】
【従来の技術】
近年、文字や情報を表示する表示装置として、大きさや低消費電力の点から液晶表示装置が注目されている。その中でも応答が早く、動画を鮮明に表示させるために、各画素にＴＦＴ（薄膜トランジスタ）に代表されるスイッチング素子を接続したアクティブマトリクス方式の液晶表示装置が注目されている。
【０００３】
アクティブマトリクス方式の液晶表示装置には、赤，緑，青色を表示する画素電極をデルタ配列に配置したものとストライプ配列に配置したものがある。
画素電極をデルタ配列とした液晶表示装置の構成を図１３と図１４に示す。図１３はデルタ配列とした液晶表示装置の平面図、図１４（ａ）は図１３に示したＡ−Ａ’線に沿う断面図、図１４（ｂ）は図１３に示したＢ−Ｂ’線に沿う断面図である。
【０００４】
赤を表示させる画素電極１ｒと緑を表示させる画素電極１ｇと青を表示させる画素電極１ｂはデルタ配列に配置されている。すなわち、横方向の奇数行に赤、緑、青の３色の画素電極１が周期的に繰り返して配列され、偶数行には前記奇数行と同じ配列が１．５画素分だけ横方向にずらして配置されている。
【０００５】
そして、これら画素電極１の間を縫ってゲート配線２とソース配線３が配置されている。上記のようにデルタ配列では、同色の画素電極１はゲート配線２の１配線毎に同列に配置される。ゲート配線２とソース配線３との交点には、前記ＴＦＴに代表されるスイッチング素子４が配置されており、ゲート配線２に印加される電位により赤画素電極１ｒ、緑画素電極１ｇ、および青画素電極１ｂとソース配線３とが電気的に接続または遮断される。また、画素電極１には画素電極１と対向電極８の電位を保持するための蓄積容量９が１本手前のゲート線２（スイッチング素子４のゲートに電位を印加するゲート配線２に隣接する他のゲート配線）によって接続されている。
【０００６】
また、このデルタ配列では、１つのソース配線３にはスイッチング素子４を介して、１行毎に異なる２色の画素電極１、すなわち奇数行ごとに同列な画素の画素電極１と偶数行ごとに同列で前記奇数行の列から０．５画素分横方向にずれた画素の画素電極１が接続されている。たとえば赤画素電極１ｒと緑画素電極１ｇとが接続されている。緑画素電極１ｇと青画素電極１ｂ、青画素電極１ｂと赤画素電極１ｒについても同様である。
【０００７】
図１３において、５はゲート配線２に駆動電位を印加するゲート駆動回路、６はソース配線３に駆動電位を印加するソース駆動回路、７は対向電極８に駆動電位を印加する対向電極駆動回路であり、ゲート駆動回路５、ソース駆動回路６、および対向電極駆動回路７は画面の外側に配置されている。
【０００８】
図１４に示すように、画素電極１は液晶１０を挟んで対向電極８と対向し、画素電極１と対向電極８との電位差により透過光の割合を変化させて文字や情報を表示する。
【０００９】
また、画素電極をストライプ配列に配置した液晶表示装置の構成および検査配線の構成を図１５に示す。図１５は完成前の検査の状況を示している。
図１５に示すように、横方向の行には、赤を表示させる画素電極１ｒと緑を表示させる画素電極１ｇと青を表示させる画素電極１ｂが周期的に繰り返して配列され、縦方向の列には同色の画素電極１が配列されている。
【００１０】
従来の液晶表示装置の検査方法においては、液晶表示装置を歩留まり良く生産するために、ゲート駆動回路５とソース駆動回路６と対向電極駆動回路７を、それぞれすべてのゲート配線２とソース配線３と対向電極８に接続して電位を印加し、白，黒，赤，緑および青の画面を表示させる不良検出検査を行っていた。
【００１１】
この不良検出検査では、検査回路とゲート配線２およびソース配線３との接続にはプローブが主に使用されるが、液晶表示装置が小型、高精細になるとプローブの作成が困難もしくは作製不可能となる。
【００１２】
画素電極１がストライプ配列に配置された液晶表示装置では、これらの不都合を解消するために、図１５に示すように全てのゲート配線２に接続されたゲート側検査配線Ｇと、赤に対応するソース配線３のすべてに接続したソース側検査配線Ｓ１と、緑に対応するソース配線３のすべてに接続したソース側検査配線Ｓ２と、青に対応するソース配線３のすべてに接続したソース側検査配線Ｓ３と、対向電極８に接続した対向電極側検査配線Ｃとによる合計５本の検査配線を設け、前記各検査配線と前記検査回路とを接続して検査した後、前記検査配線を切断部Ｔで切断するようにした簡易検査構成が採用されている。
【００１３】
【発明が解決しようとする課題】
しかし、このような従来の液晶表示装置の検査方法では、スイッチング素子４を常に導通状態で検査する必要があり、スイッチング素子４の開閉に起因する不良、およびスイッチング素子４の特性的不良に起因する不良を検出できないという問題があった。
【００１４】
さらに、画素電極１がデルタ配列に配置された液晶表示装置においては、１つのソース配線３に２色の画素電極１が接続されているため、赤，緑，青を単色で表示できず、検査検出率が低下するという問題があった。
【００１５】
本発明は、このような液晶表示装置の検査方法において、プローブを使用しなくても不良検査でき、しかも画素電極がデルタ配列に配置された場合でも、赤，緑，青の表示を可能とし、かつ各画素構成および前記各配線などのパターンに起因する不良の検査検出率を向上させることを目的とする。
【００１６】
また、画素電極がストライプ配列に配置された場合においても、スイッチング素子に起因する不良、およびスイッチング素子の特性的不良に起因する不良、および画素電位の保持特性のバラツキによる不良、かつ各画素構成および前記各配線のパターンに起因する不良の検査検出率を向上させることを目的とする。
【００１７】
【課題を解決するための手段】
本発明の液晶表示装置の検査方法においては、各画素の画素電極の画素電位を保持するための蓄積容量が、前記画素のスイッチング素子のゲートに電位を印加するゲート配線に隣接する他のゲート配線に接続されたアクティブマトリクス方式の液晶表示装置の検査方法であって、
赤，緑，青の色別の画素を配列した列のソース配線に接続した各色別の３本のソース側検査配線、または列における奇数行の画素の色と偶数行の画素の色との組み合わせが同一なソース配線に接続した３本のソース側検査配線を設け、
奇数行の各画素のスイッチング素子のゲートに電位を印加するゲート配線に接続した第１ゲート側検査配線と、偶数行の前記スイッチング素子のゲートに電位を印加するゲート配線に接続した第２ゲート側検査配線とを設け、
前記各画素の画素電極が液晶を挟んで対向するように設けられた対向電極に接続した対向電極側検査配線を設け、
前記第１ゲート側検査配線への印加電位により、ゲートが第１ゲート側検査配線に接続されたスイッチング素子をオフ状態から所定期間オン状態としたのちオフ状態とし、その所定期間中は前記第２ゲート側検査配線より、前記ゲートが第１ゲート側検査配線に接続されているスイッチング素子を介した画素電極の画素電位に、蓄積容量を介して印加する動作を動作１とし、
前記第２ゲート側検査配線への印加電位により、ゲートが第２ゲート側検査配線に接続されたスイッチング素子をオフ状態から所定期間オン状態としたのちオフ状態とし、その所定期間中は前記第１ゲート側検査配線より、前記ゲートが第２ゲート側検査配線に接続されているスイッチング素子を介した画素電極の画素電位に蓄積容量を介して印加する動作を動作２とし、
第１ゲート側検査配線と第２ゲート側検査配線への印加電位により前記スイッチング素子をいずれもオフ状態とする動作を動作３としたとき、
動作１，動作２，動作３，動作２，動作１，動作３の順序にて一連の動作を繰り返して、選択された色に応じて赤，緑，青それぞれの前記ソース側検査配線にデータ信号を印加し、白，黒，赤，緑および青色のカラー単色画面を表示させて検査を行うことを特徴としたものである。
【００１８】
この本発明によれば、プローブを使用しなくても不良検査でき、しかも画素電極がデルタ配列に配置された場合でも、赤，緑，青の表示を可能とし、かつ各画素構成および前記各配線などのパターンに起因する不良の検査検出率を向上させる液晶表示装置の検査方法が得られる。
【００１９】
【発明の実施の形態】
本発明の第１の態様は、各画素の画素電極の画素電位を保持するための蓄積容量が、前記画素のスイッチング素子のゲートに電位を印加するゲート配線に隣接する他のゲート配線に接続されたアクティブマトリクス方式の液晶表示装置の検査方法であって、奇数行の各画素のスイッチング素子のゲートに電位を印加するゲート配線に接続した第１ゲート側検査配線と、偶数行の前記スイッチング素子のゲートに電位を印加するゲート配線に接続した第２ゲート側検査配線とを設け、前記第１ゲート側検査配線と第２ゲート側検査配線に印加する駆動電位により、奇数行の画素と偶数行の画素とを分離して駆動させることを特徴としたものであり、
蓄積容量の付加構成が隣接するゲート線に蓄積容量を接続している液晶表示装置において、赤画素電極と緑画素電極と青画素電極とがデルタ配列に配置され、スイッチング素子を介して１つのソース配線に２色の画素電極が接続されていても、画素電極がストライプ配列に配置されている液晶表示装置と同様に、簡易画像検査を実現できるという作用を有する。
【００２０】
本発明の第２の態様は、各画素の画素電極の画素電位を保持するための蓄積容量が、前記画素のスイッチング素子のゲートに電位を印加するゲート配線に隣接する他のゲート配線に接続されたアクティブマトリクス方式の液晶表示装置の検査方法であって、
赤，緑，青の色別の画素を配列した列のソース配線に接続した各色別の３本のソース側検査配線、または列における奇数行の画素の色と偶数行の画素の色との組み合わせが同一なソース配線に接続した３本のソース側検査配線を設け、
奇数行の各画素のスイッチング素子のゲートに電位を印加するゲート配線に接続した第１ゲート側検査配線と、偶数行の前記スイッチング素子のゲートに電位を印加するゲート配線に接続した第２ゲート側検査配線とを設け、
前記各画素の画素電極が液晶を挟んで対向するように設けられた対向電極に接続した対向電極側検査配線を設け、
前記第１ゲート側検査配線への印加電位により、ゲートが第１ゲート側検査配線に接続されたスイッチング素子をオフ状態から所定期間オン状態としたのちオフ状態とし、その所定期間中は前記第２ゲート側検査配線より、前記ゲートが第１ゲート側検査配線に接続されているスイッチング素子を介した画素電極の画素電位に、蓄積容量を介して印加する動作を動作１とし、
前記第２ゲート側検査配線への印加電位により、ゲートが第２ゲート側検査配線に接続されたスイッチング素子をオフ状態から所定期間オン状態としたのちオフ状態とし、その所定期間中は前記第１ゲート側検査配線より、前記ゲートが第２ゲート側検査配線に接続されているスイッチング素子を介した画素電極の画素電位に蓄積容量を介して印加する動作を動作２とし、
第１ゲート側検査配線と第２ゲート側検査配線への印加電位により前記スイッチング素子をいずれもオフ状態とする動作を動作３としたとき、
動作１，動作２，動作３，動作２，動作１，動作３の順序にて一連の動作を繰り返して、選択された色に応じて赤，緑，青それぞれの前記ソース側検査配線にデータ信号を印加し、白，黒，赤，緑および青色のカラー単色画面を表示させて検査を行うことを特徴としたものであり、
画素電極と対向電極の電位を保持する蓄積容量が隣接するゲート線に接続されている液晶表示装置において、赤画素電極と緑画素電極と青画素電極とがデルタ配列に配置され、スイッチング素子を介して１つのソース配線に２色の画素電極が接続されていても、液晶表示装置の完了前の検査にて簡易画像検査することが可能で、液晶駆動回路形成時の駆動画面と比較して液晶表示装置の不良視認の相関性が高いという作用を有し、またソース，ゲート配線が各検査配線と短絡していることにより、静電気によるスイッチング素子の破壊、スイッチング特性不良を防止できるという作用を有する。
【００２１】
本発明の第３の態様は、上記第１または第２の態様において、第１ゲート側検査配線または第２ゲート側検査配線への印加電位によりスイッチング素子をオン状態とする所定の期間を、
前記スイッチング素子をオフとする電位をＶｏｆｆ、前記スイッチング素子をオンとする電位をＶｏｎとしたとき、液晶表示装置内のゲート配線の電位がＶｏｆｆ電位の状態からＶｏｎ電位を印加して｛０．９×（Ｖｏｎ―Ｖｏｆｆ）＋Ｖｏｆｆ｝となる立ち上がり期間と、前記スイッチング素子を介して画素電極にソース配線からデータ信号を書き込むのに必要な期間と、前記ゲート配線の電位がＶｏｎの状態からＶｏｆｆ電位を印加して｛０．９×（Ｖｏｆｆ―Ｖｏｎ）＋Ｖｏｎ｝となる立ち下がり期間とを加算した期間以上であり、
かつ液晶表示装置内のゲート配線の電位がＶｏｆｆの状態からＶｏｎ電位を印加してＶｏｎとなる立ち上がり期間と、前記スイッチング素子を介して画素電極にソース配線からデータを書き込むのに要する期間と、液晶表示装置内のゲート配線の電位がＶｏｎの状態からＶｏｆｆ電位を印加してＶｏｆｆとなる立ち下がり期間とを加算した期間未満とすることを特徴としたものであり、
液晶表示装置の完了前の検査で、液晶駆動回路形成時の駆動画面と比較して液晶表示装置の不良視認の相関性、一致性が高められるという作用を有する。
【００２２】
本発明の第４の態様は、上記第１乃至第３のいずれかの態様において、動作１および動作２の期間は、スイッチング素子をオン状態とした前記所定期間の２倍以上の期間とすることを特徴としたものであり、
スイッチング素子のゲート電位をオフとし切らない間にソース配線の駆動電位の切り替わり時の電位が画素に書き込まれる恐れが回避され、ソース配線からのデータ信号を前記画素電極に書き込む動作が適切かつ確実に行われるという作用を有する。
【００２３】
本発明の第５の態様は、上記第１乃至第４のいずれかの態様において、第１ゲート側検査配線および第２ゲート側検査配線への印加電位により各スイッチング素子をオフ状態である期間が長短２種類存在し、そのうち長い方の期間を液晶表示装置内の画素が書き込んだ電位を保持できる期間と等しくしたことを特徴としたものであり、
液晶表示装置の完了前の検査で、画素電位の保持特性のバラツキによる点欠陥が認識可能となり、液晶駆動回路形成時の駆動画面と比較して液晶表示装置の不良視認の相関性、一致性が高められるという作用を有する。
【００２４】
本発明の第６の態様は、上記第１乃至第５のいずれかの態様において、前記各配線および前記各検査配線の抵抗および容量に応じて、前記２本のゲート側検査配線と前記３本のソース側検査配線から印加する、前記スイッチング素子をオン状態およびオフ状態とする駆動電位と、画素電極に書き込むデータ信号を時間的に遅らせる、または早めるようにしたことを特徴としたものであり、
液晶表示装置の完了前の検査で、ソース配線からのデータ信号をスイッチング素子を通して画素電極に書き込むとき、前記スイッチング素子のゲートしきい値に対してマージンを保たせて、ソース配線からのデータ信号を前記画素電極に書き込む動作を適切かつ確実に行うことができるという作用を有する。
【００２５】
本発明の第７の態様は、各画素の画素電極の画素電位を保持するための蓄積容量が、前記画素のスイッチング素子のゲートに電位を印加するゲート配線に隣接する他のゲート配線に接続されたアクティブマトリクス方式の液晶表示装置の検査装置であって、
赤，緑，青の色別の画素を配列した列のソース配線に接続した各色別の３本のソース側検査配線、または列における奇数行の画素の色と偶数行の画素の色との組み合わせが同一なソース配線に接続した３本のソース側検査配線を設け、
奇数行の各画素のスイッチング素子のゲートに電位を印加するゲート配線に接続した第１ゲート側検査配線と、偶数行の前記スイッチング素子のゲートに電位を印加するゲート配線に接続した第２ゲート側検査配線とを設け、
前記各画素の画素電極のすべてが液晶を挟んで対向するように設けられた対向電極に接続した対向電極側検査配線を設け、
検査する色を選択する選択手段を設け、前記選択手段により選択された色に応じた駆動電位を、前記３本のソース側検査配線、第１，第２ゲート側検査配線、および対向電極側検査配線へ印加する信号発生手段を設けたことを特徴とするものであり、
赤画素電極と緑画素電極と青画素電極とがデルタ配列に配置され、前記スイッチング素子を介して１つのソース配線に２色の画素電極が接続されていても、画素電極がストライプ配列に配置されている液晶表示装置と同様に、簡易画像検査を実現でき、また画素電極の配置がデルタ配列であるかストライプ配列であるかに関係なく、液晶駆動回路形成時の実際の駆動画面との相関性を高めた検査をすることができるという作用を有する。
【００２６】
以下、本発明の実施の形態における液晶表示装置の検査方法およびその装置を図面に基づいて説明する。なお、従来例の図１３〜図１５に示した構成要素と同一の構成要素には同一の番号を付して詳細な説明を省略する。
【００２７】
図１は本実施の形態における液晶表示装置の検査方法を使用する液晶表示装置および検査配線を示す平面図であり、画素電極１と対向電極８間の電位を保持するための蓄積容量９が１本手前のゲート線２によって接続されている。
【００２８】
本実施の形態における液晶表示装置および検査配線と、従来例の構成と異なる点は、ゲート配線２に係わる検査配線を第１ゲート側検査配線Ｇ１と第２ゲート側検査配線の２本とし、計６本の検査配線を設けたことにある。
【００２９】
図１に示すように、液晶表示装置の検査装置として、ソース側検査配線Ｓ１、ソース側検査配線Ｓ２、ソース側検査配線Ｓ３、第１ゲート側検査配線Ｇ１、第２ゲート側検査配線Ｇ２、および対向電極側検査配線Ｃの計６本の検査配線が液晶表示装置の表示範囲の外部に引き出して画素電極１が形成されたガラス基板の上に形成されている。第１ゲート側検査配線Ｇ１は、ゲート配線２に沿って配列された第１行目、第３行目、第５行目…のように奇数行のすべてのゲート配線２に接続され、一方、第２ゲート側検査配線Ｇ２は、ゲート配線２に沿って配列された第２行目、第４行目、第６行目…のように偶数行のすべてのゲート配線２に接続されている。
【００３０】
ソース側検査配線Ｓ１は、ソース配線３のうちの赤画素電極１ｒと緑画素電極１ｇがスイッチング素子４を介して接続されているソース配線３のすべてに接続されている。ソース側検査配線Ｓ２は、ソース配線３のうちの緑画素電極１ｇと青画素電極１ｂとがスイッチング素子４を介して接続されているソース配線３のすべてに接続されている。ソース側検査配線Ｓ３は、ソース配線３のうちの青画素電極１ｂと赤画素電極１ｒとがスイッチング素子４を介して接続されているソース配線３のすべてに接続されている。また、対向電極側検査配線Ｃは対向電極８に接続されている。
【００３１】
図１２に、上記検査配線がガラス基板の上に形成された液晶表示装置の検査配線Ｇ１，Ｇ２，Ｓ１，Ｓ２，Ｓ３，Ｃへ検査用の駆動電位を印加する検査装置の構成図を示す。
【００３２】
液晶表示装置の検査装置１１は、上記検査配線Ｇ１，Ｇ２，Ｓ１，Ｓ２，Ｓ３，Ｃへ検査用の駆動電位を出力する信号発生手段１２と、液晶表示装置に表示させる色、すなわち白，黒，赤，緑および青を選択する選択スイッチ（選択手段の一例）１３と、信号発生手段１２と上記検査配線Ｇ１，Ｇ２，Ｓ１，Ｓ２，Ｓ３，Ｃ間を電気的に接続する配線ケーブル１４から構成され、この検査装置１１より、検査員がスイッチ１３により選択した色に応じた前記駆動電位が配線ケーブル１４を介して上記検査配線Ｇ１，Ｇ２，Ｓ１，Ｓ２，Ｓ３，Ｃへ印加される。
【００３３】
この検査装置１１において、白，黒，赤，緑および青を表示させる検査方法における動作について図面を参照しながら説明する。
図２は白表示、図３は黒表示、図４は赤表示、図５は緑表示、図６は青表示の検査における、上記検査装置１１より出力される駆動信号の駆動電位を示す波形図である。図７〜図１１は、図２〜図６に示した検査のための駆動電位を印加した場合の液晶電位の波形図である。図７は白表示、図８は黒表示、図９は赤表示、図１０は緑表示、図１１は青表示の時の関係を示している。
【００３４】
図２〜図６において、第１ゲート側検査配線Ｇ１、第２ゲート側検査配線Ｇ２、ソース側検査配線Ｓ１，Ｓ２，Ｓ３、対向電極側検査配線Ｃに印加される駆動電位をそれぞれＶｇ１，Ｖｇ２，Ｖｓ１，Ｖｓ２，Ｖｓ３，Ｖｃとしている。また、各スィチング素子４を電気的に開閉させるに十分な駆動電位をＶｏｎ電位とＶｏｆｆ電位とする。さらに、１本手前のゲート配線２に蓄積容量９を介して、スイッチング素子４がオン状態で画素電極１が所定の電位に到達してから、オフ状態に遷移する際、スイッチング素子４のゲート・ドレイン間に存在する寄生容量により、画素電極１の画素電位に生じる画素電極１の画素電位変動分をキャンセルし、かつ同時に画素電極１の画素電位のレベルを制御して、液晶を駆動させる駆動電位を制御する駆動電位を、Ｖｅ＋電位，Ｖｅ−電位とする。また、駆動電位Ｖｓ１，Ｖｓ２，Ｖｓ３における方形波のセンター電位をＶｓｃ電位とし、駆動電位ＶｃにおけるＤＣ波レベル値をＶｃｃ電位とする。なお、Ｖｓｃ電位とＶｃｃ電位は同一の電位とする。
【００３５】
また図７〜図１１において、第１ゲート側検査配線Ｇ１に接続された奇数行の赤画素電極１ｒ，緑画素電極１ｇ，青画素電極１ｂのそれぞれの液晶電位をＶ１ｒ，Ｖ１ｇ，Ｖ１ｂとし、第２ゲート側検査配線Ｇ２に接続された偶数行の緑画素電極１ｇ，青画素電極１ｂ，赤画素電極１ｒのそれぞれの液晶電位をＶ１ｇ，Ｖ１ｂ，Ｖ１ｒとしている。
【００３６】
図２〜図６における「動作１」「動作２」「動作３」のゲート側検査配線Ｇ１，Ｇ２の駆動電位Ｖｇ１，Ｖｇ２の状態について説明する。
＜動作１＞
第１ゲート側検査配線Ｇ１の駆動電位Ｖｇ１が、Ｖｏｆｆ電位もしくはＶｅ＋電位もしくはＶｅ−電位の状態から、Ｖｏｎ電位を１度印加させたのち、Ｖｅ＋電位もしくはＶｅ−電位を印加し、その期間中は第２ゲート側検査配線Ｇ２にはＶｅ＋電位もしくはＶｅ−電位が印加されている状態とする。
【００３７】
この動作１により、第１ゲート側検査配線Ｇ１への印加電位により、ゲートが第１ゲート側検査配線Ｇ１に接続されているスイッチング素子４はオフ状態から所定期間オン状態となったのちオフ状態となる。
【００３８】
その所定期間中、第２ゲート側検査配線Ｇ２への印加電位により、前記スイッチング素子４がオフ状態で、かつスイッチング素子４がオン状態で画素電極１が所定の電位に到達してから、オフ状態に遷移する際、スイッチング素子４のゲート・ドレイン間に存在する寄生容量により、画素電極１の画素電位に生じる画素電極の画素電位変動分をキャンセルし、かつ同時に画素電極の画素電位のレベルを制御して液晶１０を駆動させる駆動電位を制御する電位を、ゲートが第１ゲート側検査配線Ｇ１に接続されているスイッチング素子４を介した画素電極１の画素電位に蓄積容量９を介して印加する。
＜動作２＞
第２ゲート側検査配線Ｇ２の駆動電位Ｖｇ２が、Ｖｏｆｆ電位もしくはＶｅ＋電位もしくはＶｅ−電位の状態から、Ｖｏｎ電位を１度印加させたのち、Ｖｅ＋電位もしくはＶｅ−電位を印加し、この期間中は第１ゲート側検査配線Ｇ１にはＶｅ＋もしくはＶｅ−電位が印加されている状態とする。
【００３９】
この動作２により、第２ゲート側検査配線Ｇ２への印加電位により、ゲートが第２ゲート側検査配線Ｇ２に接続されているスイッチング素子４はオフ状態から所定期間オン状態となったのちオフ状態となる。
【００４０】
その所定期間中、第１ゲート側検査配線Ｇ１への印加電位により、前記スイッチング素子４がオフ状態でかつ、スイッチング素子４がオン状態で画素電極が所定の電位に到達してから、オフ状態に遷移する際、スイッチング素子４のゲート・ドレイン間に存在する寄生容量により、画素電極の画素電位に生じる画素電極の画素電位変動分をキャンセルし、かつ同時に画素電極の画素電位のレベルを制御して液晶１０を駆動させる駆動電位を制御する電位を、ゲートが第２ゲート側検査配線に接続されているスイッチング素子４を介した画素電極の画素電位に蓄積容量９を介して印加する。
＜動作３＞
第１ゲート側検査配線Ｇ１と第２ゲート側検査配線Ｇ２のいずれにもＶｏｆｆ電位が印加されている状態とする。
【００４１】
なお動作１および動作２の周期をτａ、駆動電位Ｖｇ１および駆動電位Ｖｇ２におけるＶｏｎの期間をτｂとする。
この液晶表示装置は、画素電極１と対向電極８との間の電位差が小さい時に赤，緑，青を表示し、電位差が大きいときに黒を表示するものであり、液晶１０はスイッチング素子４が遮断されてからつぎに導電されるまでの間は、蓄積容量９により画素電極１と対向電極８との電位差を維持するものとする。
【００４２】
上記動作１，動作２，動作３，動作２，動作１，動作３の順序にて一連の動作を繰り返し、選択スイッチ１３により選択される色に応じて、赤，緑，青それぞれのソース側検査配線Ｓ１，Ｓ２，Ｓ３に図２〜図６に示すデータ信号Ｖｓ１，Ｖｓ２，Ｖｓ３を印加する。これにより、白，黒，赤，緑および青色のカラー単色画面が表示される。
【００４３】
この表示されたカラー単色画面により検査員は液晶表示装置の検査を行う。
検査完了後は図１に示す一点鎖線で示した切断部Ｔに沿ってレーザー光を照射して配線パターンの一部を溶断し、前記各ソース側検査配線Ｓ１，Ｓ２，Ｓ３とそれぞれに接続されたすべての前記ソース配線３との接続、第１ゲート側検査配線Ｇ１および第２ゲート側検査配線Ｇ２とそれぞれに接続されたすべての前記ゲート配線２との接続、および対向電極側検査配線Ｃと前記対向電極８との接続を切断し、ゲート駆動回路５，ソース駆動回路６，対向電極駆動回路７を形成して製品に仕上げられる。なお、前記各検査配線とソース配線３、ゲート配線２、対向電極８の間の電気接続を切断するまでは、短絡による電荷分散効果により、静電気によるスイッチング素子４の破壊、およびスイッチング特性不良の防止効果が期待できる。
【００４４】
このように、ゲート配線２に接続される検査配線を第１ゲート側検査配線Ｇ１と第２ゲート側検査配線Ｇ２の２本とし、第１ゲート側検査配線Ｇ１と第２ゲート側検査配線Ｇ２に印加するＶｏｎ電位を所定のタイミングで切り替えて印加することにより、白，黒，赤，緑，青の表示が可能であり、簡易検査を実現することができる。
【００４５】
また、奇数行のゲート配線２と偶数行のゲート配線２とを区別して接続する構成とし、各画素電極１の蓄積容量９が１本手前のゲート配線２に接続された場合、ソース配線３より各画素電極１へデータ信号を書き込む時の画素電極１と対向電極８との間の電位状態を考慮した第１ゲート側検査配線Ｇ１と第２ゲート側検査配線Ｇ２に印加するＶｏｎ電位のタイミングにより、第１ゲート側検査配線Ｇ１に接続されたゲート配線２のラインの画素群と、第２ゲート側検査配線Ｇ２に接続されたゲート配線２のライン画素群との輝度差、すなわちゲート奇数行の画素電位とゲート偶数行の画素電位におけるフィードスルー電位差を解消するのに役たてることができる。フィードスルー電位差とは、ゲートパルスがオンの時に液晶容量および蓄積容量９に充電された電荷が、スイッチング素子４のソースとゲートとの間の寄生容量の影響でゲートパルスがオフになった瞬間にそれぞれの容量に再分配されることにより発生する電位差を言う。これによりフリッカ、すなわち画面のぱたつきを抑えられ、垂直周期（フィールド周期）、すなわち、ある画素にデータが書き込まれてから次に書き込まれるまでの期間を２４Ｈｚ以上においてフリッカのない画面表示を可能としている。
【００４６】
なお、本実施の形態では動作上、図２〜図６からわかるように、長短２種類の垂直周期が存在するが、上記２４Ｈｚ以上とは長い方の垂直周期を指すものとしている。
【００４７】
また、従来画素電極１と対向電極８との間に存在する液晶１０の駆動電圧を各ソース側検査配線Ｓ１，Ｓ２，Ｓ３を介してソース配線３より印加される駆動電位Ｖｓ１，Ｖｓ２，Ｖｓ３の２分の１振幅値だけでなく、各ゲート側検査配線Ｇ１，Ｇ２を介してゲート配線２に印加される駆動電位Ｖｇ１，Ｖｇ２の蓄積容量９を介して画素電極１の電位を対向電極の電位に対してより電位差を生じさせる、もしくは電位差をなくすといったＶｅ＋，Ｖｅ−電位によって、画素電極１と対向電極８との間に存在する液晶１０の駆動電圧を稼いでいるため、ソース電位の振幅値のみ、またはソース電位の振幅値と対向電極電位の振幅値によって液晶の駆動電圧を稼ぐ駆動のときと比較して、液晶表示装置に輝点の点欠陥不良があった場合、より前記輝点の点欠陥不良を視認性の面で際立たせる効果が生まれる。
【００４８】
例を挙げれば、ソース電位の振幅値のみ、またはソース電位の振幅値と対向電極電位の振幅値によって液晶の駆動電圧を稼ぐ駆動による黒表示画面では、微妙な中間調な輝点でしか見えないが、本発明の駆動による黒表示画面では、完全な輝点と視認することができ、検査見逃しによる生産ロス低減を図ることができる。
【００４９】
さらに、ゲート配線２に接続される第１ゲート側検査配線Ｇ１と第２ゲート側検査配線Ｇ２の両方にＶｏｆｆ電位が印加される期間、すなわち動作３の期間を、液晶表示装置に液晶駆動回路を形成したときの実際の駆動における画素電極１と対向電極８との間の電位差を維持する期間と等しくする。この場合、本発明の検査方法では上記のように長短２種類の垂直周期が存在するため、長い方のＶｏｆｆ電位の期間を、液晶表示装置に液晶駆動回路を形成したときの実際の駆動における画素電極１と対向電極８との間の電位差を維持する期間と等しくする。
【００５０】
その理由は本実施の形態の検査方法による検査は液晶表示装置製造過程における中間検査とする位置づけであるため、画素電位の保持特性に起因する不良の過剰検査を避けるためである。これにより画素電位の保持特性ばらつきによる点欠陥が認識可能となる。なお、保持特性は、スイッチング素子のオフ電流、画素容量および液晶抵抗を通じてのリーク電流などに依存する。
【００５１】
またスイッチング素子４を第１ゲート側検査配線Ｇ１または第２ゲート側検査配線Ｇ２への印加電位によりオンとする期間τｂは、液晶表示装置内におけるゲート配線２の電位がＶｏｆｆ電位の状態から第ゲート側検査配線Ｇ１または第２ゲート側検査配線Ｇ２にＶｏｎ電位を印加してゲート配線２の電位が｛０．９×（Ｖｏｎ−Ｖｏｆｆ）＋Ｖｏｆｆ｝となる時の立ち上がり期間と、スイッチング素子４を通して画素電極１にソース配線３からのデータ信号を書き込むのに必要な期間と、液晶表示装置内のゲート配線２の電位がＶｏｎ電位の状態から第１ゲート側検査配線Ｇ１または第２ゲート側検査配線Ｇ２にＶｏｆｆ電位を印加してゲート配線２の電位が｛０．９×（Ｖｏｆｆ−Ｖｏｎ）＋Ｖｏｎ｝となる時の立ち下がり期間とを加算した期間以上であり、かつ液晶表示装置内のゲート配線２の電位がＶｏｆｆ電位の状態から第１ゲート側検査配線Ｇ１，第２ゲート側検査配線Ｇ２にＶｏｎ電位を印加してゲート配線２の電位がＶｏｎ電位となるときの立ち上がり期間と、上記スイッチング素子４を通して画素電極１にソース配線３からのデータ信号を書き込むのに必要な期間と、液晶表示装置内のゲート配線２の電位がＶｏｎ電位の状態から第１ゲート側検査配線Ｇ１または第２ゲート側検査配線Ｇ２にＶｏｆｆ電位を印加してゲート配線２の電位がＶｏｆｆとなるときの立ち下がり期間とを加算した期間未満とする。
【００５２】
ゲート配線２に印加される駆動電位Ｖｇ１および駆動電位Ｖｇ２は、第１ゲート側検査配線Ｇ１および第２ゲート側検査配線Ｇ２とゲート配線２が有する抵抗および容量により遅延を生じる。スイッチング素子４をオンとする時間が長過ぎると、Ｖｏｎ電位からＶｏｆｆ電位へ変化させる波形に遅延が生じることにより、スイッチング素子４を所定のタイミングで遮断できなくなり、スイッチング素子４に起因する不良が検出できない恐れがある。上記期間τｂの設定によりスイッチング素子４のスイッチング特性のバラツキによる点欠陥、特に輝点に対して液晶駆動回路形成時の駆動画面との相関性、つまり輝点の視認性が一致することになる。
【００５３】
動作１および動作２の動作期間にあたる期間τａは、Ｖｏｎ電位を印加する期間τｂの２倍以上にする必要がある。前述のようにゲート配線２に印加される駆動電位Ｖｇ１および駆動電位Ｖｇ２は、第１ゲート側検査配線Ｇ１，第２ゲート側検査配線Ｇ２およびゲート配線２が持つ抵抗および容量により遅延を生じる。そのため、スイッチング素子４のゲート電位をオフとし切らない間にソース配線３の駆動電位Ｖｓ１〜Ｖｓ３の切り替わり時の電位が画素に書き込まれる恐れがある。そのため動作期間τａはＶｏｎ電位を印加する期間τｂの２倍以上にして十分な時間を確保する必要がある。
【００５４】
また、各配線および各検査配線の抵抗および容量に応じて、２本のゲート側検査配線Ｇ１，Ｇ２と３本のソース側検査配線Ｓ１，Ｓ２，Ｓ３から印加する、スイッチング素子４をオン状態およびオフ状態とする駆動電位Ｖｇ１，Ｖｇ２と、画素電極１に書き込むデータ信号（駆動電位Ｖｓ１〜Ｖｓ３）を時間的に遅らせる、または早めるようにしている。
その理由は、液晶表示装置の完了前の検査で、ソース配線３からのデータ信号をスイッチング素子４を通して画素電極１に書き込むとき、スイッチング素子４のゲートしきい値に対してマージンを保たせて、ソース配線３からのデータ信号を画素電極１に書き込む動作を適切かつ確実に行わせるためである。
【００５５】
また、第１ゲート側検査配線Ｇ１と第２ゲート側検査配線Ｇ２のように２本設けた場合、第１ゲート側検査配線Ｇ１に接続される奇数行のゲート配線２の駆動電位Ｖｇ１の振幅と、第２ゲート側検査配線Ｇ２に接続される偶数行のゲート配線２に印加される駆動電位Ｖｇ２の振幅とを同一にし、ゲート配線２に接続された同色の各画素の画素電極１における液晶電圧を奇数行と偶数行とに係わらず同一にする必要がある。そのため、各ゲート配線２は第１ゲート側検査配線Ｇ１または第２ゲート側検査配線Ｇ２のどちらかに接続するとともに、他方の第２ゲート側検査配線Ｇ２または第１ゲート側検査配線Ｇ１とは配線パターン上で交差する構造とし、２本の第１ゲート側検査配線Ｇ１と第２ゲート側検査配線Ｇ２に生じる抵抗、容量を同一にさせるようにしている。
【００５６】
なお、本実施の形態では、画素電極１がデルタ配列に配置された液晶表示装置を例に挙げて説明したが、画素電極１をストライプ配列に配置した液晶表示装置に対しても有効であって、ゲート配線２に接続される検査配線を２本にし、その２本のゲート側検査配線Ｇ１と第２ゲート側検査配線Ｇ２に印加するＶｏｎ電位を本実施の形態で説明したようなタイミングにて印加し、ソース側検査配線Ｓ１，Ｓ２，Ｓ３に白，黒，赤，緑，青を表示させるようなデータ信号の電位を印加して画像検査することにより、スイッチング素子４の開閉に起因する不良、スイッチング素子４の特性的不良に起因する不良、および画素電位の保持特性のばらつきによる不良を検出することができ、かつ点欠陥の不良視認性が向上しており、検査見逃しによる生産ロス低減を図ることができる。
【００５７】
【発明の効果】
以上のように本発明によれば、蓄積容量の付加構成が１本手前のゲート線に蓄積容量を接続してある液晶表示装置において、赤画素電極と緑画素電極と青画素電極とがデルタ配列に配置され、前記スイッチング素子を介して１つのソース配線に２色の画素電極が接続されていても、画素電極がストライプ配列に配置されている液晶表示装置と同様に、簡易画像検査を実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態における液晶表示装置の検査方法を実現する液晶表示装置および検査配線の構成を示す平面図である。
【図２】同液晶表示装置における白表示の場合の駆動電位を示す波形図である。
【図３】同液晶表示装置における黒表示の場合の駆動電位を示す波形図である。
【図４】同液晶表示装置における赤表示の場合の駆動電位を示す波形図である。
【図５】同液晶表示装置における緑表示の場合の駆動電位を示す波形図である。
【図６】同液晶表示装置における青表示の場合の駆動電位を示す波形図である。
【図７】同液晶表示装置における白表示の場合の画素ごとの液晶電位を示す波形図である。
【図８】同液晶表示装置における黒表示の場合の画素ごとの液晶電位を示す波形図である。
【図９】同液晶表示装置における赤表示の場合の画素ごとの液晶電位を示す波形図である。
【図１０】同液晶表示装置における緑表示の場合の画素ごとの液晶電位を示す波形図である。
【図１１】同液晶表示装置における青表示の場合の画素ごとの液晶電位を示す波形図である。
【図１２】同液晶表示装置へ駆動電荷を印加する装置の構成図である。
【図１３】画素電極がデルタ配列に配置された従来の液晶表示装置の構成を示す平面図である。
【図１４】同従来の液晶表示装置の構成を示す断面図である。
【図１５】画素電極がストライプ配列に配置された従来の液晶表示装置および検査配線の構成を示す平面図である。
【符号の説明】
１ 画素電極
１ｒ 赤画素電極
１ｇ 緑画素電極
１ｂ 青画素電極
２ ゲート配線
３ ソース配線
４ スイッチング素子
５ ゲート駆動回路
６ ソース駆動回路
７ 対向電極駆動回路
８ 対向電極
９ 蓄積容量
１０ 液晶
１１ 検査装置
１２ 信号発生手段
１３ 選択スイッチ
１４ 配線ケーブル
Ｃ 対向電極側検査配線
Ｇ ゲート側検査配線
Ｇ１ 第１ゲート側検査配線
Ｇ２ 第２ゲート側検査配線
Ｓ１，Ｓ２，Ｓ３ ソース側検査配線
Ｔ 切断部
Ｖｇ１，Ｖｇ２，Ｖｓ１，Ｖｓ２，Ｖｓ３，Ｖｃ 駆動電位
Ｖ１ｒ，Ｖ１ｇ，Ｖ１ｂ 液晶電位
τａ 動作１の期間
τｂ スイッチング素子をオンとする期間
【発明の属する技術分野】
本発明は、アクティブマトリクス方式の液晶表示装置の検査方法に関する。
【０００２】
【従来の技術】
近年、文字や情報を表示する表示装置として、大きさや低消費電力の点から液晶表示装置が注目されている。その中でも応答が早く、動画を鮮明に表示させるために、各画素にＴＦＴ（薄膜トランジスタ）に代表されるスイッチング素子を接続したアクティブマトリクス方式の液晶表示装置が注目されている。
【０００３】
アクティブマトリクス方式の液晶表示装置には、赤，緑，青色を表示する画素電極をデルタ配列に配置したものとストライプ配列に配置したものがある。
画素電極をデルタ配列とした液晶表示装置の構成を図１３と図１４に示す。図１３はデルタ配列とした液晶表示装置の平面図、図１４（ａ）は図１３に示したＡ−Ａ’線に沿う断面図、図１４（ｂ）は図１３に示したＢ−Ｂ’線に沿う断面図である。
【０００４】
赤を表示させる画素電極１ｒと緑を表示させる画素電極１ｇと青を表示させる画素電極１ｂはデルタ配列に配置されている。すなわち、横方向の奇数行に赤、緑、青の３色の画素電極１が周期的に繰り返して配列され、偶数行には前記奇数行と同じ配列が１．５画素分だけ横方向にずらして配置されている。
【０００５】
そして、これら画素電極１の間を縫ってゲート配線２とソース配線３が配置されている。上記のようにデルタ配列では、同色の画素電極１はゲート配線２の１配線毎に同列に配置される。ゲート配線２とソース配線３との交点には、前記ＴＦＴに代表されるスイッチング素子４が配置されており、ゲート配線２に印加される電位により赤画素電極１ｒ、緑画素電極１ｇ、および青画素電極１ｂとソース配線３とが電気的に接続または遮断される。また、画素電極１には画素電極１と対向電極８の電位を保持するための蓄積容量９が１本手前のゲート線２（スイッチング素子４のゲートに電位を印加するゲート配線２に隣接する他のゲート配線）によって接続されている。
【０００６】
また、このデルタ配列では、１つのソース配線３にはスイッチング素子４を介して、１行毎に異なる２色の画素電極１、すなわち奇数行ごとに同列な画素の画素電極１と偶数行ごとに同列で前記奇数行の列から０．５画素分横方向にずれた画素の画素電極１が接続されている。たとえば赤画素電極１ｒと緑画素電極１ｇとが接続されている。緑画素電極１ｇと青画素電極１ｂ、青画素電極１ｂと赤画素電極１ｒについても同様である。
【０００７】
図１３において、５はゲート配線２に駆動電位を印加するゲート駆動回路、６はソース配線３に駆動電位を印加するソース駆動回路、７は対向電極８に駆動電位を印加する対向電極駆動回路であり、ゲート駆動回路５、ソース駆動回路６、および対向電極駆動回路７は画面の外側に配置されている。
【０００８】
図１４に示すように、画素電極１は液晶１０を挟んで対向電極８と対向し、画素電極１と対向電極８との電位差により透過光の割合を変化させて文字や情報を表示する。
【０００９】
また、画素電極をストライプ配列に配置した液晶表示装置の構成および検査配線の構成を図１５に示す。図１５は完成前の検査の状況を示している。
図１５に示すように、横方向の行には、赤を表示させる画素電極１ｒと緑を表示させる画素電極１ｇと青を表示させる画素電極１ｂが周期的に繰り返して配列され、縦方向の列には同色の画素電極１が配列されている。
【００１０】
従来の液晶表示装置の検査方法においては、液晶表示装置を歩留まり良く生産するために、ゲート駆動回路５とソース駆動回路６と対向電極駆動回路７を、それぞれすべてのゲート配線２とソース配線３と対向電極８に接続して電位を印加し、白，黒，赤，緑および青の画面を表示させる不良検出検査を行っていた。
【００１１】
この不良検出検査では、検査回路とゲート配線２およびソース配線３との接続にはプローブが主に使用されるが、液晶表示装置が小型、高精細になるとプローブの作成が困難もしくは作製不可能となる。
【００１２】
画素電極１がストライプ配列に配置された液晶表示装置では、これらの不都合を解消するために、図１５に示すように全てのゲート配線２に接続されたゲート側検査配線Ｇと、赤に対応するソース配線３のすべてに接続したソース側検査配線Ｓ１と、緑に対応するソース配線３のすべてに接続したソース側検査配線Ｓ２と、青に対応するソース配線３のすべてに接続したソース側検査配線Ｓ３と、対向電極８に接続した対向電極側検査配線Ｃとによる合計５本の検査配線を設け、前記各検査配線と前記検査回路とを接続して検査した後、前記検査配線を切断部Ｔで切断するようにした簡易検査構成が採用されている。
【００１３】
【発明が解決しようとする課題】
しかし、このような従来の液晶表示装置の検査方法では、スイッチング素子４を常に導通状態で検査する必要があり、スイッチング素子４の開閉に起因する不良、およびスイッチング素子４の特性的不良に起因する不良を検出できないという問題があった。
【００１４】
さらに、画素電極１がデルタ配列に配置された液晶表示装置においては、１つのソース配線３に２色の画素電極１が接続されているため、赤，緑，青を単色で表示できず、検査検出率が低下するという問題があった。
【００１５】
本発明は、このような液晶表示装置の検査方法において、プローブを使用しなくても不良検査でき、しかも画素電極がデルタ配列に配置された場合でも、赤，緑，青の表示を可能とし、かつ各画素構成および前記各配線などのパターンに起因する不良の検査検出率を向上させることを目的とする。
【００１６】
また、画素電極がストライプ配列に配置された場合においても、スイッチング素子に起因する不良、およびスイッチング素子の特性的不良に起因する不良、および画素電位の保持特性のバラツキによる不良、かつ各画素構成および前記各配線のパターンに起因する不良の検査検出率を向上させることを目的とする。
【００１７】
【課題を解決するための手段】
本発明の液晶表示装置の検査方法においては、各画素の画素電極の画素電位を保持するための蓄積容量が、前記画素のスイッチング素子のゲートに電位を印加するゲート配線に隣接する他のゲート配線に接続されたアクティブマトリクス方式の液晶表示装置の検査方法であって、
赤，緑，青の色別の画素を配列した列のソース配線に接続した各色別の３本のソース側検査配線、または列における奇数行の画素の色と偶数行の画素の色との組み合わせが同一なソース配線に接続した３本のソース側検査配線を設け、
奇数行の各画素のスイッチング素子のゲートに電位を印加するゲート配線に接続した第１ゲート側検査配線と、偶数行の前記スイッチング素子のゲートに電位を印加するゲート配線に接続した第２ゲート側検査配線とを設け、
前記各画素の画素電極が液晶を挟んで対向するように設けられた対向電極に接続した対向電極側検査配線を設け、
前記第１ゲート側検査配線への印加電位により、ゲートが第１ゲート側検査配線に接続されたスイッチング素子をオフ状態から所定期間オン状態としたのちオフ状態とし、その所定期間中は前記第２ゲート側検査配線より、前記ゲートが第１ゲート側検査配線に接続されているスイッチング素子を介した画素電極の画素電位に、蓄積容量を介して印加する動作を動作１とし、
前記第２ゲート側検査配線への印加電位により、ゲートが第２ゲート側検査配線に接続されたスイッチング素子をオフ状態から所定期間オン状態としたのちオフ状態とし、その所定期間中は前記第１ゲート側検査配線より、前記ゲートが第２ゲート側検査配線に接続されているスイッチング素子を介した画素電極の画素電位に蓄積容量を介して印加する動作を動作２とし、
第１ゲート側検査配線と第２ゲート側検査配線への印加電位により前記スイッチング素子をいずれもオフ状態とする動作を動作３としたとき、
動作１，動作２，動作３，動作２，動作１，動作３の順序にて一連の動作を繰り返して、選択された色に応じて赤，緑，青それぞれの前記ソース側検査配線にデータ信号を印加し、白，黒，赤，緑および青色のカラー単色画面を表示させて検査を行うことを特徴としたものである。
【００１８】
この本発明によれば、プローブを使用しなくても不良検査でき、しかも画素電極がデルタ配列に配置された場合でも、赤，緑，青の表示を可能とし、かつ各画素構成および前記各配線などのパターンに起因する不良の検査検出率を向上させる液晶表示装置の検査方法が得られる。
【００１９】
【発明の実施の形態】
本発明の第１の態様は、各画素の画素電極の画素電位を保持するための蓄積容量が、前記画素のスイッチング素子のゲートに電位を印加するゲート配線に隣接する他のゲート配線に接続されたアクティブマトリクス方式の液晶表示装置の検査方法であって、奇数行の各画素のスイッチング素子のゲートに電位を印加するゲート配線に接続した第１ゲート側検査配線と、偶数行の前記スイッチング素子のゲートに電位を印加するゲート配線に接続した第２ゲート側検査配線とを設け、前記第１ゲート側検査配線と第２ゲート側検査配線に印加する駆動電位により、奇数行の画素と偶数行の画素とを分離して駆動させることを特徴としたものであり、
蓄積容量の付加構成が隣接するゲート線に蓄積容量を接続している液晶表示装置において、赤画素電極と緑画素電極と青画素電極とがデルタ配列に配置され、スイッチング素子を介して１つのソース配線に２色の画素電極が接続されていても、画素電極がストライプ配列に配置されている液晶表示装置と同様に、簡易画像検査を実現できるという作用を有する。
【００２０】
本発明の第２の態様は、各画素の画素電極の画素電位を保持するための蓄積容量が、前記画素のスイッチング素子のゲートに電位を印加するゲート配線に隣接する他のゲート配線に接続されたアクティブマトリクス方式の液晶表示装置の検査方法であって、
赤，緑，青の色別の画素を配列した列のソース配線に接続した各色別の３本のソース側検査配線、または列における奇数行の画素の色と偶数行の画素の色との組み合わせが同一なソース配線に接続した３本のソース側検査配線を設け、
奇数行の各画素のスイッチング素子のゲートに電位を印加するゲート配線に接続した第１ゲート側検査配線と、偶数行の前記スイッチング素子のゲートに電位を印加するゲート配線に接続した第２ゲート側検査配線とを設け、
前記各画素の画素電極が液晶を挟んで対向するように設けられた対向電極に接続した対向電極側検査配線を設け、
前記第１ゲート側検査配線への印加電位により、ゲートが第１ゲート側検査配線に接続されたスイッチング素子をオフ状態から所定期間オン状態としたのちオフ状態とし、その所定期間中は前記第２ゲート側検査配線より、前記ゲートが第１ゲート側検査配線に接続されているスイッチング素子を介した画素電極の画素電位に、蓄積容量を介して印加する動作を動作１とし、
前記第２ゲート側検査配線への印加電位により、ゲートが第２ゲート側検査配線に接続されたスイッチング素子をオフ状態から所定期間オン状態としたのちオフ状態とし、その所定期間中は前記第１ゲート側検査配線より、前記ゲートが第２ゲート側検査配線に接続されているスイッチング素子を介した画素電極の画素電位に蓄積容量を介して印加する動作を動作２とし、
第１ゲート側検査配線と第２ゲート側検査配線への印加電位により前記スイッチング素子をいずれもオフ状態とする動作を動作３としたとき、
動作１，動作２，動作３，動作２，動作１，動作３の順序にて一連の動作を繰り返して、選択された色に応じて赤，緑，青それぞれの前記ソース側検査配線にデータ信号を印加し、白，黒，赤，緑および青色のカラー単色画面を表示させて検査を行うことを特徴としたものであり、
画素電極と対向電極の電位を保持する蓄積容量が隣接するゲート線に接続されている液晶表示装置において、赤画素電極と緑画素電極と青画素電極とがデルタ配列に配置され、スイッチング素子を介して１つのソース配線に２色の画素電極が接続されていても、液晶表示装置の完了前の検査にて簡易画像検査することが可能で、液晶駆動回路形成時の駆動画面と比較して液晶表示装置の不良視認の相関性が高いという作用を有し、またソース，ゲート配線が各検査配線と短絡していることにより、静電気によるスイッチング素子の破壊、スイッチング特性不良を防止できるという作用を有する。
【００２１】
本発明の第３の態様は、上記第１または第２の態様において、第１ゲート側検査配線または第２ゲート側検査配線への印加電位によりスイッチング素子をオン状態とする所定の期間を、
前記スイッチング素子をオフとする電位をＶｏｆｆ、前記スイッチング素子をオンとする電位をＶｏｎとしたとき、液晶表示装置内のゲート配線の電位がＶｏｆｆ電位の状態からＶｏｎ電位を印加して｛０．９×（Ｖｏｎ―Ｖｏｆｆ）＋Ｖｏｆｆ｝となる立ち上がり期間と、前記スイッチング素子を介して画素電極にソース配線からデータ信号を書き込むのに必要な期間と、前記ゲート配線の電位がＶｏｎの状態からＶｏｆｆ電位を印加して｛０．９×（Ｖｏｆｆ―Ｖｏｎ）＋Ｖｏｎ｝となる立ち下がり期間とを加算した期間以上であり、
かつ液晶表示装置内のゲート配線の電位がＶｏｆｆの状態からＶｏｎ電位を印加してＶｏｎとなる立ち上がり期間と、前記スイッチング素子を介して画素電極にソース配線からデータを書き込むのに要する期間と、液晶表示装置内のゲート配線の電位がＶｏｎの状態からＶｏｆｆ電位を印加してＶｏｆｆとなる立ち下がり期間とを加算した期間未満とすることを特徴としたものであり、
液晶表示装置の完了前の検査で、液晶駆動回路形成時の駆動画面と比較して液晶表示装置の不良視認の相関性、一致性が高められるという作用を有する。
【００２２】
本発明の第４の態様は、上記第１乃至第３のいずれかの態様において、動作１および動作２の期間は、スイッチング素子をオン状態とした前記所定期間の２倍以上の期間とすることを特徴としたものであり、
スイッチング素子のゲート電位をオフとし切らない間にソース配線の駆動電位の切り替わり時の電位が画素に書き込まれる恐れが回避され、ソース配線からのデータ信号を前記画素電極に書き込む動作が適切かつ確実に行われるという作用を有する。
【００２３】
本発明の第５の態様は、上記第１乃至第４のいずれかの態様において、第１ゲート側検査配線および第２ゲート側検査配線への印加電位により各スイッチング素子をオフ状態である期間が長短２種類存在し、そのうち長い方の期間を液晶表示装置内の画素が書き込んだ電位を保持できる期間と等しくしたことを特徴としたものであり、
液晶表示装置の完了前の検査で、画素電位の保持特性のバラツキによる点欠陥が認識可能となり、液晶駆動回路形成時の駆動画面と比較して液晶表示装置の不良視認の相関性、一致性が高められるという作用を有する。
【００２４】
本発明の第６の態様は、上記第１乃至第５のいずれかの態様において、前記各配線および前記各検査配線の抵抗および容量に応じて、前記２本のゲート側検査配線と前記３本のソース側検査配線から印加する、前記スイッチング素子をオン状態およびオフ状態とする駆動電位と、画素電極に書き込むデータ信号を時間的に遅らせる、または早めるようにしたことを特徴としたものであり、
液晶表示装置の完了前の検査で、ソース配線からのデータ信号をスイッチング素子を通して画素電極に書き込むとき、前記スイッチング素子のゲートしきい値に対してマージンを保たせて、ソース配線からのデータ信号を前記画素電極に書き込む動作を適切かつ確実に行うことができるという作用を有する。
【００２５】
本発明の第７の態様は、各画素の画素電極の画素電位を保持するための蓄積容量が、前記画素のスイッチング素子のゲートに電位を印加するゲート配線に隣接する他のゲート配線に接続されたアクティブマトリクス方式の液晶表示装置の検査装置であって、
赤，緑，青の色別の画素を配列した列のソース配線に接続した各色別の３本のソース側検査配線、または列における奇数行の画素の色と偶数行の画素の色との組み合わせが同一なソース配線に接続した３本のソース側検査配線を設け、
奇数行の各画素のスイッチング素子のゲートに電位を印加するゲート配線に接続した第１ゲート側検査配線と、偶数行の前記スイッチング素子のゲートに電位を印加するゲート配線に接続した第２ゲート側検査配線とを設け、
前記各画素の画素電極のすべてが液晶を挟んで対向するように設けられた対向電極に接続した対向電極側検査配線を設け、
検査する色を選択する選択手段を設け、前記選択手段により選択された色に応じた駆動電位を、前記３本のソース側検査配線、第１，第２ゲート側検査配線、および対向電極側検査配線へ印加する信号発生手段を設けたことを特徴とするものであり、
赤画素電極と緑画素電極と青画素電極とがデルタ配列に配置され、前記スイッチング素子を介して１つのソース配線に２色の画素電極が接続されていても、画素電極がストライプ配列に配置されている液晶表示装置と同様に、簡易画像検査を実現でき、また画素電極の配置がデルタ配列であるかストライプ配列であるかに関係なく、液晶駆動回路形成時の実際の駆動画面との相関性を高めた検査をすることができるという作用を有する。
【００２６】
以下、本発明の実施の形態における液晶表示装置の検査方法およびその装置を図面に基づいて説明する。なお、従来例の図１３〜図１５に示した構成要素と同一の構成要素には同一の番号を付して詳細な説明を省略する。
【００２７】
図１は本実施の形態における液晶表示装置の検査方法を使用する液晶表示装置および検査配線を示す平面図であり、画素電極１と対向電極８間の電位を保持するための蓄積容量９が１本手前のゲート線２によって接続されている。
【００２８】
本実施の形態における液晶表示装置および検査配線と、従来例の構成と異なる点は、ゲート配線２に係わる検査配線を第１ゲート側検査配線Ｇ１と第２ゲート側検査配線の２本とし、計６本の検査配線を設けたことにある。
【００２９】
図１に示すように、液晶表示装置の検査装置として、ソース側検査配線Ｓ１、ソース側検査配線Ｓ２、ソース側検査配線Ｓ３、第１ゲート側検査配線Ｇ１、第２ゲート側検査配線Ｇ２、および対向電極側検査配線Ｃの計６本の検査配線が液晶表示装置の表示範囲の外部に引き出して画素電極１が形成されたガラス基板の上に形成されている。第１ゲート側検査配線Ｇ１は、ゲート配線２に沿って配列された第１行目、第３行目、第５行目…のように奇数行のすべてのゲート配線２に接続され、一方、第２ゲート側検査配線Ｇ２は、ゲート配線２に沿って配列された第２行目、第４行目、第６行目…のように偶数行のすべてのゲート配線２に接続されている。
【００３０】
ソース側検査配線Ｓ１は、ソース配線３のうちの赤画素電極１ｒと緑画素電極１ｇがスイッチング素子４を介して接続されているソース配線３のすべてに接続されている。ソース側検査配線Ｓ２は、ソース配線３のうちの緑画素電極１ｇと青画素電極１ｂとがスイッチング素子４を介して接続されているソース配線３のすべてに接続されている。ソース側検査配線Ｓ３は、ソース配線３のうちの青画素電極１ｂと赤画素電極１ｒとがスイッチング素子４を介して接続されているソース配線３のすべてに接続されている。また、対向電極側検査配線Ｃは対向電極８に接続されている。
【００３１】
図１２に、上記検査配線がガラス基板の上に形成された液晶表示装置の検査配線Ｇ１，Ｇ２，Ｓ１，Ｓ２，Ｓ３，Ｃへ検査用の駆動電位を印加する検査装置の構成図を示す。
【００３２】
液晶表示装置の検査装置１１は、上記検査配線Ｇ１，Ｇ２，Ｓ１，Ｓ２，Ｓ３，Ｃへ検査用の駆動電位を出力する信号発生手段１２と、液晶表示装置に表示させる色、すなわち白，黒，赤，緑および青を選択する選択スイッチ（選択手段の一例）１３と、信号発生手段１２と上記検査配線Ｇ１，Ｇ２，Ｓ１，Ｓ２，Ｓ３，Ｃ間を電気的に接続する配線ケーブル１４から構成され、この検査装置１１より、検査員がスイッチ１３により選択した色に応じた前記駆動電位が配線ケーブル１４を介して上記検査配線Ｇ１，Ｇ２，Ｓ１，Ｓ２，Ｓ３，Ｃへ印加される。
【００３３】
この検査装置１１において、白，黒，赤，緑および青を表示させる検査方法における動作について図面を参照しながら説明する。
図２は白表示、図３は黒表示、図４は赤表示、図５は緑表示、図６は青表示の検査における、上記検査装置１１より出力される駆動信号の駆動電位を示す波形図である。図７〜図１１は、図２〜図６に示した検査のための駆動電位を印加した場合の液晶電位の波形図である。図７は白表示、図８は黒表示、図９は赤表示、図１０は緑表示、図１１は青表示の時の関係を示している。
【００３４】
図２〜図６において、第１ゲート側検査配線Ｇ１、第２ゲート側検査配線Ｇ２、ソース側検査配線Ｓ１，Ｓ２，Ｓ３、対向電極側検査配線Ｃに印加される駆動電位をそれぞれＶｇ１，Ｖｇ２，Ｖｓ１，Ｖｓ２，Ｖｓ３，Ｖｃとしている。また、各スィチング素子４を電気的に開閉させるに十分な駆動電位をＶｏｎ電位とＶｏｆｆ電位とする。さらに、１本手前のゲート配線２に蓄積容量９を介して、スイッチング素子４がオン状態で画素電極１が所定の電位に到達してから、オフ状態に遷移する際、スイッチング素子４のゲート・ドレイン間に存在する寄生容量により、画素電極１の画素電位に生じる画素電極１の画素電位変動分をキャンセルし、かつ同時に画素電極１の画素電位のレベルを制御して、液晶を駆動させる駆動電位を制御する駆動電位を、Ｖｅ＋電位，Ｖｅ−電位とする。また、駆動電位Ｖｓ１，Ｖｓ２，Ｖｓ３における方形波のセンター電位をＶｓｃ電位とし、駆動電位ＶｃにおけるＤＣ波レベル値をＶｃｃ電位とする。なお、Ｖｓｃ電位とＶｃｃ電位は同一の電位とする。
【００３５】
また図７〜図１１において、第１ゲート側検査配線Ｇ１に接続された奇数行の赤画素電極１ｒ，緑画素電極１ｇ，青画素電極１ｂのそれぞれの液晶電位をＶ１ｒ，Ｖ１ｇ，Ｖ１ｂとし、第２ゲート側検査配線Ｇ２に接続された偶数行の緑画素電極１ｇ，青画素電極１ｂ，赤画素電極１ｒのそれぞれの液晶電位をＶ１ｇ，Ｖ１ｂ，Ｖ１ｒとしている。
【００３６】
図２〜図６における「動作１」「動作２」「動作３」のゲート側検査配線Ｇ１，Ｇ２の駆動電位Ｖｇ１，Ｖｇ２の状態について説明する。
＜動作１＞
第１ゲート側検査配線Ｇ１の駆動電位Ｖｇ１が、Ｖｏｆｆ電位もしくはＶｅ＋電位もしくはＶｅ−電位の状態から、Ｖｏｎ電位を１度印加させたのち、Ｖｅ＋電位もしくはＶｅ−電位を印加し、その期間中は第２ゲート側検査配線Ｇ２にはＶｅ＋電位もしくはＶｅ−電位が印加されている状態とする。
【００３７】
この動作１により、第１ゲート側検査配線Ｇ１への印加電位により、ゲートが第１ゲート側検査配線Ｇ１に接続されているスイッチング素子４はオフ状態から所定期間オン状態となったのちオフ状態となる。
【００３８】
その所定期間中、第２ゲート側検査配線Ｇ２への印加電位により、前記スイッチング素子４がオフ状態で、かつスイッチング素子４がオン状態で画素電極１が所定の電位に到達してから、オフ状態に遷移する際、スイッチング素子４のゲート・ドレイン間に存在する寄生容量により、画素電極１の画素電位に生じる画素電極の画素電位変動分をキャンセルし、かつ同時に画素電極の画素電位のレベルを制御して液晶１０を駆動させる駆動電位を制御する電位を、ゲートが第１ゲート側検査配線Ｇ１に接続されているスイッチング素子４を介した画素電極１の画素電位に蓄積容量９を介して印加する。
＜動作２＞
第２ゲート側検査配線Ｇ２の駆動電位Ｖｇ２が、Ｖｏｆｆ電位もしくはＶｅ＋電位もしくはＶｅ−電位の状態から、Ｖｏｎ電位を１度印加させたのち、Ｖｅ＋電位もしくはＶｅ−電位を印加し、この期間中は第１ゲート側検査配線Ｇ１にはＶｅ＋もしくはＶｅ−電位が印加されている状態とする。
【００３９】
この動作２により、第２ゲート側検査配線Ｇ２への印加電位により、ゲートが第２ゲート側検査配線Ｇ２に接続されているスイッチング素子４はオフ状態から所定期間オン状態となったのちオフ状態となる。
【００４０】
その所定期間中、第１ゲート側検査配線Ｇ１への印加電位により、前記スイッチング素子４がオフ状態でかつ、スイッチング素子４がオン状態で画素電極が所定の電位に到達してから、オフ状態に遷移する際、スイッチング素子４のゲート・ドレイン間に存在する寄生容量により、画素電極の画素電位に生じる画素電極の画素電位変動分をキャンセルし、かつ同時に画素電極の画素電位のレベルを制御して液晶１０を駆動させる駆動電位を制御する電位を、ゲートが第２ゲート側検査配線に接続されているスイッチング素子４を介した画素電極の画素電位に蓄積容量９を介して印加する。
＜動作３＞
第１ゲート側検査配線Ｇ１と第２ゲート側検査配線Ｇ２のいずれにもＶｏｆｆ電位が印加されている状態とする。
【００４１】
なお動作１および動作２の周期をτａ、駆動電位Ｖｇ１および駆動電位Ｖｇ２におけるＶｏｎの期間をτｂとする。
この液晶表示装置は、画素電極１と対向電極８との間の電位差が小さい時に赤，緑，青を表示し、電位差が大きいときに黒を表示するものであり、液晶１０はスイッチング素子４が遮断されてからつぎに導電されるまでの間は、蓄積容量９により画素電極１と対向電極８との電位差を維持するものとする。
【００４２】
上記動作１，動作２，動作３，動作２，動作１，動作３の順序にて一連の動作を繰り返し、選択スイッチ１３により選択される色に応じて、赤，緑，青それぞれのソース側検査配線Ｓ１，Ｓ２，Ｓ３に図２〜図６に示すデータ信号Ｖｓ１，Ｖｓ２，Ｖｓ３を印加する。これにより、白，黒，赤，緑および青色のカラー単色画面が表示される。
【００４３】
この表示されたカラー単色画面により検査員は液晶表示装置の検査を行う。
検査完了後は図１に示す一点鎖線で示した切断部Ｔに沿ってレーザー光を照射して配線パターンの一部を溶断し、前記各ソース側検査配線Ｓ１，Ｓ２，Ｓ３とそれぞれに接続されたすべての前記ソース配線３との接続、第１ゲート側検査配線Ｇ１および第２ゲート側検査配線Ｇ２とそれぞれに接続されたすべての前記ゲート配線２との接続、および対向電極側検査配線Ｃと前記対向電極８との接続を切断し、ゲート駆動回路５，ソース駆動回路６，対向電極駆動回路７を形成して製品に仕上げられる。なお、前記各検査配線とソース配線３、ゲート配線２、対向電極８の間の電気接続を切断するまでは、短絡による電荷分散効果により、静電気によるスイッチング素子４の破壊、およびスイッチング特性不良の防止効果が期待できる。
【００４４】
このように、ゲート配線２に接続される検査配線を第１ゲート側検査配線Ｇ１と第２ゲート側検査配線Ｇ２の２本とし、第１ゲート側検査配線Ｇ１と第２ゲート側検査配線Ｇ２に印加するＶｏｎ電位を所定のタイミングで切り替えて印加することにより、白，黒，赤，緑，青の表示が可能であり、簡易検査を実現することができる。
【００４５】
また、奇数行のゲート配線２と偶数行のゲート配線２とを区別して接続する構成とし、各画素電極１の蓄積容量９が１本手前のゲート配線２に接続された場合、ソース配線３より各画素電極１へデータ信号を書き込む時の画素電極１と対向電極８との間の電位状態を考慮した第１ゲート側検査配線Ｇ１と第２ゲート側検査配線Ｇ２に印加するＶｏｎ電位のタイミングにより、第１ゲート側検査配線Ｇ１に接続されたゲート配線２のラインの画素群と、第２ゲート側検査配線Ｇ２に接続されたゲート配線２のライン画素群との輝度差、すなわちゲート奇数行の画素電位とゲート偶数行の画素電位におけるフィードスルー電位差を解消するのに役たてることができる。フィードスルー電位差とは、ゲートパルスがオンの時に液晶容量および蓄積容量９に充電された電荷が、スイッチング素子４のソースとゲートとの間の寄生容量の影響でゲートパルスがオフになった瞬間にそれぞれの容量に再分配されることにより発生する電位差を言う。これによりフリッカ、すなわち画面のぱたつきを抑えられ、垂直周期（フィールド周期）、すなわち、ある画素にデータが書き込まれてから次に書き込まれるまでの期間を２４Ｈｚ以上においてフリッカのない画面表示を可能としている。
【００４６】
なお、本実施の形態では動作上、図２〜図６からわかるように、長短２種類の垂直周期が存在するが、上記２４Ｈｚ以上とは長い方の垂直周期を指すものとしている。
【００４７】
また、従来画素電極１と対向電極８との間に存在する液晶１０の駆動電圧を各ソース側検査配線Ｓ１，Ｓ２，Ｓ３を介してソース配線３より印加される駆動電位Ｖｓ１，Ｖｓ２，Ｖｓ３の２分の１振幅値だけでなく、各ゲート側検査配線Ｇ１，Ｇ２を介してゲート配線２に印加される駆動電位Ｖｇ１，Ｖｇ２の蓄積容量９を介して画素電極１の電位を対向電極の電位に対してより電位差を生じさせる、もしくは電位差をなくすといったＶｅ＋，Ｖｅ−電位によって、画素電極１と対向電極８との間に存在する液晶１０の駆動電圧を稼いでいるため、ソース電位の振幅値のみ、またはソース電位の振幅値と対向電極電位の振幅値によって液晶の駆動電圧を稼ぐ駆動のときと比較して、液晶表示装置に輝点の点欠陥不良があった場合、より前記輝点の点欠陥不良を視認性の面で際立たせる効果が生まれる。
【００４８】
例を挙げれば、ソース電位の振幅値のみ、またはソース電位の振幅値と対向電極電位の振幅値によって液晶の駆動電圧を稼ぐ駆動による黒表示画面では、微妙な中間調な輝点でしか見えないが、本発明の駆動による黒表示画面では、完全な輝点と視認することができ、検査見逃しによる生産ロス低減を図ることができる。
【００４９】
さらに、ゲート配線２に接続される第１ゲート側検査配線Ｇ１と第２ゲート側検査配線Ｇ２の両方にＶｏｆｆ電位が印加される期間、すなわち動作３の期間を、液晶表示装置に液晶駆動回路を形成したときの実際の駆動における画素電極１と対向電極８との間の電位差を維持する期間と等しくする。この場合、本発明の検査方法では上記のように長短２種類の垂直周期が存在するため、長い方のＶｏｆｆ電位の期間を、液晶表示装置に液晶駆動回路を形成したときの実際の駆動における画素電極１と対向電極８との間の電位差を維持する期間と等しくする。
【００５０】
その理由は本実施の形態の検査方法による検査は液晶表示装置製造過程における中間検査とする位置づけであるため、画素電位の保持特性に起因する不良の過剰検査を避けるためである。これにより画素電位の保持特性ばらつきによる点欠陥が認識可能となる。なお、保持特性は、スイッチング素子のオフ電流、画素容量および液晶抵抗を通じてのリーク電流などに依存する。
【００５１】
またスイッチング素子４を第１ゲート側検査配線Ｇ１または第２ゲート側検査配線Ｇ２への印加電位によりオンとする期間τｂは、液晶表示装置内におけるゲート配線２の電位がＶｏｆｆ電位の状態から第ゲート側検査配線Ｇ１または第２ゲート側検査配線Ｇ２にＶｏｎ電位を印加してゲート配線２の電位が｛０．９×（Ｖｏｎ−Ｖｏｆｆ）＋Ｖｏｆｆ｝となる時の立ち上がり期間と、スイッチング素子４を通して画素電極１にソース配線３からのデータ信号を書き込むのに必要な期間と、液晶表示装置内のゲート配線２の電位がＶｏｎ電位の状態から第１ゲート側検査配線Ｇ１または第２ゲート側検査配線Ｇ２にＶｏｆｆ電位を印加してゲート配線２の電位が｛０．９×（Ｖｏｆｆ−Ｖｏｎ）＋Ｖｏｎ｝となる時の立ち下がり期間とを加算した期間以上であり、かつ液晶表示装置内のゲート配線２の電位がＶｏｆｆ電位の状態から第１ゲート側検査配線Ｇ１，第２ゲート側検査配線Ｇ２にＶｏｎ電位を印加してゲート配線２の電位がＶｏｎ電位となるときの立ち上がり期間と、上記スイッチング素子４を通して画素電極１にソース配線３からのデータ信号を書き込むのに必要な期間と、液晶表示装置内のゲート配線２の電位がＶｏｎ電位の状態から第１ゲート側検査配線Ｇ１または第２ゲート側検査配線Ｇ２にＶｏｆｆ電位を印加してゲート配線２の電位がＶｏｆｆとなるときの立ち下がり期間とを加算した期間未満とする。
【００５２】
ゲート配線２に印加される駆動電位Ｖｇ１および駆動電位Ｖｇ２は、第１ゲート側検査配線Ｇ１および第２ゲート側検査配線Ｇ２とゲート配線２が有する抵抗および容量により遅延を生じる。スイッチング素子４をオンとする時間が長過ぎると、Ｖｏｎ電位からＶｏｆｆ電位へ変化させる波形に遅延が生じることにより、スイッチング素子４を所定のタイミングで遮断できなくなり、スイッチング素子４に起因する不良が検出できない恐れがある。上記期間τｂの設定によりスイッチング素子４のスイッチング特性のバラツキによる点欠陥、特に輝点に対して液晶駆動回路形成時の駆動画面との相関性、つまり輝点の視認性が一致することになる。
【００５３】
動作１および動作２の動作期間にあたる期間τａは、Ｖｏｎ電位を印加する期間τｂの２倍以上にする必要がある。前述のようにゲート配線２に印加される駆動電位Ｖｇ１および駆動電位Ｖｇ２は、第１ゲート側検査配線Ｇ１，第２ゲート側検査配線Ｇ２およびゲート配線２が持つ抵抗および容量により遅延を生じる。そのため、スイッチング素子４のゲート電位をオフとし切らない間にソース配線３の駆動電位Ｖｓ１〜Ｖｓ３の切り替わり時の電位が画素に書き込まれる恐れがある。そのため動作期間τａはＶｏｎ電位を印加する期間τｂの２倍以上にして十分な時間を確保する必要がある。
【００５４】
また、各配線および各検査配線の抵抗および容量に応じて、２本のゲート側検査配線Ｇ１，Ｇ２と３本のソース側検査配線Ｓ１，Ｓ２，Ｓ３から印加する、スイッチング素子４をオン状態およびオフ状態とする駆動電位Ｖｇ１，Ｖｇ２と、画素電極１に書き込むデータ信号（駆動電位Ｖｓ１〜Ｖｓ３）を時間的に遅らせる、または早めるようにしている。
その理由は、液晶表示装置の完了前の検査で、ソース配線３からのデータ信号をスイッチング素子４を通して画素電極１に書き込むとき、スイッチング素子４のゲートしきい値に対してマージンを保たせて、ソース配線３からのデータ信号を画素電極１に書き込む動作を適切かつ確実に行わせるためである。
【００５５】
また、第１ゲート側検査配線Ｇ１と第２ゲート側検査配線Ｇ２のように２本設けた場合、第１ゲート側検査配線Ｇ１に接続される奇数行のゲート配線２の駆動電位Ｖｇ１の振幅と、第２ゲート側検査配線Ｇ２に接続される偶数行のゲート配線２に印加される駆動電位Ｖｇ２の振幅とを同一にし、ゲート配線２に接続された同色の各画素の画素電極１における液晶電圧を奇数行と偶数行とに係わらず同一にする必要がある。そのため、各ゲート配線２は第１ゲート側検査配線Ｇ１または第２ゲート側検査配線Ｇ２のどちらかに接続するとともに、他方の第２ゲート側検査配線Ｇ２または第１ゲート側検査配線Ｇ１とは配線パターン上で交差する構造とし、２本の第１ゲート側検査配線Ｇ１と第２ゲート側検査配線Ｇ２に生じる抵抗、容量を同一にさせるようにしている。
【００５６】
なお、本実施の形態では、画素電極１がデルタ配列に配置された液晶表示装置を例に挙げて説明したが、画素電極１をストライプ配列に配置した液晶表示装置に対しても有効であって、ゲート配線２に接続される検査配線を２本にし、その２本のゲート側検査配線Ｇ１と第２ゲート側検査配線Ｇ２に印加するＶｏｎ電位を本実施の形態で説明したようなタイミングにて印加し、ソース側検査配線Ｓ１，Ｓ２，Ｓ３に白，黒，赤，緑，青を表示させるようなデータ信号の電位を印加して画像検査することにより、スイッチング素子４の開閉に起因する不良、スイッチング素子４の特性的不良に起因する不良、および画素電位の保持特性のばらつきによる不良を検出することができ、かつ点欠陥の不良視認性が向上しており、検査見逃しによる生産ロス低減を図ることができる。
【００５７】
【発明の効果】
以上のように本発明によれば、蓄積容量の付加構成が１本手前のゲート線に蓄積容量を接続してある液晶表示装置において、赤画素電極と緑画素電極と青画素電極とがデルタ配列に配置され、前記スイッチング素子を介して１つのソース配線に２色の画素電極が接続されていても、画素電極がストライプ配列に配置されている液晶表示装置と同様に、簡易画像検査を実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態における液晶表示装置の検査方法を実現する液晶表示装置および検査配線の構成を示す平面図である。
【図２】同液晶表示装置における白表示の場合の駆動電位を示す波形図である。
【図３】同液晶表示装置における黒表示の場合の駆動電位を示す波形図である。
【図４】同液晶表示装置における赤表示の場合の駆動電位を示す波形図である。
【図５】同液晶表示装置における緑表示の場合の駆動電位を示す波形図である。
【図６】同液晶表示装置における青表示の場合の駆動電位を示す波形図である。
【図７】同液晶表示装置における白表示の場合の画素ごとの液晶電位を示す波形図である。
【図８】同液晶表示装置における黒表示の場合の画素ごとの液晶電位を示す波形図である。
【図９】同液晶表示装置における赤表示の場合の画素ごとの液晶電位を示す波形図である。
【図１０】同液晶表示装置における緑表示の場合の画素ごとの液晶電位を示す波形図である。
【図１１】同液晶表示装置における青表示の場合の画素ごとの液晶電位を示す波形図である。
【図１２】同液晶表示装置へ駆動電荷を印加する装置の構成図である。
【図１３】画素電極がデルタ配列に配置された従来の液晶表示装置の構成を示す平面図である。
【図１４】同従来の液晶表示装置の構成を示す断面図である。
【図１５】画素電極がストライプ配列に配置された従来の液晶表示装置および検査配線の構成を示す平面図である。
【符号の説明】
１ 画素電極
１ｒ 赤画素電極
１ｇ 緑画素電極
１ｂ 青画素電極
２ ゲート配線
３ ソース配線
４ スイッチング素子
５ ゲート駆動回路
６ ソース駆動回路
７ 対向電極駆動回路
８ 対向電極
９ 蓄積容量
１０ 液晶
１１ 検査装置
１２ 信号発生手段
１３ 選択スイッチ
１４ 配線ケーブル
Ｃ 対向電極側検査配線
Ｇ ゲート側検査配線
Ｇ１ 第１ゲート側検査配線
Ｇ２ 第２ゲート側検査配線
Ｓ１，Ｓ２，Ｓ３ ソース側検査配線
Ｔ 切断部
Ｖｇ１，Ｖｇ２，Ｖｓ１，Ｖｓ２，Ｖｓ３，Ｖｃ 駆動電位
Ｖ１ｒ，Ｖ１ｇ，Ｖ１ｂ 液晶電位
τａ 動作１の期間
τｂ スイッチング素子をオンとする期間
Claims (1)
- 各画素の画素電極の画素電位を保持するための蓄積容量が、前記画素のスイッチング素子のゲートに電位を印加するゲート配線に隣接する他のゲート配線に接続されたアクティブマトリクス方式の液晶表示装置の検査方法であって、
赤，緑，青の色別の画素を配列した列のソース配線に接続した各色別の３本のソース側検査配線、または列における奇数行の画素の色と偶数行の画素の色との組み合わせが同一なソース配線に接続した３本のソース側検査配線を設け、
奇数行の各画素のスイッチング素子のゲートに電位を印加するゲート配線に接続した第１ゲート側検査配線と、偶数行の前記スイッチング素子のゲートに電位を印加するゲート配線に接続した第２ゲート側検査配線とを設け、
前記各画素の画素電極が液晶を挟んで対向するように設けられた対向電極に接続した対向電極側検査配線を設け、
前記第１ゲート側検査配線への印加電位により、ゲートが第１ゲート側検査配線に接続されたスイッチング素子をオフ状態から所定期間オン状態としたのちオフ状態とし、その所定期間中は前記第２ゲート側検査配線より、前記ゲートが第１ゲート側検査配線に接続されているスイッチング素子を介した画素電極の画素電位に、蓄積容量を介して印加する動作を動作１とし、
前記第２ゲート側検査配線への印加電位により、ゲートが第２ゲート側検査配線に接続されたスイッチング素子をオフ状態から所定期間オン状態としたのちオフ状態とし、その所定期間中は前記第１ゲート側検査配線より、前記ゲートが第２ゲート側検査配線に接続されているスイッチング素子を介した画素電極の画素電位に蓄積容量を介して印加する動作を動作２とし、
第１ゲート側検査配線と第２ゲート側検査配線への印加電位により前記スイッチング素子をいずれもオフ状態とする動作を動作３としたとき、
動作１，動作２，動作３，動作２，動作１，動作３の順序にて一連の動作を繰り返して、選択された色に応じて赤，緑，青それぞれの前記ソース側検査配線にデータ信号を印加し、白，黒，赤，緑および青色のカラー単色画面を表示させて検査を行うこと
を特徴とする液晶表示装置の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33181898A JP4128677B2 (ja) | 1998-11-24 | 1998-11-24 | 液晶表示装置の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33181898A JP4128677B2 (ja) | 1998-11-24 | 1998-11-24 | 液晶表示装置の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000155302A JP2000155302A (ja) | 2000-06-06 |
| JP4128677B2 true JP4128677B2 (ja) | 2008-07-30 |
Family
ID=18247995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33181898A Expired - Fee Related JP4128677B2 (ja) | 1998-11-24 | 1998-11-24 | 液晶表示装置の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4128677B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4795548B2 (ja) * | 2001-02-27 | 2011-10-19 | 東芝モバイルディスプレイ株式会社 | 液晶表示基板検査方法 |
| KR100864488B1 (ko) * | 2001-12-14 | 2008-10-20 | 삼성전자주식회사 | 액정 표시 장치 |
| KR20040016209A (ko) * | 2002-08-16 | 2004-02-21 | 주식회사 엘리아테크 | 픽셀 발광 특성 측정용 유기 전계 발광 소자의 제조 방법 |
| JP4943152B2 (ja) * | 2003-10-03 | 2012-05-30 | アイファイアー・アイピー・コーポレーション | エレクトロルミネセント・ディスプレイをテストする装置 |
| KR100699996B1 (ko) | 2004-09-02 | 2007-03-26 | 삼성에스디아이 주식회사 | 회로 측정용 패드를 포함하는 유기전계발광표시장치와 그제조방법 |
| JP4947801B2 (ja) | 2007-02-08 | 2012-06-06 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置 |
| KR102184447B1 (ko) | 2014-04-10 | 2020-12-01 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 액정 표시 장치의 정전 용량 측정 방법 |
-
1998
- 1998-11-24 JP JP33181898A patent/JP4128677B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000155302A (ja) | 2000-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5608558A (en) | Defect detection method and apparatus for active matrix substrate or active matrix liquid crystal panel and defect repairing method thereof | |
| US9389245B2 (en) | Switch control unit, test apparatus and method for liquid crystal cell | |
| EP0875879A1 (en) | Liquid crystal display device and method for driving the same with driving of both ends of display electrodes | |
| KR19990027490A (ko) | 액정 표시 장치 및 그의 구동 방법 | |
| KR100225569B1 (ko) | 액티브 매트릭스 액정 패널의 결함을 검출하는 방법 | |
| JPH01130131A (ja) | ドライバー内蔵アクティブマトリクスパネル | |
| JP4128677B2 (ja) | 液晶表示装置の検査方法 | |
| JP4795548B2 (ja) | 液晶表示基板検査方法 | |
| JP2003157053A (ja) | 液晶表示装置およびその検査方法およびその検査装置 | |
| JP3177702B2 (ja) | 液晶表示装置の検査方法 | |
| JP3290602B2 (ja) | 液晶表示装置の検査方法および液晶表示装置 | |
| JPH0682817A (ja) | 液晶表示装置の検査方法 | |
| JP3302623B2 (ja) | アクティブマトリックス型液晶パネルの検査方法 | |
| JP3492203B2 (ja) | 液晶表示装置 | |
| JPH05307167A (ja) | アクティブマトリクスパネル | |
| JPH0349438B2 (ja) | ||
| JP2001033813A (ja) | 液晶表示装置の検査方法 | |
| JP3428317B2 (ja) | 液晶パネルの検査方法 | |
| KR100206568B1 (ko) | 게이트 라인 결함 감지 수단을 구비한 액정 표시 장치 | |
| JP3179319B2 (ja) | マトリクス型表示装置の欠陥検出方法 | |
| KR960014495B1 (ko) | 액티브매트릭스형 표시장치용 구동회로 및 구동방법 | |
| JP3898037B2 (ja) | 液晶表示パネルの点灯表示検査方法及び点灯表示検査装置 | |
| KR100552288B1 (ko) | 박막트랜지스터액정표시장치 | |
| JPH05313196A (ja) | アクティブマトリクス型表示装置 | |
| JPS63289589A (ja) | アクティブマトリクスパネルの検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051006 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080513 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080515 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |