JPH0682817A - 液晶表示装置の検査方法 - Google Patents
液晶表示装置の検査方法Info
- Publication number
- JPH0682817A JPH0682817A JP23035092A JP23035092A JPH0682817A JP H0682817 A JPH0682817 A JP H0682817A JP 23035092 A JP23035092 A JP 23035092A JP 23035092 A JP23035092 A JP 23035092A JP H0682817 A JPH0682817 A JP H0682817A
- Authority
- JP
- Japan
- Prior art keywords
- scanning signal
- image signal
- liquid crystal
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】 複数の走査信号配線と画像信号配線をマトリ
ックス状に設け、この走査信号配線と画像信号配線の各
交点に画素電極を設け、この画素電極と前記画像信号配
線にソース・ドレイン端子が接続されると共に前記走査
信号配線にゲート端子が接続されたスイッチング用トラ
ンジスタを設ける。この複数の画像信号配線を短絡接続
すると共に、複数の走査信号配線を隣接する走査信号配
線同志が同じグループに入らないように複数のグループ
に分けて短絡接続し、この複数グループの走査信号配線
に異なる走査信号を入力して検査を行う。 【効果】 画素電極と前段もしくは後段の走査信号配線
との間に電荷保持用の付加容量が形成された液晶表示装
置でも、全点灯試験が可能となり、駆動回路を実装する
前に、液晶表示装置の良否が判別できる。
ックス状に設け、この走査信号配線と画像信号配線の各
交点に画素電極を設け、この画素電極と前記画像信号配
線にソース・ドレイン端子が接続されると共に前記走査
信号配線にゲート端子が接続されたスイッチング用トラ
ンジスタを設ける。この複数の画像信号配線を短絡接続
すると共に、複数の走査信号配線を隣接する走査信号配
線同志が同じグループに入らないように複数のグループ
に分けて短絡接続し、この複数グループの走査信号配線
に異なる走査信号を入力して検査を行う。 【効果】 画素電極と前段もしくは後段の走査信号配線
との間に電荷保持用の付加容量が形成された液晶表示装
置でも、全点灯試験が可能となり、駆動回路を実装する
前に、液晶表示装置の良否が判別できる。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置の検査方法
に関し、特に画素電極と前段もしくは後段の走査信号配
線との間に電荷保持用の付加容量が形成された液晶表示
装置の検査方法に関する。
に関し、特に画素電極と前段もしくは後段の走査信号配
線との間に電荷保持用の付加容量が形成された液晶表示
装置の検査方法に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】図３
に、従来の液晶表示装置の等価回路図を示す。この従来
の液晶表示装置は、複数の走査信号配線１１と画像信号
配線１２をマトリックス状に設け、この走査信号配線１
１と画像信号配線１２の各交点に画素電極１３を設け、
この画素電極１３と画像信号配線１２にソース・ドレイ
ン端子が接続されると共に、上記走査信号配線１１にゲ
ート端子が接続されたスイッチング用トランジスタ１４
を設け、この画素電極１３と対向電極１５との間に電荷
保持用の付加容量１６を設けたものである。
に、従来の液晶表示装置の等価回路図を示す。この従来
の液晶表示装置は、複数の走査信号配線１１と画像信号
配線１２をマトリックス状に設け、この走査信号配線１
１と画像信号配線１２の各交点に画素電極１３を設け、
この画素電極１３と画像信号配線１２にソース・ドレイ
ン端子が接続されると共に、上記走査信号配線１１にゲ
ート端子が接続されたスイッチング用トランジスタ１４
を設け、この画素電極１３と対向電極１５との間に電荷
保持用の付加容量１６を設けたものである。
【０００３】このような液晶表示装置では、駆動回路
（不図示）を走査信号配線１１や画像信号配線１２の端
子に接続する前に、正常に動作するか否かを検査する
が、このような検査を行うに際しては、複数の走査信号
配線１１を短絡環１１ａで短絡接続すると共に、複数の
画像信号配線１２を短絡環１２ａで短絡接続し、この複
数の走査信号配線１１と複数の画像信号配線１２の全体
に図４に示すような走査信号ＶG と画像信号ＶS を供給
することにより、全点灯試験を行っていた。
（不図示）を走査信号配線１１や画像信号配線１２の端
子に接続する前に、正常に動作するか否かを検査する
が、このような検査を行うに際しては、複数の走査信号
配線１１を短絡環１１ａで短絡接続すると共に、複数の
画像信号配線１２を短絡環１２ａで短絡接続し、この複
数の走査信号配線１１と複数の画像信号配線１２の全体
に図４に示すような走査信号ＶG と画像信号ＶS を供給
することにより、全点灯試験を行っていた。
【０００４】すなわち、複数のトランジスタ１４の各ゲ
ート端子に印加される走査信号ＶGは、トランジスタ１
４がオンするＶGHとトランジスタ１４がオフするＶGLか
ら成る。また、トランジスタ１４のソース端子に印加さ
れる画像信号ＶS は、正極性の電圧ＶS + と負極性の電
圧ＶS - から成る。このように走査信号配線１１に走査
信号ＶG を供給すると共に、画像信号配線１２に画像信
号ＶS を供給すると、画素電極１３には、図４のＶP に
示すようなＶP + とＶP - が交互に印加され、画素電極
１３と対向電極１５間の液晶が一斉に駆動して、良否を
判定することが可能になる。
ート端子に印加される走査信号ＶGは、トランジスタ１
４がオンするＶGHとトランジスタ１４がオフするＶGLか
ら成る。また、トランジスタ１４のソース端子に印加さ
れる画像信号ＶS は、正極性の電圧ＶS + と負極性の電
圧ＶS - から成る。このように走査信号配線１１に走査
信号ＶG を供給すると共に、画像信号配線１２に画像信
号ＶS を供給すると、画素電極１３には、図４のＶP に
示すようなＶP + とＶP - が交互に印加され、画素電極
１３と対向電極１５間の液晶が一斉に駆動して、良否を
判定することが可能になる。
【０００５】ところが、上記のような液晶表示装置で
は、電荷保持用の付加容量を形成するために、複数の走
査信号線１１の間に、複数の対向電極線１５を設けなけ
ればならないことから、液晶表示装置としての開口率が
減少し、全体として暗い表示装置になる。そこで、近
時、開口率を向上させるために、図５に示すように、電
荷保持用の付加容量１６を、画素電極１３と前段もしく
は後段の走査信号配線１１との間に設けることが提案さ
れている。なお、図５に示す液晶表示装置は、電荷保持
用の付加容量１６を、画素電極１３と前段の走査信号配
線１１との間に設けた以外は、図３に示す液晶表示装置
と同じである。
は、電荷保持用の付加容量を形成するために、複数の走
査信号線１１の間に、複数の対向電極線１５を設けなけ
ればならないことから、液晶表示装置としての開口率が
減少し、全体として暗い表示装置になる。そこで、近
時、開口率を向上させるために、図５に示すように、電
荷保持用の付加容量１６を、画素電極１３と前段もしく
は後段の走査信号配線１１との間に設けることが提案さ
れている。なお、図５に示す液晶表示装置は、電荷保持
用の付加容量１６を、画素電極１３と前段の走査信号配
線１１との間に設けた以外は、図３に示す液晶表示装置
と同じである。
【０００６】このような液晶表示装置で、複数の走査信
号配線１１を短絡環１１ａで短絡接続すると共に、複数
の画像信号配線１２を短絡環１２ａで短絡接続して、こ
の複数の走査信号配線１１と複数の画像信号配線１２の
全体に図６に示すような走査信号ＶG と画像信号ＶS を
供給して全点灯試験を行なうと、画素電極１３が付加容
量１６を介して、隣接する走査信号配線１１に接続され
ているため、走査信号ＶG がＶGHからＶGLに変化する
際、画素電極１３の電位を大きく低下させてしまい、液
晶に正常な電圧が印加されないという問題があった。す
なわち、隣接する走査信号配線１１の走査信号ＶG がＶ
GHからＶGLに変化すると、画素電極１３部分の電位は、
（ＣS ／ＣS ＋ＣLC＋ＣGD）・（ＶGH−ＶGC）分低下す
る。なお、ＣS は付加容量１６の容量、ＣLCは液晶材料
の容量、ＣGDはトランジスタ１４のゲート・ドレイン間
の容量である。また、スイッチング用トランジスタ１４
がオフの時、画素電極１３の電位が走査信号ＶG のロー
レベルであるＶGL以下になるため、トランジスタ１４が
充分オフできず、正常に動作できなくなる。
号配線１１を短絡環１１ａで短絡接続すると共に、複数
の画像信号配線１２を短絡環１２ａで短絡接続して、こ
の複数の走査信号配線１１と複数の画像信号配線１２の
全体に図６に示すような走査信号ＶG と画像信号ＶS を
供給して全点灯試験を行なうと、画素電極１３が付加容
量１６を介して、隣接する走査信号配線１１に接続され
ているため、走査信号ＶG がＶGHからＶGLに変化する
際、画素電極１３の電位を大きく低下させてしまい、液
晶に正常な電圧が印加されないという問題があった。す
なわち、隣接する走査信号配線１１の走査信号ＶG がＶ
GHからＶGLに変化すると、画素電極１３部分の電位は、
（ＣS ／ＣS ＋ＣLC＋ＣGD）・（ＶGH−ＶGC）分低下す
る。なお、ＣS は付加容量１６の容量、ＣLCは液晶材料
の容量、ＣGDはトランジスタ１４のゲート・ドレイン間
の容量である。また、スイッチング用トランジスタ１４
がオフの時、画素電極１３の電位が走査信号ＶG のロー
レベルであるＶGL以下になるため、トランジスタ１４が
充分オフできず、正常に動作できなくなる。
【０００７】したがって、従来のように、複数の走査信
号配線１１を短絡環１１ａで短絡接続すると共に、複数
の画像信号配線１２を短絡環１２ａで短絡接続しただけ
では、電荷保持用の付加容量１６を、画素電極１３と前
段もしくは後段の走査信号配線１１との間に設けた液晶
表示装置では、全点灯試験を行うことができないという
問題があった。
号配線１１を短絡環１１ａで短絡接続すると共に、複数
の画像信号配線１２を短絡環１２ａで短絡接続しただけ
では、電荷保持用の付加容量１６を、画素電極１３と前
段もしくは後段の走査信号配線１１との間に設けた液晶
表示装置では、全点灯試験を行うことができないという
問題があった。
【０００８】
【課題を解決するための手段】本発明に係る液晶表示装
置の検査方法は、このような従来技術の問題点に鑑みて
なされたものであり、その特徴とするところは、複数の
走査信号配線と画像信号配線をマトリックス状に設け、
この走査信号配線と画像信号配線の各交点に画素電極を
設け、この画素電極と前記画像信号配線にソース・ドレ
イン端子が接続されると共に前記走査信号配線にゲート
端子が接続されたスイッチング用トランジスタを設けた
液晶表示装置の検査方法において、前記複数の画像信号
配線を短絡接続すると共に、前記複数の走査信号配線を
隣接する走査信号配線同志が同じグループに入らないよ
うに複数のグループに分けて短絡接続し、この複数グル
ープの走査信号配線に異なる走査信号を入力して検査を
行う点にある。
置の検査方法は、このような従来技術の問題点に鑑みて
なされたものであり、その特徴とするところは、複数の
走査信号配線と画像信号配線をマトリックス状に設け、
この走査信号配線と画像信号配線の各交点に画素電極を
設け、この画素電極と前記画像信号配線にソース・ドレ
イン端子が接続されると共に前記走査信号配線にゲート
端子が接続されたスイッチング用トランジスタを設けた
液晶表示装置の検査方法において、前記複数の画像信号
配線を短絡接続すると共に、前記複数の走査信号配線を
隣接する走査信号配線同志が同じグループに入らないよ
うに複数のグループに分けて短絡接続し、この複数グル
ープの走査信号配線に異なる走査信号を入力して検査を
行う点にある。
【０００９】
【作用】上記のように構成すると、画素電極と前段もし
くは後段の走査信号配線との間に電荷保持用の付加容量
が形成された液晶表示装置でも、全点灯試験が可能とな
り、駆動回路を実装する前に、液晶表示装置の良否が判
別できるようになる。
くは後段の走査信号配線との間に電荷保持用の付加容量
が形成された液晶表示装置でも、全点灯試験が可能とな
り、駆動回路を実装する前に、液晶表示装置の良否が判
別できるようになる。
【００１０】
【実施例】以下、本発明の実施例を添付図面に基づき詳
細に説明する。
細に説明する。
【００１１】図１は、本発明に係る検査方法に用いられ
る液晶表示装置の等価回路を示す図であり、１は走査信
号配線、２は画像信号配線、３は画素電極、４はスイッ
チング用トランジスタ、５は対向電極、６は付加容量で
ある。
る液晶表示装置の等価回路を示す図であり、１は走査信
号配線、２は画像信号配線、３は画素電極、４はスイッ
チング用トランジスタ、５は対向電極、６は付加容量で
ある。
【００１２】前記走査信号配線１と画像信号配線２は、
それぞれ複数設けられており、且つマトリックス状に設
けられている。この走査信号配線１と画像信号配線２の
各交点には、画素電極３とスイッチング用トランジスタ
４が設けられている。このスイッチング用トランジスタ
４のソース・ドレイン端子は、画素電極３と画像信号配
線２に接続されると共に、スイッチング用トランジスタ
４のゲート端子は、上記走査信号配線１に接続されてい
る。また、電荷保持用の付加容量６が画素電極３と前段
の走査信号配線１との間に設けられている。
それぞれ複数設けられており、且つマトリックス状に設
けられている。この走査信号配線１と画像信号配線２の
各交点には、画素電極３とスイッチング用トランジスタ
４が設けられている。このスイッチング用トランジスタ
４のソース・ドレイン端子は、画素電極３と画像信号配
線２に接続されると共に、スイッチング用トランジスタ
４のゲート端子は、上記走査信号配線１に接続されてい
る。また、電荷保持用の付加容量６が画素電極３と前段
の走査信号配線１との間に設けられている。
【００１３】前記複数の画像信号配線２は、短絡環２ａ
によって短絡接続されている。また、前記複数の走査信
号配線１は、奇数番目と偶数番目毎、すなわち二つのグ
ループに分けて短絡環１ａ、１ｂで短絡接続されてい
る。この短絡環１ａ、１ｂ、２ａは、製造過程では全て
短絡接続させておき、全点灯試験を行う前に、それぞれ
に分離すればよい。このように短絡環１ａ、１ｂ、２ａ
を、製造過程で全て短絡接続させておくと、製造過程に
おいてスイッチング用トランジスタ４などが静電気によ
って破壊することが防止できる。なお、このような短絡
環１ａ、１ｂ、２ａは、全点灯試験が終了した後には、
個々の走査信号配線１および画像信号配線１２に切り離
される。
によって短絡接続されている。また、前記複数の走査信
号配線１は、奇数番目と偶数番目毎、すなわち二つのグ
ループに分けて短絡環１ａ、１ｂで短絡接続されてい
る。この短絡環１ａ、１ｂ、２ａは、製造過程では全て
短絡接続させておき、全点灯試験を行う前に、それぞれ
に分離すればよい。このように短絡環１ａ、１ｂ、２ａ
を、製造過程で全て短絡接続させておくと、製造過程に
おいてスイッチング用トランジスタ４などが静電気によ
って破壊することが防止できる。なお、このような短絡
環１ａ、１ｂ、２ａは、全点灯試験が終了した後には、
個々の走査信号配線１および画像信号配線１２に切り離
される。
【００１４】図２に、全点灯試験を行う際に使用される
信号の波形を示す。図２において、ＶG(n)は、例えば奇
数番目の走査信号配線１ａに供給される信号であり、ト
ランジスタ４がオンするＶGHとトランジスタ４がオフす
るＶGLから成る。ＶG(n+1)は、例えば偶数番目の走査信
号配線１ｂに供給される信号であり、トランジスタ４が
オンするＶGHとトランジスタ４がオフするＶGLから成る
が、トランジスタ４がオンするＶGHのタイミングは、奇
数番目の走査信号配線１ａに供給される信号ＶG(n)と
は、異なるタイミングになるように設定されている。Ｖ
S は、トランジスタ４のソース端子に印加される画像信
号であり、正極性の電圧ＶS + と負極性の電圧ＶS - か
ら成る。
信号の波形を示す。図２において、ＶG(n)は、例えば奇
数番目の走査信号配線１ａに供給される信号であり、ト
ランジスタ４がオンするＶGHとトランジスタ４がオフす
るＶGLから成る。ＶG(n+1)は、例えば偶数番目の走査信
号配線１ｂに供給される信号であり、トランジスタ４が
オンするＶGHとトランジスタ４がオフするＶGLから成る
が、トランジスタ４がオンするＶGHのタイミングは、奇
数番目の走査信号配線１ａに供給される信号ＶG(n)と
は、異なるタイミングになるように設定されている。Ｖ
S は、トランジスタ４のソース端子に印加される画像信
号であり、正極性の電圧ＶS + と負極性の電圧ＶS - か
ら成る。
【００１５】上記のような画像信号ＶG(n)を奇数番目の
走査信号配線１ａに、画像信号ＶG(n+1)を偶数番目の走
査信号配線１ｂに、また画像信号ＶS を画像信号配線２
ａにそれぞれ供給すると、奇数番目の画素電極３の電圧
ＶP(n)は、以下のように変動する。まず、時間t1からt2
の間、画像信号ＶS がＶS + の状態で、奇数番目の走査
信号ＶG(n)がＶGHになることから、スイッチング用トラ
ンジスタがオンし、奇数番目の画素電極３には、画像信
号ＶS + が印加される。次に、時間t2からt3までは、奇
数番目の走査信号ＶG(n)がＶGLになり、奇数番目の画素
電極３の電圧ＶP(n)は、奇数番目のスイッチング用トラ
ンジスタ４のゲート・ドレイン間の寄生容量ＣGDを介し
て（ＣGD／ＣS ＋ＣLC＋ＣGD）・（ＶGH−ＶGL）分だけ
下がる。次に、時間t3からt4までは、偶数番目の走査信
号ＶG(n+1)がＶGLからＶGHになり、奇数番目の画素電極
３の電圧ＶP(n)は、付加容量ＣS を介して（ＣS ／ＣS
＋ＣLC＋ＣGD）・（ＶGH−ＶGL）分上昇する。なお、Ｃ
S は付加容量６の容量、ＣLCは液晶材料の容量、ＣGDは
トランジスタ４のゲート・ドレイン間の容量である。次
に、時間t4になると、偶数番目の走査信号ＶG(n+1)がＶ
GHからＶGLになり、奇数番目の画素電極３の電圧ＶP(n)
は、時間t5になるまでＶP + の状態が維持される。次
に、時間t5になると、画像信号ＶS がＶS - の状態で、
奇数番目の走査信号ＶG(n)がＶGHになることから、スイ
ッチング用トランジスタ４がオンし、奇数番目の画素電
極３には、画像信号ＶS - が印加される。次に、時間t6
になると、奇数番目の走査信号ＶG(n)がＶGLになり、奇
数番目の画素電極３の電圧ＶP(n)は、奇数番目のスイッ
チング用トランジスタ４のゲート・ドレイン間の寄生容
量ＣGDを介して（ＣGD／ＣS ＋ＣLC＋ＣGD）・（ＶGH−
ＶGL）分だけ下がる。次に、時間t7からt8までは、偶数
番目の走査信号ＶG(n+1)がＶGLからＶGHになり、奇数番
目の画素電極３の電圧ＶP(n)は、付加容量ＣS を介し
て、（ＣS ／ＣS ＋ＣLC＋ＣGD）・（ＶGH−ＶGL）分上
昇する。次に、時間t8になると、偶数番目の走査信号Ｖ
G(n+1)がＶGHからＶGLになり、奇数番目の画素電極３の
電圧ＶP(n)は、ＶP - の状態が維持される。次に、時間
t9になると、奇数番目の走査信号ＶG(n)がＶGHになり、
画像信号ＶS はＶS + であることから、奇数番目の画素
電極３には、画像信号ＶS + が印加される。以下同様
に、ＶP + とＶP - が奇数番目の画素電極３に交互に印
加される。
走査信号配線１ａに、画像信号ＶG(n+1)を偶数番目の走
査信号配線１ｂに、また画像信号ＶS を画像信号配線２
ａにそれぞれ供給すると、奇数番目の画素電極３の電圧
ＶP(n)は、以下のように変動する。まず、時間t1からt2
の間、画像信号ＶS がＶS + の状態で、奇数番目の走査
信号ＶG(n)がＶGHになることから、スイッチング用トラ
ンジスタがオンし、奇数番目の画素電極３には、画像信
号ＶS + が印加される。次に、時間t2からt3までは、奇
数番目の走査信号ＶG(n)がＶGLになり、奇数番目の画素
電極３の電圧ＶP(n)は、奇数番目のスイッチング用トラ
ンジスタ４のゲート・ドレイン間の寄生容量ＣGDを介し
て（ＣGD／ＣS ＋ＣLC＋ＣGD）・（ＶGH−ＶGL）分だけ
下がる。次に、時間t3からt4までは、偶数番目の走査信
号ＶG(n+1)がＶGLからＶGHになり、奇数番目の画素電極
３の電圧ＶP(n)は、付加容量ＣS を介して（ＣS ／ＣS
＋ＣLC＋ＣGD）・（ＶGH−ＶGL）分上昇する。なお、Ｃ
S は付加容量６の容量、ＣLCは液晶材料の容量、ＣGDは
トランジスタ４のゲート・ドレイン間の容量である。次
に、時間t4になると、偶数番目の走査信号ＶG(n+1)がＶ
GHからＶGLになり、奇数番目の画素電極３の電圧ＶP(n)
は、時間t5になるまでＶP + の状態が維持される。次
に、時間t5になると、画像信号ＶS がＶS - の状態で、
奇数番目の走査信号ＶG(n)がＶGHになることから、スイ
ッチング用トランジスタ４がオンし、奇数番目の画素電
極３には、画像信号ＶS - が印加される。次に、時間t6
になると、奇数番目の走査信号ＶG(n)がＶGLになり、奇
数番目の画素電極３の電圧ＶP(n)は、奇数番目のスイッ
チング用トランジスタ４のゲート・ドレイン間の寄生容
量ＣGDを介して（ＣGD／ＣS ＋ＣLC＋ＣGD）・（ＶGH−
ＶGL）分だけ下がる。次に、時間t7からt8までは、偶数
番目の走査信号ＶG(n+1)がＶGLからＶGHになり、奇数番
目の画素電極３の電圧ＶP(n)は、付加容量ＣS を介し
て、（ＣS ／ＣS ＋ＣLC＋ＣGD）・（ＶGH−ＶGL）分上
昇する。次に、時間t8になると、偶数番目の走査信号Ｖ
G(n+1)がＶGHからＶGLになり、奇数番目の画素電極３の
電圧ＶP(n)は、ＶP - の状態が維持される。次に、時間
t9になると、奇数番目の走査信号ＶG(n)がＶGHになり、
画像信号ＶS はＶS + であることから、奇数番目の画素
電極３には、画像信号ＶS + が印加される。以下同様
に、ＶP + とＶP - が奇数番目の画素電極３に交互に印
加される。
【００１６】次に、偶数番目の画素電極３の電圧Ｖ
P(n+1)は、以下のように変動する。まず、時間t1からt2
までは、奇数番目の走査信号ＶG(n)がＶGHになることか
ら、偶数番目の画素電極３の電圧ＶP(n+1)は、付加容量
ＣS を介して、（ＣS ／ＣS ＋ＣLC＋ＣGD）・（ＶGH−
ＶGL）分上昇する。次に、時間t2からt3までは、奇数番
目の走査信号ＶG(n)がＶGLになり、偶数番目の画素電極
３の電圧ＶP(n+1)は、時間t1以前の状態まで下がる。次
に、時間t3からt4の間は、画像信号ＶS がＶS + の状態
で、偶数番目の走査信号ＶG(n+1)がＶGLからＶGHになる
ことから、スイッチング用トランジスタ４がオンし、偶
数番目の画素電極３には、画像信号ＶS + が印加され
る。次に、時間t4になると、偶数番目の走査信号Ｖ
G(n+1)がＶGLになり、偶数番目の画素電極３の電圧Ｖ
P(n+1)は、偶数番目のスイッチング用トランジスタ４の
ゲート・ドレイン間の寄生容量ＣGDを介して、（ＣGD／
ＣS ＋ＣLC＋ＣGD）・（ＶGH−ＶGL）分だけ下がり、時
間t5まで、ＶP + の状態が維持される。次に、時間t5に
なると、奇数番目の走査信号ＶG(n)がＶGLからＶGHにな
り、偶数番目の画素電極３の電圧ＶP(n+1)は、（ＣS ／
ＣS ＋ＣLC＋ＣGD）・（ＶGH−ＶGL）分上昇する。次
に、時間t6になると、奇数番目の走査信号ＶG(n)がＶGH
からＶGLになり、奇数番目の画素電極３の電圧ＶP(n+1)
は、ＶP + の状態に戻る。次に、時間t7になると、画像
信号ＶS がＶS - の状態で、偶数番目の走査信号Ｖ
G(n+1)がＶGHになることから、スイッチング用トランジ
スタ４がオンし、偶数番目の画素電極３には、画像信号
ＶS - が印加される。次に、時間t8になると、偶数番目
の走査信号ＶG(n+1)がＶGLになり、偶数番目の画素電極
３の電圧ＶP(n+1)は、偶数番目のスイッチング用トラン
ジスタ４のゲート・ドレイン間の寄生容量Ｃ GDを介して
（ＣGD／ＣS ＋ＣLC＋ＣGD）・（ＶGH−ＶGL）分だけ下
がり、時間t8までＶP - の状態が維持される。次に、時
間t9になると、奇数番目の走査信号ＶG(n)がＶGHになる
ことから、偶数番目の画素電極３の電圧ＶP(n+1)は、付
加容量ＣS を介して、（ＣS ／ＣS ＋ＣLC＋ＣGD）・
（ＶGH−ＶGL）分上昇する。以下同様に、ＶP + とＶP
- が偶数番目の画素電極３に交互に印加される。
P(n+1)は、以下のように変動する。まず、時間t1からt2
までは、奇数番目の走査信号ＶG(n)がＶGHになることか
ら、偶数番目の画素電極３の電圧ＶP(n+1)は、付加容量
ＣS を介して、（ＣS ／ＣS ＋ＣLC＋ＣGD）・（ＶGH−
ＶGL）分上昇する。次に、時間t2からt3までは、奇数番
目の走査信号ＶG(n)がＶGLになり、偶数番目の画素電極
３の電圧ＶP(n+1)は、時間t1以前の状態まで下がる。次
に、時間t3からt4の間は、画像信号ＶS がＶS + の状態
で、偶数番目の走査信号ＶG(n+1)がＶGLからＶGHになる
ことから、スイッチング用トランジスタ４がオンし、偶
数番目の画素電極３には、画像信号ＶS + が印加され
る。次に、時間t4になると、偶数番目の走査信号Ｖ
G(n+1)がＶGLになり、偶数番目の画素電極３の電圧Ｖ
P(n+1)は、偶数番目のスイッチング用トランジスタ４の
ゲート・ドレイン間の寄生容量ＣGDを介して、（ＣGD／
ＣS ＋ＣLC＋ＣGD）・（ＶGH−ＶGL）分だけ下がり、時
間t5まで、ＶP + の状態が維持される。次に、時間t5に
なると、奇数番目の走査信号ＶG(n)がＶGLからＶGHにな
り、偶数番目の画素電極３の電圧ＶP(n+1)は、（ＣS ／
ＣS ＋ＣLC＋ＣGD）・（ＶGH−ＶGL）分上昇する。次
に、時間t6になると、奇数番目の走査信号ＶG(n)がＶGH
からＶGLになり、奇数番目の画素電極３の電圧ＶP(n+1)
は、ＶP + の状態に戻る。次に、時間t7になると、画像
信号ＶS がＶS - の状態で、偶数番目の走査信号Ｖ
G(n+1)がＶGHになることから、スイッチング用トランジ
スタ４がオンし、偶数番目の画素電極３には、画像信号
ＶS - が印加される。次に、時間t8になると、偶数番目
の走査信号ＶG(n+1)がＶGLになり、偶数番目の画素電極
３の電圧ＶP(n+1)は、偶数番目のスイッチング用トラン
ジスタ４のゲート・ドレイン間の寄生容量Ｃ GDを介して
（ＣGD／ＣS ＋ＣLC＋ＣGD）・（ＶGH−ＶGL）分だけ下
がり、時間t8までＶP - の状態が維持される。次に、時
間t9になると、奇数番目の走査信号ＶG(n)がＶGHになる
ことから、偶数番目の画素電極３の電圧ＶP(n+1)は、付
加容量ＣS を介して、（ＣS ／ＣS ＋ＣLC＋ＣGD）・
（ＶGH−ＶGL）分上昇する。以下同様に、ＶP + とＶP
- が偶数番目の画素電極３に交互に印加される。
【００１７】上述のように、奇数番目の走査信号ＶG(n)
と偶数番目の走査信号ＶG(n+1)のトランジスタ４がオン
するＶGHのタイミングをずらすことによって、奇数番目
の画素電極３の電圧ＶP(n)と偶数番目の画素電極３の電
圧ＶP(n+1)として、ＶP + とＶP - を同時に交互に印加
することが可能になり、画素電極３と前段の走査信号配
線１との間に、電荷保持用の付加容量６が形成された液
晶表示装置でも、全点灯試験が可能になる。
と偶数番目の走査信号ＶG(n+1)のトランジスタ４がオン
するＶGHのタイミングをずらすことによって、奇数番目
の画素電極３の電圧ＶP(n)と偶数番目の画素電極３の電
圧ＶP(n+1)として、ＶP + とＶP - を同時に交互に印加
することが可能になり、画素電極３と前段の走査信号配
線１との間に、電荷保持用の付加容量６が形成された液
晶表示装置でも、全点灯試験が可能になる。
【００１８】なお、上記実施例では、走査信号配線１を
奇数番目と偶数番目の二つのグループに分けることにつ
いて述べてが、三つ以上のグループに分けて三種類以上
の走査信号を印加するようにしてもよい。
奇数番目と偶数番目の二つのグループに分けることにつ
いて述べてが、三つ以上のグループに分けて三種類以上
の走査信号を印加するようにしてもよい。
【００１９】また、上記実施例では、電荷蓄積用の付加
容量６を前段の走査信号配線１と画素電極３との間に設
けることについて述べたが、後段の走査信号配線１と画
素電極３との間に設けてもよい。
容量６を前段の走査信号配線１と画素電極３との間に設
けることについて述べたが、後段の走査信号配線１と画
素電極３との間に設けてもよい。
【００２０】
【発明の効果】以上のように、本発明に係る液晶表示装
置の検査方法によれば、複数の画像信号配線を短絡接続
すると共に、複数の走査信号配線を隣接する走査信号配
線同志が同じグループに入らないように複数のグループ
に分けて短絡接続し、この複数グループの走査信号配線
に異なる走査信号を入力して検査を行うことから、画素
電極と前段もしくは後段の走査信号配線との間に電荷保
持用の付加容量が形成された液晶表示装置でも、全点灯
試験が可能となり、駆動回路を実装する前に、液晶表示
装置の良否が判別できる。
置の検査方法によれば、複数の画像信号配線を短絡接続
すると共に、複数の走査信号配線を隣接する走査信号配
線同志が同じグループに入らないように複数のグループ
に分けて短絡接続し、この複数グループの走査信号配線
に異なる走査信号を入力して検査を行うことから、画素
電極と前段もしくは後段の走査信号配線との間に電荷保
持用の付加容量が形成された液晶表示装置でも、全点灯
試験が可能となり、駆動回路を実装する前に、液晶表示
装置の良否が判別できる。
【図１】本発明に係る検査方法に用いられる液晶表示装
置の等価回路図である。
置の等価回路図である。
【図２】本発明の検査方法に用いられる信号の波形図を
示す図である。
示す図である。
【図３】従来の液晶表示装置の等価回路図である。
【図４】従来の液晶表示装置の検査方法に用いられる信
号の波形図である。
号の波形図である。
【図５】従来の他の液晶表示装置の等価回路図である。
【図６】従来の他の液晶表示装置の検査方法に用いられ
る信号の波形図である。
る信号の波形図である。
１・・・走査信号配線、２・・・画像信号配線、３・・
・画素電極、４・・・スイッチング用トランジスタ、５
・・・対向電極、６・・・付加容量。
・画素電極、４・・・スイッチング用トランジスタ、５
・・・対向電極、６・・・付加容量。
Claims (1)
- 【請求項１】 複数の走査信号配線と画像信号配線をマ
トリックス状に設け、この走査信号配線と画像信号配線
の各交点に画素電極を設け、この画素電極と前記画像信
号配線にソース・ドレイン端子が接続されると共に前記
走査信号配線にゲート端子が接続されたスイッチング用
トランジスタを設けた液晶表示装置の検査方法におい
て、前記複数の画像信号配線を短絡接続すると共に、前
記複数の走査信号配線を隣接する走査信号配線同志が同
じグループに入らないように複数のグループに分けて短
絡接続し、この複数グループの走査信号配線に異なる走
査信号を入力して検査を行うことを特徴とする液晶表示
装置の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23035092A JPH0682817A (ja) | 1992-08-28 | 1992-08-28 | 液晶表示装置の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23035092A JPH0682817A (ja) | 1992-08-28 | 1992-08-28 | 液晶表示装置の検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0682817A true JPH0682817A (ja) | 1994-03-25 |
Family
ID=16906482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23035092A Pending JPH0682817A (ja) | 1992-08-28 | 1992-08-28 | 液晶表示装置の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682817A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100296551B1 (ko) * | 1998-11-18 | 2001-10-26 | 윤종용 | 액정표시장치의불량검사방법 |
| EP1365632A1 (en) * | 2002-05-21 | 2003-11-26 | Wintest Corporation | Inspection method and device for active matrix |
| JP2007156127A (ja) * | 2005-12-06 | 2007-06-21 | Seiko Epson Corp | 電気光学装置の検査方法 |
| US7446556B2 (en) | 1997-12-05 | 2008-11-04 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| USRE41873E1 (en) | 1997-05-12 | 2010-10-26 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| US8310262B2 (en) | 1997-12-05 | 2012-11-13 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| US8722432B2 (en) | 2009-04-24 | 2014-05-13 | Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University | Methods and system for on-chip decoder for array test |
| US8884641B2 (en) | 2009-04-24 | 2014-11-11 | Arizona Board of Regents, a body corporated of the State of Arizona acting for and on behalf of Arizona State University | Methods and system for electrostatic discharge protection of thin-film transistor backplane arrays |
-
1992
- 1992-08-28 JP JP23035092A patent/JPH0682817A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE41873E1 (en) | 1997-05-12 | 2010-10-26 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| US7446556B2 (en) | 1997-12-05 | 2008-11-04 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| US7626414B2 (en) | 1997-12-05 | 2009-12-01 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| US8310262B2 (en) | 1997-12-05 | 2012-11-13 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| KR100296551B1 (ko) * | 1998-11-18 | 2001-10-26 | 윤종용 | 액정표시장치의불량검사방법 |
| EP1365632A1 (en) * | 2002-05-21 | 2003-11-26 | Wintest Corporation | Inspection method and device for active matrix |
| US6815975B2 (en) | 2002-05-21 | 2004-11-09 | Wintest Corporation | Inspection method and inspection device for active matrix substrate, inspection program used therefor, and information storage medium |
| EP1641324A1 (en) * | 2002-05-21 | 2006-03-29 | Wintest Corporation | Inspection method and device for active matrix |
| JP2007156127A (ja) * | 2005-12-06 | 2007-06-21 | Seiko Epson Corp | 電気光学装置の検査方法 |
| US8722432B2 (en) | 2009-04-24 | 2014-05-13 | Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University | Methods and system for on-chip decoder for array test |
| US8884641B2 (en) | 2009-04-24 | 2014-11-11 | Arizona Board of Regents, a body corporated of the State of Arizona acting for and on behalf of Arizona State University | Methods and system for electrostatic discharge protection of thin-film transistor backplane arrays |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1296438C (en) | Active matrix display device and method for driving the same | |
| KR100685942B1 (ko) | 액정표시장치 및 그 구동방법 | |
| US5193018A (en) | Active matrix liquid crystal display system using complementary thin film transistors | |
| JPS63311388A (ja) | マトリックス表示システム | |
| EP1662472A2 (en) | Liquid crystal display device | |
| KR100235590B1 (ko) | 박막트랜지스터 액정표시장치의 구동방법 | |
| JPH10197889A (ja) | 薄膜トランジスタ液晶表示装置と駆動方法及び駆動装置 | |
| EP0838801A1 (en) | Active matrix liquid crystal panel and liquid crystal display device with opposite electrodes divided in groups | |
| EP0539185A1 (en) | Driving apparatus and method for an active matrix type liquid crystal display apparatus | |
| KR100384214B1 (ko) | 평면표시장치, 표시제어장치 및 표시제어방법 | |
| US6483494B1 (en) | Multistage charging circuit for driving liquid crystal displays | |
| GB2326013A (en) | Gate driver circuit for LCD | |
| JPH0682817A (ja) | 液晶表示装置の検査方法 | |
| JPH07112259B2 (ja) | デイスプレイ装置 | |
| JP2552070B2 (ja) | アクティブマトリックス型表示装置およびその駆動方法 | |
| JP4128677B2 (ja) | 液晶表示装置の検査方法 | |
| JP2002258231A (ja) | 液晶表示基板、情報端末装置、液晶表示基板検査装置、液晶表示基板検査方法、およびプログラム | |
| KR100296551B1 (ko) | 액정표시장치의불량검사방법 | |
| JP2874190B2 (ja) | 液晶ディスプレイ装置 | |
| JPH09179532A (ja) | マトリクス型表示パネル駆動装置 | |
| JPH01130133A (ja) | ドライバー内蔵アクティブマトリクスパネル | |
| JP3177702B2 (ja) | 液晶表示装置の検査方法 | |
| JPH07281648A (ja) | 液晶ディスプレイ装置 | |
| KR100206568B1 (ko) | 게이트 라인 결함 감지 수단을 구비한 액정 표시 장치 | |
| JP3302623B2 (ja) | アクティブマトリックス型液晶パネルの検査方法 |