JPH01130133A - ドライバー内蔵アクティブマトリクスパネル - Google Patents
ドライバー内蔵アクティブマトリクスパネルInfo
- Publication number
- JPH01130133A JPH01130133A JP62288652A JP28865287A JPH01130133A JP H01130133 A JPH01130133 A JP H01130133A JP 62288652 A JP62288652 A JP 62288652A JP 28865287 A JP28865287 A JP 28865287A JP H01130133 A JPH01130133 A JP H01130133A
- Authority
- JP
- Japan
- Prior art keywords
- driver
- scanning lines
- built
- lines
- tfts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims description 20
- 239000010409 thin film Substances 0.000 claims abstract 3
- 239000004973 liquid crystal related substance Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 230000002950 deficient Effects 0.000 abstract description 12
- 238000009966 trimming Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 238000007689 inspection Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- 101100214491 Solanum lycopersicum TFT3 gene Proteins 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明はドライバー内蔵アクティブマトリクスパネルの
構成に関する。
構成に関する。
従来の、ドライバー内蔵アクティブマトリクスパネルの
例としては、ｒｓＩＤ（ニス・アイ・デイ−）８４ダイ
ジェストＰ、３１６両角他」がある。２８２図はその回
路図の例である。２１は画素エリア、２２はＸドライバ
ー、２４はＹドライバーである。画素エリア２１は、信
号ａＸ、、Ｘ１＋ＸＭと走査線Ｙ Ｉ ＊ Ｙ ＊ ＋
ＹＮ ％及びそれらの交点に配置された画素ＴＦＴ３
０とから成る。
例としては、ｒｓＩＤ（ニス・アイ・デイ−）８４ダイ
ジェストＰ、３１６両角他」がある。２８２図はその回
路図の例である。２１は画素エリア、２２はＸドライバ
ー、２４はＹドライバーである。画素エリア２１は、信
号ａＸ、、Ｘ１＋ＸＭと走査線Ｙ Ｉ ＊ Ｙ ＊ ＋
ＹＮ ％及びそれらの交点に配置された画素ＴＦＴ３
０とから成る。
画素ＴＦＴ３０には画素電極が接続され、対向型ＩＩＶ
ｃｏＭとの間に容量３１が存在する。３２は信号線と対
向電極間の容量である。Ｘドライバー２２は、シフトレ
ジスタ２６とアナログスイッチＴＦＴ２８とから成る。
ｃｏＭとの間に容量３１が存在する。３２は信号線と対
向電極間の容量である。Ｘドライバー２２は、シフトレ
ジスタ２６とアナログスイッチＴＦＴ２８とから成る。
ＶＩＤは画像信号入力端子、ＣＬｘ、ＣＬＹはクロック
信号、ＤｘｌＤＹはドライバーの動作入力信号の端子で
ある。
信号、ＤｘｌＤＹはドライバーの動作入力信号の端子で
ある。
しかし、前述の従来技術では以下に述べるような問題点
を存する。すなわち、アクティブマトリクスパネルは、
大面積に数万〜数百万個もの能動素子を作製する必要が
あり、無欠陥のパネルを作るのは本質的に極めて難しい
という点である。特に、画面サイズの大型化、画面の高
精細化に伴ない歩留まりは一層低下する。
を存する。すなわち、アクティブマトリクスパネルは、
大面積に数万〜数百万個もの能動素子を作製する必要が
あり、無欠陥のパネルを作るのは本質的に極めて難しい
という点である。特に、画面サイズの大型化、画面の高
精細化に伴ない歩留まりは一層低下する。
一方、アクティブマトリクスパネルをキャラクタなどの
データ表示に用いる場合、無欠陥であることはもちろん
、すべての画素が与えられた信号に対して忠実な階調表
示をする必要がある。このようなパネルを従来技術で作
製するのはほとんど不可能である。
データ表示に用いる場合、無欠陥であることはもちろん
、すべての画素が与えられた信号に対して忠実な階調表
示をする必要がある。このようなパネルを従来技術で作
製するのはほとんど不可能である。
本発明はこのような問題点を解決するものであり、その
目的とするところは、データ表示に適した無欠陥のアク
ティブマトリクスパネルを、ドライバーを内蔵し低コス
トで高い歩留まりで作製できるようにするところにある
。
目的とするところは、データ表示に適した無欠陥のアク
ティブマトリクスパネルを、ドライバーを内蔵し低コス
トで高い歩留まりで作製できるようにするところにある
。
本発明のドライバー内蔵アクティブマトリクスパネルは
以下の構成を存することを特徴とする。
以下の構成を存することを特徴とする。
２Ｎ本の走査線とＭ本の信号線、及びＭ×Ｎ個の画素電
極と、各側索ｒＬ極の１つにドレイン電極が共通にｔｆ
！枕された２つのＴＦＴ−ｔ−備え、前記２つのＴＦＴ
のゲート電極は隣接する２本の走査線に接続され、ソー
ス電極は共通のまたは隣接する信号線に接続され、奇数
行目の走査線と偶数行目の走査線をそれぞれ独立に駆動
でさる内蔵ドライバーを備えている。
極と、各側索ｒＬ極の１つにドレイン電極が共通にｔｆ
！枕された２つのＴＦＴ−ｔ−備え、前記２つのＴＦＴ
のゲート電極は隣接する２本の走査線に接続され、ソー
ス電極は共通のまたは隣接する信号線に接続され、奇数
行目の走査線と偶数行目の走査線をそれぞれ独立に駆動
でさる内蔵ドライバーを備えている。
本発明の上記の構成を用いたドライバー内蔵アクティブ
マトリクスパネルは、画素ＴＦＴと走査線に冗長性を持
たせてあり、各画素の２つのＴＦＴのうちどちらかが正
常であれば正規の信号を与えることができる。一方、こ
れらの２つのＴＦＴには、内蔵ドラバ−を用いて異なる
信号を与えることができ、電気的、光学的に簡単に不良
ＴＦＴのアドレスを検出することができる。
マトリクスパネルは、画素ＴＦＴと走査線に冗長性を持
たせてあり、各画素の２つのＴＦＴのうちどちらかが正
常であれば正規の信号を与えることができる。一方、こ
れらの２つのＴＦＴには、内蔵ドラバ−を用いて異なる
信号を与えることができ、電気的、光学的に簡単に不良
ＴＦＴのアドレスを検出することができる。
第１図は、本発明の第１の実施例を示すドライバー内蔵
アクティブマトリクスパネルの回路図の例である。ドラ
イバー内蔵アクティブマトリクスパネルは、画素エリア
１とＸドライバー２、及びＸドライバー４．５とから成
っている。本実施例においては走査線と画素ＴＦＴに冗
長性があり、画素エリア１は、Ｍ本の信号線と２Ｎ本の
走査線及びＭ×Ｎ個の画素電極と、各画素電極の１つに
ドレイン電極が共通に接続された２つの画素ＴＦＴＩＯ
とから成り、この画素ＴＦＴのゲート電極は隣接する２
本の走査線に、ソース電極は共通の信号線に接続されて
いる。１１は画素電極と対向電極ｖｃ ＯＭとの間の液
晶の容量であり、１２は信号線とｖｃ ｏ Ｍとの間の
液晶の容量である。信号の保持特性を数倍するため、こ
れらの容量に並列に容量を付加することもある。信号ｉ
ｘ、、ｘ１．Ｘ、は全てＸドライバー２で駆動する。Ｘ
ドライバー２はシフトレジスタ６とアナログスイッチＴ
ＦＴアレイ８とから成る。このアナログスイッチのかわ
りにラッチ回路を設けて線順次ドライバーとすることも
できる。ＣＬｘはシフトレジスタ６のクロック入力端子
、Ｄｘはシフトレジスタ６のスタート信号入力端子、Ｖ
ＩＤは画像信号入力端子である。奇数列目の走査ｉＹ＋
ａ、Ｙ＊ａ、ＹＮａは左側のＸドライバー４で、偶数
列目の走査線Ｙ、ｂ、Ｙ＊ ｂ、ＹＮ ｂは右側のＸド
ライバー５でそれぞれ駆動する。Ｙドライバーはシフト
レジスタであり、ＣＬＹａｌＣＬＹｂはクロック信号、
Ｄ Ｙ ａ ｓ Ｄ Ｙ ｂはスタート信号の入力端子
である。
アクティブマトリクスパネルの回路図の例である。ドラ
イバー内蔵アクティブマトリクスパネルは、画素エリア
１とＸドライバー２、及びＸドライバー４．５とから成
っている。本実施例においては走査線と画素ＴＦＴに冗
長性があり、画素エリア１は、Ｍ本の信号線と２Ｎ本の
走査線及びＭ×Ｎ個の画素電極と、各画素電極の１つに
ドレイン電極が共通に接続された２つの画素ＴＦＴＩＯ
とから成り、この画素ＴＦＴのゲート電極は隣接する２
本の走査線に、ソース電極は共通の信号線に接続されて
いる。１１は画素電極と対向電極ｖｃ ＯＭとの間の液
晶の容量であり、１２は信号線とｖｃ ｏ Ｍとの間の
液晶の容量である。信号の保持特性を数倍するため、こ
れらの容量に並列に容量を付加することもある。信号ｉ
ｘ、、ｘ１．Ｘ、は全てＸドライバー２で駆動する。Ｘ
ドライバー２はシフトレジスタ６とアナログスイッチＴ
ＦＴアレイ８とから成る。このアナログスイッチのかわ
りにラッチ回路を設けて線順次ドライバーとすることも
できる。ＣＬｘはシフトレジスタ６のクロック入力端子
、Ｄｘはシフトレジスタ６のスタート信号入力端子、Ｖ
ＩＤは画像信号入力端子である。奇数列目の走査ｉＹ＋
ａ、Ｙ＊ａ、ＹＮａは左側のＸドライバー４で、偶数
列目の走査線Ｙ、ｂ、Ｙ＊ ｂ、ＹＮ ｂは右側のＸド
ライバー５でそれぞれ駆動する。Ｙドライバーはシフト
レジスタであり、ＣＬＹａｌＣＬＹｂはクロック信号、
Ｄ Ｙ ａ ｓ Ｄ Ｙ ｂはスタート信号の入力端子
である。
本実施例においては１つの画素に２つのＴＦＴを備えて
いるため、どちらか一方のＴＦＴが不良であっても他の
ＴＦＴが正常であれば、不良ＴＦＴをレーザトリミング
等を用いて切断して修正できる。修正した画素には正規
の信号が与えられるため、本実施例ではキャラクタなど
のデータ表示にも対応できる無欠陥のアクティブマトリ
クスパネルを高い歩留まりで作製できる。一方、不良部
分のアドレスを検出する場合、本実施例においては走査
線に冗長性を存しかつ奇数段目と偶数段目（７） 信号
’ＩＡを独立に駆動できるため、電気的あるいは光学的
に簡単に検出できる。以下、その具体的な方法について
説明する。
いるため、どちらか一方のＴＦＴが不良であっても他の
ＴＦＴが正常であれば、不良ＴＦＴをレーザトリミング
等を用いて切断して修正できる。修正した画素には正規
の信号が与えられるため、本実施例ではキャラクタなど
のデータ表示にも対応できる無欠陥のアクティブマトリ
クスパネルを高い歩留まりで作製できる。一方、不良部
分のアドレスを検出する場合、本実施例においては走査
線に冗長性を存しかつ奇数段目と偶数段目（７） 信号
’ＩＡを独立に駆動できるため、電気的あるいは光学的
に簡単に検出できる。以下、その具体的な方法について
説明する。
第１の方法は電気的に検出する方法である。−役にＴＦ
Ｔの不良にはシ９−トとオープンの２つのモードがある
が、後者については特に修正する必要はないので、前者
の検出方法について述べる。第３図（ａ）はＴＦＴのゲ
ート・ソース間及びゲートのドレイン間のショートを検
出する方法を示している。この図のように走査線を１本
ずつ順次選択し、画素信号入力端子ＶＩＤに電流計を接
続して、信号線を順次選択していけばシ望−トしている
アドレスを簡単に求めることができる。
Ｔの不良にはシ９−トとオープンの２つのモードがある
が、後者については特に修正する必要はないので、前者
の検出方法について述べる。第３図（ａ）はＴＦＴのゲ
ート・ソース間及びゲートのドレイン間のショートを検
出する方法を示している。この図のように走査線を１本
ずつ順次選択し、画素信号入力端子ＶＩＤに電流計を接
続して、信号線を順次選択していけばシ望−トしている
アドレスを簡単に求めることができる。
なお、全アドレスについてこの測定を行なうのはかなり
時間を要するため、まず全ての走査線と信号線を同時に
選択し、もしリーク電流が検出されれば、走査線を１本
ずつ順次選択し、リーク電流が再び検出された走査線で
Ｙドライバーの動作を止め、信号線を１本ずつ選択しア
ドレスを求めるといった方法が効率的である。第３図（
ｂ）はＴＦＴのソース・ドレイ／間のショートを検出す
る方法で、２つのＴＦＴの書き込みと保持の特性が正常
であるか否かを調べることができる。まず、ＶＩＤに適
当な電位を与え、走査線Ｙｎａを選択し上側のＴＦＴを
用いた画素に電荷を与える。次にＹｎａを非選択とし、
一定時間後にＶＩＤに電圧計を接続し、走査線Ｙｎｂを
選択し、下側のＴＦＴを用いて画素に保持されている電
荷を取り出す。たとえば画素容ｆｆ１ｌｌが信号＃ｔＸ
ｍの配線容ｆｆ１１２の１７１０であれば電圧計には最
初に与えた電圧の１７１０程度の電圧が検知される。も
し、ＴＦＴのソース・ドレイ／間のショート等の不良が
あれば、この電圧はゼロとなる。ただし、この検査では
不良画素のアドレスを求めることはできても、どちらの
ＴＦＴが不良かを判別することはできないため、外観検
査の必要がある。通常は、ソース・ドレイン間のショー
トは平面的なパターン不良が主な原因であるから外観検
査で対応かつ（。 。
時間を要するため、まず全ての走査線と信号線を同時に
選択し、もしリーク電流が検出されれば、走査線を１本
ずつ順次選択し、リーク電流が再び検出された走査線で
Ｙドライバーの動作を止め、信号線を１本ずつ選択しア
ドレスを求めるといった方法が効率的である。第３図（
ｂ）はＴＦＴのソース・ドレイ／間のショートを検出す
る方法で、２つのＴＦＴの書き込みと保持の特性が正常
であるか否かを調べることができる。まず、ＶＩＤに適
当な電位を与え、走査線Ｙｎａを選択し上側のＴＦＴを
用いた画素に電荷を与える。次にＹｎａを非選択とし、
一定時間後にＶＩＤに電圧計を接続し、走査線Ｙｎｂを
選択し、下側のＴＦＴを用いて画素に保持されている電
荷を取り出す。たとえば画素容ｆｆ１ｌｌが信号＃ｔＸ
ｍの配線容ｆｆ１１２の１７１０であれば電圧計には最
初に与えた電圧の１７１０程度の電圧が検知される。も
し、ＴＦＴのソース・ドレイ／間のショート等の不良が
あれば、この電圧はゼロとなる。ただし、この検査では
不良画素のアドレスを求めることはできても、どちらの
ＴＦＴが不良かを判別することはできないため、外観検
査の必要がある。通常は、ソース・ドレイン間のショー
トは平面的なパターン不良が主な原因であるから外観検
査で対応かつ（。 。
第２の方法は光学的に検出する方法である。この検査は
液晶を封入した後行なう。この方法は簡単で、Ｙドライ
バー４のみを使って画像を表示した場合を甲、Ｙドライ
バー５のみを使って画像を表示した場合を乙とすると、
甲と乙を比較して不良ＴＦＴのアドレスを・求めるとい
う方法である。
液晶を封入した後行なう。この方法は簡単で、Ｙドライ
バー４のみを使って画像を表示した場合を甲、Ｙドライ
バー５のみを使って画像を表示した場合を乙とすると、
甲と乙を比較して不良ＴＦＴのアドレスを・求めるとい
う方法である。
アクティブマトリクスパネル基板の断面図を第４図に示
す。４０は絶縁基板、４１はゲート電極、４２はゲート
絶縁膜、４３はチャネル部、４４．４５はそれぞれソー
ス・ドレイン電極、４６は后間絶縁膜、４７は信号線、
４８は画素電極である。内蔵ドライバーを構成するＴＦ
Ｔも同じ構造で、画素ＴＦＴと同時に作製する。
す。４０は絶縁基板、４１はゲート電極、４２はゲート
絶縁膜、４３はチャネル部、４４．４５はそれぞれソー
ス・ドレイン電極、４６は后間絶縁膜、４７は信号線、
４８は画素電極である。内蔵ドライバーを構成するＴＦ
Ｔも同じ構造で、画素ＴＦＴと同時に作製する。
以上述べたように、本発明のドライバー内薄アクティブ
マトリクスパネルは、画素ＴＦＴと走査線に冗長性を持
たせてあり、各画素の２つのＴＦＴのうち、どちらかが
正常であれば正規の信号を与えることができる。一方、
これらの２つの’Ｔ ＰＴには、内蔵ドライバーを用い
て異なる信号を与えることができ、電気的、光学的に簡
単に不良ＴＦＴのアドレスを求めることができる。従っ
て、内蔵ドライバーを用いて不良部分を検出し、レーザ
ートリミング等によって修正すれば、データ表示に適し
た無欠陥のアクティブマトリクスパネルを高い歩留まり
で作製できる。特に高精細なパネルにおいては、通常の
プローブカード等を用いた検査方法ではこのような検査
は不可能だが、本発明によればドライバーの動作が可能
な限り非常に高精細のパネルにも対応できる。しかも検
査に要する時間も短くてすみ、コストアップにはならな
い。また、ドライバー内蔵であるからパネルは小型軽量
で製造コストも安い。
マトリクスパネルは、画素ＴＦＴと走査線に冗長性を持
たせてあり、各画素の２つのＴＦＴのうち、どちらかが
正常であれば正規の信号を与えることができる。一方、
これらの２つの’Ｔ ＰＴには、内蔵ドライバーを用い
て異なる信号を与えることができ、電気的、光学的に簡
単に不良ＴＦＴのアドレスを求めることができる。従っ
て、内蔵ドライバーを用いて不良部分を検出し、レーザ
ートリミング等によって修正すれば、データ表示に適し
た無欠陥のアクティブマトリクスパネルを高い歩留まり
で作製できる。特に高精細なパネルにおいては、通常の
プローブカード等を用いた検査方法ではこのような検査
は不可能だが、本発明によればドライバーの動作が可能
な限り非常に高精細のパネルにも対応できる。しかも検
査に要する時間も短くてすみ、コストアップにはならな
い。また、ドライバー内蔵であるからパネルは小型軽量
で製造コストも安い。
ｆｆ１図はドライバー内蔵アクティブマトリクスパネル
の回路図。 第２図は従来のドライバー内蔵アクティブマトリクスパ
ネルの回路図。 第３図（ａ）、（ｂ）は不良部分の検出方法を示す図。 ｍ４図はアクティブマトリクス基板の断面図。 １．２１・・・画素エリア ２．２２・・・Ｘドライバー ４．５．２４・・・Ｙドライバー ６．２６・・・シフトレジスタ ８．２８・・・アナログスイッチＴＦＴ１０．３０・・
・画素ＴＦＴ 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 最 上 務 他１名＄ｚ）羽 （ａ） （ｂ） 某３ ロ ４０−−一已泳苓水 ４１−−− γ−ト ４ｘ−−−ｒ′−に！：ｔｋ版 潴７，４−濶
の回路図。 第２図は従来のドライバー内蔵アクティブマトリクスパ
ネルの回路図。 第３図（ａ）、（ｂ）は不良部分の検出方法を示す図。 ｍ４図はアクティブマトリクス基板の断面図。 １．２１・・・画素エリア ２．２２・・・Ｘドライバー ４．５．２４・・・Ｙドライバー ６．２６・・・シフトレジスタ ８．２８・・・アナログスイッチＴＦＴ１０．３０・・
・画素ＴＦＴ 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 最 上 務 他１名＄ｚ）羽 （ａ） （ｂ） 某３ ロ ４０−−一已泳苓水 ４１−−− γ−ト ４ｘ−−−ｒ′−に！：ｔｋ版 潴７，４−濶
Claims (2)
- （１）絶縁基板上に、複数のデータ線群、走査線群、及
び前記データ線及び走査線の少なくとも一方を駆動する
ためのドライバーを備え、前記データ線、及び走査線の
交点に設けられた薄膜トランジスタ（以下ＴＦＴと略記
）アレイによって画素電極を駆動し液晶を駆動して成る
ドライバー内蔵アクティブマトリクスパネルにおいて、
２Ｎ本の走査線とＭ本の信号線、及びＭ×Ｎ個の画素電
極と各画素電極の１つにドレイン電極が共通に接続され
た２つのＴＦＴを備え、前記２つのＴＦＴのゲート電極
は隣接する２本の走査線に接続され、前記２つのＴＦＴ
のソース電極は共通のまたは隣接する信号線に接続され
、奇数行目の走査線と偶数行目の走査線をそれぞれ独立
に駆動できる内蔵ドライバーを備えていることを特徴と
する、ドライバー内蔵アクティブマトリクスパネル。 - （２）前記画素ＴＦＴ及び内蔵ドライバーを構成するＴ
ＦＴはポリシリコン薄膜を用いた形成されることを特徴
とする特許請求の範囲第１項記載のドライバー内蔵アク
ティブマトリクスパネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288652A JPH01130133A (ja) | 1987-11-16 | 1987-11-16 | ドライバー内蔵アクティブマトリクスパネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288652A JPH01130133A (ja) | 1987-11-16 | 1987-11-16 | ドライバー内蔵アクティブマトリクスパネル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01130133A true JPH01130133A (ja) | 1989-05-23 |
Family
ID=17732934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62288652A Pending JPH01130133A (ja) | 1987-11-16 | 1987-11-16 | ドライバー内蔵アクティブマトリクスパネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01130133A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0312637A (ja) * | 1989-06-12 | 1991-01-21 | Matsushita Electron Corp | 画像表示装置及びその製造方法 |
| US6693301B2 (en) | 1991-10-16 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving and manufacturing the same |
| US6713783B1 (en) | 1991-03-15 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Compensating electro-optical device including thin film transistors |
| US7071910B1 (en) | 1991-10-16 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and method of driving and manufacturing the same |
| US7116302B2 (en) | 1991-10-16 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Process of operating active matrix display device having thin film transistors |
| US7253440B1 (en) | 1991-10-16 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having at least first and second thin film transistors |
| CN103018987A (zh) * | 2012-12-06 | 2013-04-03 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
-
1987
- 1987-11-16 JP JP62288652A patent/JPH01130133A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0312637A (ja) * | 1989-06-12 | 1991-01-21 | Matsushita Electron Corp | 画像表示装置及びその製造方法 |
| US6713783B1 (en) | 1991-03-15 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Compensating electro-optical device including thin film transistors |
| US6693301B2 (en) | 1991-10-16 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving and manufacturing the same |
| US6759680B1 (en) | 1991-10-16 | 2004-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device having thin film transistors |
| US7071910B1 (en) | 1991-10-16 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and method of driving and manufacturing the same |
| US7116302B2 (en) | 1991-10-16 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Process of operating active matrix display device having thin film transistors |
| US7253440B1 (en) | 1991-10-16 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having at least first and second thin film transistors |
| CN103018987A (zh) * | 2012-12-06 | 2013-04-03 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| EP2741333A1 (en) * | 2012-12-06 | 2014-06-11 | Boe Technology Group Co. Ltd. | Array substrate, driving method thereof and display device |
| CN103018987B (zh) * | 2012-12-06 | 2015-05-13 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| US9324289B2 (en) | 2012-12-06 | 2016-04-26 | Boe Technology Group Co., Ltd. | Array substrate, driving method thereof and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9810933B2 (en) | Liquid crystal display device and method of driving the same | |
| KR100668544B1 (ko) | 액정 표시 장치 | |
| US7839374B2 (en) | Liquid crystal display device and method of driving the same | |
| JPH01137293A (ja) | デイスプレーのクロストーク減少方法と装置 | |
| JPS63311388A (ja) | マトリックス表示システム | |
| JPH01130131A (ja) | ドライバー内蔵アクティブマトリクスパネル | |
| JPH05204331A (ja) | 液晶表示装置の駆動方法 | |
| JPH05188395A (ja) | 液晶表示素子 | |
| JPH05303114A (ja) | 液晶表示素子 | |
| US9001101B2 (en) | Liquid crystal display device and method of driving the same | |
| TW571283B (en) | Liquid crystal display panel and the driving method thereof | |
| JP2003043980A (ja) | 表示装置の基板、アレイ基板、検査用回路、検査方法および液晶セルの製造方法 | |
| JPH01130133A (ja) | ドライバー内蔵アクティブマトリクスパネル | |
| JPS6468724A (en) | Active matrix panel | |
| JP2006235449A (ja) | 電気光学装置、駆動方法および電子機器 | |
| JP3119942B2 (ja) | アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法 | |
| JP3424302B2 (ja) | 液晶表示装置 | |
| JP2003157053A (ja) | 液晶表示装置およびその検査方法およびその検査装置 | |
| JPH04251892A (ja) | 液晶表示装置 | |
| JPH0635417A (ja) | アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法 | |
| JPH1144891A (ja) | 液晶表示装置 | |
| JP3177702B2 (ja) | 液晶表示装置の検査方法 | |
| JP3290602B2 (ja) | 液晶表示装置の検査方法および液晶表示装置 | |
| KR101535818B1 (ko) | 액정 표시 장치 | |
| JP3492203B2 (ja) | 液晶表示装置 |