JPH01137293A - デイスプレーのクロストーク減少方法と装置 - Google Patents
デイスプレーのクロストーク減少方法と装置Info
- Publication number
- JPH01137293A JPH01137293A JP63203977A JP20397788A JPH01137293A JP H01137293 A JPH01137293 A JP H01137293A JP 63203977 A JP63203977 A JP 63203977A JP 20397788 A JP20397788 A JP 20397788A JP H01137293 A JPH01137293 A JP H01137293A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- line
- gate
- crosstalk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 22
- 239000004973 liquid crystal related substance Substances 0.000 claims description 28
- 239000011159 matrix material Substances 0.000 claims description 18
- 239000010409 thin film Substances 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 6
- 230000009467 reduction Effects 0.000 claims description 5
- 230000008878 coupling Effects 0.000 abstract description 14
- 238000010168 coupling process Methods 0.000 abstract description 14
- 238000005859 coupling reaction Methods 0.000 abstract description 14
- 230000000295 complement effect Effects 0.000 abstract description 9
- 230000001360 synchronised effect Effects 0.000 abstract description 2
- 210000004027 cell Anatomy 0.000 description 38
- 239000003990 capacitor Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 9
- 210000002858 crystal cell Anatomy 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 238000012937 correction Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は薄膜トランジスタ／液晶ディスプレー（Ｔｈｉ
ｎ ｆｉｍｔｒａｎｓｉｓｔｏｒ／Ｌｉｑｕｉｄ ｃｒ
ｙｓｔａｌ ｄｉｓｐｌａｙ −ＴＦＴ／ＬＣＤ）の分
野、より詳細に言えば、ＴＦ Ｔ／Ｌ ＣＤのクロスト
ークを除去する方法に関する。
ｎ ｆｉｍｔｒａｎｓｉｓｔｏｒ／Ｌｉｑｕｉｄ ｃｒ
ｙｓｔａｌ ｄｉｓｐｌａｙ −ＴＦＴ／ＬＣＤ）の分
野、より詳細に言えば、ＴＦ Ｔ／Ｌ ＣＤのクロスト
ークを除去する方法に関する。
Ｂ、従来の技術
薄膜トランジスタ／液晶ディスプレーの技術は、最近に
なって実用化が進んでいるディスプレー技術である。こ
の技術の実用化を計る種々な研究が全世界的な規模で行
われている。この装置において、クロストークの問題は
、解決されねばならない問題の上位に属している。これ
は、成る列に表示されるべき画素の情報が、その列の他
の画素、または隣接する列の他の画素に結合する問題で
ある。クロストークの結果は、スクリーン上に視覚で感
じるような影Ｗｔ−与える。クロストークの原因は列、
即ちデータ・ラインと、画素を画定する導電体パッドと
の間の寄生容量（位置的な関係で生じる容量）である。
なって実用化が進んでいるディスプレー技術である。こ
の技術の実用化を計る種々な研究が全世界的な規模で行
われている。この装置において、クロストークの問題は
、解決されねばならない問題の上位に属している。これ
は、成る列に表示されるべき画素の情報が、その列の他
の画素、または隣接する列の他の画素に結合する問題で
ある。クロストークの結果は、スクリーン上に視覚で感
じるような影Ｗｔ−与える。クロストークの原因は列、
即ちデータ・ラインと、画素を画定する導電体パッドと
の間の寄生容量（位置的な関係で生じる容量）である。
データ・ラインをパッドに接続するトランジスタがオフ
にされても、寄生容量は、データ電圧の一部をパッド、
即ち液晶の画素に発生される。
にされても、寄生容量は、データ電圧の一部をパッド、
即ち液晶の画素に発生される。
直接または間接にクロストークの問題に向けられた多く
の特許があるけれども、それらの大部分は通常のマトリ
ックス型の液晶ディスプレーに関連した種々の型のクロ
ストークを扱っている。
の特許があるけれども、それらの大部分は通常のマトリ
ックス型の液晶ディスプレーに関連した種々の型のクロ
ストークを扱っている。
米国特許第４６５５５５０号は強誘電体液晶ディスプレ
ーに向けられており、個々の画素は、各画素のための列
及び行に１つの電界効果トランジスタを含むアドレス・
マトリックスを介してアドレスされ、これにより、デー
タが各画素に書き込まれ、その表示状態を変更し、また
は維持する装置が開示されている。この特許において、
クロストークは、アクセスされるべき画素だけに電圧を
選択的に印加することによって減少される。
ーに向けられており、個々の画素は、各画素のための列
及び行に１つの電界効果トランジスタを含むアドレス・
マトリックスを介してアドレスされ、これにより、デー
タが各画素に書き込まれ、その表示状態を変更し、また
は維持する装置が開示されている。この特許において、
クロストークは、アクセスされるべき画素だけに電圧を
選択的に印加することによって減少される。
米国特許第３９９５９４２号はマトリックス型の液晶デ
ィスプレー装置を駆動する方法を開示している。液晶セ
ルの間のクロストークはバイアス電圧パルスを用いるこ
とによって少なくされている。
ィスプレー装置を駆動する方法を開示している。液晶セ
ルの間のクロストークはバイアス電圧パルスを用いるこ
とによって少なくされている。
米国特許第３７６５０１１号は２個の端子を用いたアド
レス方法を持つ平坦なイメージ・ディスプレーに向けら
れている。
レス方法を持つ平坦なイメージ・ディスプレーに向けら
れている。
米国特許第３５３２８１３号は簡単なＸ−Ｙアドレス方
法の一部クロストークな回避する液晶ディスプレーに向
けられているが、この装置は他の形のクロストークには
適用することが出来ない。
法の一部クロストークな回避する液晶ディスプレーに向
けられているが、この装置は他の形のクロストークには
適用することが出来ない。
米国特許第４６６００３０号は改良された液晶ビデオ・
ディスプレー装置に向けられている。この装置は飛越し
式のビデオ・ディスプレー技術を利用しており、そして
走査信号は、各フレーム毎に選択されたラインをシフト
して、順番に並べられた１１＃１ラインを１本おきに走
査するように与えられる。そして、選択された走査電極
ラインの上側と下側の両方の隣接した非選択電極に対し
て、重複した期間の間、選択された付加的な電圧が与え
られる。この装置は所定の順序ですべての走査ラインを
駆動することにより関連するフリッカを減少して、高分
解能のディスプレー装置を与えている。
ディスプレー装置に向けられている。この装置は飛越し
式のビデオ・ディスプレー技術を利用しており、そして
走査信号は、各フレーム毎に選択されたラインをシフト
して、順番に並べられた１１＃１ラインを１本おきに走
査するように与えられる。そして、選択された走査電極
ラインの上側と下側の両方の隣接した非選択電極に対し
て、重複した期間の間、選択された付加的な電圧が与え
られる。この装置は所定の順序ですべての走査ラインを
駆動することにより関連するフリッカを減少して、高分
解能のディスプレー装置を与えている。
米国特許第４８４０５８２号はテレビジョンに使用する
ための液晶マトリックス・ディスプレーを駆動するため
のシステムが開示されており、このシステムにおいて、
各画素に印加される信号は、単一の画素を走査するのに
必要な時間間隔よりも大きい速度ではないが、クロスト
ークを生ずるに要する速度よりも大きく、そして、何れ
の場合でも反転のない画素のラインを走査するのに必要
な速度よりも大きくなるように反転されている。
ための液晶マトリックス・ディスプレーを駆動するため
のシステムが開示されており、このシステムにおいて、
各画素に印加される信号は、単一の画素を走査するのに
必要な時間間隔よりも大きい速度ではないが、クロスト
ークを生ずるに要する速度よりも大きく、そして、何れ
の場合でも反転のない画素のラインを走査するのに必要
な速度よりも大きくなるように反転されている。
Ｃ２発明が解決しようとする問題点
本発明の目的は、薄膜トランジスタ／液晶ディスプレー
（ＴＰＴ／ＬＣＤ）において、データ・ラインと画素セ
ルとの間のクロストークを除去する方法を提供すること
にある。
（ＴＰＴ／ＬＣＤ）において、データ・ラインと画素セ
ルとの間のクロストークを除去する方法を提供すること
にある。
本発明の他の目的は、セルのマトリックスで構成される
ＴＦＴ／ＬＣＤのクロストークを減少する方法において
、各セルは複数本の第１のデータ・ラインと複数本の第
２のデータ・ラインによって画定され、所定のセルは、
データ信号及びゲート信号が印加されたデータ・ライン
とゲート・ラインに応答して、それらのラインの交差す
る所にあるセルをオンに転じることと、そのディスプレ
ーの標準の走査ライン時間の少なくとも半分の時間だけ
、上記のゲート・ラインの１つにゲート信号を印加する
ことと、標準の走査ライン時間の残りの期間はゲート信
号を印加しないことと、ゲート信号が印加された時に、
データ信号が上記のデータ・ラインの１つに印加され、
そして、ゲート信号が印加されない時に、入力りロスト
ーク補償信号が印加されることとから成るクロストーク
減少方法を提供することにある。
ＴＦＴ／ＬＣＤのクロストークを減少する方法において
、各セルは複数本の第１のデータ・ラインと複数本の第
２のデータ・ラインによって画定され、所定のセルは、
データ信号及びゲート信号が印加されたデータ・ライン
とゲート・ラインに応答して、それらのラインの交差す
る所にあるセルをオンに転じることと、そのディスプレ
ーの標準の走査ライン時間の少なくとも半分の時間だけ
、上記のゲート・ラインの１つにゲート信号を印加する
ことと、標準の走査ライン時間の残りの期間はゲート信
号を印加しないことと、ゲート信号が印加された時に、
データ信号が上記のデータ・ラインの１つに印加され、
そして、ゲート信号が印加されない時に、入力りロスト
ーク補償信号が印加されることとから成るクロストーク
減少方法を提供することにある。
Ｄ１問題点を解決するための手段
本発明に従って、ＴＰＴ／ＬＣＤにおいて、データ・ラ
イン及び画素セル間のクロストークの除去は、ディスプ
レーの標準の走査ライン期間よりも短い時間間隔で、与
えられたデータ・ラインにデータ信号を印加し、走査ラ
イン期間の残りの時間間隔で、与えられたデータ・ライ
ンにクロストーク補償信号を印加することによって達成
される。
イン及び画素セル間のクロストークの除去は、ディスプ
レーの標準の走査ライン期間よりも短い時間間隔で、与
えられたデータ・ラインにデータ信号を印加し、走査ラ
イン期間の残りの時間間隔で、与えられたデータ・ライ
ンにクロストーク補償信号を印加することによって達成
される。
本発明は、各セルが複数本の第１のデータ・ラインのう
ちの１本と、複数本の第２のゲート・ラインのうちの１
本との交差点によって画定される薄膜トランジスタ／液
晶ディスプレーのマトリックスで構成されるディスプレ
ーにおいて、クロストークを減少する方法である。デー
タ・ラインとゲート・ラインに印加されたデータ信号と
ゲート信号とに応答して、これらのラインが交差する所
にあるセルをオンにすることによって、所望のセルを付
勢する。１つのゲート・ラインに印加されたゲート信号
は、ディスプレーの標準の走査ライン期間よりも短く選
択された時間間隔でオンにされ、走査ラインの残りの期
間の時間間隔でオフにされる。ゲート信号がオンの間に
、データ信号が１つのデータ・ラインに印加され、そし
て、ゲート信号がオフの時間の闇に、クロストーク補償
信号が１つのデータ・ラインに印加される。
ちの１本と、複数本の第２のゲート・ラインのうちの１
本との交差点によって画定される薄膜トランジスタ／液
晶ディスプレーのマトリックスで構成されるディスプレ
ーにおいて、クロストークを減少する方法である。デー
タ・ラインとゲート・ラインに印加されたデータ信号と
ゲート信号とに応答して、これらのラインが交差する所
にあるセルをオンにすることによって、所望のセルを付
勢する。１つのゲート・ラインに印加されたゲート信号
は、ディスプレーの標準の走査ライン期間よりも短く選
択された時間間隔でオンにされ、走査ラインの残りの期
間の時間間隔でオフにされる。ゲート信号がオンの間に
、データ信号が１つのデータ・ラインに印加され、そし
て、ゲート信号がオフの時間の闇に、クロストーク補償
信号が１つのデータ・ラインに印加される。
Ｅ、実施例
液晶セルと関連させてＷＪＨトランジスタを使用するこ
とは、通常の多重化マトリックス液晶ディスプレーで達
成されたものに比べて多くの利点を有している。ＴＰＴ
／ＬＣＤディスプレーにおいて、液晶セルのマトリック
スは、１つのセル毎に薄膜トランジスタのＸ−Ｙアレー
によって制御されており、各セルは液晶電極の対応する
打上のチャージを制御するために、−時に１つの行をス
イッチ・オンすることが出来、これによりこれらの液晶
セルの可視状態を決める。第７図は、そのような液晶セ
ルのアレーの等価回路を示しており、それは１デバイス
・セルのダイナミック・メモリ（ＤＲＡＭ）のマトリッ
クスと電気的に同一である。トランジスタ２及び４の各
行は、夫々ゲート・ライン６及び８、即ち対応する水平
のゲート電極に印加されるパルスによってオンにされる
ので、垂直のデータ電極１０．１２．１４及び１６の電
圧は、例えばトランジスタ２０と関連したセルの容量１
８のようなセルの容量に転送される。このセルの容量は
液晶セルそれ自身で構成されるが、成る場合にはそれに
ｉｊ膜のストレージ容量が付加される。この充電プロセ
スを充分に高い速度で反復すると、液晶素子に充電され
たチャージを維持することが出来、可視的なイメージが
データ電圧に対応して発生される。このトランジスタは
、ゲート・ラインの付勢の時だけ電荷の流れを許容し、
他の行がアドレスされている闇にその容量から電荷を漏
洩させないような理想的なスイッチと考えることが出来
る。然しながら、そのような理想的な特性は本発明の必
要な要件ではない。
とは、通常の多重化マトリックス液晶ディスプレーで達
成されたものに比べて多くの利点を有している。ＴＰＴ
／ＬＣＤディスプレーにおいて、液晶セルのマトリック
スは、１つのセル毎に薄膜トランジスタのＸ−Ｙアレー
によって制御されており、各セルは液晶電極の対応する
打上のチャージを制御するために、−時に１つの行をス
イッチ・オンすることが出来、これによりこれらの液晶
セルの可視状態を決める。第７図は、そのような液晶セ
ルのアレーの等価回路を示しており、それは１デバイス
・セルのダイナミック・メモリ（ＤＲＡＭ）のマトリッ
クスと電気的に同一である。トランジスタ２及び４の各
行は、夫々ゲート・ライン６及び８、即ち対応する水平
のゲート電極に印加されるパルスによってオンにされる
ので、垂直のデータ電極１０．１２．１４及び１６の電
圧は、例えばトランジスタ２０と関連したセルの容量１
８のようなセルの容量に転送される。このセルの容量は
液晶セルそれ自身で構成されるが、成る場合にはそれに
ｉｊ膜のストレージ容量が付加される。この充電プロセ
スを充分に高い速度で反復すると、液晶素子に充電され
たチャージを維持することが出来、可視的なイメージが
データ電圧に対応して発生される。このトランジスタは
、ゲート・ラインの付勢の時だけ電荷の流れを許容し、
他の行がアドレスされている闇にその容量から電荷を漏
洩させないような理想的なスイッチと考えることが出来
る。然しながら、そのような理想的な特性は本発明の必
要な要件ではない。
実際のアレー〇問題は表示されるイメージの品質を劣化
させるよう作用する種々の望ましくない性質によって生
じる。これらの問題中で最も重要なものの１つは、垂直
電極に印加されたデータ電圧が、オフ状態にあるトラン
ジスタのセルにまで影響を与えるクロストークの問題で
ある。クロストークが発生する主要な原因は、ＡＣ電流
によってトランジスタ・スイッチを容易にバイパスする
容量性の結合である。これは、液晶素子が直流励起に応
答すると同時に交流電圧にも応答することに起因する。
させるよう作用する種々の望ましくない性質によって生
じる。これらの問題中で最も重要なものの１つは、垂直
電極に印加されたデータ電圧が、オフ状態にあるトラン
ジスタのセルにまで影響を与えるクロストークの問題で
ある。クロストークが発生する主要な原因は、ＡＣ電流
によってトランジスタ・スイッチを容易にバイパスする
容量性の結合である。これは、液晶素子が直流励起に応
答すると同時に交流電圧にも応答することに起因する。
バイパス結合の支配的ではあるが唯一ではない結合源は
、第２図に模式的に示したように、データ電極２２及び
２４と、透明な液晶電極２６との間の容量であり、この
容量は典型的なＴＦＴ／ＬＣＤセルのセル・レイアウト
の代表である。結合容量とセル容量とが容量性の分圧器
を形成して、常時、データ電圧の一部が液晶に跨がって
印加される。与えられた１つの列の電極の電圧は、その
列のすべての素子に対して、直列の順序で反復したデー
タ電圧を形成するので、成る１つの液晶セル容量は、セ
ル容量に関連した結合容量の大きさに従って、列の全電
圧の一部の電圧が逐次に印加される。代表的なセルの寸
法及び代表的なセルの容量においては、このクロストー
ク信号が顕著になって、グレースケールのイメージ中に
可視的な部分として現われる。この問題の通常の解決方
法は、（１）グレースケールを回避すること、即ち飽和
応答方式（５ａｔｕｒａｔｅｄ ｒｅｓｐｏｎｓｅｒｅ
ｇｉｍｅ ）で動作することによって、電圧の小さなチ
ャージには応答しない液晶セルにすることと、（２）結
合容量の影響を相対的に減らすために、セル容量をより
大きくすることである。
、第２図に模式的に示したように、データ電極２２及び
２４と、透明な液晶電極２６との間の容量であり、この
容量は典型的なＴＦＴ／ＬＣＤセルのセル・レイアウト
の代表である。結合容量とセル容量とが容量性の分圧器
を形成して、常時、データ電圧の一部が液晶に跨がって
印加される。与えられた１つの列の電極の電圧は、その
列のすべての素子に対して、直列の順序で反復したデー
タ電圧を形成するので、成る１つの液晶セル容量は、セ
ル容量に関連した結合容量の大きさに従って、列の全電
圧の一部の電圧が逐次に印加される。代表的なセルの寸
法及び代表的なセルの容量においては、このクロストー
ク信号が顕著になって、グレースケールのイメージ中に
可視的な部分として現われる。この問題の通常の解決方
法は、（１）グレースケールを回避すること、即ち飽和
応答方式（５ａｔｕｒａｔｅｄ ｒｅｓｐｏｎｓｅｒｅ
ｇｉｍｅ ）で動作することによって、電圧の小さなチ
ャージには応答しない液晶セルにすることと、（２）結
合容量の影響を相対的に減らすために、セル容量をより
大きくすることである。
多くのイメージを正確に再現するにはグレースケールが
必要であり、且つ単純なグラフィック・イメージでさえ
もグレースケールを用いることによって視覚的に改善す
ることが出来るので、前者の解決方法はディスプレー機
能を厳しく制限することになる°０通常のテレビジョン
装置に最も広く用いられている後者の解決方法は、電気
的短絡の欠陥を持たない薄膜誘電体の広い領域を作るこ
とは困難なので、各セルに薄膜容量を付加することは、
このようなディスプレーの製造上の歩留りな非常に悪く
するという欠点を持っている。
必要であり、且つ単純なグラフィック・イメージでさえ
もグレースケールを用いることによって視覚的に改善す
ることが出来るので、前者の解決方法はディスプレー機
能を厳しく制限することになる°０通常のテレビジョン
装置に最も広く用いられている後者の解決方法は、電気
的短絡の欠陥を持たない薄膜誘電体の広い領域を作るこ
とは困難なので、各セルに薄膜容量を付加することは、
このようなディスプレーの製造上の歩留りな非常に悪く
するという欠点を持っている。
このような状況において、本発明は、第３図に示したよ
うに、新規なアドレス方法によって、容量結合によるク
ロストークを顕著に減少する方法を提供する。従来の方
法において、行ゲート電極２８は順番にストローブされ
、Ｎをディスプレーの行数とすると、各行は約Ｔ／Ｎの
間隔で、フレーム時闇Ｔ毎に一度付勢される０列３０又
は３２のような各列のデータ電極は、各列がゲートパル
スの同期によってＴ／Ｎの時間間隔で、反復順序で与え
られた電圧Ｖｉを有している。これとは対照的に、本発
明の方法は、例えばライン時間Ｔ／Ｎのたった半分のラ
イン時間、即ちトランジスタ３６のゲート電極３４にＴ
／２Ｎ秒の闇のような１ライン時間の分数値のゲートパ
ルスを印加することと、ソース電極３８に印加されるデ
ータ・ライン電圧の順序をｖ、、ｖＭ−ｖ、、■ｉ＋１
、”Ｍ−Ｖｉ＋１などに変更することとで構成されてい
る。ここで、ＶＭは一定電圧（０ボルトでもよい）であ
る、基本的に言えば、このアドレシング（アドレス付け
）順序は、セル容ｆｆ１４０へチャージを転送するため
に、データ電圧の周期に同期されたゲートパルスをデー
タ、データの補数、データ、データの補数０１．以下同
様のような順序である。ゲートパルスが付勢されていな
いとき、即ち総てのトランジスタがオフのとき、データ
の補数パルスは列電極を駆動し、これにより、セル容量
４２及び４４によって、容量結合を介してクロストーク
の影響を補償する。
うに、新規なアドレス方法によって、容量結合によるク
ロストークを顕著に減少する方法を提供する。従来の方
法において、行ゲート電極２８は順番にストローブされ
、Ｎをディスプレーの行数とすると、各行は約Ｔ／Ｎの
間隔で、フレーム時闇Ｔ毎に一度付勢される０列３０又
は３２のような各列のデータ電極は、各列がゲートパル
スの同期によってＴ／Ｎの時間間隔で、反復順序で与え
られた電圧Ｖｉを有している。これとは対照的に、本発
明の方法は、例えばライン時間Ｔ／Ｎのたった半分のラ
イン時間、即ちトランジスタ３６のゲート電極３４にＴ
／２Ｎ秒の闇のような１ライン時間の分数値のゲートパ
ルスを印加することと、ソース電極３８に印加されるデ
ータ・ライン電圧の順序をｖ、、ｖＭ−ｖ、、■ｉ＋１
、”Ｍ−Ｖｉ＋１などに変更することとで構成されてい
る。ここで、ＶＭは一定電圧（０ボルトでもよい）であ
る、基本的に言えば、このアドレシング（アドレス付け
）順序は、セル容ｆｆ１４０へチャージを転送するため
に、データ電圧の周期に同期されたゲートパルスをデー
タ、データの補数、データ、データの補数０１．以下同
様のような順序である。ゲートパルスが付勢されていな
いとき、即ち総てのトランジスタがオフのとき、データ
の補数パルスは列電極を駆動し、これにより、セル容量
４２及び４４によって、容量結合を介してクロストーク
の影響を補償する。
第４図は本発明の方法における代表的な波形を示す図で
ある。結合係数αがバイパス容量に関連し、且つトラン
ジスタがオフにゲートされたとき、セル容量４０に転送
されたチャージに減衰がないものと仮定すると、第４図
の波形から生じる液晶素子のＲＭＳ電圧は簡単に計算で
きる。そのような減衰があったとしても計算結果には大
きく影響しない８本発明の駆動方法の１つの重要な特徴
として、イオン的な導電性の電位的な影響を避けるため
に、液晶素子がＡＣ駆動を必要とすることがある。これ
は通常、各走査フレームの終期において電圧を逆転する
ことによって達成される。このことを考慮すると、特に
ディスプレーの上部から下部に円滑に変化するエラー電
圧があり、行数を含む条件項を有するＲＭＳ電圧の数式
を導くことが出来る。然しながら、これは駆動回路にお
いて容易に補償される。
ある。結合係数αがバイパス容量に関連し、且つトラン
ジスタがオフにゲートされたとき、セル容量４０に転送
されたチャージに減衰がないものと仮定すると、第４図
の波形から生じる液晶素子のＲＭＳ電圧は簡単に計算で
きる。そのような減衰があったとしても計算結果には大
きく影響しない８本発明の駆動方法の１つの重要な特徴
として、イオン的な導電性の電位的な影響を避けるため
に、液晶素子がＡＣ駆動を必要とすることがある。これ
は通常、各走査フレームの終期において電圧を逆転する
ことによって達成される。このことを考慮すると、特に
ディスプレーの上部から下部に円滑に変化するエラー電
圧があり、行数を含む条件項を有するＲＭＳ電圧の数式
を導くことが出来る。然しながら、これは駆動回路にお
いて容易に補償される。
第１番目におけるＲＭＳ電圧の式は以下の数式で与えら
れる。
れる。
（Ｖ−Ｖ、））２］
Ｊ
この数式を拡張することによって、通常、優勢なりロス
トークの条件項であるα及びＶ、のリニヤの条件項の消
去をすることが出来る。従って、上述の式は、 ＜Ｖ２＞、＝Ｖ、”（（１ｃｒ）２／Ｎ）＋ａＶ、ＶＭ
（１−α）（（Ｎ＋２−２ ）／Ｎ）＋α２／となる
。
トークの条件項であるα及びＶ、のリニヤの条件項の消
去をすることが出来る。従って、上述の式は、 ＜Ｖ２＞、＝Ｖ、”（（１ｃｒ）２／Ｎ）＋ａＶ、ＶＭ
（１−α）（（Ｎ＋２−２ ）／Ｎ）＋α２／となる
。
第１項は小さな利得補正を表わし、第２項はディスプレ
ーの上部から下部へ円滑に変化する補正である。これは
アナログ回路によって容易に補正することが出来る。第
３項は残りのクロストークを表わし、これはα２に比例
する二次式の項である。
ーの上部から下部へ円滑に変化する補正である。これは
アナログ回路によって容易に補正することが出来る。第
３項は残りのクロストークを表わし、これはα２に比例
する二次式の項である。
これらの数式はデータ電極からＬＣ電極への結合を記述
する項のみしか含んでいない。また、第３図に示された
ように、隣接するデータ電極からの結合があるけれども
、これは同様な消去法を用いて、簡単な方法で含ませる
ことが出来る。隣接するデータ電極に対して結合係数β
を導入すると、上部から下部の補正はβ２及び２αβに
比例する付加的な２次の補正がある。
する項のみしか含んでいない。また、第３図に示された
ように、隣接するデータ電極からの結合があるけれども
、これは同様な消去法を用いて、簡単な方法で含ませる
ことが出来る。隣接するデータ電極に対して結合係数β
を導入すると、上部から下部の補正はβ２及び２αβに
比例する付加的な２次の補正がある。
この回路において、使用するドライバの価格は通常のド
ライバよりも割高になるけれども、これらの波形は簡単
なアナログ装置によって通常の直列データストリームか
ら発生することが出来る。
ライバよりも割高になるけれども、これらの波形は簡単
なアナログ装置によって通常の直列データストリームか
ら発生することが出来る。
最も大きな弱点としては、Ｔ／２Ｎ倍のように速度が倍
増するということがある。
増するということがある。
上述のクロストーク減少方法の弱点としては、従来の方
法が必要とする速度の２倍の速度でスイッチするための
アドレス回路を必要とすることがある。従って、ＴＰＴ
は高速度でスイッチするように作られねばならず、且つ
それらの信号を送る転送ライン（ゲート・ライン及びデ
ータ・ライン）もまた、高速転送にするための設計変更
が必須である０本発明の他の付加的な技術を簡単に説明
すると、この技術は１ライン時間（Ｔ／Ｎ ）毎のデー
タ信号及び補償信号の概念は使うけれども、振幅を増加
させて、長い周期のデータ信号と短い周期の補償信号と
の兼合いの妥協を計ることが出来る。
法が必要とする速度の２倍の速度でスイッチするための
アドレス回路を必要とすることがある。従って、ＴＰＴ
は高速度でスイッチするように作られねばならず、且つ
それらの信号を送る転送ライン（ゲート・ライン及びデ
ータ・ライン）もまた、高速転送にするための設計変更
が必須である０本発明の他の付加的な技術を簡単に説明
すると、この技術は１ライン時間（Ｔ／Ｎ ）毎のデー
タ信号及び補償信号の概念は使うけれども、振幅を増加
させて、長い周期のデータ信号と短い周期の補償信号と
の兼合いの妥協を計ることが出来る。
示されねばならないものは、２つの信号のＲＭＳの寄与
度である。特に、−次のクロストーク条件項を消去する
ために、次の関係式が成立しなければならない。
度である。特に、−次のクロストーク条件項を消去する
ために、次の関係式が成立しなければならない。
γ２＝δ／（１−６）
第４図に示されたように、上式において、以下の定義が
適用される。
適用される。
δはゲート信号／データ信号がオンであるデータ時間の
分数値であり、０くγに１の範囲の任意の値でよい。
分数値であり、０くγに１の範囲の任意の値でよい。
γは上で定義したように、補償パルス振幅の縮小率であ
り、選択されたδ値に対応する。
り、選択されたδ値に対応する。
例えば、第５図に示した前述のケースはδ＝０゜５でγ
＝１である。換言すれば、これは、ゲート／データ信号
が、振幅■、においてライン時間の半分でオンであり、
そして補償信号が、振幅（ＶＭ−■、）においてライン
時間の半分でオンであること！ を意味する。他の例として、第６図に示されたように、
δ＝０．８でγ＝２にすることが出来る。
＝１である。換言すれば、これは、ゲート／データ信号
が、振幅■、においてライン時間の半分でオンであり、
そして補償信号が、振幅（ＶＭ−■、）においてライン
時間の半分でオンであること！ を意味する。他の例として、第６図に示されたように、
δ＝０．８でγ＝２にすることが出来る。
この場合においては、ゲート／データ信号は振幅■、に
おいてライン時間の８０％がオンであり、補！ 償信号は振幅２ （ＶＭ Ｖ ｉ ）でライン時間の
２０％がオンである。このように、補償信号の振幅を僅
かに大きくするコストの代償として、アドレシングのた
めの付加的な時間を獲得することが出来る。
おいてライン時間の８０％がオンであり、補！ 償信号は振幅２ （ＶＭ Ｖ ｉ ）でライン時間の
２０％がオンである。このように、補償信号の振幅を僅
かに大きくするコストの代償として、アドレシングのた
めの付加的な時間を獲得することが出来る。
（ＶＭ−Ｖ、）で定義される補償信号は、０を含んでＶ
Ｍの任意の値から取り出すことが出来る。従つて、補償
信号は使われる特定のＴＰＴ／ＬＣＤ技術に依存して、
Ｖｉと同じ極性か、または反対の極性であるか、若しく
は、■、よりも大きい振幅か、または小さい振３幅であ
る。
Ｍの任意の値から取り出すことが出来る。従つて、補償
信号は使われる特定のＴＰＴ／ＬＣＤ技術に依存して、
Ｖｉと同じ極性か、または反対の極性であるか、若しく
は、■、よりも大きい振幅か、または小さい振３幅であ
る。
本発明は、補償信号の縮小率を単純にすることによって
簡単に実施することが出来る。ゲート／データ・パルス
の幅を設定することに応答して、ディスプレー全体に共
通の１つの回路が、縮小率を発生することが出来る。
簡単に実施することが出来る。ゲート／データ・パルス
の幅を設定することに応答して、ディスプレー全体に共
通の１つの回路が、縮小率を発生することが出来る。
第１図は本発明のアドレッシング回路の実施例を示す図
である。例えば、フレーム・バッファ（図示せず）から
１行毎に与えられる直列データがアナログ・トグル・ス
イッチ４８の第１人力及び、インバータ５０の人力とに
ライン４６を経て与えられる６画素クロック信号がライ
ン５２を介して列シフトレジスタ５４に与えられる。ス
トローブ信号はアナログ・スイッチ６６．６８及び７０
のゲート入力端子６０．６２及び６４と、アナログ・ト
グル４８のトリガ用入力端子に夫々印加される。ライン
７２を介して同期信号がゲート駆動シフトレジスタ７４
のクロック入力に与えられる。
である。例えば、フレーム・バッファ（図示せず）から
１行毎に与えられる直列データがアナログ・トグル・ス
イッチ４８の第１人力及び、インバータ５０の人力とに
ライン４６を経て与えられる６画素クロック信号がライ
ン５２を介して列シフトレジスタ５４に与えられる。ス
トローブ信号はアナログ・スイッチ６６．６８及び７０
のゲート入力端子６０．６２及び６４と、アナログ・ト
グル４８のトリガ用入力端子に夫々印加される。ライン
７２を介して同期信号がゲート駆動シフトレジスタ７４
のクロック入力に与えられる。
ゲート駆動リセット信号がライン７６を経てゲート駆動
シフトレジスタ７４のリセット端子に与えられ、そして
、ゲート駆動シフトレジスタ７４を付勢する他の信号は
、フリップ・フロップ５８からライン７８を経て、シフ
トレジスタの付勢端子に与えられる。
シフトレジスタ７４のリセット端子に与えられ、そして
、ゲート駆動シフトレジスタ７４を付勢する他の信号は
、フリップ・フロップ５８からライン７８を経て、シフ
トレジスタの付勢端子に与えられる。
ゲート駆動シフトレジスタ７４は、行ライン７８及び８
０と、列ライン８４．８６及び８８との交点によって形
成されるＴＦＴ／ＬＣＤのセル８２に、行ライン７８及
び８０を介してゲート信号を与える０例えば、行ライン
７８と列ライン８４との交点には、トランジスタ９０が
設けられているように、行ラインと列ラインとの交点に
はトランジスタが設けられる。トランジスタ９０は行ラ
イン７８に接続されているゲート電極９２と、列ライン
８４に接続されているソース電極９４と、容量９８の一
方の端子に接続されているドレイン電極９６とを有して
おり、容量９８の他方の端子は基準電圧源Ｖｅに接続さ
れている。既に述べたように、容量９８のチャージは、
列８４と行７８の交点によって画定されるセル信号の存
在、または不存在を表わしている。
０と、列ライン８４．８６及び８８との交点によって形
成されるＴＦＴ／ＬＣＤのセル８２に、行ライン７８及
び８０を介してゲート信号を与える０例えば、行ライン
７８と列ライン８４との交点には、トランジスタ９０が
設けられているように、行ラインと列ラインとの交点に
はトランジスタが設けられる。トランジスタ９０は行ラ
イン７８に接続されているゲート電極９２と、列ライン
８４に接続されているソース電極９４と、容量９８の一
方の端子に接続されているドレイン電極９６とを有して
おり、容量９８の他方の端子は基準電圧源Ｖｅに接続さ
れている。既に述べたように、容量９８のチャージは、
列８４と行７８の交点によって画定されるセル信号の存
在、または不存在を表わしている。
例えばビデオＲＡＭからの行ライン４６によって直列の
データがアナログ・トグル４８及びインバータ５０に与
えられる。各行は２度のアクセス、即ちＲ１、Ｒ１、Ｒ
２、Ｒ２、Ｒ３、Ｒ３１０１３等のように２度アクセス
される。これはアナログ・トグル４８に、ライン５６上
のδＴ／ＮまたはＴ／２Ｎのストローブ信号を印加する
ことによって達成される。第５図に示されたように、時
間間隔０〜Ｔ／２Ｎの闇で、トグル４８に直接印加され
たデータ信号Ｖ＋は出力ライン１００にスイッチされる
。
データがアナログ・トグル４８及びインバータ５０に与
えられる。各行は２度のアクセス、即ちＲ１、Ｒ１、Ｒ
２、Ｒ２、Ｒ３、Ｒ３１０１３等のように２度アクセス
される。これはアナログ・トグル４８に、ライン５６上
のδＴ／ＮまたはＴ／２Ｎのストローブ信号を印加する
ことによって達成される。第５図に示されたように、時
間間隔０〜Ｔ／２Ｎの闇で、トグル４８に直接印加され
たデータ信号Ｖ＋は出力ライン１００にスイッチされる
。
時間間隔Ｔ／２Ｎ−Ｔ／Ｎの間で、インバータ５０の出
力における補数データ信号はしライン１００にスイッチ
される。一般的に言えば、ストローブ信号がδＴ／Ｎで
あり、インバータ５０が利得係数γを含む場合、トグル
・スイッチの切換え状態は第６図に示されたようになる
。即ち、期間０〜δＴ／Ｎの時間間隔においては、トグ
ル・スイッチ４８に直接印加されるデータ信号■、は出
力ライ■ ン１００にスイッチされる。期間δＴ／Ｎ−Ｔ／Ｎの時
間間隔においては、インバータ５０の出力の補数データ
信号γ（ＶＭ ｖρは、出力ライン１００にスイッチ
される。取に述べたように、０〜δＴはデータ信号であ
り、セしてＴ／２Ｎ−Ｔ／Ｎ及びδＴ／Ｎ−Ｔ／Ｎは、
クロストーク補償信号である。
力における補数データ信号はしライン１００にスイッチ
される。一般的に言えば、ストローブ信号がδＴ／Ｎで
あり、インバータ５０が利得係数γを含む場合、トグル
・スイッチの切換え状態は第６図に示されたようになる
。即ち、期間０〜δＴ／Ｎの時間間隔においては、トグ
ル・スイッチ４８に直接印加されるデータ信号■、は出
力ライ■ ン１００にスイッチされる。期間δＴ／Ｎ−Ｔ／Ｎの時
間間隔においては、インバータ５０の出力の補数データ
信号γ（ＶＭ ｖρは、出力ライン１００にスイッチ
される。取に述べたように、０〜δＴはデータ信号であ
り、セしてＴ／２Ｎ−Ｔ／Ｎ及びδＴ／Ｎ−Ｔ／Ｎは、
クロストーク補償信号である。
ライン１００上のデータ信号及びクロストーク補償信号
か゛ら成る複合信号は、アナログ・スイッチ１０４．１
０６及び１０８に印加される。スイッチ１０４は与えら
れた走査ラインの間、画素１の位置においてオンであり
、スイッチ１０６は、与えられた走査ラインの間、画素
２の位置においてオンであり、そしてスイッチ１０８は
、与えられた走査ライン間、画素３の位置においてオン
であるなどのように動作する。開運するゲート信号が、
画素１の時間において、列シフトレジスタ５４からライ
ン１１０に与えられ、画素２の時間において、ライン１
１２に、画素３の時間において、ライン１１４に与えら
れる。アナログ・スイッチ１０４．１０６及び１０８が
オンにされたとき、ライン１００の信号は夫々コンデン
サ１１６．１１８及び１２０に蓄えられて、増幅器１２
２．１２４及び１２６を経てアナログ・スイッチ６６．
６８及び７０に与えられる。
か゛ら成る複合信号は、アナログ・スイッチ１０４．１
０６及び１０８に印加される。スイッチ１０４は与えら
れた走査ラインの間、画素１の位置においてオンであり
、スイッチ１０６は、与えられた走査ラインの間、画素
２の位置においてオンであり、そしてスイッチ１０８は
、与えられた走査ライン間、画素３の位置においてオン
であるなどのように動作する。開運するゲート信号が、
画素１の時間において、列シフトレジスタ５４からライ
ン１１０に与えられ、画素２の時間において、ライン１
１２に、画素３の時間において、ライン１１４に与えら
れる。アナログ・スイッチ１０４．１０６及び１０８が
オンにされたとき、ライン１００の信号は夫々コンデン
サ１１６．１１８及び１２０に蓄えられて、増幅器１２
２．１２４及び１２６を経てアナログ・スイッチ６６．
６８及び７０に与えられる。
アナログ・スイッチ６６．６８及び７０はライン５６の
δＴ／ＮまたはＴ／２Ｎストローブ信号によって、コン
デンサ１２８．１３０及び１３２をスイッチ・オンまた
はスイッチ・オフにする。
δＴ／ＮまたはＴ／２Ｎストローブ信号によって、コン
デンサ１２８．１３０及び１３２をスイッチ・オンまた
はスイッチ・オフにする。
これらのコンデンサのチャージはライン１００の複合信
号の表識であり、これはデータを直列から並列に変換す
る。転じて、これらの複合信号は増幅器１３４．１３６
及び１３８を経てＴＰＴ／ＬＣＤの列ライン８４．８６
及び８８に与えられる。
号の表識であり、これはデータを直列から並列に変換す
る。転じて、これらの複合信号は増幅器１３４．１３６
及び１３８を経てＴＰＴ／ＬＣＤの列ライン８４．８６
及び８８に与えられる。
時間間隔０〜Ｔ／２Ｎ（第５図）または０〜δＴ／Ｎ
（第６図）の間において、ライン７８上のゲート信号は
オンであり、ライン８０上のゲート信号はオフである。
（第６図）の間において、ライン７８上のゲート信号は
オンであり、ライン８０上のゲート信号はオフである。
コンデンサ１２８のチャージは、増幅器１３４を経てト
ランジスタ９０のソース電極９４に転送される。ゲート
信号がゲート電極９２にあるので、データ信号はディス
プレー中のこのセルを光らすために、コンデンサ９８に
転送される。既に述べたように、この場合に、クロスト
ークの因子がある。換言すれば、ライン８４と、ドレイ
ン電極１４４及びコンデンサ１４０の接続点との闇のセ
ル容量（図示せず）を介する容量結合によって、トラン
ジスタ１４２と関連するコンデンサ１４０に転送される
データ信号の部分がある。この信号部分はコンデンサ１
４０をチャージしてこのセルのグレースケール値に影響
を与えることになる。セル容量によるクロストークは第
３図を参照して既に説明した。
ランジスタ９０のソース電極９４に転送される。ゲート
信号がゲート電極９２にあるので、データ信号はディス
プレー中のこのセルを光らすために、コンデンサ９８に
転送される。既に述べたように、この場合に、クロスト
ークの因子がある。換言すれば、ライン８４と、ドレイ
ン電極１４４及びコンデンサ１４０の接続点との闇のセ
ル容量（図示せず）を介する容量結合によって、トラン
ジスタ１４２と関連するコンデンサ１４０に転送される
データ信号の部分がある。この信号部分はコンデンサ１
４０をチャージしてこのセルのグレースケール値に影響
を与えることになる。セル容量によるクロストークは第
３図を参照して既に説明した。
時間間隔Ｔ／２Ｎ−Ｔ／Ｎ（第５図）またはδＴ／Ｎ−
Ｔ／Ｎ （第６図）の闇において、クロストーク補償信
号Ｖ ＭＶ ｒまたはγ（ｖ、−ｖ、）は、ライン７８
にゲート信号が現われていない期間内に補償信号を与え
るために、列８４に与えられる。このクロストーク補償
信号は、筬に説明したように、セル容量を介してコンデ
ンサ１４０に結合され、この結合によって、データ信号
とは関係が無い均一で一定の影響を与えるような態様で
、コンデンサに以前に蓄えられたデータ信号の一部、即
ちクロストークを補正する。この補償は列ライン８４に
接続されたすべてのセルに与えられる。
Ｔ／Ｎ （第６図）の闇において、クロストーク補償信
号Ｖ ＭＶ ｒまたはγ（ｖ、−ｖ、）は、ライン７８
にゲート信号が現われていない期間内に補償信号を与え
るために、列８４に与えられる。このクロストーク補償
信号は、筬に説明したように、セル容量を介してコンデ
ンサ１４０に結合され、この結合によって、データ信号
とは関係が無い均一で一定の影響を与えるような態様で
、コンデンサに以前に蓄えられたデータ信号の一部、即
ちクロストークを補正する。この補償は列ライン８４に
接続されたすべてのセルに与えられる。
アナログ・スイッチ６０．６２及び６４が、時間間隔０
−Ｔ／２Ｎ（第５図）または０〜δＴ／Ｎ（第６図）の
闇において、マトリックス８２のライン８４．８６及び
８８に関する容量１２８．１３０及び１３２にデータ信
号を転送した直後に、アナログ・スイッチ１０４．１０
６及び１０８は、時間間隔Ｔ／２Ｎ−Ｔ／Ｎ（第５図）
またはδＴ／Ｎ−Ｔ／Ｎの間におけるマトリックスへの
次の印加時間において、容量１１６．１１８及び１２０
中にクロストーク補償信号の貯蔵を順次に開始する（第
６図）。
−Ｔ／２Ｎ（第５図）または０〜δＴ／Ｎ（第６図）の
闇において、マトリックス８２のライン８４．８６及び
８８に関する容量１２８．１３０及び１３２にデータ信
号を転送した直後に、アナログ・スイッチ１０４．１０
６及び１０８は、時間間隔Ｔ／２Ｎ−Ｔ／Ｎ（第５図）
またはδＴ／Ｎ−Ｔ／Ｎの間におけるマトリックスへの
次の印加時間において、容量１１６．１１８及び１２０
中にクロストーク補償信号の貯蔵を順次に開始する（第
６図）。
走査ライン２の時間において、ライン７８上の付勢信号
はオフであり、且つライン８０上の信号はオンであり、
このような動作がマトリックスの後続の行に対して繰り
返される。
はオフであり、且つライン８０上の信号はオンであり、
このような動作がマトリックスの後続の行に対して繰り
返される。
第８図は、赤（Ｒ）、青（Ｂ）及び緑（Ｇ）がマトリッ
クス中の垂直ストリップにある標準のモニタ・インター
フェースによって、駆動されるカラーＴＰＴ／゛ＬＣＤ
アレーのためのアドレッシングを行う回路のブロック図
である。この回路の基本的な動作は第１図を参照して説
明したので、異なった部分だけについて説明する。
クス中の垂直ストリップにある標準のモニタ・インター
フェースによって、駆動されるカラーＴＰＴ／゛ＬＣＤ
アレーのためのアドレッシングを行う回路のブロック図
である。この回路の基本的な動作は第１図を参照して説
明したので、異なった部分だけについて説明する。
マトリックスの各画素位置はＲ，Ｂ及びＧ位置で構成さ
れている０例えば、マトリックスの行１中の画素１の位
置は、ライン１４６とライン１４８との交点のＲ位置、
ライン１４６とライン１５０との交点のＧ位置、ライン
１４６とライン１５２との交点のＲ位置とで構成されて
いる。マトリックスの行２中の画素１の位置は、ライン
１５４とライン１４８との交点のＲ位置、ライン１５４
とライン１５０との交点のＧ位置、ライン１５４とライ
ン１５２との交点のＲ位置とで構成されている。
れている０例えば、マトリックスの行１中の画素１の位
置は、ライン１４６とライン１４８との交点のＲ位置、
ライン１４６とライン１５０との交点のＧ位置、ライン
１４６とライン１５２との交点のＲ位置とで構成されて
いる。マトリックスの行２中の画素１の位置は、ライン
１５４とライン１４８との交点のＲ位置、ライン１５４
とライン１５０との交点のＧ位置、ライン１５４とライ
ン１５２との交点のＲ位置とで構成されている。
ＣＲＴと互換性をもつＲＧＢカラーデータの型式を持つ
行毎の直列データはビデオＲＡＭ（図示せず）から夫々
ライン１５６．１５８及び１６０に与えられる。この回
路の信号は、アナログ・トグル４８（第１図）からの信
号のようにただ１組だけではなく、各行に対して夫々デ
ータ信号とクロストーク補償信号とがある０画素１のた
めのＲデータ信号がアナログ・スイッチ１６２に印加さ
れ、クロストーク補償信号は、インバータ１６４を介し
てアナログ信号１６６に印加される。Ｇ及びＢデータ信
号及びクロストーク補償信号は同じような接続回路で接
続される。
行毎の直列データはビデオＲＡＭ（図示せず）から夫々
ライン１５６．１５８及び１６０に与えられる。この回
路の信号は、アナログ・トグル４８（第１図）からの信
号のようにただ１組だけではなく、各行に対して夫々デ
ータ信号とクロストーク補償信号とがある０画素１のた
めのＲデータ信号がアナログ・スイッチ１６２に印加さ
れ、クロストーク補償信号は、インバータ１６４を介し
てアナログ信号１６６に印加される。Ｇ及びＢデータ信
号及びクロストーク補償信号は同じような接続回路で接
続される。
水平同期信号は、ライン１６８を介して位相ロックドル
ープ（ｐｈａｓｅ−１ｏｃｋｅｄ−１ｏｏｐ −Ｐ Ｌ
Ｌ ）画素クロック・ジェネレータ１７０と、ゲート
駆動シフトレジスタ１７２のクロック入力と、アナログ
・スイッチ１７４及び１７６のような複数個のアナログ
・スイッチに印加される６画素クロック・ジェネレータ
１７０は、シフトレジスタ５４（第１図）と同じように
、列シフトレジスタ１７８に画素クロック・パルスを与
え、列シフトレジスタ１７８は、各行に対して、−時に
１つの画素位置で、例えばアナログ・スイッチ１６２及
び１６６等を順番にオンに転じる。また、画素クロック
信号は、付勢信号として、ライン１８０を介してゲート
駆動シフトレジスタ１７２と、トグル・スイッチ１８２
．１８４及び１８６に印加される。これらのトグル・ス
イッチはデータ信号からクロストーク補償信号に切換る
のに必要とされる。例えば、トグル１８２が１つの状態
にあるとき、スイッチ１７４から与えられたデータ信号
は、ライン１４８に印加され、トグル１８２が他の状態
にあるとき、スイッチ１７６からのクロストーク補償信
号はライン１４８に印加される。上述のＣＲＴと互換性
を有する回路はクロストークを除去するために、第１図
で説明したと同じように動作する。
ープ（ｐｈａｓｅ−１ｏｃｋｅｄ−１ｏｏｐ −Ｐ Ｌ
Ｌ ）画素クロック・ジェネレータ１７０と、ゲート
駆動シフトレジスタ１７２のクロック入力と、アナログ
・スイッチ１７４及び１７６のような複数個のアナログ
・スイッチに印加される６画素クロック・ジェネレータ
１７０は、シフトレジスタ５４（第１図）と同じように
、列シフトレジスタ１７８に画素クロック・パルスを与
え、列シフトレジスタ１７８は、各行に対して、−時に
１つの画素位置で、例えばアナログ・スイッチ１６２及
び１６６等を順番にオンに転じる。また、画素クロック
信号は、付勢信号として、ライン１８０を介してゲート
駆動シフトレジスタ１７２と、トグル・スイッチ１８２
．１８４及び１８６に印加される。これらのトグル・ス
イッチはデータ信号からクロストーク補償信号に切換る
のに必要とされる。例えば、トグル１８２が１つの状態
にあるとき、スイッチ１７４から与えられたデータ信号
は、ライン１４８に印加され、トグル１８２が他の状態
にあるとき、スイッチ１７６からのクロストーク補償信
号はライン１４８に印加される。上述のＣＲＴと互換性
を有する回路はクロストークを除去するために、第１図
で説明したと同じように動作する。
Ｆ１発明の効果
本発明に従って、ＴＰＴ／ＬＣＤ中のデータ・ライン及
び画素セルの闇のクロストークの除去は、ディスプレー
の標準の走査ライン期間よりも短い時間間隔で、与えら
れたデータ・ラインにデータ信号を与え、残りの走査ラ
イン期間の間で、与えられたデータ・ラインにクロスト
ーク補償信号を印加することによって達成される。
び画素セルの闇のクロストークの除去は、ディスプレー
の標準の走査ライン期間よりも短い時間間隔で、与えら
れたデータ・ラインにデータ信号を与え、残りの走査ラ
イン期間の間で、与えられたデータ・ラインにクロスト
ーク補償信号を印加することによって達成される。
第１図は本発明のＴＦＴ／ＬＣＤアレーに対するゲート
信号、データ信号及びクロストーク補償信号を発生すめ
ためのアドレス回路の模式的な回路図、第２図はＴＦＴ
／ＬＣＤアレーの代表的なセルのレイアウトを示す図、
第３図は第２図のセルのレイアウトの模式的な回路図、
第４図、第５図及び第６図はＴＦＴ／ＬＣＤアレーのデ
ータ・ラインに印加される波形を示す図、第７図はＴＦ
Ｔ／Ｌ ＣＤアレーの模式的なブロック図、第８図は標
準的なカラーＣＲＴモニタ・インターフェースで駆動さ
れる、本発明に従ったカラーＴＦＴ／ＬＣＤアレーのア
ドレッシング回路の模式的なブロック図である。 ４６・・・・行のデータ入力ライン、４８・・・・アナ
ログ・トグル・スイッチ、５０・・・・インバータ、５
４・・・・列シフト・レジスタ、５６・・・・ストロー
ブ信号入カライン、６６．６８．７０．１０４．１０６
．１０８・・・・アナログ・スイッチ、７２・・・・同
期信号人力ライン、７４・・・・ゲート駆動シフトレジ
スタ、７８・：・・行ライン、８２・・・・ＴＦＴ／Ｌ
ＣＤセルのマトリックス、８４・・・・列ライン、９０
・・・・トランジスタ。 出 願 人 インターナショナル・ビジネス・マシー
ンズ・コーポレーション 代 理 人 弁理士 山 本 仁 朗（外１
名） ｌ１ｊＥ４図 第６図 笛６ＷＩ
信号、データ信号及びクロストーク補償信号を発生すめ
ためのアドレス回路の模式的な回路図、第２図はＴＦＴ
／ＬＣＤアレーの代表的なセルのレイアウトを示す図、
第３図は第２図のセルのレイアウトの模式的な回路図、
第４図、第５図及び第６図はＴＦＴ／ＬＣＤアレーのデ
ータ・ラインに印加される波形を示す図、第７図はＴＦ
Ｔ／Ｌ ＣＤアレーの模式的なブロック図、第８図は標
準的なカラーＣＲＴモニタ・インターフェースで駆動さ
れる、本発明に従ったカラーＴＦＴ／ＬＣＤアレーのア
ドレッシング回路の模式的なブロック図である。 ４６・・・・行のデータ入力ライン、４８・・・・アナ
ログ・トグル・スイッチ、５０・・・・インバータ、５
４・・・・列シフト・レジスタ、５６・・・・ストロー
ブ信号入カライン、６６．６８．７０．１０４．１０６
．１０８・・・・アナログ・スイッチ、７２・・・・同
期信号人力ライン、７４・・・・ゲート駆動シフトレジ
スタ、７８・：・・行ライン、８２・・・・ＴＦＴ／Ｌ
ＣＤセルのマトリックス、８４・・・・列ライン、９０
・・・・トランジスタ。 出 願 人 インターナショナル・ビジネス・マシー
ンズ・コーポレーション 代 理 人 弁理士 山 本 仁 朗（外１
名） ｌ１ｊＥ４図 第６図 笛６ＷＩ
Claims (2)
- （１）薄膜トランジスタの液晶ディスプレー・セルのマ
トリックスからなるディスプレーであつて、該各セルは
第１の方向に延びる第１の複数のデータ・ラインのうち
の１つと、該第１の方向とはある角度にある第２の方向
に延びる第２の複数のゲート・ラインのうちの１つの交
差によつて決定され、所与のセルは、該セルに交差する
上記データ・ラインにデータ信号が印加され、該セルに
交差する上記ゲート・ラインにゲート信号が印加される
ことに応答してターン・オンされるディスプレーのクロ
ストークを減少するための方法において、（ａ）上記デ
ィスプレーの標準走査ライン期間よりも短い期間の間ゲ
ート信号をターン・オンし、該標準走査ライン期間の残
りの期間該ゲート信号をターン・オフし、 （ｂ）上記ゲート信号のターン・オンと同時に上記デー
タ・ラインのうちの１つにデータ信号を印加し、 （ｃ）上記ゲート信号のターン・オフと同時に上記デー
タ・ラインのうちの上記１つにクロストーク補償信号を
印加する段階を有する、 ディスプレーのクロストーク減少方法。 - （２）薄膜トランジスタの液晶ディスプレー・セルのマ
トリックスからなるディスプレーであつて、該各セルは
第１の方向に延びる第１の複数のデータ・ラインのうち
の１つと、該第１の方向とはある角度にある第２の方向
に延びる第２の複数のゲート・ラインのうちの１つの交
差によつて決定され、所与のセルは、該セルに交差する
上記データ・ラインにデータ信号が印加され、該セルに
交差する上記ゲート・ラインにゲート信号が印加される
ことに応答してターン・オンされるディスプレーのクロ
ストークを減少するための装置において、（ａ）上記デ
ィスプレーの標準走査ライン期間よりも短い期間の間ゲ
ート信号をターン・オンし、該標準走査ライン期間の残
りの期間該ゲート信号をターン・オフするための手段と
、 （ｂ）上記ゲート信号のターン・オンと同時に上記デー
タ・ラインのうちの１つにデータ信号を印加するための
手段と、 （ｃ）上記ゲート信号のターン・オフと同時に上記デー
タ・ラインのうちの上記１つにクロストーク補償信号を
印加するための手段とを具備する、ディスプレーのクロ
ストーク減少装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/115,224 US4845482A (en) | 1987-10-30 | 1987-10-30 | Method for eliminating crosstalk in a thin film transistor/liquid crystal display |
| US115224 | 1987-10-30 | ||
| SG149894A SG149894G (en) | 1987-10-30 | 1994-10-17 | A method for eliminating crosstalk in a thin film transistor/liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01137293A true JPH01137293A (ja) | 1989-05-30 |
| JP2505864B2 JP2505864B2 (ja) | 1996-06-12 |
Family
ID=26664427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63203977A Expired - Lifetime JP2505864B2 (ja) | 1987-10-30 | 1988-08-18 | デイスプレ―のクロスト―ク減少方法と装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4845482A (ja) |
| EP (1) | EP0313876B1 (ja) |
| JP (1) | JP2505864B2 (ja) |
| DE (1) | DE3886678T2 (ja) |
| HK (1) | HK137894A (ja) |
| SG (1) | SG149894G (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06259043A (ja) * | 1992-10-09 | 1994-09-16 | Sony Tektronix Corp | 電気光学表示装置の駆動方法 |
| JPH075852A (ja) * | 1993-04-30 | 1995-01-10 | Internatl Business Mach Corp <Ibm> | 液晶表示装置で漏話を除去する方法及び液晶表示装置 |
| JP2005352437A (ja) * | 2004-05-12 | 2005-12-22 | Sharp Corp | 液晶表示装置、カラーマネージメント回路、及び表示制御方法 |
| JP2009271267A (ja) * | 2008-05-07 | 2009-11-19 | Casio Comput Co Ltd | 駆動装置、表示装置及びその駆動方法 |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63198097A (ja) * | 1987-02-13 | 1988-08-16 | セイコーインスツルメンツ株式会社 | 非線形２端子型アクテイブマトリクス表示装置 |
| JP2620240B2 (ja) * | 1987-06-10 | 1997-06-11 | 株式会社日立製作所 | 液晶表示装置 |
| US5175535A (en) * | 1987-08-13 | 1992-12-29 | Seiko Epson Corporation | Circuit for driving a liquid crystal display device |
| US5179371A (en) * | 1987-08-13 | 1993-01-12 | Seiko Epson Corporation | Liquid crystal display device for reducing unevenness of display |
| US5159326A (en) * | 1987-08-13 | 1992-10-27 | Seiko Epson Corporation | Circuit for driving a liquid crystal display device |
| JP2906057B2 (ja) * | 1987-08-13 | 1999-06-14 | セイコーエプソン株式会社 | 液晶表示装置 |
| US5214417A (en) * | 1987-08-13 | 1993-05-25 | Seiko Epson Corporation | Liquid crystal display device |
| US5202676A (en) * | 1988-08-15 | 1993-04-13 | Seiko Epson Corporation | Circuit for driving a liquid crystal display device and method for driving thereof |
| US5184118A (en) * | 1987-08-13 | 1993-02-02 | Seiko Epson Corporation | Liquid crystal display apparatus and method of driving same |
| DE68920531T2 (de) * | 1988-10-04 | 1995-05-04 | Sharp Kk | Ansteuerschaltung für ein Matrixanzeigegerät. |
| US5155477A (en) * | 1988-11-18 | 1992-10-13 | Sony Corporation | Video signal display apparatus with a liquid crystal display unit |
| EP0374845B1 (en) * | 1988-12-23 | 1995-04-12 | Fujitsu Limited | Method and apparatus for driving a liquid crystal display panel |
| US5402254B1 (en) * | 1990-10-17 | 1998-09-22 | Hitachi Ltd | Liquid crystal display device with tfts in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon |
| US5379050A (en) * | 1990-12-05 | 1995-01-03 | U.S. Philips Corporation | Method of driving a matrix display device and a matrix display device operable by such a method |
| JP2641340B2 (ja) * | 1991-06-13 | 1997-08-13 | スタンレー電気株式会社 | アクティブマトリクス液晶表示装置 |
| JPH05108030A (ja) * | 1991-08-08 | 1993-04-30 | Alps Electric Co Ltd | 液晶パネルの駆動回路 |
| US5119183A (en) * | 1991-08-09 | 1992-06-02 | Xerox Corporation | Color scan array with addressing circuitry |
| DE69224959T2 (de) * | 1991-11-07 | 1998-08-13 | Canon Kk | Flüssigkristallvorrichtung und Steuerverfahren dafür |
| JP3057530B2 (ja) * | 1991-12-26 | 2000-06-26 | ソニー株式会社 | 固体撮像装置およびその駆動方法 |
| US5861869A (en) * | 1992-05-14 | 1999-01-19 | In Focus Systems, Inc. | Gray level addressing for LCDs |
| US5473338A (en) * | 1993-06-16 | 1995-12-05 | In Focus Systems, Inc. | Addressing method and system having minimal crosstalk effects |
| TW247358B (ja) * | 1993-03-04 | 1995-05-11 | Tektronix Inc | |
| US5400046A (en) * | 1993-03-04 | 1995-03-21 | Tektronix, Inc. | Electrode shunt in plasma channel |
| JP2847666B2 (ja) * | 1993-03-04 | 1999-01-20 | テクトロニクス・インコーポレイテッド | 電気光学表示方法 |
| US5440322A (en) * | 1993-11-12 | 1995-08-08 | In Focus Systems, Inc. | Passive matrix display having reduced image-degrading crosstalk effects |
| JP3110618B2 (ja) * | 1994-08-02 | 2000-11-20 | シャープ株式会社 | 液晶表示装置 |
| US5633653A (en) * | 1994-08-31 | 1997-05-27 | David Sarnoff Research Center, Inc. | Simultaneous sampling of demultiplexed data and driving of an LCD pixel array with ping-pong effect |
| EP0741898B1 (en) * | 1994-11-24 | 2003-01-15 | Koninklijke Philips Electronics N.V. | Active matrix liquid crystal display device and method of driving such for compensation of crosstalk |
| US6310599B1 (en) | 1995-12-22 | 2001-10-30 | Cirrus Logic, Inc. | Method and apparatus for providing LCD panel protection in an LCD display controller |
| USRE41216E1 (en) | 1996-02-28 | 2010-04-13 | Seiko Epson Corporation | Method and apparatus for driving the display device, display system, and data processing device |
| GB9705703D0 (en) * | 1996-05-17 | 1997-05-07 | Philips Electronics Nv | Active matrix liquid crystal display device |
| US6067071A (en) * | 1996-06-27 | 2000-05-23 | Cirrus Logic, Inc. | Method and apparatus for expanding graphics images for LCD panels |
| US5959604A (en) * | 1996-09-26 | 1999-09-28 | Rockwell International Corporation | Method and apparatus for monitoring LCD driver performance |
| WO1998043130A1 (fr) * | 1997-03-26 | 1998-10-01 | Seiko Epson Corporation | Dispositif a cristaux liquides, dispositif electro-optique et dispositif de projection utilisant ces derniers |
| US6115032A (en) * | 1997-08-11 | 2000-09-05 | Cirrus Logic, Inc. | CRT to FPD conversion/protection apparatus and method |
| US7164405B1 (en) * | 1998-06-27 | 2007-01-16 | Lg.Philips Lcd Co., Ltd. | Method of driving liquid crystal panel and apparatus |
| JP2001188217A (ja) * | 1999-10-20 | 2001-07-10 | Sharp Corp | アクティブマトリクス型液晶表示装置およびその駆動方法ならびに製造方法 |
| TWI237802B (en) * | 2000-07-31 | 2005-08-11 | Semiconductor Energy Lab | Driving method of an electric circuit |
| US6975136B2 (en) * | 2003-03-20 | 2005-12-13 | Hewlett-Packard Development Company, L.P. | Isolated channel in an integrated circuit |
| GB2412235B (en) * | 2004-03-19 | 2008-03-26 | Seiko Epson Corp | An optoelectronic device |
| US7777708B2 (en) * | 2006-09-21 | 2010-08-17 | Research In Motion Limited | Cross-talk correction for a liquid crystal display |
| US8508835B2 (en) | 2010-11-02 | 2013-08-13 | Creator Technology B.V. | Display comprising an increased inter-pixel gap |
| WO2017210069A1 (en) | 2016-05-31 | 2017-12-07 | E Ink Corporation | Backplanes for electro-optic displays |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6167836A (ja) * | 1984-09-11 | 1986-04-08 | Canon Inc | 液晶素子の駆動法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3532813A (en) * | 1967-09-25 | 1970-10-06 | Rca Corp | Display circuit including charging circuit and fast reset circuit |
| US3765011A (en) * | 1971-06-10 | 1973-10-09 | Zenith Radio Corp | Flat panel image display |
| JPS5416894B2 (ja) * | 1974-03-01 | 1979-06-26 | ||
| US3955187A (en) * | 1974-04-01 | 1976-05-04 | General Electric Company | Proportioning the address and data signals in a r.m.s. responsive display device matrix to obtain zero cross-talk and maximum contrast |
| JPS57204592A (en) * | 1981-06-11 | 1982-12-15 | Sony Corp | Two-dimensional address device |
| GB2118346B (en) * | 1982-04-01 | 1985-07-24 | Standard Telephones Cables Ltd | Scanning liquid crystal display cells |
| JPS59123884A (ja) * | 1982-12-29 | 1984-07-17 | シャープ株式会社 | 液晶表示装置の駆動方法 |
| JPS59204887A (ja) * | 1983-05-10 | 1984-11-20 | セイコーエプソン株式会社 | 表示パネル駆動方法 |
| JPS59221183A (ja) * | 1983-05-31 | 1984-12-12 | Seiko Epson Corp | 液晶表示式受像装置の駆動方式 |
| GB2149176B (en) * | 1983-10-26 | 1988-07-13 | Stc Plc | Addressing liquid crystal displays |
| JPS6117127A (ja) * | 1984-07-04 | 1986-01-25 | Hitachi Ltd | 光スイツチ素子の駆動方法 |
| GB2161637B (en) * | 1984-07-12 | 1988-01-13 | Stc Plc | Addressing smectic displays |
| GB2165984B (en) * | 1984-10-11 | 1988-05-05 | Hitachi Ltd | Liquid crystal display device |
-
1987
- 1987-10-30 US US07/115,224 patent/US4845482A/en not_active Expired - Lifetime
-
1988
- 1988-08-18 JP JP63203977A patent/JP2505864B2/ja not_active Expired - Lifetime
- 1988-10-03 EP EP88116357A patent/EP0313876B1/en not_active Expired - Lifetime
- 1988-10-03 DE DE3886678T patent/DE3886678T2/de not_active Expired - Fee Related
-
1994
- 1994-10-17 SG SG149894A patent/SG149894G/en unknown
- 1994-12-08 HK HK137894A patent/HK137894A/xx not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6167836A (ja) * | 1984-09-11 | 1986-04-08 | Canon Inc | 液晶素子の駆動法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06259043A (ja) * | 1992-10-09 | 1994-09-16 | Sony Tektronix Corp | 電気光学表示装置の駆動方法 |
| JPH075852A (ja) * | 1993-04-30 | 1995-01-10 | Internatl Business Mach Corp <Ibm> | 液晶表示装置で漏話を除去する方法及び液晶表示装置 |
| JP2005352437A (ja) * | 2004-05-12 | 2005-12-22 | Sharp Corp | 液晶表示装置、カラーマネージメント回路、及び表示制御方法 |
| JP2009271267A (ja) * | 2008-05-07 | 2009-11-19 | Casio Comput Co Ltd | 駆動装置、表示装置及びその駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0313876A3 (en) | 1990-02-14 |
| JP2505864B2 (ja) | 1996-06-12 |
| EP0313876A2 (en) | 1989-05-03 |
| SG149894G (en) | 1995-03-17 |
| HK137894A (en) | 1994-12-16 |
| EP0313876B1 (en) | 1993-12-29 |
| DE3886678D1 (de) | 1994-02-10 |
| US4845482A (en) | 1989-07-04 |
| DE3886678T2 (de) | 1994-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01137293A (ja) | デイスプレーのクロストーク減少方法と装置 | |
| US7126574B2 (en) | Liquid crystal display apparatus, its driving method and liquid crystal display system | |
| US4804951A (en) | Display apparatus and driving method therefor | |
| JP3424387B2 (ja) | アクティブマトリクス表示装置 | |
| JP3039404B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US5598180A (en) | Active matrix type display apparatus | |
| EP0362974B1 (en) | Driving circuit for a matrix type display device | |
| KR950003345B1 (ko) | 액정 표시 장치 | |
| US7705822B2 (en) | Liquid crystal display | |
| US7221344B2 (en) | Liquid crystal display device and driving control method thereof | |
| KR100261053B1 (ko) | 액정 패널 구동 방법 및 회로 | |
| JPS59113420A (ja) | マトリクス表示装置の駆動方法 | |
| US6025835A (en) | Driving circuit for display apparatus with paired sample-hold circuits sampling positive and negative phase picture signal components for column electrode driving | |
| US7355575B1 (en) | Matrix panel display apparatus and driving method therefor wherein auxiliary signals are applied to non-selected picture elements | |
| JP2000028992A (ja) | 液晶表示装置 | |
| JP3424302B2 (ja) | 液晶表示装置 | |
| US6636196B2 (en) | Electro-optic display device using a multi-row addressing scheme | |
| JP3481349B2 (ja) | 画像表示装置 | |
| JPH10149141A (ja) | 液晶表示装置 | |
| JP3666161B2 (ja) | アクティブマトリクス表示装置 | |
| JPH11119742A (ja) | マトリクス表示装置 | |
| JP3097612B2 (ja) | 液晶駆動用半導体装置 | |
| JPH02113294A (ja) | 液晶表示装置 | |
| JPH02214817A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2525344B2 (ja) | マトリクス表示パネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 13 |