JP3481349B2 - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JP3481349B2 JP3481349B2 JP13382595A JP13382595A JP3481349B2 JP 3481349 B2 JP3481349 B2 JP 3481349B2 JP 13382595 A JP13382595 A JP 13382595A JP 13382595 A JP13382595 A JP 13382595A JP 3481349 B2 JP3481349 B2 JP 3481349B2
- Authority
- JP
- Japan
- Prior art keywords
- write
- signal
- signal line
- drive circuit
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリック
ス駆動される画像表示装置に関するものである。
ス駆動される画像表示装置に関するものである。
【０００２】
【従来の技術】液晶表示装置に代表される画像表示装置
は、使用目的に応じて様々な駆動方法が採用されてい
る。中でも、グラフィックスや動画像を表示するには、
アクティブマトリックス駆動方法が適している。以下
に、従来の液晶表示装置を例にとって従来技術を説明す
る。なお、ここでは説明を簡単にするため、３×３のマ
トリックスからなる液晶表示装置について説明する。
は、使用目的に応じて様々な駆動方法が採用されてい
る。中でも、グラフィックスや動画像を表示するには、
アクティブマトリックス駆動方法が適している。以下
に、従来の液晶表示装置を例にとって従来技術を説明す
る。なお、ここでは説明を簡単にするため、３×３のマ
トリックスからなる液晶表示装置について説明する。
【０００３】アクティブマトリックス駆動方法にて表示
を行う液晶表示装置は、図９に示すように画素アレイ
８，走査信号線駆動回路９，データ信号線駆動回路１
０，タイミング信号生成回路１１とを備えており、画素
アレイ８には、走査信号線駆動回路９に接続された複数
の走査信号線ＧＬ１〜ＧＬ３（以下まとめてＧＬと称す
る）と、データ信号線駆動回路１０に接続された複数の
データ信号線ＳＬ１〜ＳＬ３（以下まとめてＳＬと称す
る）とが、それぞれ交差する状態で配置され、隣接する
２本の走査信号線と、隣接する２本のデータ信号線とに
よって囲まれる部分に、画素１２が設けられている。こ
れらの画素１２には、１行当たりに１本の走査信号線、
１列当たりに１本のデータ信号線がそれぞれ割り当てら
れている。
を行う液晶表示装置は、図９に示すように画素アレイ
８，走査信号線駆動回路９，データ信号線駆動回路１
０，タイミング信号生成回路１１とを備えており、画素
アレイ８には、走査信号線駆動回路９に接続された複数
の走査信号線ＧＬ１〜ＧＬ３（以下まとめてＧＬと称す
る）と、データ信号線駆動回路１０に接続された複数の
データ信号線ＳＬ１〜ＳＬ３（以下まとめてＳＬと称す
る）とが、それぞれ交差する状態で配置され、隣接する
２本の走査信号線と、隣接する２本のデータ信号線とに
よって囲まれる部分に、画素１２が設けられている。こ
れらの画素１２には、１行当たりに１本の走査信号線、
１列当たりに１本のデータ信号線がそれぞれ割り当てら
れている。
【０００４】各画素には図１０に示されるように、スイ
ッチング素子としてのＴＦＴ１３と、液晶容量ＣＬと、
補助容量ＣＳとが設けられている。ＴＦＴ１３のゲート
電極は、各画素に割り当てられた走査信号線ＧＬに接続
されている。また、液晶容量ＣＬ及び補助容量ＣＳの一
方の電極は、ＴＦＴ１３のドレイン電極及びソース電極
を介して、各画素に割り当てられたデータ信号線ＳＬに
接続されている。液晶容量ＣＬの他方の電極は、液晶セ
ルを挟んで対向電極と接続されており、補助容量ＣＳの
他方の電極は、全画素共通の電極線（図示せず）、ある
いは隣接する走査信号線ＧＬに接続されている。
ッチング素子としてのＴＦＴ１３と、液晶容量ＣＬと、
補助容量ＣＳとが設けられている。ＴＦＴ１３のゲート
電極は、各画素に割り当てられた走査信号線ＧＬに接続
されている。また、液晶容量ＣＬ及び補助容量ＣＳの一
方の電極は、ＴＦＴ１３のドレイン電極及びソース電極
を介して、各画素に割り当てられたデータ信号線ＳＬに
接続されている。液晶容量ＣＬの他方の電極は、液晶セ
ルを挟んで対向電極と接続されており、補助容量ＣＳの
他方の電極は、全画素共通の電極線（図示せず）、ある
いは隣接する走査信号線ＧＬに接続されている。
【０００５】上記補助容量は、液晶容量ＣＬやＴＦＴ１
３のリーク電流、ＴＦＴ１３のゲート・ソース間容量等
の寄生容量による画素電位の変動、液晶容量ＣＬの表示
データ依存性の影響、などを最小限に抑えるために必要
に応じて設けられるものであり、液晶容量ＣＬと並列に
接続されている。
３のリーク電流、ＴＦＴ１３のゲート・ソース間容量等
の寄生容量による画素電位の変動、液晶容量ＣＬの表示
データ依存性の影響、などを最小限に抑えるために必要
に応じて設けられるものであり、液晶容量ＣＬと並列に
接続されている。
【０００６】上述した構成の液晶表示装置は、タイミン
グ信号生成回路１１にて同期信号に基づいて生成された
タイミング信号を用いて、走査信号線駆動回路９は走査
信号を各走査信号線ＧＬに出力し、データ信号線駆動回
路１０は映像信号からサンプリングされたデータ信号を
液晶の駆動に適した信号にレベルシフトした後、各デー
タ信号線ＳＬに対して出力する。
グ信号生成回路１１にて同期信号に基づいて生成された
タイミング信号を用いて、走査信号線駆動回路９は走査
信号を各走査信号線ＧＬに出力し、データ信号線駆動回
路１０は映像信号からサンプリングされたデータ信号を
液晶の駆動に適した信号にレベルシフトした後、各デー
タ信号線ＳＬに対して出力する。
【０００７】上記走査信号線駆動回路９により送られた
走査信号によって、各走査信号線はアクティブ状態かノ
ンアクティブ状態かが決定され、アクティブ状態となっ
た走査信号線上に並んだ画素に設けられたＴＦＴは導通
状態となる。
走査信号によって、各走査信号線はアクティブ状態かノ
ンアクティブ状態かが決定され、アクティブ状態となっ
た走査信号線上に並んだ画素に設けられたＴＦＴは導通
状態となる。
【０００８】上記データ信号線駆動回路１０の出力は、
１画素ごとに順次表示データを出力する方式（点順次走
査方式）と、１走査信号線上に並んだ画素のデータを１
水平走査期間ごとにまとめて出力する方式（線順次走査
方式）とがあり、前者は駆動回路を比較的簡単に構成で
きる特徴があり、後者は特に水平解像度の優れた画質が
得られるという特徴がある。
１画素ごとに順次表示データを出力する方式（点順次走
査方式）と、１走査信号線上に並んだ画素のデータを１
水平走査期間ごとにまとめて出力する方式（線順次走査
方式）とがあり、前者は駆動回路を比較的簡単に構成で
きる特徴があり、後者は特に水平解像度の優れた画質が
得られるという特徴がある。
【０００９】上記データ信号線駆動回路の動作により送
られたデータ信号は、アクティブ状態となった走査信号
線上の画素に設けられたＴＦＴを介して画素容量へ書き
込まれる。このようにして各画素容量に書き込まれた電
荷によって表示が維持され、ディスプレイに画像を表示
している。
られたデータ信号は、アクティブ状態となった走査信号
線上の画素に設けられたＴＦＴを介して画素容量へ書き
込まれる。このようにして各画素容量に書き込まれた電
荷によって表示が維持され、ディスプレイに画像を表示
している。
【００１０】
【発明が解決しようとする課題】しかしながら、上記駆
動方法にて液晶表示装置を駆動させたとき、データ信号
線に供給される表示データが急峻に変化した場合に、多
大の電荷をデータ信号線に供給するため、瞬時に多大の
電流がデータ信号線駆動回路に流れることになってしま
う。この結果、データ信号線駆動回路の電源電位が変動
しやすくなるという問題があった。
動方法にて液晶表示装置を駆動させたとき、データ信号
線に供給される表示データが急峻に変化した場合に、多
大の電荷をデータ信号線に供給するため、瞬時に多大の
電流がデータ信号線駆動回路に流れることになってしま
う。この結果、データ信号線駆動回路の電源電位が変動
しやすくなるという問題があった。
【００１１】この電位レベル変動は、隣接するデータ信
号線に流れるデータ信号を変調させてしまうので、ノイ
ズやクロストークなどの表示ムラの原因となったり、信
号線駆動回路が多相のシフトレジスタにより構成されて
いる場合には、サンプリングされる信号にサンプリング
ノイズを重畳させてしまうという問題を生じていた。
号線に流れるデータ信号を変調させてしまうので、ノイ
ズやクロストークなどの表示ムラの原因となったり、信
号線駆動回路が多相のシフトレジスタにより構成されて
いる場合には、サンプリングされる信号にサンプリング
ノイズを重畳させてしまうという問題を生じていた。
【００１２】また、近年液晶表示装置の大型化や高精細
化が積極的に推し進められているが、このようなパネル
の大型化に伴い、上述のデータ信号線の配線抵抗などの
負荷が増大している。その結果、液晶表示パネルに供給
する電流を増加させざるを得なくなっている。
化が積極的に推し進められているが、このようなパネル
の大型化に伴い、上述のデータ信号線の配線抵抗などの
負荷が増大している。その結果、液晶表示パネルに供給
する電流を増加させざるを得なくなっている。
【００１３】ところが、供給する電流を増加させること
は、そのまま消費電力を増加させることは言うまでもな
く、駆動回路出力段のトランジスタを大型化させる必要
があった。
は、そのまま消費電力を増加させることは言うまでもな
く、駆動回路出力段のトランジスタを大型化させる必要
があった。
【００１４】また、上述の従来技術であれば、多階調あ
るいはフル階調表示を行うときには、光の透過率と液晶
層への印加電圧との間に線形性を持たせるために、デー
タ信号線駆動回路１０から出力されたデータ信号に対し
て、いわゆるγ補正を行う必要があった。このため専用
の回路が必要となり、消費電力が大きくなっていた。
るいはフル階調表示を行うときには、光の透過率と液晶
層への印加電圧との間に線形性を持たせるために、デー
タ信号線駆動回路１０から出力されたデータ信号に対し
て、いわゆるγ補正を行う必要があった。このため専用
の回路が必要となり、消費電力が大きくなっていた。
【００１５】さらに、液晶層への電圧印加は交流駆動に
て行う必要があるので、例えばライン反転やフレーム反
転などの様に、映像信号の極性を定期的に反転させる必
要があった。このため、例えば４〜７Ｖｐｐであった信
号レベルは８〜１４Ｖｐｐとなってしまい、消費電力が
大きくなっていた。
て行う必要があるので、例えばライン反転やフレーム反
転などの様に、映像信号の極性を定期的に反転させる必
要があった。このため、例えば４〜７Ｖｐｐであった信
号レベルは８〜１４Ｖｐｐとなってしまい、消費電力が
大きくなっていた。
【００１６】また、データ信号線駆動回路内に配される
サンプリング信号生成回路（図示せず）は、極性反転処
理のなされた映像信号をサンプリングするに足る高い電
位を確保する必要があるため、該回路を高耐圧のトラン
ジスタにて構成するか、或いは該回路の出力段にレベル
シフタ回路を設ける必要があった。
サンプリング信号生成回路（図示せず）は、極性反転処
理のなされた映像信号をサンプリングするに足る高い電
位を確保する必要があるため、該回路を高耐圧のトラン
ジスタにて構成するか、或いは該回路の出力段にレベル
シフタ回路を設ける必要があった。
【００１７】また、該映像信号からサンプリングされた
データ信号をデータ信号線に供給するバッファ回路部に
おいても、上述した理由により信号レベルが高いとき、
つまり信号のダイナミック範囲が広い時には、Ｉ−Ｖ特
性に関して高い線形性を確保する必要があった。
データ信号をデータ信号線に供給するバッファ回路部に
おいても、上述した理由により信号レベルが高いとき、
つまり信号のダイナミック範囲が広い時には、Ｉ−Ｖ特
性に関して高い線形性を確保する必要があった。
【００１８】本発明は、以上の問題点に鑑みてなされた
ものであり、低消費電力で表示品位の良い画像表示装置
を提供することを目的としている。
ものであり、低消費電力で表示品位の良い画像表示装置
を提供することを目的としている。
【００１９】
【課題を解決するための手段】本発明の請求項１に記載
の画像表示装置は、マトリックス状に配置された複数の
画素と、表示データを書き込む画素行を指定する走査信
号を発生する走査信号線駆動回路と、該駆動回路に接続
され各行に１本ずつ割り当てられた走査信号線と、表示
データの輝度レベルに応じてパルス幅変調された書き込
み制御信号を発生する書き込み制御信号線駆動回路と、
該駆動回路に接続され各列に１本ずつ割り当てられた書
き込み制御信号線と、時間と共に徐々に変化する書き込
み信号を発生する書き込み信号線駆動回路と、該駆動回
路に接続され各列に１本ずつ割り当てられた書き込み信
号線と、上記マトリックス状に配置された画素ごとに設
けられた２つのスイッチング素子と、を少なくとも備
え、上記各行に割り当てられた走査信号線を走査信号に
よって選択して、上記２つのスイッチング素子のうち、
一方の開閉を制御し、該選択された走査信号線上の画素
をアクティブ状態またはノンアクティブ状態とし、上記
書き込み制御信号によって、上記２つのスイッチング素
子のうち、他方の開閉時間を、上記書き込み駆動回路に
入力されるデータ信号の輝度レベルに応じて決定される
ように制御し、上記書き込み信号線駆動回路は、上記書
き込み信号を、上記走査信号線上のアクティブ状態とな
る画素に表示データとして書き込み、上記書き込み制御
信号がＯＮすると同時に上記書き込み信号を送り、上記
書き込み制御信号がＯＦＦになると同時に上記書き込み
信号をＯＦＦにさせるものであることを特徴としてい
る。
の画像表示装置は、マトリックス状に配置された複数の
画素と、表示データを書き込む画素行を指定する走査信
号を発生する走査信号線駆動回路と、該駆動回路に接続
され各行に１本ずつ割り当てられた走査信号線と、表示
データの輝度レベルに応じてパルス幅変調された書き込
み制御信号を発生する書き込み制御信号線駆動回路と、
該駆動回路に接続され各列に１本ずつ割り当てられた書
き込み制御信号線と、時間と共に徐々に変化する書き込
み信号を発生する書き込み信号線駆動回路と、該駆動回
路に接続され各列に１本ずつ割り当てられた書き込み信
号線と、上記マトリックス状に配置された画素ごとに設
けられた２つのスイッチング素子と、を少なくとも備
え、上記各行に割り当てられた走査信号線を走査信号に
よって選択して、上記２つのスイッチング素子のうち、
一方の開閉を制御し、該選択された走査信号線上の画素
をアクティブ状態またはノンアクティブ状態とし、上記
書き込み制御信号によって、上記２つのスイッチング素
子のうち、他方の開閉時間を、上記書き込み駆動回路に
入力されるデータ信号の輝度レベルに応じて決定される
ように制御し、上記書き込み信号線駆動回路は、上記書
き込み信号を、上記走査信号線上のアクティブ状態とな
る画素に表示データとして書き込み、上記書き込み制御
信号がＯＮすると同時に上記書き込み信号を送り、上記
書き込み制御信号がＯＦＦになると同時に上記書き込み
信号をＯＦＦにさせるものであることを特徴としてい
る。
【００２０】本発明の請求項１に記載の画像表示装置
は、上記各書き込み信号線に送られる書き込み信号が、
同一画素列に配された書き込み制御信号線に送られる書
き込み制御信号と同期している。
は、上記各書き込み信号線に送られる書き込み信号が、
同一画素列に配された書き込み制御信号線に送られる書
き込み制御信号と同期している。
【００２１】本発明の請求項２に記載の画像表示装置
は、請求項１に記載の画像表示装置において、上記書き
込み制御信号のパルス幅と、各画素の輝度−印加電圧曲
線とが相関関係にあることを特徴とている。
は、請求項１に記載の画像表示装置において、上記書き
込み制御信号のパルス幅と、各画素の輝度−印加電圧曲
線とが相関関係にあることを特徴とている。
【００２２】本発明の請求項３に記載の画像表示装置
は、請求項１または請求項２に記載の画像表示装置にお
いて、上記書き込み信号の時間に対する変化の割合と、
各画素の輝度−印加電圧曲線とが相関関係にあることを
特徴としている。
は、請求項１または請求項２に記載の画像表示装置にお
いて、上記書き込み信号の時間に対する変化の割合と、
各画素の輝度−印加電圧曲線とが相関関係にあることを
特徴としている。
【００２３】本発明の請求項４に記載の画像表示装置
は、請求項１ないし請求項３のいずれか１項に記載の画
像表示装置において、上記書き込み信号の極性を、行
毎、列毎、或いはフィールド毎、フレーム毎などの一定
期間毎に反転させることを特徴としている。
は、請求項１ないし請求項３のいずれか１項に記載の画
像表示装置において、上記書き込み信号の極性を、行
毎、列毎、或いはフィールド毎、フレーム毎などの一定
期間毎に反転させることを特徴としている。
【００２４】本発明の請求項５に記載の画像表示装置
は、請求項１ないし請求項４のいずれか１項に記載の画
像表示装置において、上記２つのスイッチング素子と他
の電位との間に設けられたコンデンサをさらに備えてい
ることを特徴としている。
は、請求項１ないし請求項４のいずれか１項に記載の画
像表示装置において、上記２つのスイッチング素子と他
の電位との間に設けられたコンデンサをさらに備えてい
ることを特徴としている。
【００２５】本発明の画像表示装置は、上記構成に加え
て、上記各書き込み信号線に送られる書き込み信号が、
同一画素行に配された走査信号線に送られる走査信号と
同期しているものであってもよい。
て、上記各書き込み信号線に送られる書き込み信号が、
同一画素行に配された走査信号線に送られる走査信号と
同期しているものであってもよい。
【００２６】本発明の画像表示装置は、上記書き込み信
号線駆動回路は、上記走査信号がＯＮすると同時に上記
書き込み信号を送り、上記走査信号がＯＦＦになると同
時に上記書き込み信号をＯＦＦにさせるものであっても
よい。
号線駆動回路は、上記走査信号がＯＮすると同時に上記
書き込み信号を送り、上記走査信号がＯＦＦになると同
時に上記書き込み信号をＯＦＦにさせるものであっても
よい。
【００２７】
【作用】本発明の請求項１の構成により、時間と共に徐
々に変化する信号によって画素への書き込みを行ってい
るので、急峻な表示データの変化によって瞬時に多大の
電流が流れることがなく、電源電圧の変動をかなり抑え
ることができる。
々に変化する信号によって画素への書き込みを行ってい
るので、急峻な表示データの変化によって瞬時に多大の
電流が流れることがなく、電源電圧の変動をかなり抑え
ることができる。
【００２８】また、本発明のように書き込み信号を駆動
することによって、画素への無駄な書き込みを無くすこ
とができ、消費電力の増加を抑えることができる。
することによって、画素への無駄な書き込みを無くすこ
とができ、消費電力の増加を抑えることができる。
【００２９】また、請求項２または請求項３の構成によ
り、階調表示を行う場合には、各画素の発光輝度がパル
ス幅の調節によって定められるため、γ補正をパネル部
で行うことができる。
り、階調表示を行う場合には、各画素の発光輝度がパル
ス幅の調節によって定められるため、γ補正をパネル部
で行うことができる。
【００３０】また、請求項４の構成により、映像信号を
直接反転処理する必要がない為、高耐圧トランジスタを
設ける必要をなくすことができる。
直接反転処理する必要がない為、高耐圧トランジスタを
設ける必要をなくすことができる。
【００３１】
【実施例】本発明の説明を、実施例を用いて詳しく説明
する。なお、ここでは説明を簡単にするために、ノーマ
リーホワイトモードで３×３のマトリックスからなる液
晶表示装置を用いて説明するが、他の画素数の表示装置
や、ノーマリーブラックモードの液晶表示装置にも適宜
応用が可能であることは言うまでもない。
する。なお、ここでは説明を簡単にするために、ノーマ
リーホワイトモードで３×３のマトリックスからなる液
晶表示装置を用いて説明するが、他の画素数の表示装置
や、ノーマリーブラックモードの液晶表示装置にも適宜
応用が可能であることは言うまでもない。
【００３２】［実施例１］
以下に本発明の第一実施例を図１乃至図５を用いて説明
する。なお、図１及び図２に示される各配線の交点は、
黒く塗りつぶされた箇所で電気的に接続され、そうでな
い箇所では電気的に接続されていないものとする。
する。なお、図１及び図２に示される各配線の交点は、
黒く塗りつぶされた箇所で電気的に接続され、そうでな
い箇所では電気的に接続されていないものとする。
【００３３】本実施例に係る画像表示装置は、アクティ
ブマトリックス駆動方式の液晶表示装置であり、図１に
示すように、画素アレイ１と、書き込み画素行を指定す
る走査信号を走査信号線ＧＬ１〜ＧＬ３（以下まとめて
ＧＬと称する）に印加する走査信号線駆動回路２と、映
像信号のレベルに応じてパルス幅変調された制御信号を
書き込み制御信号線ＭＬ１〜ＭＬ３（以下まとめてＭＬ
と称する）に印加する書き込み制御信号線駆動回路３
と、時間と共に徐々に変化する書き込み信号を書き込み
信号線ＳＬ１〜ＳＬ３（以下まとめてＳＬと称する）に
印加する書き込み信号線駆動回路４とを備えている。
ブマトリックス駆動方式の液晶表示装置であり、図１に
示すように、画素アレイ１と、書き込み画素行を指定す
る走査信号を走査信号線ＧＬ１〜ＧＬ３（以下まとめて
ＧＬと称する）に印加する走査信号線駆動回路２と、映
像信号のレベルに応じてパルス幅変調された制御信号を
書き込み制御信号線ＭＬ１〜ＭＬ３（以下まとめてＭＬ
と称する）に印加する書き込み制御信号線駆動回路３
と、時間と共に徐々に変化する書き込み信号を書き込み
信号線ＳＬ１〜ＳＬ３（以下まとめてＳＬと称する）に
印加する書き込み信号線駆動回路４とを備えている。
【００３４】画素アレイ１には、同図のように、複数の
走査信号線ＧＬと、該走査信号線と平行に配された複数
の書き込み信号線ＳＬと、これらの信号線と垂直に配さ
れた複数の書き込み制御信号線ＭＬとによって囲まれた
部分に画素５がマトリックス状に設けられている。これ
らの画素５は、１行あたりに１本の走査信号線および書
き込み信号線が、１列あたりに１本の書き込み制御信号
がそれぞれ割り当てられている。
走査信号線ＧＬと、該走査信号線と平行に配された複数
の書き込み信号線ＳＬと、これらの信号線と垂直に配さ
れた複数の書き込み制御信号線ＭＬとによって囲まれた
部分に画素５がマトリックス状に設けられている。これ
らの画素５は、１行あたりに１本の走査信号線および書
き込み信号線が、１列あたりに１本の書き込み制御信号
がそれぞれ割り当てられている。
【００３５】各画素には図２（ａ）に示されるように、
スイッチング素子６，７と、液晶容量ＣＬと、補助容量
ＣＳとが設けられている。スイッチング素子６，７は、
例えばＭＯＳ型のＦＥＴにより構成されており、スイッ
チング素子６のゲート電極は各画素に割り当てられた走
査信号線ＧＬに接続され、スイッチング素子７のゲート
電極は各画素に割り当てられた書き込み制御信号線ＭＬ
に接続され、スイッチング素子６のソース電極は各画素
に割り当てられた書き込み信号線ＳＬに接続されてい
る。また、液晶容量ＣＬ及び補助容量ＣＳの一方の電極
はスイッチング素子７のドレイン電極に接続され、液晶
容量ＣＬの他方の電極は液晶セルを挟んで対向電極（図
示せず）に接続され、補助容量ＣＳの他方の電極は、全
画素共通の電極線（図示せず）、あるいは隣接する走査
信号線ＧＬに接続されている。なお、この図において、
走査信号線ＧＬと書き込み制御信号線ＭＬとの接続は逆
になっても何ら差し支えない。
スイッチング素子６，７と、液晶容量ＣＬと、補助容量
ＣＳとが設けられている。スイッチング素子６，７は、
例えばＭＯＳ型のＦＥＴにより構成されており、スイッ
チング素子６のゲート電極は各画素に割り当てられた走
査信号線ＧＬに接続され、スイッチング素子７のゲート
電極は各画素に割り当てられた書き込み制御信号線ＭＬ
に接続され、スイッチング素子６のソース電極は各画素
に割り当てられた書き込み信号線ＳＬに接続されてい
る。また、液晶容量ＣＬ及び補助容量ＣＳの一方の電極
はスイッチング素子７のドレイン電極に接続され、液晶
容量ＣＬの他方の電極は液晶セルを挟んで対向電極（図
示せず）に接続され、補助容量ＣＳの他方の電極は、全
画素共通の電極線（図示せず）、あるいは隣接する走査
信号線ＧＬに接続されている。なお、この図において、
走査信号線ＧＬと書き込み制御信号線ＭＬとの接続は逆
になっても何ら差し支えない。
【００３６】また、各画素の構成は図２（ｂ）に示すよ
うに、２つのスイッチング素子６，７間と他の電位（例
えば対向電極）との間にコンデンサＣＡを設けた構成で
あっても良い。このとき、書き込み信号線の影響による
液晶保持電位の変調を非常に低いレベルに抑えることが
できる。以下に本発明の動作を説明する。
うに、２つのスイッチング素子６，７間と他の電位（例
えば対向電極）との間にコンデンサＣＡを設けた構成で
あっても良い。このとき、書き込み信号線の影響による
液晶保持電位の変調を非常に低いレベルに抑えることが
できる。以下に本発明の動作を説明する。
【００３７】上述した構成にて図３（ａ）に示す表示を
行う場合、走査信号線駆動回路２、書き込み制御信号線
駆動回路３、書き込み信号線駆動回路４は、図３（ｂ）
に示されるタイミング信号Ｔｉｍに同期した信号を、そ
れぞれ走査信号線ＧＬ，書き込み制御信号線ＭＬ，書き
込み信号線ＳＬに印加する。ただし、図３において、何
も示されていない画素は白表示、×が示されている画素
は黒表示、／が示されている画素は中間調の灰色表示を
行うものとする。
行う場合、走査信号線駆動回路２、書き込み制御信号線
駆動回路３、書き込み信号線駆動回路４は、図３（ｂ）
に示されるタイミング信号Ｔｉｍに同期した信号を、そ
れぞれ走査信号線ＧＬ，書き込み制御信号線ＭＬ，書き
込み信号線ＳＬに印加する。ただし、図３において、何
も示されていない画素は白表示、×が示されている画素
は黒表示、／が示されている画素は中間調の灰色表示を
行うものとする。
【００３８】以下に各信号線駆動回路の働きを説明す
る。走査信号線駆動回路２は、図３（ｂ）のＧＬ１〜Ｇ
Ｌ３に示されるような信号をタイミング信号Ｔｉｍに同
期して発生させ、走査信号線ＧＬを順次選択し、スイッ
チング素子６の開閉を制御し、該走査信号線上の画素を
アクティブ状態またはノンアクティブ状態としている。
る。走査信号線駆動回路２は、図３（ｂ）のＧＬ１〜Ｇ
Ｌ３に示されるような信号をタイミング信号Ｔｉｍに同
期して発生させ、走査信号線ＧＬを順次選択し、スイッ
チング素子６の開閉を制御し、該走査信号線上の画素を
アクティブ状態またはノンアクティブ状態としている。
【００３９】書き込み制御信号線駆動回路３は、図３
（ｂ）のＭＬ１〜ＭＬ３に示されるような信号をタイミ
ング信号Ｔｉｍに同期して発生させ、スイッチング素子
７の開閉時間を制御している。この開閉時間は、該駆動
回路に入力されるデータ信号の輝度レベルに応じて決定
される。
（ｂ）のＭＬ１〜ＭＬ３に示されるような信号をタイミ
ング信号Ｔｉｍに同期して発生させ、スイッチング素子
７の開閉時間を制御している。この開閉時間は、該駆動
回路に入力されるデータ信号の輝度レベルに応じて決定
される。
【００４０】書き込み信号線駆動回路４は、図３（ｂ）
のＳＬ１〜ＳＬ３に示されるランプ波形のように時間と
共に徐々に変化する信号をタイミング信号Ｔｉｍに同期
して発生させ、該書き込み信号線上のアクティブ状態と
なる画素に表示データを書き込む働きをしている。
のＳＬ１〜ＳＬ３に示されるランプ波形のように時間と
共に徐々に変化する信号をタイミング信号Ｔｉｍに同期
して発生させ、該書き込み信号線上のアクティブ状態と
なる画素に表示データを書き込む働きをしている。
【００４１】以上３種類の信号を用いて画素への表示デ
ータの書き込みを行うことによって、従来のように映像
信号からサンプリングしたデータ信号を直接書き込み信
号線に転送した場合に比べて、画素部のスイッチング素
子のソース、ドレイン電極に供給される信号の変化が非
常に緩やかになるため、電源電位の変動によって生じる
表示ムラなどを低減することができる。
ータの書き込みを行うことによって、従来のように映像
信号からサンプリングしたデータ信号を直接書き込み信
号線に転送した場合に比べて、画素部のスイッチング素
子のソース、ドレイン電極に供給される信号の変化が非
常に緩やかになるため、電源電位の変動によって生じる
表示ムラなどを低減することができる。
【００４２】本実施例では、書き込み信号としてランプ
波形を用いているため、書き込み制御信号のパルス幅と
各画素の輝度−印加電圧との間に相関関係を持たせるこ
とが望ましい。以下にこのことについて詳しく説明す
る。
波形を用いているため、書き込み制御信号のパルス幅と
各画素の輝度−印加電圧との間に相関関係を持たせるこ
とが望ましい。以下にこのことについて詳しく説明す
る。
【００４３】図４（ａ）に液晶層の透過率−印加電圧曲
線、同図（ｂ）に本実施例において書き込み信号に用い
たランプ波形信号をそれぞれ示している。このとき、例
えば（ａ）に示される輝度レベルＬ１〜Ｌ８を得るため
には、画素への印加電圧としてＶ１〜Ｖ８が必要とな
る。これらの印加電圧を得るためには、書き込み制御信
号のパルス幅、つまり該信号をＯＮにする時間をそれぞ
れ輝度レベルに合わせてＴ１〜Ｔ８に設定すれば良い。
線、同図（ｂ）に本実施例において書き込み信号に用い
たランプ波形信号をそれぞれ示している。このとき、例
えば（ａ）に示される輝度レベルＬ１〜Ｌ８を得るため
には、画素への印加電圧としてＶ１〜Ｖ８が必要とな
る。これらの印加電圧を得るためには、書き込み制御信
号のパルス幅、つまり該信号をＯＮにする時間をそれぞ
れ輝度レベルに合わせてＴ１〜Ｔ８に設定すれば良い。
【００４４】なお、本実施例では書き込み信号としてラ
ンプ波形を用いた場合について説明してあるが、これに
限らず、以下に示すような他の波形であっても良い。た
とえば、図４（ｃ）のような、液晶層の透過率−印加電
圧曲線と相関関係にある信号、または同図（ｄ）のよう
な、液晶層の透過率−印加電圧曲線と相関関係にあり、
かつステップ形状の波形をもつ信号であっても良い。こ
れらの信号を用いた場合には、書き込み制御信号のパル
ス幅、つまり該信号をＯＮにする時間と輝度レベルとが
線形になるため、各画素の輝度を容易に調節することが
できる。
ンプ波形を用いた場合について説明してあるが、これに
限らず、以下に示すような他の波形であっても良い。た
とえば、図４（ｃ）のような、液晶層の透過率−印加電
圧曲線と相関関係にある信号、または同図（ｄ）のよう
な、液晶層の透過率−印加電圧曲線と相関関係にあり、
かつステップ形状の波形をもつ信号であっても良い。こ
れらの信号を用いた場合には、書き込み制御信号のパル
ス幅、つまり該信号をＯＮにする時間と輝度レベルとが
線形になるため、各画素の輝度を容易に調節することが
できる。
【００４５】特に、（ｄ）で示される信号を用いた場合
には、或る輝度レベルに対応する印加電圧が広くとれる
ため、書き込み制御信号のパルス幅の変動に伴う画素へ
の書き込み信号レベルの変動を軽減することができ、デ
ータ信号を忠実に再現することができる。
には、或る輝度レベルに対応する印加電圧が広くとれる
ため、書き込み制御信号のパルス幅の変動に伴う画素へ
の書き込み信号レベルの変動を軽減することができ、デ
ータ信号を忠実に再現することができる。
【００４６】このように、パルス幅によって各画素の輝
度が決定されるので、従来映像信号を処理する段階で行
われていた所謂γ補正が不要となり、専用のγ補正回路
を廃することができるので、消費電力を抑えることが可
能となる。
度が決定されるので、従来映像信号を処理する段階で行
われていた所謂γ補正が不要となり、専用のγ補正回路
を廃することができるので、消費電力を抑えることが可
能となる。
【００４７】上記液晶層の透過率−印加電圧曲線と相関
関係にある信号を書き込み信号とした例として、例え
ば、（ｃ）で示される信号を用いて図３（ａ）の表示を
行う場合の各信号線に送られる信号を図５に示す。この
図から分かるように、灰色表示を行う画素に送られる書
き込み制御信号のＯＮ期間が、選択期間中のちょうど半
分になっていることが分かる。
関係にある信号を書き込み信号とした例として、例え
ば、（ｃ）で示される信号を用いて図３（ａ）の表示を
行う場合の各信号線に送られる信号を図５に示す。この
図から分かるように、灰色表示を行う画素に送られる書
き込み制御信号のＯＮ期間が、選択期間中のちょうど半
分になっていることが分かる。
【００４８】また本実施例では、上記書き込み信号は、
走査信号と同期させるようにしている。ここで言う走査
信号と同期させるとは、図３（ｂ）に示されているよう
に、走査信号がＯＮすると同時に書き込み信号を送り、
走査信号がＯＦＦになると同時に書き込み信号もＯＦＦ
にさせることを言う。これは、複数或いは全出力をアク
ティブとするようにしても良いが、消費電力の増加を抑
えるために、アクティブとなる出力数は少ない方が望ま
しいことによる。
走査信号と同期させるようにしている。ここで言う走査
信号と同期させるとは、図３（ｂ）に示されているよう
に、走査信号がＯＮすると同時に書き込み信号を送り、
走査信号がＯＦＦになると同時に書き込み信号もＯＦＦ
にさせることを言う。これは、複数或いは全出力をアク
ティブとするようにしても良いが、消費電力の増加を抑
えるために、アクティブとなる出力数は少ない方が望ま
しいことによる。
【００４９】更に、上記書き込み信号の極性を、行毎、
列毎、あるいはフィールド毎、フレーム毎などの一定期
間毎に反転させても良い。このとき、従来映像信号に直
接行っていた極性反転処理が不要となるため、書き込み
制御信号線駆動回路で扱う信号レベルは小さいままでよ
くなり、該回路内に設けられるサンプリング信号生成回
路に高耐圧のトランジスタやレベルシフタ回路を設ける
必要がなくなる。
列毎、あるいはフィールド毎、フレーム毎などの一定期
間毎に反転させても良い。このとき、従来映像信号に直
接行っていた極性反転処理が不要となるため、書き込み
制御信号線駆動回路で扱う信号レベルは小さいままでよ
くなり、該回路内に設けられるサンプリング信号生成回
路に高耐圧のトランジスタやレベルシフタ回路を設ける
必要がなくなる。
【００５０】また、書き込み制御信号を書き込み制御信
号線に供給するバッファ回路部においても、Ｉ−Ｖ特性
の線形性を問題とするほど信号レベルは高くなっていな
いので、高い線形性を確保する必要もない。
号線に供給するバッファ回路部においても、Ｉ−Ｖ特性
の線形性を問題とするほど信号レベルは高くなっていな
いので、高い線形性を確保する必要もない。
【００５１】［実施例２］
次に本発明の第二実施例を図６から図８を用いて説明す
る。なお、図６及び図７に示される各配線の交点は、黒
く塗りつぶされた箇所で電気的に接続され、そうでない
箇所では電気的に接続されていないものとする。
る。なお、図６及び図７に示される各配線の交点は、黒
く塗りつぶされた箇所で電気的に接続され、そうでない
箇所では電気的に接続されていないものとする。
【００５２】本実施例に係る画像表示装置は、前記の第
一実施例と同様のアクティブマトリックス駆動方式の液
晶表示装置であり、図６に示すように、画素アレイ１
と、書き込み画素行を指定する走査信号を走査信号線Ｇ
Ｌ１〜ＧＬ３（以下まとめてＧＬと称する）に印加する
走査信号線駆動回路２と、映像信号のレベルに応じてパ
ルス幅変調された制御信号を書き込み制御信号線ＭＬ
（以下まとめてＭＬと称する）に印加する書き込み制御
信号線駆動回路３と、時間と共に書き込み信号を書き込
み信号線ＳＬ１〜ＳＬ３（以下まとめてＳＬと称する）
に印加する書き込み信号線駆動回路４とを備えている点
では前記第一実施例と同じであるが、書き込み信号線駆
動回路４を書き込み制御信号線駆動回路３と同じ側に配
置し、書き込み信号線ＳＬを、書き込み制御信号線ＭＬ
と平行に配している点で、前記第一実施例とは異なって
いる。
一実施例と同様のアクティブマトリックス駆動方式の液
晶表示装置であり、図６に示すように、画素アレイ１
と、書き込み画素行を指定する走査信号を走査信号線Ｇ
Ｌ１〜ＧＬ３（以下まとめてＧＬと称する）に印加する
走査信号線駆動回路２と、映像信号のレベルに応じてパ
ルス幅変調された制御信号を書き込み制御信号線ＭＬ
（以下まとめてＭＬと称する）に印加する書き込み制御
信号線駆動回路３と、時間と共に書き込み信号を書き込
み信号線ＳＬ１〜ＳＬ３（以下まとめてＳＬと称する）
に印加する書き込み信号線駆動回路４とを備えている点
では前記第一実施例と同じであるが、書き込み信号線駆
動回路４を書き込み制御信号線駆動回路３と同じ側に配
置し、書き込み信号線ＳＬを、書き込み制御信号線ＭＬ
と平行に配している点で、前記第一実施例とは異なって
いる。
【００５３】画素アレイ１には、同図のように、複数の
走査信号線ＧＬと、この信号線と垂直に配された複数の
書き込み制御信号線ＭＬと、該書き込み制御信号線と平
行に配された複数の書き込み信号線ＳＬとによって囲ま
れた部分に画素５がマトリックス状に設けられている。
これらの画素５は、１行あたりに１本の走査信号線が、
１列あたりに１本の書き込み制御信号線および書き込み
信号線がそれぞれ割り当てられている。
走査信号線ＧＬと、この信号線と垂直に配された複数の
書き込み制御信号線ＭＬと、該書き込み制御信号線と平
行に配された複数の書き込み信号線ＳＬとによって囲ま
れた部分に画素５がマトリックス状に設けられている。
これらの画素５は、１行あたりに１本の走査信号線が、
１列あたりに１本の書き込み制御信号線および書き込み
信号線がそれぞれ割り当てられている。
【００５４】各画素には図７（ａ）に示されるように、
スイッチング素子６，７と、液晶容量ＣＬと、補助容量
ＣＳとが設けられている。スイッチング素子６，７は、
例えばＭＯＳ型のＦＥＴにより構成されており、スイッ
チング素子６のゲート電極は各画素に割り当てられた走
査信号線ＧＬに接続され、スイッチング素子７のゲート
電極は各画素に割り当てられた書き込み制御信号線ＭＬ
に接続され、スイッチング素子６のソース電極は各画素
に割り当てられた書き込み信号線ＳＬに接続されてい
る。また、液晶容量ＣＬ及び補助容量ＣＳの一方の電極
はスイッチング素子７のドレイン電極に接続され、液晶
容量ＣＬの他方の電極は液晶セルを挟んで対向電極（図
示せず）に接続され、補助容量ＣＳの他方の電極は、全
画素共通の電極線（図示せず）、あるいは隣接する走査
信号線ＧＬに接続されている。なお、この図において、
走査信号線ＧＬと書き込み制御信号線ＭＬとの接続は逆
になっても何ら差し支えない。
スイッチング素子６，７と、液晶容量ＣＬと、補助容量
ＣＳとが設けられている。スイッチング素子６，７は、
例えばＭＯＳ型のＦＥＴにより構成されており、スイッ
チング素子６のゲート電極は各画素に割り当てられた走
査信号線ＧＬに接続され、スイッチング素子７のゲート
電極は各画素に割り当てられた書き込み制御信号線ＭＬ
に接続され、スイッチング素子６のソース電極は各画素
に割り当てられた書き込み信号線ＳＬに接続されてい
る。また、液晶容量ＣＬ及び補助容量ＣＳの一方の電極
はスイッチング素子７のドレイン電極に接続され、液晶
容量ＣＬの他方の電極は液晶セルを挟んで対向電極（図
示せず）に接続され、補助容量ＣＳの他方の電極は、全
画素共通の電極線（図示せず）、あるいは隣接する走査
信号線ＧＬに接続されている。なお、この図において、
走査信号線ＧＬと書き込み制御信号線ＭＬとの接続は逆
になっても何ら差し支えない。
【００５５】また、第一実施例と同様、各画素の構成は
図７（ｂ）に示すように、２つのスイッチング素子６，
７間と他の電位（例えば対向電極）との間にコンデンサ
ＣＡを設けた構成であっても良い。
図７（ｂ）に示すように、２つのスイッチング素子６，
７間と他の電位（例えば対向電極）との間にコンデンサ
ＣＡを設けた構成であっても良い。
【００５６】以下に本発明の動作を説明する。上述した
構成にて図８（ａ）に示す表示を行う場合、走査信号線
駆動回路２、書き込み制御信号線駆動回路３、書き込み
信号線駆動回路４は、図８（ｂ）に示されるタイミング
信号Ｔｉｍに同期した信号を、それぞれ走査信号線Ｇ
Ｌ，書き込み制御信号線ＭＬ，書き込み信号線ＳＬに印
加する。ただし、図８において、何も示されていない画
素は白表示、×が示されている画素は黒表示、／が示さ
れている画素は中間調の灰色表示を行うものとする。上
記各信号線駆動回路の働きは、前記第一実施例と同じで
あるので省略する。なお、本実施例においては、書き込
み信号は、図８（ｂ）に点線で示されるように全期間同
じ信号を出力させてもよいが、パルス幅変調される書き
込み制御信号と同期させるようにした。ここでいう書き
込み制御信号と同期させるとは、同図（ｂ）に実線で示
されるように，書き込み制御信号がＯＮすると同時に書
き込み信号を送り、書き込み制御信号がＯＦＦになると
同時に書き込み信号もＯＦＦにさせることを言う。これ
は、画素への無駄な書き込み信号を無くすことによって
消費電力を抑えるためである。
構成にて図８（ａ）に示す表示を行う場合、走査信号線
駆動回路２、書き込み制御信号線駆動回路３、書き込み
信号線駆動回路４は、図８（ｂ）に示されるタイミング
信号Ｔｉｍに同期した信号を、それぞれ走査信号線Ｇ
Ｌ，書き込み制御信号線ＭＬ，書き込み信号線ＳＬに印
加する。ただし、図８において、何も示されていない画
素は白表示、×が示されている画素は黒表示、／が示さ
れている画素は中間調の灰色表示を行うものとする。上
記各信号線駆動回路の働きは、前記第一実施例と同じで
あるので省略する。なお、本実施例においては、書き込
み信号は、図８（ｂ）に点線で示されるように全期間同
じ信号を出力させてもよいが、パルス幅変調される書き
込み制御信号と同期させるようにした。ここでいう書き
込み制御信号と同期させるとは、同図（ｂ）に実線で示
されるように，書き込み制御信号がＯＮすると同時に書
き込み信号を送り、書き込み制御信号がＯＦＦになると
同時に書き込み信号もＯＦＦにさせることを言う。これ
は、画素への無駄な書き込み信号を無くすことによって
消費電力を抑えるためである。
【００５７】また、前記第一実施例と同様に、上記書き
込み信号の極性を、行毎、列毎、あるいはフィールド
毎、フレーム毎などの一定期間毎に反転させても良い。
込み信号の極性を、行毎、列毎、あるいはフィールド
毎、フレーム毎などの一定期間毎に反転させても良い。
【００５８】以上２つの実施例を用いて本発明を説明し
たが、この説明の中で、パルス幅変調された信号は書き
込みの期間において実効電圧が高くなるものとしている
が、これを書き込みの期間において実効電圧が低くなる
ようにしてもよい。また、このときは必要に応じて書き
込み信号の極性も逆になることは言うまでもない。
たが、この説明の中で、パルス幅変調された信号は書き
込みの期間において実効電圧が高くなるものとしている
が、これを書き込みの期間において実効電圧が低くなる
ようにしてもよい。また、このときは必要に応じて書き
込み信号の極性も逆になることは言うまでもない。
【００５９】また、時間と共に徐々に変化する信号は書
き込み信号線ＳＬに入力されるものとして説明したが、
書き込み信号線ＳＬに入力する信号と、対向電極に入力
する信号とを入れ替えても良い。つまり、書き込み信号
を対向電極に入力し、書き込み信号線ＳＬには直流、或
いは矩形波状の交流の信号を入力する構成であってもよ
い。
き込み信号線ＳＬに入力されるものとして説明したが、
書き込み信号線ＳＬに入力する信号と、対向電極に入力
する信号とを入れ替えても良い。つまり、書き込み信号
を対向電極に入力し、書き込み信号線ＳＬには直流、或
いは矩形波状の交流の信号を入力する構成であってもよ
い。
【００６０】更に述べるなら、走査信号線駆動回路、書
き込み制御信号線駆動回路、書き込み信号線駆動回路
は、画像表示部を有する基板に装着してもよいし、その
全て或いは一部を画像表示部を有する基板と一体に形成
してもよい。この場合には、製造工程数を減らすことが
できる。
き込み制御信号線駆動回路、書き込み信号線駆動回路
は、画像表示部を有する基板に装着してもよいし、その
全て或いは一部を画像表示部を有する基板と一体に形成
してもよい。この場合には、製造工程数を減らすことが
できる。
【００６１】
【発明の効果】本発明の請求項１に記載の画像表示装置
は、時間と共に徐々に変化する信号によって画素への書
き込みを行っているので、急峻な表示データの変化によ
って瞬時に多大の電流が流れることがなく、電源電圧の
変動をかなり抑えることができる。したがって、ノイズ
やクロストークなどの表示ムラを抑えることができる。
は、時間と共に徐々に変化する信号によって画素への書
き込みを行っているので、急峻な表示データの変化によ
って瞬時に多大の電流が流れることがなく、電源電圧の
変動をかなり抑えることができる。したがって、ノイズ
やクロストークなどの表示ムラを抑えることができる。
【００６２】請求項１に記載の画像表示装置において
は、上述したように書き込み信号を駆動することによっ
て、画素への無駄な書き込みを無くすことができ、消費
電力の増加を抑えることができる。
は、上述したように書き込み信号を駆動することによっ
て、画素への無駄な書き込みを無くすことができ、消費
電力の増加を抑えることができる。
【００６３】また、請求項２または請求項３に記載の画
像表示装置は、階調表示を行う場合には、各画素の発光
輝度がパルス幅の調節によって定められるため、γ補正
をパネル部で行うことができる。
像表示装置は、階調表示を行う場合には、各画素の発光
輝度がパルス幅の調節によって定められるため、γ補正
をパネル部で行うことができる。
【００６４】特に、書き込み信号にステップ波形の信号
を用いることによって、書き込み制御信号のパルス幅の
変動に伴う画素への書き込み信号レベルの変動を軽減す
ることができ、データ信号を忠実に再現することができ
る。
を用いることによって、書き込み制御信号のパルス幅の
変動に伴う画素への書き込み信号レベルの変動を軽減す
ることができ、データ信号を忠実に再現することができ
る。
【００６５】また、請求項４に記載の画像表示装置は、
映像信号を直接反転処理する必要がない為、高耐圧トラ
ンジスタを設ける必要をなくすことができ、かつ消費電
力を抑えることができる。
映像信号を直接反転処理する必要がない為、高耐圧トラ
ンジスタを設ける必要をなくすことができ、かつ消費電
力を抑えることができる。
【図１】本発明の第一実施例に係る画像表示装置のパネ
ル部の構成を示す図である。
ル部の構成を示す図である。
【図２】第一実施例の画素部における各信号線とスイッ
チング素子との接続関係を示す図である。
チング素子との接続関係を示す図である。
【図３】（ａ）は第一実施例に係る表示パターンの例を
示す図であり、（ｂ）は上記表示パターンを表示する際
に各信号線に送る信号の一例を示す図である。
示す図であり、（ｂ）は上記表示パターンを表示する際
に各信号線に送る信号の一例を示す図である。
【図４】実施例に用いた液晶層の透過率−印加電圧曲線
を示す図（ａ）、及び画素に必要な発光輝度と、その発
光輝度を得るのに必要な印加電圧との関係を、書き込み
信号にランプ波形を持つ信号を用いた場合（ｂ）、透過
率−印加電圧曲線と相関関係にある信号を用いた場合
（ｃ）、及び（ｃ）の信号のうち特にステップ状の波形
を持つ信号を用いた場合（ｄ）に分けて示す図である。
を示す図（ａ）、及び画素に必要な発光輝度と、その発
光輝度を得るのに必要な印加電圧との関係を、書き込み
信号にランプ波形を持つ信号を用いた場合（ｂ）、透過
率−印加電圧曲線と相関関係にある信号を用いた場合
（ｃ）、及び（ｃ）の信号のうち特にステップ状の波形
を持つ信号を用いた場合（ｄ）に分けて示す図である。
【図５】図３（ａ）の表示パターンを表示する際に各信
号線に送る信号の別の例を示す図である。
号線に送る信号の別の例を示す図である。
【図６】本発明の第二実施例に係る画像表示装置のパネ
ル部の構成を示す図である。
ル部の構成を示す図である。
【図７】第二実施例の画素部における各信号線とスイッ
チング素子との接続関係を示す図である。
チング素子との接続関係を示す図である。
【図８】（ａ）は第二実施例に係る表示パターンの例を
示す図であり、（ｂ）は上記表示パターンを表示する際
に各信号線に送る信号の一例を示す図である。
示す図であり、（ｂ）は上記表示パターンを表示する際
に各信号線に送る信号の一例を示す図である。
【図９】従来の画像表示装置のパネル部の構成を示す図
である。
である。
【図１０】従来の画素部における各信号線とスイッチン
グ素子との接続関係を示す図である。
グ素子との接続関係を示す図である。
１ 画素アレイ
２ 走査信号線駆動回路
３ 書き込み制御信号線駆動回路
４ 書き込み信号線駆動回路
５ 画素
６，７ スイッチング素子
ＧＬ１〜ＧＬ３ 走査信号線
ＭＬ１〜ＭＬ３ 書き込み制御信号線
ＳＬ１〜ＭＬ３ 書き込み信号線
ＣＬ 液晶容量
ＣＳ 補助容量
ＣＡ コンデンサ
Ｔｉｍ タイミング信号
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09G 3/00 - 3/38
G02F 1/133
Claims (5)
- 【請求項１】マトリックス状に配置された複数の画素
と、 表示データを書き込む画素行を指定する走査信号を発生
する走査信号線駆動回路と、 該走査信号線駆動回路に接続され各行に１本ずつ割り当
てられた走査信号線と、表示データの輝度レベルに応じ
てパルス幅変調された書き込み制御信号を発生する書き
込み制御信号線駆動回路と、 該書き込み制御信号線駆動回路に接続され各列に１本ず
つ割り当てられた書き込み制御信号線と、 時間と共に徐々に変化する書き込み信号を発生する書き
込み信号線駆動回路と、 該書き込み信号線駆動回路に接続され各列に１本ずつ割
り当てられた書き込み信号線と、 上記マトリックス状に配置された画素ごとに設けられた
２つのスイッチング素子と、を少なくとも備え、 上記各行に割り当てられた走査信号線を走査信号によっ
て選択して、上記２つのスイッチング素子のうち、一方
の開閉を制御し、該選択された走査信号線上の画素をア
クティブ状態またはノンアクティブ状態とし、 上記書き込み制御信号によって、上記２つのスイッチン
グ素子のうち、他方の開閉時間を、上記書き込み駆動回
路に入力されるデータ信号の輝度レベルに応じて決定さ
れるように制御し、上記書き込み信号線駆動回路は、 上記書き込み信号を、
上記走査信号線上のアクティブ状態となる画素に表示デ
ータとして書き込み、上記書き込み制御信号がＯＮする
と同時に上記書き込み信号を送り、上記書き込み制御信
号がＯＦＦになると同時に上記書き込み信号をＯＦＦに
させるものであることを特徴とする画像表示装置。 - 【請求項２】上記書き込み制御信号のパルス幅と、各画
素の輝度−印加電圧曲線とが相関関係にあることを特徴
とする請求項１に記載の画像表示装置。 - 【請求項３】上記書き込み信号の時間に対する変化の割
合と、各画素の輝度−印加電圧曲線とが相関関係にある
ことを特徴とする請求項１または請求項２に記載の画像
表示装置。 - 【請求項４】上記書き込み信号の極性を、行毎、列毎、
或いはフィールド毎、フレーム毎の一定期間毎に反転さ
せることを特徴とする請求項１ないし請求項３のいずれ
か１項に記載の画像表示装置。 - 【請求項５】上記２つのスイッチング素子と他の電位と
の間に設けられたコンデンサをさらに備えていることを
特徴とする請求項１ないし請求項４のいずれか１項に記
載の画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13382595A JP3481349B2 (ja) | 1995-05-31 | 1995-05-31 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13382595A JP3481349B2 (ja) | 1995-05-31 | 1995-05-31 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08328515A JPH08328515A (ja) | 1996-12-13 |
| JP3481349B2 true JP3481349B2 (ja) | 2003-12-22 |
Family
ID=15113929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13382595A Expired - Fee Related JP3481349B2 (ja) | 1995-05-31 | 1995-05-31 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3481349B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8199141B2 (en) | 2007-03-23 | 2012-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device, and driving method of display device |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3854161B2 (ja) * | 2002-01-31 | 2006-12-06 | 株式会社日立製作所 | 表示装置 |
| JP2007047348A (ja) * | 2005-08-09 | 2007-02-22 | Sanyo Epson Imaging Devices Corp | 電気光学装置、駆動方法および電子機器 |
| US9318513B2 (en) | 2011-04-28 | 2016-04-19 | Sharp Kabushiki Kaisha | Semiconductor device, active matrix board, and display device |
| CN108646492A (zh) * | 2018-06-29 | 2018-10-12 | 厦门天马微电子有限公司 | 一种阵列基板、其驱动方法、显示面板及显示装置 |
| DE102019002403A1 (de) * | 2019-04-02 | 2020-10-08 | Daimler Ag | Verfahren und Vorrichtung zur Beeinflussung einer optischen Ausgabe von Bilddaten auf einer Ausgabeeinrichtung in einem Fahrzeug |
-
1995
- 1995-05-31 JP JP13382595A patent/JP3481349B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8199141B2 (en) | 2007-03-23 | 2012-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device, and driving method of display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08328515A (ja) | 1996-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7800579B2 (en) | Liquid crystal display | |
| US4804951A (en) | Display apparatus and driving method therefor | |
| KR100272873B1 (ko) | 신호선구동회로를감소시킨엑티브매트릭스표시시스템 | |
| KR100678544B1 (ko) | 액정 표시 장치 | |
| US8922470B2 (en) | Liquid crystal display apparatus with row counter electrodes and driving method therefor | |
| JP2997356B2 (ja) | 液晶表示装置の駆動方法 | |
| US20050253829A1 (en) | Display device and display device driving method | |
| US6172663B1 (en) | Driver circuit | |
| US8232932B2 (en) | Display device | |
| JPH01137293A (ja) | デイスプレーのクロストーク減少方法と装置 | |
| JP4378125B2 (ja) | 液晶表示装置 | |
| JP3129913B2 (ja) | アクティブマトリクス方式の表示装置 | |
| JP2003295157A (ja) | 液晶表示装置 | |
| JP3914639B2 (ja) | 液晶表示装置 | |
| JP2004354742A (ja) | 液晶表示装置、液晶表示装置の駆動方法および製造方法 | |
| JP3128965B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JP3481349B2 (ja) | 画像表示装置 | |
| US20100118016A1 (en) | Video voltage supplying circuit, electro-optical apparatus and electronic apparatus | |
| US20030001811A1 (en) | Drive circuit for improved brightness control in liquid crystal displays and method therefor | |
| US6636196B2 (en) | Electro-optic display device using a multi-row addressing scheme | |
| JP2005165038A (ja) | 液晶表示装置およびその駆動方法、ゲートドライバ | |
| JP3341530B2 (ja) | アクティブマトリクス表示装置 | |
| JP4270442B2 (ja) | 表示装置およびその駆動方法 | |
| US20110001735A1 (en) | Electro-optical device, method for driving electro-optical device and electronic apparatus | |
| JP5418388B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030930 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |