JP3297335B2 - 液晶表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、各画素を駆動する
信号線の数の減少を図った液晶表示装置に関する。

【０００２】

【従来の技術】図１９は従来の液晶表示装置の構成を示
す図である。この図において、符号１は液晶パネルであ
り、ｒ本の走査線Ｇ₁〜Ｇ_rとｓ本の信号線Ｄ₁〜Ｄ_sがマ
トリックス状に配置され、各走査線Ｇ₁〜Ｇ_rと信号線Ｄ
₁〜Ｄ_sの交点に薄膜トランジスタＴ，Ｔ，…が形成され
ている。そして、各トランジスタＴ、Ｔ…のオン／オフ
によって各液晶層Ｌ，Ｌ，…が駆動される。また、符号
２は走査線Ｇ₁〜Ｇ_rを駆動するゲートドライバ、３は信
号線Ｄ₁〜Ｄ_sを駆動するデータドライバである。また、
図２０は各走査線Ｇ₁〜Ｇ_rと信号線Ｄ₁〜Ｄ_sの駆動タイ
ミングを示す図である。

【０００３】上述した構成において、走査線Ｇ₁〜Ｇ_rが
順次オンとなることによって水平方向の画素行が第１行
目から順次駆動され、これにより、表示が行われる。ま
た、ＮＴＳＣ規格によるインタレース（飛び越し走査）
方式によって駆動される場合もある。

【０００４】このように、ｒ本の走査線Ｇ₁〜Ｇ_rとｓ本
の信号線Ｄ₁〜Ｄ_sを有するアクティブマトリックス液晶
表示装置においては、ｒ本の出力を有するゲートドライ
バ２と、ｓ本の出力を有するデータドライバ３が液晶パ
ネル１の外部に必要である。これは、薄膜トランジスタ
Ｔ，Ｔ，…の形成に必要なアモルファスシリコン内のキ
ャリアの移動度が小さく、液晶パネル１の内部に走査線
Ｇ₁〜Ｇ_rあるいは信号線Ｄ₁〜Ｄ_sを駆動するための高速
回路を形成できないためである。

【０００５】

【発明が解決しようとする課題】ところで、表示画面の
高精細化（解像度の向上）を行おうとする場合、特に、
信号線Ｄ₁〜Ｄ_sの本数の増大は端子部の狭ピッチ化、デ
ータドライバ数の増大、ひいては消費電力の増大を招
く。データドライバの一部の機能をアモルファスシリコ
ンで形成した例も報告されているが、数十本の多重化信
号の発生等、外部回路が複雑になり、全体としてコスト
の増大につながる。

【０００６】また、低消費電力化の方法として、ドライ
バの低電圧化が行われている。そのために、対向電極を
反転する方法（コモン反転駆動）が用いられる。しか
し、この方法では、走査時に同一極性の信号を書き込む
必要があり、信号線、対向電極の容量結合によるクロス
トークの問題が指摘されている。また、液晶表示装置で
は薄膜トランジスタを多数形成しなければならないが、
その数が増加するに伴って製造時の歩留まりが低下する
という問題がある。

【０００７】本発明は上記事情に鑑みてなされたもので
あり、信号線の本数を少なくしてデータドライバの端子
部の狭ピッチ化を回避することができ、消費電力の低減
及び低コスト化等を図ることができる液晶表示装置を提
供することを目的とする。また、コモン反転駆動を用い
た場合においても、コントラストの低下、クロストーク
の増大が生じない液晶表示装置を提供することを他の目
的とする。更に、形成する薄膜トランジスタを極力減ら
すことによって製造時の歩留まりの向上を図った液晶表
示装置を提供することを他の目的とする。

【０００８】

【課題を解決するための手段】上記課題を解決するため
に、本発明は、マトリックス状に設けられた複数の走査
線及び複数の信号線と、前記信号線各々に対して交互に
平行に設けられた制御線と、隣接する前記信号線及び前
記制御線と隣接する前記走査線同士とによって囲まれた
第１領域内に形成される画素に対応して設けられ、前記
制御線及び前記画素の画素電極に接続し、前記制御線に
よってオン／オフ制御される第１のスイッチ素子と、隣
接する前記制御線同士と隣接する走査線同士とによって
囲まれ、前記画素を２つ含む第２領域にある少なくとも
二つの前記第１のスイッチ素子と、前記隣接する走査線
の一方及び前記第２領域に含まれる前記２つの隣接する
画素間に配置される前記信号線とに接続し、前記走査線
に加えられた駆動信号によってオンとなり、前記信号線
からの信号を前記少なくとも二つの第１のスイッチ素子
に供給する一つの第２のスイッチ素子とを具備すること
を特徴とする。また本発明は、マトリックス状に設けら
れた複数の走査線及び複数の信号線と、前記各信号線と
交互にかつ平行に設けられた複数の制御線と、前記信号
線と該信号線に隣接する前記制御線と前記走査線の隣接
する走査線同士とによって囲まれた全ての領域毎に形成
される画素電極のそれぞれに対応して設けられ、前記信
号線を挟んで隣接する前記画素電極にそれぞれの一端が
接続されるとともに他端同士が互いに接続された二つの
スイッチ素子からなるスイッチ素子対であって、前記画
素電極のそれぞれの領域を規定する前記制御線に加えら
れた信号によってオン／オフ制御される第１のスイッチ
素子対と、前記第１のスイッチ素子対の前記他端側と前
記画素電極の領域を規定し、前記第１のスイッチ素子対
の前記一端がそれぞれ接続される画素電極間に配置され
る前記信号線との間に接続され、前記画素電極の領域を
規定する前記走査線同士のどちらか一方の走査線に加え
られた駆動信号によってオンとなり、前記信号線に加え
られた信号を前記第１のスイッチ素子対に供給する第２
のスイッチ素子とが設けられ、前記第１のスイッチ素子
対が、前記信号線に隣合う両側の制御線同士に互いに時
間をずらして加えられる制御信号によって、それぞれオ
ン／オフ制御されることを特徴とする。

【０００９】本発明によれば、液晶パネルに信号線と平
行な制御線を設けるとともに、第２のスイッチ素子と、
２つのスイッチ素子とを対応させて設けたので、制御線
に加える信号によって画像データを書き込む画素を選択
することができるとともに、製造時の歩留まりの向上が
図れるという効果がある。また、画素数に対する信号線
の数を少なくすることができ、データドライバの端子部
の狭ピッチ化を回避することができるという効果が得ら
れる。そして、信号線の数を少なくすることができるこ
とから、消費電力の低減を図ることができると共に、液
晶表示装置全体の巨大化を防ぐこともでき、ひいては液
晶表示装置の大幅な低コスト化を図ることができるとい
う効果が得られる。

【００１０】また、上記制御線は、上記信号線と交互に
設けられ、第ｎ番目の制御線（但し、ｎは奇数とする）
が共通接続され、また第ｍ番目の制御線（但し、ｍは０
を含まない偶数で、且つｍ＝ｎ±１とする）が共通接続
され、上記ｍ番目の制御線及び第ｎ番目の制御線が画像
の表示単位毎に交互に駆動されるようにしてもよい。ま
た、上記制御線は上記信号線と交互に設けられ、第ｎ番
目の制御線（但し、ｎは奇数とする）が共通接続され、
また、第ｍ番目の制御線（但し、ｍは０を含まない偶数
で、且つｍ＝ｎ±１とする）が共通接続され、上記第ｎ
番目の制御線および上記第ｍ番目の制御線が、上記走査
線の駆動が移る毎に交互に駆動されるようにしてもよ
い。また、上記制御線は上記信号線と交互に設けられ、
第ｎ番目の制御線（但し、ｎは奇数とする）が共通接続
され、また、第ｍ番目の制御線（但し、ｍは０を含まな
い偶数で、且つｍ＝ｎ±１とする）が共通接続され、上
記第ｎ番目の制御線および上記第ｍ番目の制御線が画像
の表示単位毎に交互に駆動されると共に、上記信号線は
隣接するもの同士で極性が異なる信号により駆動される
ようにしてもよい。 更に、本発明は、上記制御線に、
上記信号線に基づく電位を打ち消す電圧を重畳すること
を特徴とする。また、上記信号線の各々に印加すべき電
圧の平均値を算出し、該平均値に基づく電圧を上記制御
線に重畳するようにしてもよい。また、上記ｎ番目の制
御線と上記信号線との間に設けられた上記第２のスイッ
チ素子と、上記ｍ番目の制御線との間に設けられた保持
容量と、上記ｍ番目の制御線と上記信号線との間に設け
られた上記第２のスイッチ素子と、上記ｎ番目の制御線
との間に設けられた保持容量とを具備することを特徴と
する。

【００１１】

【発明の実施の形態】

〔第１実施形態〕以下、図面を参照して本発明の実施の
形態について説明する。図１は本発明の第１実施形態に
よる液晶表示装置の液晶パネルの構成を示す図である。
この図は、液晶パネルの一部分における画素の構成を示
した図であり、図示の構成からなる画素が、水平方向に
ｎ、垂直方向にｍマトリックス状に配列されて液晶パネ
ルが構成されている。又、この液晶パネルには、走査線
を駆動するゲートドライバ及び信号線を駆動するデータ
ドライバが周設されている（図３参照）。

【００１２】図１において、Ｇ_i（ｉ＝１，２，…，
ｍ）は水平方向に配置された走査線であり、ゲートドラ
イバから所定のタイミングで出力されるゲート信号を伝
達して各行の画素を順次駆動する。Ｄ_j（ｊ＝１，３，
…，ｎ−１）は垂直方向に配置された信号線であり、デ
ータドライバから所定のタイミングで出力される画像信
号を伝達し、各列の画素に画像信号を供給する。

【００１３】ＣＡ，ＣＢは信号線Ｄ_jと平行に各信号線
Ｄ_jを挟むようにして配置された制御線である。これら
制御線ＣＡ，ＣＢは、図示のように交互に配置され、各
信号線間にいずれか一方の制御線が配置された形となっ
ている。そして、制御線ＣＡ同士が共通接続され、制御
線ＣＢ同士も共通接続されており（図３参照）、各々、
後述する所定のタイミングの制御信号を伝達するように
なっている。

【００１４】図１中のＰ（ｉ，ｊ）は第ｉ行第ｊ列の画
素を示す。各画素は、各走査線と、各信号線及び各制御
線との交差点に対応して設けられている。すなわち、各
行において、１の信号線に対して２つの画素が配列さ
れ、この２つの画素の一方が制御線ＣＡ側に、他方が制
御線ＣＢ側に位置している。例えば、図中の走査線Ｇ_i
と信号線Ｄ_jとの交差点では、信号線Ｄ_j左側の制御線Ｃ
Ａ側に画素Ｐ（ｉ，ｊ）が、右側の制御線ＣＢ側に画素
Ｐ（ｉ，ｊ＋１）がそれぞれ位置している。尚、図１に
示す制御線ＣＡ、信号線Ｄ _j 、及び走査線Ｇ _i ，Ｇ _i+1 で
囲まれ、画素Ｐ（ｉ，ｊ）を含む領域、及び、制御線Ｃ
Ｂ、信号線Ｄ _j 、及び走査線Ｇ _i ，Ｇ _i+1 で囲まれ、画素
Ｐ（ｉ，ｊ＋１）を含む領域は、本発明にいう第１領域
に相当する領域である。また、制御線ＣＡ、制御線Ｃ
Ｂ、及び走査線Ｇ _i ，Ｇ _i+1 で囲まれ、画素Ｐ（ｉ，ｊ）
及び画素Ｐ（ｉ，ｊ＋１）を含む領域は本発明にいう第
２領域に相当する領域である。

【００１５】各画素は、液晶層Ｌを有しており、図中信
号線Ｄ_jと制御線ＣＡとの間に設けられた液晶層Ｌは、
ＴＦＴ等のスイッチ素子Ｔ_CAのドレイン電極と接続さ
れ、信号線Ｄ_jと制御線ＣＢとの間に設けられた液晶層
Ｌは、スイッチ素子Ｔ_CBのドレイン電極と接続されてい
る。また、スイッチ素子Ｔ_CAのソース電極とスイッチ素
子Ｔ_CAのソース電極とが電気的に接続されている。スイ
ッチ素子Ｔ_CAのゲート電極は制御線ＣＡに接続され、ス
イッチ素子Ｔ_CBのゲート電極は制御線ＣＢに接続されて
いる。

【００１６】また、信号線Ｄ_jには、信号線Ｄ_jの左右に
設けられた画素Ｐ（ｉ，ｊ）及び画素Ｐ（ｉ，ｊ＋１）
を単位として１つのスイッチ素子Ｔ_Dが設けられてい
る。このスイッチ素子Ｔ_Dのゲート電極は走査線Ｇ_iに接
続され、ソース電極は信号線Ｄ _jに接続され、ドレイン
電極はスイッチ素子Ｔ_CA，Ｔ_CBのソース電極にそれぞれ
接続されている。上記スイッチ素子Ｔ_Dはゲート信号に
よってオン／オフされ、スイッチ素子Ｔ_{C A}，Ｔ_CBは制御
線ＣＡ，ＣＢを伝達する制御信号によってそれぞれオン
／オフされる。上記のような構成により、各液晶層Ｌに
はスイッチ素子Ｔ_Dのオン／オフとスイッチ素子Ｔ_CA又
はＴ_CBのオン／オフとの論理積に応じて信号線を伝達す
る画像信号が印加されて、画像データの書き込みが行わ
れる。

【００１７】次に、上記構成による画像表示の動作につ
いて説明する。図２に本実施形態における各信号の発生
態様を示す。この図において、Ｇ₁，Ｇ₂は走査線Ｇ₁及
びＧ₂を伝達するゲート信号、Ｄ₁，Ｄ₃は信号線Ｄ₁，Ｄ
₃を伝達する画像信号、ＣＡ，ＣＢは制御線ＣＡ，ＣＢ
を伝達する制御信号をそれぞれ表す。尚、これらの走査
線Ｇ₁及びＧ₂、信号線Ｄ₁及びＤ₃は、図１をｉ＝ｊ＝１
として見た場合に対応する（信号線Ｄ₃については、図
１で省略している）。

【００１８】まず、図２の時刻ｔ₁において、ある表示
フィールド（画像の表示単位）の表示を開始することと
すると、制御線ＣＡの制御信号をＨレベル、制御線ＣＢ
の制御信号をＬレベルとし、上記スイッチ素子Ｔ_CAをオ
ン状態、スイッチ素子Ｔ_CBをオフ状態とする。又、この
とき同時に走査線Ｇ₁のゲート信号をＨレベルとし、こ
れを１水平走査期間保持する。これにより、１水平走査
期間中、第１行目の制御線ＣＡ側に位置する画素（Ｐ
（１，１），Ｐ（１，４），…，Ｐ（１，ｊ），Ｐ
（１，ｊ＋３），…）においてのみ、スイッチ素子Ｔ_D
及びスイッチ素子Ｔ_CAが双方共にオン状態となり、それ
らの画素に信号線から供給されている画像データが書き
込まれる。

【００１９】ここで、画像データは、それに応じた画像
信号によって供給されるが、本実施形態においては、図
中Ｄ₁，Ｄ₃に示すように、１水平走査期間中同一極性
で、かつ、１水平走査期間毎に反転する極性により、画
像信号を供給する。又、これは、図示以外の他の信号線
Ｄ₅，Ｄ₇，…を介して供給する画像信号についても同様
とする。これにより、まず、上記第１行目の表示動作時
の画像データは、図示のように＋極性の画像信号によっ
て供給され、第１行第ｊ列及び第１行第ｊ＋３列の画素
には＋極性で画像データが書き込まれることとなる。

【００２０】次に、１水平走査期間が経過し、走査線Ｇ
₁のゲート信号がＬレベルとなると、走査線Ｇ₂のゲート
信号をＨレベルとする。又、制御線ＣＡ及びＣＢの制御
信号は上述の状態を保持し、依然としてスイッチ素子Ｔ
_CAをオン状態、スイッチ素子Ｔ_CBをオフ状態のままとす
る。これにより、第２行目の制御線ＣＡ側に位置する画
素（Ｐ（２，１），Ｐ（２，４），…，Ｐ（２，ｊ），
Ｐ（２，ｊ＋３），…）においてのみ、スイッチ素子Ｔ
_D及びスイッチ素子Ｔ_CAが双方共にオン状態となり、そ
れらの画素に画像データが書き込まれる。ここで、画像
信号の極性を上述のように極性反転することとしたこと
から、第２行目の画像データは、上記第１行目とは逆極
性の−極性で書き込まれることとなる。

【００２１】以降、同様にして、制御線ＣＡの制御信号
をＨレベル、制御線ＣＢの制御信号をＬレベルとした状
態で、順次走査線Ｇ₃，Ｇ₄，…のゲート信号をＨレベル
とし（図示略）、各行の画素に画像データを書き込む。
これにより、時刻ｔ₁〜ｔ₂までの１フィールド分の期間
に、画素Ｐ（ｉ，ｊ）及びＰ（ｉ，ｊ＋３）（ｉ＝１，
２，…，ｍ：ｊ＝１，５，…，ｎ−３）に画像データが
書き込まれる。図３（ａ）は、このようにして画像デー
タが書き込まれる画素を、丸印を併記した画像信号の極
性によって模式的に表している。尚、図中の丸印を併記
していない極性の部分は、時刻ｔ₁以前のフィールドで
既に画像データが書き込まれている画素を示している。

【００２２】次に、図２において時刻ｔ₂となると、次
の表示フィールドの表示を開始し、制御線ＣＡの制御信
号をＬレベル、制御線ＣＢの制御信号をＨレベルとし、
上記スイッチ素子Ｔ_CAをオフ状態、スイッチ素子Ｔ_CBを
オン状態とする。すなわち、上記時刻ｔ₁〜ｔ₂の期間で
画像データが書き込まれた画素Ｐ（ｉ，ｊ）及びＰ
（ｉ，ｊ＋３）に代わって、画素Ｐ（ｉ，ｊ＋１）及び
Ｐ（ｉ，ｊ＋２）を、画像データの書き込み可能な状態
とするのである。そして、上記同様、まず、走査線Ｇ₁
のゲート信号をＨレベルとし、第１行目の制御線ＣＢ側
に位置する画素（Ｐ（１，２），Ｐ（１，３），…，Ｐ
（１，ｊ＋１），Ｐ（１，ｊ＋２），…）においての
み、スイッチ素子Ｔ_D及びスイッチ素子Ｔ_CBをオン状態
として、それらの画素に＋極性で画像データを書き込
む。

【００２３】次いで、走査線Ｇ₁のゲート信号がＬレベ
ルとなると、走査線Ｇ₂のゲート信号をＨレベルとす
る。又、このときも上記同様、制御信号の状態を保持
し、第２行目の制御線ＣＢ側に位置する画素（Ｐ（２，
２），Ｐ（２，３），…，Ｐ（２，ｊ＋１），Ｐ（２，
ｊ＋２），…）に−極性で画像データを書き込む。以降
においても上記同様にして順次走査線Ｇ₃，Ｇ₄，…のゲ
ート信号をＨレベルとし（図示略）、画素Ｐ（ｉ，ｊ＋
１）及びＰ（ｉ，ｊ＋２）（ｉ＝１，２，…，ｍ：ｊ＝
１，５，…，ｎ−３）に画像データを書き込む。

【００２４】このようにして画像データが書き込まれる
画素を、図３（ｂ）に模式的に示す。この図３（ｂ）に
おいても、画像データが書き込まれる画素を、丸印を併
記した画像信号の極性によって表している。又、図中の
丸印を併記していない極性の部分は、時刻ｔ₂以前のフ
ィールド、すなわち、時刻ｔ₁〜ｔ₂の上述したフィール
ドで画像データが書き込まれた画素を示しており、これ
らの画素は、図３（ａ）において画像信号の極性に丸印
を併記して表した画素に相当する。これらの図に示すよ
うに、本実施形態における極性反転は、１水平走査期間
毎に極性反転する１Ｈ反転に類似したものとなる。

【００２５】以後、上述の表示動作を同様に繰り返し、
フィールド毎に画素Ｐ（ｉ，ｊ）及びＰ（ｉ，ｊ＋３）
又は画素Ｐ（ｉ，ｊ＋１）及びＰ（ｉ，ｊ＋２）を選択
して画像データの書き込みを行う。尚、このような表示
動作によると、各画素は２フィールドに１度画像データ
が書き込まれ、２フィールドに１度の極性反転により駆
動されることとなるので、図３（ａ）の丸印を併記して
いない極性分布が発生することになるのである。

【００２６】〔第２実施形態〕ところで、上記第１実施
形態においては、制御信号の切り換えを表示フィールド
毎に行っていることから、画素電位が図４に示すように
変動することになる（Ｖ_comは対向電極電位）。これ
は、画像データの書き込み直後（ｔ₂₀，ｔ₂₂）の走査線
からのフィードスルー電圧（ΔＶ₁，ΔＶ₁′）と、制御
線ＣＡ（ＣＢ）からのフィードスルー電圧とによる。こ
こで、制御線からのフィードスルー電圧による画素電位
の変動（ΔＶ₂，ΔＶ₂′）は、制御信号をＬレベルとす
るタイミング（ｔ₂₁，ｔ₂₃）で発生する。また、画素Ｐ
（ｍ，ｊ）においては、制御線からのフィードスルー電
圧による画素電位の変動（ΔＶ₃）が、制御信号をＨレ
ベルとするタイミング（ｔ₂₂）で発生する。これらは、
図示のように、走査線の位置によって、画像データの書
き込みとの相対的なタイミングが異なるため、画素Ｐ
（１，ｊ）と画素Ｐ（ｍ，ｊ）とにおける実効電圧が異
なることになり、結果として同一色のラスタ表示で輝度
ムラが生じる可能性がある。

【００２７】そこで、以下に述べる本発明の第の実施形
態においては、制御線ＣＡ，ＣＢの制御信号の発生態様
を図５に示すように変更する。まず、時刻ｔ₃におい
て、ある表示フィールドの表示を開始することとする
と、制御線ＣＡの制御信号をＨレベル、制御線ＣＢの制
御信号をＬレベルとし、スイッチ素子Ｔ_CAをオン状態、
スイッチ素子Ｔ_CBをオフ状態として、上記第１実施形態
同様に第１行目の制御線ＣＡ側に位置する画素Ｐ（１，
ｊ）及びＰ（１，ｊ＋３）に＋極性で画像データを書き
込む。

【００２８】次いで、時刻ｔ₄で走査線Ｇ₁のゲート信号
がＬレベルとなり、走査線Ｇ₂のゲート信号をＨレベル
としたときに、制御線ＣＡの制御信号をＬレベル、制御
線ＣＢの制御信号をＨレベルに切り換える。これによ
り、第２行目においては、制御線ＣＢ側に位置する画素
Ｐ（２，ｊ＋１）及びＰ（２，ｊ＋２）に−極性で画像
データを書き込むこととする。

【００２９】以後、同様にして、１水平走査期間毎に制
御線ＣＡ，ＣＢの制御信号を切り換え、制御線ＣＡ側に
位置する画素Ｐ（ｉ，ｊ）及びＰ（ｉ，ｊ＋３）と、制
御線ＣＢ側に位置する画素Ｐ（ｉ，ｊ＋１）及びＰ
（ｉ，ｊ＋２）とを交互に選択して画像データを書き込
む。

【００３０】又、時刻ｔ₅以降の次の表示フィールドに
おいては、まず、時刻ｔ₅において、制御線ＣＡの制御
信号をＬレベル、制御線ＣＢの制御信号をＨレベルと
し、第１行目の制御線ＣＢ側に位置する画素Ｐ（１，ｊ
＋１）及びＰ（１，ｊ＋２）に＋極性で画像データを書
き込む。そして、以後は上記同様に制御信号を切り換え
つつ、画像データを書き込み、時刻ｔ₃〜ｔ₅において選
択されなかった画素に画像データを書き込むようにす
る。

【００３１】このようにして各フィールドで画像データ
が書き込まれる画素を、図６（ａ）及び（ｂ）に模式的
に示す。この図も上記図３（ａ）及び（ｂ）と同様に丸
印を併記した極性によって画像データが書き込まれる画
素を表している。図６（ａ）及び（ｂ）に示した極性分
布は、図３（ａ）及び（ｂ）とは若干異なるが、いずれ
にしても１Ｈ反転に類似したものとなる。

【００３２】以上述べた表示動作における画素電位の変
動の様子を図７に示す。本実施形態においては、１走査
線期間毎に制御信号を切り換えることとしたので、図に
示すように、走査線の位置如何によっても、制御信号を
Ｌレベルとするタイミングと、画像データの書き込みと
の相対的なタイミングに差異がない。このため、画素Ｐ
（１，ｊ）と画素Ｐ（ｍ，ｊ）における実効電圧も異な
ることなく、同一色のラスタ表示で輝度ムラが生じるこ
ともなくなる。

【００３３】しかしながら、上述の表示動作による場合
には、各画素における画像信号の保持率が低下するとい
う問題がある。そこで、図８に示すように、スイッチ素
子Ｔ _CAとＴ_CBとの間に保持容量Ｃを設ける。このように
することで、かかる保持率低下の問題も解決できる。

【００３４】〔第３実施形態〕前述した第２実施形態に
おいては、１走査線期間毎に制御信号を切り換えること
によって、走査線の位置如何によっても、制御信号をＬ
レベルとするタイミングと、画像データの書き込みとの
相対的なタイミングの差異を無くした。しかしながら、
図２に示された第１実施形態における制御信号の発生形
態を用いて駆動させたい場合もある。この場合にはそも
そもの問題点を解決することができない。第１実施形態
に示した画素Ｐ（１，ｊ）と画素Ｐ（ｍ，ｊ）とにおけ
る実効電圧の差異をなくすためには、適当な方法で電圧
値の差異を補償することも考えられる。しかしながら、
電圧値の差異を補償する場合には、液晶層Ｌのばらつき
によって電圧値の差異を補償しきれない場合が多々有
る。本発明の第３実施形態は、上述したような問題点を
解決するためになされたものである。

【００３５】図９は本発明の第３実施形態による液晶表
示装置の液晶パネルの構成を示す図である。図９に示さ
れた本発明の第３実施形態による液晶表示装置が、図１
に示された本発明の第１実施形態による液晶表示装置と
異なる点は、スイッチ素子Ｔ _CAの他方の電極と制御線Ｃ
Ｂとの間に保持容量Ｃ₁が設けられ、スイッチ素子Ｔ_{C B}
の他方の電極と制御線ＣＡとの間に保持容量Ｃ₂が設け
られた点である。この構成において、各画素は第１実施
形態に示された制御信号の発生形態で駆動される。

【００３６】図１０（ａ），（ｂ）は、図４に示された
第１実施形態における画素電位の変動を示す図と同様の
図であり、図１０（ｃ）は本発明の第３実施形態による
画素電位の変動を示す図である。図１０（ａ）に示され
たように、制御信号ＣＡの立ち上がり時点においては、
図１０（ｂ）に示されたように画素Ｐ（ｉ，ｊ）の電位
がΔＶ₁だけ降下し、制御信号ＣＡの立ち下がり時点に
おいては、電圧が値ΔＶ₂だけ降下する。この現象は、
スイッチ素子Ｔ_Dを構成しているＴＦＴの寄生容量に起
因するフィードスルー電圧によるものである。

【００３７】ＴＦＴのゲート−ドレイン間の寄生容量を
Ｃ_gd、画素Ｌの容量をＣ_lc、制御線ＣＡ，ＣＢの電圧振
幅をＶ_c、上記保持容量Ｃ₁，Ｃ₂の値をＣ_Xとした場合、
上記値ΔＶ₂は下式のようになる。

【００３８】 ΔＶ₂＝（Ｃ_gd−Ｃ_X）／（Ｃ_gd＋Ｃ_lc＋Ｃ_X）×Ｖ_c ・・・（１）

【００３９】従って、保持容量Ｃ₁，Ｃ₂の値Ｃ_XをＣ_X＝
Ｃ_gdと設定することによって、上式の分子が零となるた
め値ΔＶ₂を零とすることができる。図１０（ｃ）は、
保持容量Ｃ₁，Ｃ₂の値Ｃ_XをＣ_X＝Ｃ_gdと設定した場合の
画素電位を示す図であり、この図から、制御線ＣＡ（Ｃ
Ｂ）の電圧の立ち下がりにおいても画素電位が変化しな
い。従って、第１実施形態に示された制御信号の発生形
態を用いた場合でも、消費電力を上昇、液晶層Ｌの焼き
付き、及びフリッカの発生が生じない。

【００４０】〔第４実施形態〕次に、信号線Ｄ_jの画像
信号の発生態様を変更して表示動作を行う第４実施形態
について説明する。本実施形態においては、各信号を図
１１に示す発生態様により発生させる。これは、ゲート
信号及び制御信号の発生態様を上記第１実施形態同様と
し、隣接する信号線同士で互いに異なる極性によって画
像信号を供給することとしたものに相当する。この実施
形態は、図１に示された本発明の第１実施形態による液
晶表示装置及び図９に示された本発明の第３実施形態に
よる液晶表示装置何れにも用いることができる。

【００４１】まず、時刻ｔ₆〜ｔ₇の１水平走査期間に制
御線ＣＡの制御信号をＨレベルとして、第１行目の制御
線ＣＡ側に位置する画素Ｐ（１，ｊ）及びＰ（１，ｊ＋
３）に画像データを書き込む。そして、このとき供給す
る画像信号の極性を、図示のように信号線Ｄ₁において
は−、Ｄ₃においては＋の極性とする。又、図示はしな
いが、信号線Ｄ₅，Ｄ₇，Ｄ₉，Ｄ₁₁，…においては、そ
れぞれ、−，＋，−，＋，…というように、隣接する信
号線同士で互いに異なる極性によって画像信号を供給す
る。

【００４２】続いて、時刻ｔ₇から第２行目の制御線Ｃ
Ａ側に位置する画素Ｐ（２，ｊ）及びＰ（２，ｊ＋３）
に画像データを書き込む。そして、このときには、各信
号線において、画像信号の極性を上記第１行目のときと
は逆極性にする。このようにして、各行の画像データ書
き込み時における画像信号の極性を信号線毎に異なるも
のとし、次のフィールドの表示動作でも、信号線Ｄ₁，
Ｄ₃，Ｄ₅，Ｄ₇，…において、それぞれ、−，＋，−，
＋，…の極性によって画像信号を供給する。

【００４３】そして、更に次のフィールドの表示動作に
おいては、各行における各信号線の画像信号極性を、上
記極性を反転したものとする。すなわち、信号線Ｄ₁，
Ｄ₃，Ｄ₅，Ｄ₇，…において、それぞれ、＋，−，＋，
−，…の極性によって画像信号を供給することとする。
以降、これらの極性切り換えを同様に繰り返して反転駆
動を行う。

【００４４】以上述べた表示動作により、各フィールド
で画像データが書き込まれる画素を、図１２（ａ）及び
（ｂ）に模式的に示す。この図も上記図３，図６と同様
の表現形式によって画像データが書き込まれる画素を表
している。図１２に示した極性分布は、図３及び図６に
示した極性分布に比べて、よりドット反転に近い。従っ
て、本実施形態における表示動作によれば、上記第１，
第２実施形態における表示動作よりフリッカが目立ち難
くなり、かつ、クロストークも小さくなる。

【００４５】〔第５実施形態〕ところで、コモン反転駆
動では同一タイミングでの画像信号の極性は同じでなけ
ればならない。従って、信号線と対向電極との間の容量
結合によって、対向電極電位が変動してしまう。これ
は、コントラストの低下やクロストークの増大の原因と
なる。そこで、本実施形態では、かかる対向電極電位の
変動をキャンセルするキャンセル信号を制御信号に重畳
する。

【００４６】図１３に本実施形態における各信号の発生
態様を示す。尚、これは、上記第１実施形態における制
御信号にキャンセル信号を重畳させたものとなってい
る。尚、この実施形態は、図１に示された本発明の第１
実施形態による液晶表示装置及び図９に示された本発明
の第３実施形態による液晶表示装置何れにも用いること
ができる。まず、時刻ｔ₈において、ある表示フィール
ドの表示を開始することとすると、制御線ＣＡの制御信
号をＨレベルとして第１行目の制御線ＣＡ側に位置する
画素Ｐ（１，ｊ）及びＰ（１，ｊ＋３）に＋極性
（Ｄ₁，Ｄ₃，…）で画像データを書き込む。

【００４７】このとき、Ｌレベルとする制御線ＣＢの制
御信号に対し、＋極性の画像信号による対向電極電位の
変動をキャンセルするキャンセル信号を重畳する。すな
わち、図中の時刻ｔ₈〜ｔ₉における制御信号（ＣＢ）に
示すように、制御線ＣＢの制御信号を、通常のＬレベル
信号に一定の−極性電圧を重畳させたものとするのであ
る。そしてこれにより、制御線ＣＡ及びＣＢの制御信号
の和が画像信号に対して逆極性となるようにする。尚、
ここにいう−極性電圧とは、対向電極電位を基準として
−極性である電圧を意味する。又、画像信号に対して逆
極性とする振幅は適宜設定する（例えば、４Ｖ〜１０Ｖ
程度）。

【００４８】そして、時刻ｔ₉から第２行目の画素Ｐ
（２，ｊ）及びＰ（２，ｊ＋３）に−極性で画像データ
を書き込むときには、制御線ＣＢの制御信号を、通常の
Ｌレベル信号に一定の＋極性電圧を重畳させたものとす
る。尚、ここにいう＋極性電圧も対向電極電位を基準と
した電圧である。以後同様にして制御線ＣＢの制御信号
に画像信号と逆極性の電圧を重畳する。

【００４９】次に、時刻ｔ₁₀からの次の表示フィールド
の表示においては、制御線ＣＢの制御信号をＨレベルと
し、画素Ｐ（ｉ，ｊ＋１）及びＰ（ｉ，ｊ＋２）に画像
データを書き込む。そして、このときには、Ｌレベルと
する制御線ＣＡの制御信号に対して上記同様のキャンセ
ル信号を重畳する。

【００５０】以上述べたように、制御信号に対向電極電
位の変動を防ぐキャンセル信号を重畳することにより、
コントラストの低下やクロストークの増大を抑制するこ
とができる。ここで、かかるキャンセル信号は、制御線
ＣＡ及びＣＢの制御信号の和が画像信号に対して逆極性
となるようにするものであればよい。従って、キャンセ
ル信号の重畳は、上述の形態に限られるものではなく、
Ｈレベルとする制御信号の方に重畳したり、いずれか一
方の制御信号に重畳したりするものとしてもよい。

【００５１】〔第６実施形態〕上記第５実施形態によれ
ば、キャンセル信号により、対向電極電位の変動が防止
される。しかしながら、上記第５実施形態では、キャン
セル信号を一定の＋極性電圧又は一定の−極性電圧とし
ているので、画像信号レベルの影響により、対向電極電
位の変動を完全には除去することができない。そこで、
本実施形態では、適切なキャンセル信号を具体的に決定
して制御信号に重畳する手段について説明する。

【００５２】図１４は、かかるキャンセル信号の算出重
畳手段の構成を示すブロック図である。図において、１
０は積分回路であり、１水平走査期間に含まれる画像信
号を積分し、その積分値を順次サンプルホールド回路１
１へ出力する。サンプルホールド回路１１は、順次出力
される上記積分値を１水平走査期間中分サンプルホール
ドしてレベル変換回路１２へ出力し続ける。レベル変換
回路１２は、サンプルホールド回路１１から受けている
積分値に基づき、制御線ＣＢ（又はＣＡ）の制御信号の
レベルを変換する。

【００５３】ここで、レベル変換回路１２におけるレベ
ル変換は、信号線Ｄ_j、制御線ＣＡ，ＣＢの本数、大き
さ（幅）等に応じ、対向電極電位の変動を適切に除去で
きるように選定する。例えば、図１に示したように、信
号線Ｄ_jの数と、制御線ＣＡとＣＢとを合わせた数とが
等しく、かつ、それら信号線及び制御線の幅がすべて同
一である場合には、上記積分値から画像信号の平均値を
算出し、該平均値の２倍の大きさであって、かつ、画像
信号の極性と逆極性である電圧を制御信号に重畳する、
というレベル変換を行うこととする。尚、この場合にキ
ャンセル信号の大きさを平均値の２倍とするのは、キャ
ンセル信号を重畳する制御線の数が信号線の数の１／２
となるからである。

【００５４】このような構成において、図１５に示すよ
うに、あるｉ番目の行の表示を行っている間に、積分回
路１０により次の第ｉ＋１行目の画像信号を積分する
（図中“積分”の期間）。ここで、画像信号は１水平走
査期間の有効表示期間内に供給されるので、図示のよう
に１水平走査期間終了前に積分演算は終了する。そし
て、積分演算が終了すると、このとき得られた積分値が
サンプルホールド回路１１へ出力され、レベル変換回路
１２へ出力され始める。

【００５５】これにより、レベル変換回路１２は、該積
分値に基づいて制御信号をレベル変換し、該レベル変換
した制御信号を第ｉ行目の有効表示期間終了後から出力
し始める（図中“ＣＢ′出力”）。そしてこれに続い
て、第ｉ＋１行目の表示が開始される（図中“データ出
力”）。

【００５６】このように、本実施形態によれば、画像信
号のレベルを考慮して随時キャンセル信号を算出するこ
ととしたので、画像信号レベルの影響を解消でき、対向
電極電位の変動を完全に除去することが可能となる。

【００５７】

【実施例】

〔第１実施例〕図１６に本発明の第１実施形態における
液晶表示装置の具体例を示す。この図は、図１に示した
液晶パネルの一部分における画素の構成をより具体的に
示したレイアウト図であり、４８０（水平方向）×６４
０（垂直方向）×３（Ｒ，Ｇ，Ｂ）画素の４インチＶＧ
Ａ（Video Graphic Array）を想定したものである。

【００５８】図１６において、２０は画素電極であり、
各画素においてこの画素電極２０と上記対向電極との間
に液晶が封入されている。２１はゲート配線であり、上
記実施形態における走査線Ｇ_iに相当する。２２はアモ
ルファスシリコン、２３はコンタクトホールであり、上
述のスイッチ素子Ｔ_D、スイッチ素子Ｔ_CA、及びＴ_CB等
からなる配線を構成する。２４はデータ配線であり、上
記信号線Ｄ_jに相当する。２５，２６は制御線であり、
２５が上記制御線ＣＡ、２６が上記制御線ＣＢに相当す
る。２７は画素における開口部である。尚、図１６にお
ける画素ピッチは４３μｍ×１２９μｍである。

【００５９】〔第２実施例〕図１７は、本発明の第３実
施形態による液晶表示装置の具体例を示すレイアウト図
である。図１７に示された本発明の第２実施例のレイア
ウト図が、図１６に示された本発明の第１実施例のレイ
アウト図と異なる点は、保持容量５０，５２が設けられ
た点である。コンタクトホール２３と電気的に接続され
た電極５４と、制御線２６と電気的に接続された電極５
６とが保持容量５０の２つの電極を形成し、コンタクト
ホール２３と電気的に接続された電極５８と、制御線２
５と電気的に接続された電極６０とは保持容量５２の２
つの電極を形成する。上記電極５４と電極５６との間、
及び電極５８と電極６０との間には絶縁膜が形成されて
いる。

【００６０】〔第３実施例〕図１８は、本発明の第３実
施形態による液晶表示装置の具体例を示すレイアウト図
である。図１８に示された本発明の第３実施例のレイア
ウト図が、図１７に示された本発明の第２実施例のレイ
アウト図と異なる点は、電極５４と電極５６との間、及
び電極５８と電極６０との間にアモルファスシリコン６
２，６４が形成されている点である。このアモルファス
シリコン６２，６４は、図９中のスイッチ素子Ｔ_D、ス
イッチ素子Ｔ_CA、及びスイッチ素子Ｔ_CBがＴＦＴによっ
て形成され、このＴＦＴもアモルファスシリコン２２が
形成されているため、保持容量５０，５２を形成する際
に、ＴＦＴと同一の製造プロセスで作成することができ
る。

【００６１】また、アモルファスシリコン６２，６４の
寸法によって、保持容量５０，５２の大きさを適宜設定
することができるので、上記した（１）式を満足させる
容量を容易に作成することができる。また、この場合、
スイッチ素子Ｔ_D、スイッチ素子Ｔ_CA、及びスイッチ素
子Ｔ_CBと同一の構造（電極と電極との間にアモルファス
シリコンが形成されるという意味）であるので、保持容
量５０，５２とスイッチ素子Ｔ_D、スイッチ素子Ｔ_CA、
及びスイッチ素子Ｔ_CBとの電圧依存性等の特性が同一で
あるため好都合である。

【００６２】

【発明の効果】以上説明したように本発明によれば、液
晶パネルに信号線と平行な制御線を設けるとともに、第
２のスイッチ素子と、２つのスイッチ素子とを対応させ
て設けたので、制御線に加える信号によって画像データ
を書き込む画素を選択することができるとともに、製造
時の歩留まりの向上が図れるという効果がある。また、
画素数に対する信号線の数を少なくすることができ、デ
ータドライバの端子部の狭ピッチ化を回避することがで
きるという効果が得られる。そして、信号線の数を少な
くすることができることから、消費電力の低減を図るこ
とができると共に、液晶表示装置全体の巨大化を防ぐこ
ともでき、ひいては液晶表示装置の大幅な低コスト化を
図ることができるという効果が得られる。特に、所定の
制御線の組を走査線の駆動が移る毎に交互に駆動するこ
ととしたので、すべての走査線について、その駆動と制
御線駆動との相対的タイミングが同一となる。これによ
り、印加される信号の実効電圧が画素毎に異なることと
なる事態を回避することができ、ラスタ表示をする場合
の輝度ムラの発生を防止することができるという効果が
得られる。又、隣接する信号線同士を異なる極性の信号
により駆動することとしたので、ドット反転に近い反転
駆動をすることができ、フリッカやクロストークの発生
を抑制することができるという効果が得られる。更に、
制御線に信号線に基づく電位を打ち消す電圧を重畳する
こととしたので、コモン反転駆動を用いた場合において
も対向電極電位の変動を抑制することができ、コントラ
ストの低下やクロストークの増大を防止することができ
るという効果が得られる。そして、更に進んで、信号線
に印加される電圧の平均値に基づく電圧を重畳すること
としたので、信号線の信号レベルの影響を解消でき、対
向電極電位の変動を完全に除去することが可能となる。
また、制御線の電圧が変動するときに画素に印加される
電圧が変動するのを防止する保持容量を付加したので、
輝度ムラを改善することができるとともに、変動した電
圧を補償するための電圧を印加する必要がないので、消
費電力を抑えることができるという効果がある。

【図面の簡単な説明】

【図１】 本発明の一実施形態による液晶表示装置の液
晶パネルの構成を示す図である。

【図２】 第１実施形態における各信号の発生態様を示
す図である。

【図３】 第１実施形態により画像データが書き込まれ
る画素を模式的に表した図である。

【図４】 第１実施形態における画素電位の変動を示す
図である。

【図５】 第２実施形態における各信号の発生態様を示
す図である。

【図６】 第２実施形態により画像データが書き込まれ
る画素を模式的に表した図である。

【図７】 第２実施形態における画素電位の変動を示す
図である。

【図８】 第２実施形態における保持率低下防止のため
の構成を示す図である。

【図９】 第３実施形態による液晶表示装置の液晶パネ
ルの構成を示す図である。

【図１０】 画素電位の変動を示す図であり、（ａ），
（ｂ）は第１実施形態における図と同様の図であり、
（ｃ）は本発明の第３実施形態による画素電位の変動を
示す図である。

【図１１】 第４実施形態における各信号の発生態様を
示す図である。

【図１２】 第４実施形態により画像データが書き込ま
れる画素を模式的に表した図である。

【図１３】 第５実施形態における各信号の発生態様を
示す図である。

【図１４】 第６実施形態におけるキャンセル信号の算
出重畳手段の構成を示すブロック図である。

【図１５】 キャンセル信号の算出重畳手段の動作説明
のための図である。

【図１６】 図１に示した液晶パネルの一部分における
画素の構成をより具体的に示したレイアウト図である。

【図１７】 図９に示した液晶パネルの一部分における
画素の構成をより具体的に示したレイアウト図である。

【図１８】 図９に示した液晶パネルの一部分における
画素の構成をより具体的に示した他のレイアウト図であ
る。

【図１９】 従来の液晶表示装置の構成を示す図であ
る。

【図２０】 従来の液晶表示装置における走査線及び信
号線の駆動タイミングを示す図である。

【符号の説明】

ＣＡ，ＣＢ 制御線 Ｇ_i 走査線 Ｄ_j 信号線 Ｌ 液晶層 Ｐ（ｉ，ｊ） 画素 Ｔ_CA，Ｔ_CB スイッチ素子 Ｔ_D スイッチ素子 １０ 積分回路 １１ サンプルホールド回路 １２ レベル変換回路 Ｃ₁，Ｃ₂ 保持容量

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−202077（ＪＰ，Ａ) 特開 平３−71185（ＪＰ，Ａ) 特開 昭61−290490（ＪＰ，Ａ) 特開 平５−289635（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/136 G02F 1/133

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 マトリックス状に設けられた複数の走査
   線及び複数の信号線と、 前記 信号線各々に対して交互に平行に設けられた制御線
   と、 隣接 する前記信号線及び前記制御線と隣接する前記走査
   線同士とによって囲まれた第１領域内に形成される画素
   に対応して設けられ、前記制御線及び前記画素の画素電
   極に接続し、前記制御線によってオン／オフ制御される
   第１のスイッチ素子と、 隣接する前記制御線同士と隣接する走査線同士 とによっ
   て囲まれ、前記画素を２つ含む第２領域にある少なくと
   も二つの前記第１のスイッチ素子と、前記隣接する走査
   線の一方及び前記第２領域に含まれる前記２つの隣接す
   る画素間に配置される前記信号線とに接続し、前記走査
   線に加えられた駆動信号によってオンとなり、前記信号
   線からの信号を前記少なくとも二つの第１のスイッチ素
   子に供給する一つの第２のスイッチ素子とを具備するこ
   とを特徴とする液晶表示装置。
2. 【請求項２】 マトリックス状に設けられた複数の走査
   線及び複数の信号線と、 前記 各信号線と交互にかつ平行に設けられた複数の制御
   線と、 前記 信号線と該信号線に隣接する前記制御線と前記走査
   線の隣接する走査線同士とによって囲まれた全ての領域
   毎に形成される画素電極のそれぞれに対応して設けら
   れ、前記信号線を挟んで隣接する前記画素電極にそれぞ
   れの一端が接続されるとともに他端同士が互いに接続さ
   れた二つのスイッチ素子からなるスイッチ素子対であっ
   て、前記画素電極のそれぞれの領域を規定する前記制御
   線に加えられた信号によってオン／オフ制御される第１
   のスイッチ素子対と、 前記 第１のスイッチ素子対の前記他端側と前記画素電極
   の領域を規定し、前記第１のスイッチ素子対の前記一端
   がそれぞれ接続される画素電極間に配置される前記信号
   線との間に接続され、前記画素電極の領域を規定する前
   記走査線同士のどちらか一方の走査線に加えられた駆動
   信号によってオンとなり、前記信号線に加えられた信号
   を前記第１のスイッチ素子対に供給する第２のスイッチ
   素子とが設けられ、 前記 第１のスイッチ素子対が、前記信号線に隣合う両側
   の制御線同士に互いに時間をずらして加えられる制御信
   号によって、それぞれオン／オフ制御されることを特徴
   とする液晶表示装置。
3. 【請求項３】 前記制御線は、前記信号線と交互に設け
   られ、第ｎ番目の制御線（但し、ｎは奇数とする）が共
   通接続され、また第ｍ番目の制御線（但し、ｍは０を含
   まない偶数で、且つｍ＝ｎ±１とする）が共通接続さ
   れ、前記ｍ番目の制御線及び第ｎ番目の制御線が画像の
   表示単位毎に交互に駆動されることを特徴とする請求項
   １または２記載の液晶表示装置。
4. 【請求項４】 前記制御線は前記信号線と交互に設けら
   れ、第ｎ番目の制御線（但し、ｎは奇数とする）が共通
   接続され、また、第ｍ番目の制御線（但し、ｍは０を含
   まない偶数で、且つｍ＝ｎ±１とする）が共通接続さ
   れ、前記第ｎ番目の制御線および前記第ｍ番目の制御線
   が、前記走査線の駆動が移る毎に交互に駆動されること
   を特徴とする請求項１または２記載の液晶表示装置。
5. 【請求項５】 前記制御線は前記信号線と交互に設けら
   れ、第ｎ番目の制御線（但し、ｎは奇数とする）が共通
   接続され、また、第ｍ番目の制御線（但し、ｍは０を含
   まない偶数で、且つｍ＝ｎ±１とする）が共通接続さ
   れ、前記第ｎ番目の制御線および前記第ｍ番目の制御線
   が画像の表示単位毎に交互に駆動されると共に、前記信
   号線は隣接するもの同士で極性が異なる信号により駆動
   されることを特徴とする請求項１または２記載の液晶表
   示装置。
6. 【請求項６】 前記制御線に、前記信号線に基づく電位
   を打ち消す電圧を重畳することを特徴とする請求項１ま
   たは２記載の液晶表示装置。
7. 【請求項７】 前記信号線の各々に印加すべき電圧の平
   均値を算出し、該平均値に基づく電圧を前記制御線に重
   畳することを特徴とする請求項６記載の液晶表示装置。
8. 【請求項８】 前記ｎ番目の制御線と前記信号線との間
   に設けられた前記第２のスイッチ素子と、前記ｍ番目の
   制御線との間に設けられた保持容量と、 前記ｍ番目の制御線と前記信号線との間に設けられた前
   記第２のスイッチ素子と、前記ｎ番目の制御線との間に
   設けられた保持容量とを具備することを特徴とする請求
   項３記載の液晶表示装置。