JP3063670B2 - マトリクス表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はマトリクス表示装置
に関し、特にＴＦＴ液晶表示装置等のマトリクス表示装
置及びその駆動集積回路（ＩＣ）に関する。

【０００２】

【従来の技術】平面型のマトリクス表示装置として、液
晶ディスプレイや薄膜ＥＬ表示装置あるいはプラズマデ
ィスプレイ等が用いられている。

【０００３】液晶ディスプレイにおいて、液晶に印加さ
れる電圧が常に正極性または負極性の一方向の電圧であ
ると、いわゆる焼き付きによって液晶の特性が著しく劣
化するという液晶の生来の問題がある。この回避のため
に、通常、個々の画素の液晶に印加する映像信号電圧
を、その映像信号の書き替え毎に正負交互に極性を反転
させる反転駆動方式を採用している。その反転駆動方式
の種類として、フレーム反転方式、ドレインライン反転
方式、ゲートライン反転方式、及び、ドット反転方式等
が挙げられる。

【０００４】まず、フレーム反転方式とは、一定周期で
書き換えられていく画像を構成する１つ１つの駒画像、
すなわちフレームを描く周期毎に書き込む映像信号電圧
の極性を反転させる方式である。すなわちある１つのフ
レームにおいては、個々の画素に書き込む映像信号電圧
は階調が異なるとしても、その極性は全て正極性または
負極性のうちの一方である。この方式は、画面内の輝度
不均一が発生しやすく、他の３つの方式よりも画質は劣
る。

【０００５】次に、ドレイン反転方式とは、ある１つの
フレームにおいて、映像信号電圧の極性を各々の隣接す
る映像信号線すなわちドレイン線の列同士で反転させ、
続く次フレームにおいては、各々の電圧極性を、前フレ
ームに対してそれぞれ反転させる。こうして、個々の画
素の液晶にかかる電圧は、やはり１フレーム毎にそれぞ
れ反転されることになる。この方式は、窓状画像パター
ンを表示したときの上下左右の背景への若干のクロスト
ークの問題がある。

【０００６】次に、ゲートライン反転方式とは、ある１
つの走査線すなわちゲート線にオン電圧を与えている期
間は、そのゲート線に対応する行への映像信号電圧を全
て一方の極性で書き込み、続いて次のゲート線にオン電
圧を与えている期間は、そのゲート線に対応する行への
映像信号電圧を、前の行とは逆の極性で書き込む、とい
う動作を繰り返すことによって、ある１フレームを終え
た後、次のフレームにおいては、各々の映像信号電圧極
性を、前フレームに対してそれぞれ反転させる。こうし
て、個々の画素の液晶にかかる電圧は、やはり１フレー
ム毎にそれぞれ反転されることになる。この方式も、若
干、クロストークの問題があるが、１ゲート線の走査期
間毎に対向電極電位を振ることにより、ドレインドライ
バＩＣから出力する映像信号の電圧を下げることができ
るという利点を持っている。

【０００７】最後に、ドット反転方式とは、いわば上述
のドレインライン反転方式とゲートライン反転方式とを
組み合わせたものであり、ある１つのフレームにおいて
は、個々の画素へ書き込まれる映像信号の正負極性は、
チェッカー模様状になり、ある画素から見ると、行方向
隣接の画素、列方向隣接画素とも逆極性の映像信号電圧
がかかっていることになる。続く次フレームにおいて
は、各々の画素に書き込まれる映像信号電圧の極性を、
前フレームに対してそれぞれ反転させる。こうして、個
々の画素の液晶にかかる電圧は、やはり１フレーム毎に
それぞれ反転されることになる。この方式は、４つの方
式の中で、最もクロストークが少なく、優れた画像表示
能力を持つ。

【０００８】次に、薄膜ＥＬ表示装置は、液晶ディスプ
レイとは表示の原理が異なるが、液晶ディスプレイと同
様の反転駆動方式で駆動される。これは、各々の画素を
構成する薄膜ＥＬ素子は、映像信号書き替え毎に映像信
号電圧の極性を反転させることが、正常な表示のために
は必須だからである。この、薄膜ＥＬ表示装置の反転駆
動方式としては、前述の４つの反転駆動方式に相当する
方式等から、適宜選択することができる。

【０００９】ここでは、前述の反転駆動方式のうち、特
に、最も液晶ディスプレイの画像表示能力に優れるドッ
ト反転方式に着目する。

【００１０】ドット反転方式では、各ドレイン線に与え
る映像信号電圧の極性を各ゲート線の走査期間毎に反転
する。すなわち、各ドレイン線から見ると、ゲート線の
走査期間毎にドレイン線及び画素への充放電動作を正極
性から負極性へ、あるいは、負極性から正極性に切り替
えるので、書き込みの消費電力は非常に大きい。

【００１１】この書き込み消費電力を抑制を図った特開
平７−１９９８６６号公報（文献１）記載の従来の第１
のマトリクス表示装置は、ドット反転方式において書き
込み消費電力を抑制する方法として、隣接するドレイン
線２本ずつを１組として、各２本のドレイン線の間に表
示パネルと同一のガラス基板上に設けられたポリシリコ
ンＴＦＴからなる半導体スイッチを設け上記１組のドレ
イン線の各々に映像信号電圧の非供給期間に上記半導体
スイッチをオンすることによりこれら２本の隣接ドレイ
ン線同志の電荷中和を行う方法を記述している。

【００１２】従来の第１のマトリクス表示装置をブロッ
クで示す図９を参照すると、この従来の第１のマトリク
ス表示装置は、各々スイッチング素子を持った画素（ド
ット）でありドット反転駆動をされる画素Ｐ１１〜Ｐ６
３と、映像信号線であるドレイン線ｄ１〜ｄ６と、走査
線であるゲート線ｇ１〜ｇ３ととを含む表示部３０１
と、各ドレイン線ｄ１〜ｄ６に対して映像信号電圧の駆
動を行うドレインドライバ１０１，１０２と、各ゲート
線に対して走査電圧の駆動を行うゲートドライバ２０１
と、隣接するドレイン線２本ずつを１組として各２本の
ドレイン線の間に設けた表示部３０１のガラス基板上の
ポリシリコンＴＦＴからなる電荷中和スイッチＳ１〜Ｓ
３とを備える。

【００１３】ここで映像信号電圧が、例えばドレイン線
ｄ１及びｄ２に供給されていない期間に、電荷中和スイ
ッチＳ１をオンさせる。この電荷中和スイッチＳ１のオ
ン期間の間に、隣接ドレイン線ｄ１，ｄ２相互間で電荷
が交換され、電荷中和が行われので、その後に映像信号
電圧の書き込み動作を行うことにより、単純なドット反
転方式よりも、ドレイン線への書き込み消費電力を最大
２分の１低減することができる。

【００１４】次に、従来の第１のマトリクス表示装置を
少しだけ変えることにより、３原色がストライプ状など
に配列されたカラー液晶ディスプレイでの単色表示等に
対して、より低消費電力化の効果を大きくしようとした
文献１記載の従来の第２のマトリクス表示装置をブロッ
クで示す図１０を参照すると、この従来の第２のマトリ
クス表示装置は、電荷中和スイッチＳ１’〜Ｓ３’と、
赤色の画素列対応のドレイン線ｄ１，ｄ４と、緑色の画
素列対応のドレイン線ｄ２，ｄ５と、青色の画素列対応
のドレイン線ｄ３，ｄ６とを備える。すなわち、全体的
または局部的に単色表示の場合は、ｄ１とｄ４の組、ｄ
２とｄ５の組、ｄ３とｄ６の組は、それぞれ階調が同一
なので、それぞれ丁度映像信号が極性のみ逆で絶対値は
同一の組になっている。よって、この時は電荷が丁度中
和される。

【００１５】次に、図９及び動作をタイムチャートで示
す図１１を参照して、従来の第１のマトリクス表示装置
の動作について説明すると、ここでは、説明の便宜上、
代表としてドレイン線ｄ１及びｄ２について動作説明を
行う。

【００１６】図１１を参照すると、この図はおよそ２つ
の走査期間について示している。図のように電荷中和ス
イッチＳ１のオン，オフは、各走査期間の前半に行わ
れ、走査線のオン，オフは後半に行われる。また、ドッ
ト反転駆動であるから、ドレインドライバ１０１１，１
０１２の各々からドレイン線ｄ１，ｄ２の各々への出力
すなわち映像信号は、走査期間毎に極性を変えている。
ただし、それらの映像信号出力の絶対値は一定ではな
い。

【００１７】また、ドレイン線ｄ１，ｄ２の電位の推移
はそれぞれドレインドライバ１０１，１０２に近い側と
遠端側では、信号遅延によって異なっている。すなわ
ち、ドレイン線ｄ１のドレインドライバ１０１に近い側
では電荷中和スイッチも近く、したがって、電荷中和の
応答、映像信号書き込みの応答ともに急峻である。ドレ
イン線ｄ１のドレインドライバ１０１遠端側では電荷中
和スイッチに対しても遠端になるので、電荷中和の応
答、映像信号書き込みの応答ともに緩やかである。一
方、ドレイン線ｄ２のドレインドライバ１０２に近い側
では、電荷中和スイッチの方は遠いので、電荷中和の応
答は緩やかで、映像信号書き込み応答は急峻であり、ド
レインドライバ１０２遠端側ではその逆の傾向がある。

【００１８】また、電荷中和スイッチＳ１がオンするこ
とによってドレイン線ｄ１，ｄ２に発生する中和電位
は、両者に直前に書き込まれた映像信号の絶対値が同一
な場合に、およそ丁度ゼロになるが、同一でない場合は
差し引きの電位となる。

【００１９】上述した従来の第１，第２のマトリクス表
示装置の技術は、ドレインライン反転にも応用でき、こ
の場合は、フレームの切り替わり毎に上述の電荷中和ス
イッチをオンさせれば、低消費電力化に対して若干の効
果を得ることができる。

【００２０】これら従来の第１，第２のマトリクス表示
装置の第１，第２の問題点として、２本の映像信号線を
電荷中和スイッチで接続した際に生じる中和電荷の有効
利用による装置構成の簡略化がされない点と、様々な画
像模様に対して、必ずしも低消費電力化を効果的に行う
ことができない点とが挙げられる。これら２つの問題に
点について説明する。

【００２１】中和電荷の電位は、例えば、液晶ディスプ
レイでの対向電極の印加電位と略同一であり、このよう
な中和電荷を用いれば装置構成の簡略化が可能である
が、この従来の第１のマトリクス表示装置では、そのよ
うな構成を実現していない。

【００２２】また、第１の従来技術のように隣接ドレイ
ン線例えばｄ１，ｄ２を２本１組として電荷中和スイッ
チＳ１で接続する場合、及び第２の従来技術のごとく同
色の画素列に相当するドレイン線例えばｄ１，ｄ３を２
本１組を電荷中和スイッチＳ１’で接続する場合のいず
れも、それぞれの２本のドレイン線及び対応画素の蓄積
電荷が、特に相関が強い時、すなわち、電荷の絶対値が
同一で極性がちょうど逆の時には、発生する中和電荷が
ちょうどゼロ近くとなって定電位源として利用可能にな
り、かつ、非常に大きな消費電力低減効果が得られ、電
荷中和スイッチをオンしたときのドレイン線駆動の消費
電力を略２分の１にすることができる。

【００２３】しかしながら、特殊な画面の場合、具体的
には、第１の従来技術での例えば赤，緑，青のうち１色
のみ表示の場合に、また第２の従来技術での例えば単色
や市松模様表示の場合に、それぞれ２本の逆極性ドレイ
ン線の間での電荷絶対値の相関が著しく小さくなるた
め、発生する中和電荷はゼロ近くとはならず、これは定
電位源として利用困難で、かつ、装置の消費電力低減効
果は十分に得られない。

【００２４】第３の問題点として、表示部と一体でガラ
ス基板上に形成したポリシリコンあるいはアモルファス
のＴＦＴを用いたドレイン線間接続用の電荷中和スイッ
チは、駆動ＩＣ中に形成され単結晶シリコン基板からな
るＭＯＳトランジスタに比べて、著しく電流能力が低い
ため、十分な電荷中和能力を持たせることが困難である
という点が挙げられる。このため、駆動ＩＣの外に形成
されたＴＦＴによって前述のスイッチ動作を行っても、
電荷中和が不十分、あるいは電荷中和の所要時間が長く
なることのために、低消費電力化の効果が小さく、ある
いは、解像度の高いディスプレイに対応できない等の問
題を生じる。

【００２５】加えて、表示部と一体でガラス基板上にＴ
ＦＴを形成することは、駆動ＩＣ中にＭＯＳトランジス
タを形成することに比べて、製造歩留まりの点でかなり
不利である。なぜならば、表示部の製造工程における微
細加工の精度は、通常、駆動ＩＣの製造工程よりも１桁
程度劣り、さらに、駆動ＩＣチップの面積よりも表示部
を含むガラス基板の面積の方が圧倒的に大きいため、不
良の確率が増すからである。また、駆動ＩＣの成熟した
製造プロセス技術に比べて、ガラス基板上に画素以外の
周辺回路用のＴＦＴを形成することは、やや技術的に難
度が高い。

【００２６】第４の問題点として、充放電方向の非対称
により、電荷中和のタイミング設計余裕が小さい点が挙
げられる。すなわち２つのドレインドライバ１０１，１
０２は上下に分かれて配置されており、ドレイン線の１
本おきに両者で分担する構成になっていて、１つの電荷
中和スイッチで接続された２本のドレイン線には、上下
逆方向から映像信号電圧の書き込みを行われるが、電荷
中和スイッチによる電荷中和は上側でのみ行われるた
め、ドレイン線の時定数による信号遅延を考慮すると、
２本のドレイン線の充放電が非対称になる。このため、
ある走査期間の映像信号電圧書き込みと、次の走査期間
の映像信号電圧書き込みとの間に、効果的に電荷中和ス
イッチによる電荷中和を行うためには、それぞれの書き
込み時、電荷中和時において、信号遅延による１本のド
レイン線内の不均一が十分に解消されるまで待機しなけ
ればならない。ドレインドライバを表示部の上下に分け
て配置することは、端子ピッチを広くとるためである
が、今日、端子ピッチを縮めることによりドレインドラ
イバを表示部の上部か下部の一方に配置することが通常
の製造技術上可能となっており、このことを利用して、
さらに進んだ電化中和手段を採用することが望まれる。

【００２７】また、特に図示しないが、他の従来技術と
して、特開平８−１０６９８２号公報（文献２）記載の
従来の第３のマトリクス表示装置及び特開平８−１６０
９０１号公報（文献３）記載の従来の第４のマトリクス
表示装置を挙げる。これらは、必ずしもライン反転やド
ット反転の表示装置に関した技術ではないが、種々のマ
トリクス表示装置において、やはり、ある画素の表示動
作に使われた電荷を回収し、それを他の画素の表示に用
いることによって、低消費電力化を図った技術である。

【００２８】従来の第３のマトリクス表示装置では、薄
膜ＥＬ表示装置において、現表示行から次表示行へと表
示を切り替える時に、現表示行のＥＬ素子に蓄積された
電荷の一部を次表示行のＥＬ素子に直接移動させること
により、低消費電力化を行っている。

【００２９】また、従来の第４のマトリクス表示装置で
は、主としてプラズマディスプレイにおいて、列電極及
び補助コンデンサに蓄積された電荷を回収コンデンサに
回収することにより、低消費電力化を行っている。

【００３０】この従来の第３，第４のマトリクス表示装
置は、映像信号線あるいは走査線の列毎に電荷回収を行
う構造そのものを設置する必要があり、密な線ピッチの
高解像マトリクス表示装置には適さない。また、いずれ
の技術も、反転駆動によって生じる電力損失を回収する
ことはできない。

【００３１】

【発明が解決しようとする課題】上述した第１，第２の
従来のマトリクス表示装置は、２本の映像信号線を電荷
中和スイッチで接続した際に生じる液晶デイスプレイの
対向電極電位と略同電位の中和電荷の有効利用による装
置構成の簡略化が考慮されていないという欠点があっ
た。

【００３２】また、単色や市松模様等の特殊な画面に対
して、必ずしも低消費電力化を効果的に行うことができ
ないという欠点があった。

【００３３】さらに、表示部と一体でガラス基板上に形
成したＴＦＴを用いた映像信号線間接続用の電荷中和ス
イッチは、駆動ＩＣ中に形成したＭＯＳトランジスタに
比べて著しく電流能力が低いため、十分な電荷中和能力
を持たせることが困難であるという欠点があった。

【００３４】加えて、表示部の製造工程における微細加
工の精度は通常のＩＣの製造工程よりも１桁程度劣り、
さらに、駆動ＩＣチップの面積よりも表示部を含むガラ
ス基板の面積の方が圧倒的に大きく不良の確率が増すこ
とと、また、駆動ＩＣの成熟した製造プロセス技術に比
べて、ガラス基板上に画素以外の周辺回路用のＴＦＴを
形成することはやや技術的に難度が高いこととにより、
表示部と一体でガラス基板上にＴＦＴを形成すること
は、駆動ＩＣ中にＭＯＳトランジスタを形成することに
比べて製造歩留まりの点で、かなり不利となるという欠
点があった。

【００３５】さらに、ドレインドライバが上下に分割配
置され、ドレイン線の１本おきに両者で分担し上側のみ
電荷中和スイッチで中和する構成に起因する充放電方向
の非対称により、電荷中和のタイミング設計余裕が小さ
いという欠点があった。

【００３６】また、従来の第３及び第４の従来のマトリ
クス表示装置は、映像信号線あるいは走査線の列毎に電
荷回収を行う構造そのものを設置する必要があり、密な
線ピッチの高解像マトリクス表示装置には不適当であ
り、さらに、いずれの技術も、反転駆動によって生じる
電力損失を回収することはできないという欠点があっ
た。

【００３７】本発明の目的は、発生する中和電荷の利用
によって装置構成の簡略化を可能にするとともに、単色
や市松模様の特殊な画面においても、より効果的に低消
費電力化を実現し、さらには、これらの目的と画品質や
製造歩留まりとを両立させるマトリクス表示装置を提供
することにある。

【００３８】

【課題を解決するための手段】本発明のマトリクス表示
装置は、それぞれ列方向に形成した複数の映像信号線か
ら成り予め定めた数の走査期間毎又は予め定めた数のフ
レーム期間毎に極性の反転する互いに同極性の第１の映
像信号電圧の供給を受ける第１の映像信号線群及び前記
第１の映像信号と逆極性の第２の映像信号の供給を受け
る第２の映像信号線群から成る映像信号線列と行方向に
形成した複数の走査信号線から成る走査信号線列と前記
映像信号線と前記走査信号線の各々の交点に形成しマト
リクス状に配列した複数の画素とを含む表示部と、前記
第１及び第２の映像信号線群の各々の映像信号線に前記
第１及び第２の映像信号をそれぞれ供給し前記映像信号
線を駆動する映像信号駆動回路と、前記走査信号を供給
し前記走査信号線を駆動する走査信号駆動回路とを備え
るマトリクス表示装置において、それぞれ第１及び第２
の電源を供給する第１及び第２の電源供給線に直接接続
されていない共通線を備え、前記第１及び第２の映像信
号線群を前記走査期間又は前記フレーム期間の開始時に
前記共通線に一斉に短絡して前記第１及び第２の映像信
号線群の相互間の電荷を中和する電荷中和スイッチを備
えて構成されている。

【００３９】

【発明の実施の形態】次に、本発明の第１の実施の形態
を図９と共通の構成要素には共通の参照文字／数字を付
して同様にブロックで示す図１を参照すると、この図に
示す本実施の形態のマトリクス表示装置は、従来と共通
のマトリクス状に配置した画素Ｐ１１，Ｐ１２…Ｐ６３
…と、走査線（ゲート線）ｇ１，ｇ２…と、映像信号線
（ドレイン線）ｄ１，ｄ２…とから成る表示部３に加え
て、ドレイン線ｄ１，ｄ２…の上側に接続しこれら信号
線ｄ１，ｄ２…を駆動する映像信号駆動回路（ドレイン
ドライバ）１と、ゲート線ｇ１，ｇ２…の左側で接続し
これらゲート線ｇ１，ｇ２…を駆動する走査線駆動回路
（ゲートドライバ）２とを備える。なお、ここでは説明
の便宜上、マトリクス表示装置の代表としてＴＦＴ液晶
ディスプレイについて説明し、従来と同様括弧内の名称
を用いるとともに、他の単純マトリクス薄膜ＥＬ装置等
については説明の必要の都度取り上げる。

【００４０】個々の画素Ｐ１１，Ｐ１２…は、容量性の
素子であり、電荷を蓄える性質を持っている。ＴＦＴ液
晶ディスプレイではＴＦＴスイッチ，画素電極，液晶セ
ル等から成る。また、単純マトリクス薄膜ＥＬ装置にお
いては、画素は画素電極と薄膜ＥＬ素子とから成る。

【００４１】ドレインドライバ１は、ドレイン線ｄ１，
ｄ２…へそれぞれ映像信号を与える映像信号の出力バッ
ファＢ１，Ｂ２…と、電力供給線に直接接続されていな
い共通短絡線ＣＬと、出力バッファＢ１，Ｂ２…の外側
と共通短絡線ＣＬとの間をそれぞれ接続する電荷中和ス
イッチＴ１，Ｔ２…と、電荷中和スイッチＴ１，Ｔ２…
の開閉制御部（ゲート）に接続した電荷中和スイッチの
開閉制御線ＯＳとを備える。

【００４２】本実施の形態では電荷中和スイッチＴ１，
Ｔ２…としてＭＯＳトランジスタを用いる。

【００４３】図には示していないが、共通短絡線ＣＬ
は、直接あるいは間接に、上記画素電極に対向する対向
共通電極に接続してもよい。この場合、装置構成の簡略
化が可能になる。

【００４４】また、共通短絡線ＣＬは高抵抗を介して定
電位源へ接続してもよい。この場合、共通短絡線ＣＬ自
身の電気擾乱の抑制が可能である。

【００４５】これらゲート線、ゲートドライバ２、ドレ
イン線、及びドレインドライバ１によって、画素Ｐ１
１，Ｐ１２…は、ドット反転駆動や、ドレインライン反
転駆動等の横反転駆動をされている。

【００４６】また、ドレイン線ｄ１，ｄ２…は、その半
数本ずつが１フレームにおいて互いに逆極性の映像信号
に対応している。

【００４７】また、ドレイン線ｄ１，ｄ２…が例えば
赤，緑，青の繰り返しで割り当てられたカラー表示に対
応している場合、その本数は６本以上であることが望ま
しい。

【００４８】また、映像信号駆動回路１は、半導体ＩＣ
であることが望ましく、その半導体ＩＣは出力バッファ
Ｂ１，Ｂ２…、及び、電荷中和スイッチＴ１、Ｔ２…を
内蔵していることが望ましい。さらに、その半導体ＩＣ
は、共通短絡線ＣＬも内蔵していることが望ましい。

【００４９】次に、図１及び動作順序をタイムチャート
で示す図２を参照して本実施の形態の第１の動作方式に
ついて説明すると、各々のゲート線の走査期間に関し、
シーケンスＳｅｑ１で示す電荷中和スイッチＴ１，Ｔ２
…をオンする動作すなわち開閉制御線ＯＳへのオン電圧
印加開始、シーケンスＳｅｑ２で示す電荷中和スイッチ
Ｔ１，Ｔ２…をオフする動作すなわち開閉制御線ＯＳへ
のオン電圧印加終了、シーケンスＳｅｑ３で示すゲート
線ｇ１、ｇ２…へのオン電圧印加開始、シーケンスＳｅ
ｑ４で示すゲート線へのオン電圧印加終了の順番に動作
を行う。

【００５０】さて、これにおいて、映像信号電圧の書き
込みはシーケンスＳｅｑ３からシーケンスＳｅｑ４まで
の期間の全て、または一部に行われる。具体的には、出
力バッファＢ１、Ｂ２…からの映像信号電圧の出力開始
は、シーケンスＳｅｑ２以降かつシーケンスＳｅｑ４以
前であればよく、映像信号電圧の出力終了は、シーケン
スＳｅｑ４以前でもシーケンスＳｅｑ４以降でもよい。

【００５１】本動作方式は、画素の容量とドレイン線の
容量との総和において、ドレイン線の容量の割合がある
程度または非常に大きい場合に有効である。

【００５２】次に、第１の動作方式に代わる第２の方式
の動作順序をタイムチャートで示す図３（Ａ）を参照し
て、本実施の形態の第２の動作方式について説明する
と、各々のゲート線の走査期間に関し、シーケンスＳｅ
ｑ１’で示すゲート線ｇ１，ｇ２…へのオン電圧印加開
始、シーケンスＳｅｑ２’で示す電荷中和スイッチＴ
１，Ｔ２…をオンする動作すなわち開閉制御線ＯＳへの
オン電圧印加開始、シーケンスＳｅｑ３’で示す電荷中
和スイッチＴ１、Ｔ２…をオフする動作すなわち開閉制
御線ＯＳへのオン電圧印加終了、シーケンスＳｅｑ４’
で示すゲート線へのオン電圧印加終了の順番に動作を行
う。なお、ここで、図３（Ｂ）のごとく、シーケンスＳ
ｅｑ１’とシーケンスＳｅｑ２’とは順序が逆転しても
構わない。

【００５３】さて、これにおいて、映像信号電圧の書き
込みはシーケンスＳｅｑ３’からシーケンスＳｅｑ４’
までの期間の全て、または一部に行われる。具体的に
は、出力バッファＢ１，Ｂ２…からの映像信号電圧の出
力開始は、シーケンスＳｅｑ３’以降かつシーケンスＳ
ｅｑ４’以前であればよく、映像信号電圧の出力終了
は、シーケンスＳｅｑ４’以前でもシーケンスＳｅｑ
４’以降でもよい。

【００５４】本動作方式は、画素の容量とドレイン線の
容量との総和において、画素の容量の割合がある程度ま
たは非常に大きい場合に有効である。

【００５５】なお、上述した各走査期間の動作順序の説
明は、ドット反転駆動に対しては複数あるいは全ての走
査期間に関し、また、ドレイン反転駆動に対しては１フ
レームの最初の走査期間に関して適用される。

【００５６】次に、図１を再度参照して、本実施の形態
の具体的な実施例を説明すると、画素Ｐ１１，Ｐ１２…
は、ガラス基板上に、マトリクス状かつストライプ状に
配置されている４８０行×１９２０列の画素全体を１０
等分し、その１区画分であり１個のドレインドライバ１
の駆動対象である４８０行×１９２列分を示す。個々の
画素は、常法にしたがってアモルファスシリコン等から
なるＴＦＴスイッチと液晶セルとから形成される。

【００５７】また、横方向の配線である４８０本のゲー
ト線ｇ１，ｇ２，…，ｇ４８０の各々は、マトリクス中
の１つの走査行に属する上記のＴＦＴスイッチのゲート
電極と共通接続されている。ゲート線は、常法にしたが
ってアルミニウム，モリブデン，クロム等から選ばれた
低抵抗金属や合金等の材料から形成される薄膜配線であ
る。各々のゲート線の左端は、半導体集積回路（ＩＣ）
化されたゲートドライバ２に接続される。

【００５８】また、縦方向の配線である１９２本のドレ
イン線ｄ１、ｄ２，…，ｄ１９２の各々は、マトリクス
中の１つの列に属する上記のＴＦＴスイッチのドレイン
電極に共通接続されている。ドレイン線は、ゲート線と
同様に、常法にしたがってアルミニウム，モリブデン，
クロム等から選ばれた低抵抗金属や合金等の材料から形
成される薄膜配線である。各々のドレイン線の上端は、
ＩＣ化されたドレインドライバ１に接続されている。ド
レインドライバ１はシリコン基板上に常法の製造工程に
したがって半導体デバイスを形成したものである。

【００５９】上述したゲート線と、ゲートドライバ１
と、ドレイン線及びドレインドライバ１によって、上記
各画素は、ドット反転駆動やドレインライン反転駆動等
の横反転駆動をされている。

【００６０】また、ドレイン線ｄ１、ｄ２…は、赤，
緑，青の順の繰り返しで順次割り当てられており、それ
らの各々に平行に赤，緑，青のカラーフィルタが対向し
ている。

【００６１】また、共通短絡線ＣＬはアルミニウム等の
低抵抗金属や合金材料の薄膜から成り、これは電力供給
線には直接接続されていない。

【００６２】図示していないが、この共通短絡線ＣＬ
は、直接あるいは、インダクタンスなどの雑音低減手段
を通して間接に、前記の液晶セルにおける画素電極に対
向する対向共通電極に接続してもよく、これにより、対
向共通電極への外部電位供給源を省略することが可能で
ある。

【００６３】また、共通短絡線ＣＬはポリシリコン等の
高抵抗を経由して定電位源へ接続してもよく、これによ
り、共通短絡線の電位擾乱を抑制し、安定動作を保証す
ることが可能である。

【００６４】また、電荷中和スイッチＴ１，Ｔ２…は、
ドレインドライバ１に内蔵されたＮＭＯＳトランジスタ
から成り、出力バッファＢ１，Ｂ２…の外側と共通短絡
線ＣＬとの間をそれぞれ接続する。また、開閉制御線Ｏ
Ｓはアルミニウム等の低抵抗金属や合金材料の薄膜から
成り、電荷中和スイッチＴ１，Ｔ２…のゲート電極に接
続されていて、かつ、ドレインドライバ１に内蔵されて
いる。

【００６５】この構成に対して、反転駆動方式として横
方向反転駆動方式のいずれも適用可能であり、また動作
に関しては、第１，第２の動作方式のいずれも適用可能
であるが、本実施例では、反転駆動方式として最も画像
表示能力に優れたドット反転駆動を採用し、また、ドレ
イン線容量が画素容量に比べて大きいので、第１の動作
方式を採用した。この第１の動作方式のもう１つの採用
理由は、第２の動作方式よりも、個々の画素の映像信号
の保持期間を長く取れるために、フリッカ抑制に対して
適しているからであり、また画素容量は小さいので消費
電力低減のための電荷中和はドレイン線に蓄えられた電
荷に対してのみ行えばよいからである。

【００６６】次に、各部波形を詳細に示した図４を参照
して、本実施の形態の動作をより詳しく説明すると、ま
ず、開閉制御線ＯＳによる電荷中和スイッチＴ１，Ｔ２
…のオン，オフはシーケンスＳｅｑ１，Ｓｅｑ２で行わ
れ、その間に、第１のドレイン線群ｄ１，ｄ３，ｄ５…
と第２のドレイン線群ｄ２，ｄ４，ｄ６…との電荷中和
が行われる。個々のドレイン線に書き込まれる電位の絶
対値は図のように様々であるが、多数の信号線が電荷中
和スイッチＴ１，Ｔ２…を通して共通短絡線ＣＬに接続
されているため、発生する中和電荷は、ほぼゼロに近く
なる。したがって、共通短絡線ＣＬの電位は、ゼロ付近
でほぼ一定となり、定電位源として利用可能である。す
なわち、図示していないが、この電位を利用して対向電
極の電位を発生させる構成をとることができる。また各
々のドレイン線に対して同一側に電荷中和スイッチと映
像信号出力バッファとを設置しているため、信号遅延の
影響があっても各ドレイン線の両端側での電位推移は、
ドレイン線相互間で対称となる。

【００６７】なお、各走査期間の長さは約２７μｓに設
定し、シーケンスＳｅｑ１〜Ｓｅｑ４の時間の設定は、
シーケンスＳｅｑ１からシーケンスＳｅｑ２までを約９
μｓ、シーケンスＳｅｑ２からシーケンスＳｅｑ３まで
を約４μｓ、シーケンスＳｅｑ３からシーケンスＳｅｑ
４までを約１０μｓとし、シーケンスＳｅｑ４から次走
査期間のシーケンスＳｅｑ１までを約４μｓとした。ま
た、ドレインドライバ１の出力バッファＢ１，Ｂ２…か
らの映像信号出力は、シーケンスＳｅｑ３の約１μｓ前
から開始し、シーケンスＳｅｑ４の約１μｓ後まで行う
こととした。

【００６８】本実施の形態によれば、市松や単色などの
特殊画面模様に対しても、中和電荷を常にゼロ付近に一
定に保つことができ、共通短絡線ＣＬは、直接あるいは
間接に対向共通電極に接続される方法を採用すれば、対
向共通電極への外部電位供給源を省略することができ、
装置構成を簡略化できる。また、映像信号駆動の消費電
力を上記特殊画面模様に対しても、単純なドット反転に
対して略２分の１に抑制することができる。

【００６９】また、ドレインドライバと電荷中和スイッ
チとをともに表示パネルの上側に設けたので、高速駆動
における電荷中和の対称性が増し、従来の第１，第２の
技術よりも各画素の階調の誤差が約１割減少した上、上
記の消費電力抑制効果を若間ながら助長できた。

【００７０】また、電荷中和スイッチはドレインドライ
バのＩＣ内に形成したＭＯＳトランジスタを用いたた
め、その大きな電流能力により電荷中和速度が増し、電
荷中和の所要期間を短く設定できたので、映像信号書き
込み時間を長くとることができ、結果として画面のコン
トラストを約３％大きくすることができた。

【００７１】さらに、ドレインドライバのＩＣ内に電荷
中和スイッチやそのオンオフ制御部を内蔵したので、従
来のようにガラス基板上に電荷中和スイッチを配置する
場合よりも製造が容易になり、試算した歩留まり向上効
果は約５％と見積もられ、その分、製造コスト低減に貢
献するものと考えられる。

【００７２】次に、本発明の第２の実施の形態を図１と
共通の構成要素には共通の参照文字／数字を付して同様
にブロックで示す図５を参照すると、この図に示す本実
施の形態の前述の第１の実施の形態との相違点は、電荷
中和スイッチＴ１，Ｔ２…の代わりに表示部３Ａと同一
のガラス基板上に形成したＴＦＴから成る電荷中和スイ
ッチＴ１Ａ，Ｔ２Ａ…を、ドレインドライバ１の代わり
に表示パネル３Ａの下側に配置されドレイン線ｄ１，ｄ
２…に接続したドレインドライバ１Ａをそれぞれ備える
ことである。

【００７３】電荷中和スイッチＴ１Ａ，Ｔ２Ａ…は、表
示部３Ａ上のドレイン線ｄ１、ｄ２…各々の上端と、共
通短絡線ＣＬとの間をそれぞれ接続している。また、表
示部３Ａ上に形成した開閉制御線ＯＳＡはアルミニウ
ム、モリブデン、クロム等の低抵抗金属や合金材料の薄
膜から成り電荷中和スイッチＴ１Ａ，Ｔ２Ａ…ののゲー
ト電極に接続されている。

【００７４】ＴＦＴを用いる電荷中和スイッチＴ１Ａ，
Ｔ２Ａ…は、電流能力向上のため、チャネル幅対ゲート
長比を、画素のＴＦＴよりも２桁大きく設定した。さら
に電流能力を向上するために図６に示す公知のレーザア
ニールによってチャネル部の結晶性を向上させた。図６
を参照すると、ガラス基板ＧＳにおいて、画素マトリク
スによる表示部を表示領域ＰＡ内に設定し、電荷中和ス
イッチをレーザ照射領域ＡＡの中に設定し、このレーザ
照射領域ＡＡをエキシマレーザで照射した。

【００７５】本実施の形態の構成に対しても、反転駆動
方式の種類は、横方向反転駆動方式のいずれも適用可能
であり、また動作に関しては、第１，第２の動作方式の
いずれも適用可能であるが、本実施の形態例でもドット
反転駆動を採用し、また、ドレイン線容量が画素容量に
比べて大きいので、第１の動作方式を採用した。また、
１走査期間におけるの各シーケンスの間隔等は、第１の
実施の形態と同様とした。

【００７６】また、ドレインドライバを表示部の下側
に、電荷中和スイッチを表示部の上側にそれぞれ設けて
いるので、各ドレイン線の上端側と下端側とで、電荷中
和の応答と映像信号書き込みの応答との緩急の傾向は、
第１の実施の形態と逆であるが、当然、電位推移の対称
性は第１の実施の形態と同様に良好である。

【００７７】また、第１の実施の形態とと同様の効果が
えられ、市松や単色などの特殊画面模様に対しても映像
信号駆動の消費電力を単純なドット反転に対して略２分
の１に抑制することができた。

【００７８】また、ドレインドライバを表示部の下側、
電荷中和スイッチを表示部の上側に設けたので、高速駆
動における電荷中和の対称性が増し、従来の第１の技術
よりも各画素の階調の誤差が約１割減少した上、上記の
消費電力抑制効果を若干助長できた。電荷中和速度は第
１の実施の形態１よりも劣るが、ドレインドライバの構
造を単純化できた。

【００７９】次に、本発明の第３の実施の形態を図１と
共通の構成要素には共通の参照文字／数字を付して同様
にブロックで示す図７を参照すると、この図に示す本実
施の形態の前述の第１の実施の形態との相違点は、電荷
中和スイッチＴ１，Ｔ２…の代わりに隣接するドレイン
線ｄ１，ｄ２同士、ｄ２，ｄ３同士、…をそれぞれ接続
する電荷中和スイッチＴ１Ｂ，Ｔ２Ｂ…を備えるドレイ
ンドライバ１Ｂを備えることである。

【００８０】本実施の形態の一般的な動作は、前述の第
１，第２の実施の形態と全く同様であるため、ここでは
省略する。

【００８１】また、反転駆動方式の種類は、横方向反転
駆動方式のいずれも適用可能であり、また動作方式に関
しては、第１，第２の動作方式のいずれも適用可能であ
るが、本実施の形態では、ドット反転よりも消費電力が
小さいドレインライン反転駆動を採用した。一方、ドレ
イン線容量が画素容量に比べてやはり大きいので、第１
の動作方式を採用した。ドレインライン反転駆動である
から、第１の動作方式の動作は、１フレームにおける最
初の走査期間についてのみ行う。

【００８２】次に、各部波形を詳細に示した図８を参照
して、本実施の形態の動作をより詳しく説明すると、開
閉制御線ＯＳによる電荷中和スイッチＴ１Ｂ，Ｔ２Ｂ…
のオン，オフはシーケンスＳｅｑ１，Ｓｅｑ２で行わ
れ、その間、第１のドレイン線群ｄ１、ｄ３、ｄ５…と
第２のドレイン線群ｄ２、ｄ４、ｄ６…との電荷中和が
行われる。個々のドレイン線に書き込まれる電位の絶対
値は図のように様々であるが、多数の信号線が電荷中和
スイッチを通して相互に接続されているため、発生する
中和電荷は、ほぼゼロに近くなる。また第１の実施の形
態と同様に、各々のドレイン線に対して同一側に電荷中
和スイッチと映像信号出力バッファとが設置されている
ため、信号遅延の影響があっても各ドレイン線の両端側
での電位推移は、ドレイン線同士で対称となる。これら
の性質は、低消費電力化を効率よく行うのに役立ってい
る。

【００８３】本実施の形態によれば、映像信号駆動の消
費電力をストライプ表示や単色などの特殊画面模様に対
しても、単純なドレイン反転に対して、例えば約７０％
に抑制することができる。さらに、ドレインドライバに
電荷中和スイッチやそのオンオフ制御部を内蔵したの
で、ガラス基板上に電荷中和スイッチを配置することよ
りも製造が容易になり、試算した歩留まり向上効果はや
はり約５％と見積もられ、その分、製造コスト低減に貢
献するものと考えられる。また、第１の実施の形態に比
べてドレインドライバの構造を簡略化できる。

【００８４】

【発明の効果】以上説明したように、本発明のマトリク
ス表示装置は、第１及び第２の電源供給線に直接接続さ
れていない共通線を備え、第１及び第２の映像信号線群
を走査期間又はフレーム期間の開始時に上記共通線に一
斉に短絡する電荷中和スイッチを備えるので、多数のド
レイン線の一斉短絡と、電位推移の対称な構成により安
定な中和電荷を得ることができ、これを定電位源として
用いることを可能にしたことで、対向共通電極への外部
電位供給源を省略できるので装置構成を簡略化できると
いう効果がある。

【００８５】また、共通短絡線を設けるなどして多数の
ドレイン線を一斉に短絡することや、共通短絡線の擾乱
を抑制すること等により、映像信号駆動の消費電力を市
松模様や単色などの特殊画面に対しても、単純なドット
反転に対して略２分の１に抑制することができるという
効果がある。

【００８６】さらに、ドレイン線駆動ＩＣとスイッチと
をともに表示パネルの上側に設けたので、高速駆動にお
ける電荷中和の対称性が増したことと、電荷中和スイッ
チはドレイン線駆動ＩＣに内蔵したため電荷中和速度が
増したことにより電荷中和の期間を短く設定できること
とにより、各画素の階調の誤差が例えば約１割低減でき
ることと、同時に画像のコントラストを約３％上昇させ
ることが可能となるという効果がある。

【００８７】さらに、電荷中和スイッチを駆動ＩＣに内
蔵したこと、対向共通電極への外部電位供給源を省略で
きること等により、製造コストの低減が可能になるとい
う効果がある。

【図面の簡単な説明】

【図１】本発明のマトリクス表示装置の第１の実施の形
態を示すブロック図である。

【図２】本実施の形態のマトリクス表示装置における第
１の動作方式を示すタイムチャートである。

【図３】本実施の形態のマトリクス表示装置における第
２の動作方式を示すタイムチャートである。

【図４】本実施の形態のマトリクス表示装置における詳
細な動作を示すタイムチャートである。

【図５】本発明のマトリクス表示装置の第２の実施の形
態を示すブロック図である。

【図６】本実施の形態のマトリクス表示装置の一実施の
形態を示す平面図である。

【図７】本発明のマトリクス表示装置の第３の実施の形
態を示すブロック図である。

【図８】本実施の形態のマトリクス表示装置における詳
細な動作を示すタイムチャートである。

【図９】従来の第１のマトリクス表示装置の一例を示す
ブロック図である。

【図１０】従来の第２のマトリクス表示装置の一例を示
すブロック図である。

【図１１】従来の第１のマトリクス表示装置の動作の一
例を示すタイムチャートである。

【符号の説明】

１，１Ａ，１Ｂ，１０１，１０２ ドレインドライバ ２，２０１ ゲートドライバ ３，３Ａ，３０１ 表示部 Ｐ１１，Ｐ１２… 画素 ｇ１，ｇ２… ゲート線 ｄ１，ｄ２… ドレイン線 ＣＬ，ＣＬＡ 共通短絡線 Ｔ１，Ｔ２…，Ｔ１Ａ，Ｔ２Ａ…，Ｔ１Ｂ，Ｔ２Ｂ…，
Ｓ１，Ｓ２，… 電荷中和スイッチ Ｂ１，Ｂ２… 出力バッファ ＯＳ，ＯＳＡ 開閉制御線 ＧＳ ガラス基板 ＡＡ レーザー照射領域 ＰＡ 表示領域

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/36 G02F 1/133 G09G 3/20

Claims (13)

(57)【特許請求の範囲】
1. 【請求項１】 それぞれ列方向に形成した複数の映像信
   号線から成り予め定めた数の走査期間毎又は予め定めた
   数のフレーム期間毎に極性の反転する互いに同極性の第
   １の映像信号電圧の供給を受ける第１の映像信号線群及
   び前記第１の映像信号と逆極性の第２の映像信号の供給
   を受ける第２の映像信号線群から成る映像信号線列と行
   方向に形成した複数の走査信号線から成る走査信号線列
   と前記映像信号線と前記走査信号線の各々の交点に形成
   しマトリクス状に配列した複数の画素とを含む表示部
   と、前記第１及び第２の映像信号線群の各々の映像信号
   線に前記第１及び第２の映像信号をそれぞれ供給し前記
   映像信号線を駆動する映像信号駆動回路と、前記走査信
   号を供給し前記走査信号線を駆動する走査信号駆動回路
   とを備えるマトリクス表示装置において、 それぞれ第１及び第２の電源を供給する第１及び第２の
   電源供給線に直接接続されていない共通線を備え、 前記第１及び第２の映像信号線群を前記走査期間又は前
   記フレーム期間の開始時に前記共通線に一斉に短絡して
   前記第１及び第２の映像信号線群の相互間の電荷を中和
   する電荷中和スイッチを備えることを特徴とするマトリ
   クス表示装置。
2. 【請求項２】 前記共通線が、前記複数の画素の電極と
   対向して配置された対向共通電極に直接又は間接に接続
   しこの対向共通電極の電位を制御することを特徴とする
   請求項１記載のマトリクス表示装置。
3. 【請求項３】 前記共通線が、高抵抗を経由して定電圧
   源に接続していることを特徴とする請求項１記載のマト
   リクス表示装置。
4. 【請求項４】 前記表示部が、第１の辺に前記映像信号
   線の１端を接続する第１の端子群を反対側の第２の辺に
   前記映像信号線の他端を接続する第２の端子群をそれぞ
   れ備え、 前記第１の端子群に前記映像信号の供給を受け、 前記第２の端子群に前記電荷中和スイッチを接続するこ
   とを特徴とする請求項１記載のマトリクス表示装置。
5. 【請求項５】 前記表示部が、第１の辺に前記映像信号
   線の１端を接続する第１の端子群を備え、 前記第１の端子群に前記映像信号を供給する前記映像信
   号駆動回路が、前記電荷中和スイッチを備えることを特
   徴とする請求項１記載のマトリクス表示装置。
6. 【請求項６】 前記映像信号駆動回路が、前記共通線を
   備えることを特徴とする請求項１記載のマトリクス表示
   装置。
7. 【請求項７】 前記映像信号駆動回路が、前記第１，第
   ２の映像信号を緩衝増幅して前記第１，第２の映像信号
   線群に供給するバッファ増幅器と、 前記バッファ増幅器の出力側に配設した前記電荷中和ス
   イッチとを備え、 前記電荷中和スイッチの導通期間と前記第１，第２の映
   像信号の出力期間とを分離したことを特徴とする請求項
   １記載のマトリクス表示装置。
8. 【請求項８】 走査信号駆動回路が、１つの前記走査線
   の走査期間を前記一斉短絡を開始する第１のシーケンス
   と、前記一斉短絡を終了する第２のシーケンスと、前記
   走査線への走査信号の供給を開始する第３のシーケンス
   と、前記走査線への走査信号の供給を終了する第４のシ
   ーケンスとの順序で走査動作を行い、 前記第３のシーケンスから前記第４のシーケンスまでの
   期間に前記映像信号の供給を行うことを特徴とする請求
   項１記載のマトリクス表示装置。
9. 【請求項９】 前記映像信号駆動回路が、１つの前記走
   査線の走査期間を前記走査線への走査信号の供給を開始
   する第１のシーケンスと、前記一斉短絡を開始する第２
   のシーケンスと、前記一斉短絡を終了する第３のシーケ
   ンスと、前記走査線への走査信号の供給を終了する第４
   のシーケンスとの順序で走査動作を行い、 前記第２のシーケンスから前記第４のシーケンスまでの
   期間に前記映像信号の供給を行うことを特徴とする請求
   項１記載のマトリクス表示装置。
10. 【請求項１０】 前記映像信号駆動回路が、１つの前記
    走査線の走査期間を前記一斉短絡を開始する第１のシー
    ケンスと、前記走査線への走査信号の供給を開始する第
    ２のシーケンスと、前記一斉短絡を終了する第３のシー
    ケンスと、前記走査線への走査信号の供給を終了する第
    ４のシーケンスとの順序で走査動作を行い、 前記第３のシーケンスから前記第４のシーケンスまでの
    期間に前記映像信号の供給を行うことを特徴とする請求
    項１記載のマトリクス表示装置。
11. 【請求項１１】 前記映像信号駆動回路が、前記共通線
    を備えることを特徴とする請求項７記載のマトリクス表
    示装置。
12. 【請求項１２】 前記共通線が、高抵抗を経由して定電
    圧源に接続していることを特徴とする請求項１１記載の
    マトリクス表示装置。
13. 【請求項１３】 前記映像信号駆動回路が、前記共通線
    を高抵抗を経由して定電圧源に接続するとともにこの共
    通線の電位を外部に出力する電位源出力端子を備えるこ
    とを特徴とする請求項１１記載のマトリクス表示装置。