JP3621982B2 - 薄膜トランジスタ液晶表示装置と駆動方法及び駆動装置 - Google Patents
薄膜トランジスタ液晶表示装置と駆動方法及び駆動装置 Download PDFInfo
- Publication number
- JP3621982B2 JP3621982B2 JP36097097A JP36097097A JP3621982B2 JP 3621982 B2 JP3621982 B2 JP 3621982B2 JP 36097097 A JP36097097 A JP 36097097A JP 36097097 A JP36097097 A JP 36097097A JP 3621982 B2 JP3621982 B2 JP 3621982B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- data
- crystal display
- signal line
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、薄膜トランジスタ液晶表示装置(TFT−LCD)とその駆動方法に関し、特に、ドットインバージョン方式で、コラムドライバーの電力消費量を減少させ得る画素アレー構造を有する薄膜トランジスタ液晶表示装置とその駆動方法に関する。
【0002】
【従来の技術】
一般的に、薄膜トランジスタ液晶表示装置は、能動マトリクス液晶表示装置(AMLCD;Active Matrix Liquid Crystal Display) であって、ダイナミック(dynamic) 駆動方式を取り、画素電極の形状がマトリクス(matrix)構造を有する液晶表示素子中の各画素毎に、能動素子(active device) 、例えば、薄膜トランジスタを形成させ、個々の画素を別途に制御可能にする方式を使用している。
【0003】
また、薄膜トランジスタマトリクスアレー、即ち、データ出力表示部が形成された画素アレー部の周辺部には、ゲート駆動回路とデータ駆動回路とが、内蔵、又は、別個の回路として接続されている。この場合、データ駆動回路とゲート駆動回路は、高電圧に対応させるため、相補型構造を有する薄膜トランジスタから構成される。
【0004】
ゲート駆動回路は、複数個の出力線を有するシフトレジスタ(shift register)と、シフトレジスタの出力線に接続された複数個の入出力線を有するバッファ(buffer)とからなり、各バッファの出力線は、画素アレー部の走査線に連結されている。そして、データ駆動回路は、複数個の出力線を有するシフトレジスタと、シフトレジスタの出力線に接続された複数個の入出力線を有するバッファと、バッファの出力線に接続されバッファ出力線から入力される信号により動作する複数個のパスゲート(pass gate) 素子とからなり、各パスゲート素子は、データ信号引入線と画素アレー部の各信号線を接続する。
【0005】
信号線に入力されたデータは、ゲート駆動回路から発生したゲート駆動パルスによりターンオン(turn on) されて活性化された、走査線と信号線の交叉部位に形成された薄膜トランジスタに導かれ、画素の液晶及び補助容量キャパシタ等に伝達される。この場合、補助容量キャパシタは、薄膜トランジスタがターンオンされる時、液晶に信号が入力されるのと同時に信号が入力され、画素に次信号の入力があるまで、液晶容量を一定にする信号を維持し得るように補助する役割を果たす。
【0006】
液晶表示装置は、液晶の劣化を防止するために交流駆動するが、1個の画素を基準としてポジティブ信号とネガティブ信号とが周期的に液晶に交互にかかる。ポジティブ信号における液晶電圧の変化値と、ネガティブ信号における液晶電圧の変化値は相互に異なるので、このようなデータ信号の交流駆動方式は、液晶の実効電圧を不均衡化させる。その結果、液晶に透過される光量に差異が発生して、画面が点灯するフリッカー(flicker) 現象が発生する。
【0007】
このようなフリッカー現象を解消するために提案された方式として、任意の画素にデータ信号のポジティブ信号とネガティブ信号とが交互に入力する方式、即ち、データインバージョン(data inversion)がある。
以下において、前記データインバージョンの種類を簡単に列挙すると、画素アレー部の全領域において、フレーム[フィールド]を介して交互に入力され、画面が変わる毎に、画素全体の光透過率が変わるフレーム[フィールド]インバージョン(frame inversion) 、走査線のラインを介して交互に入力され、マトリクスアレーの各ライン毎に光透過率が変わるラインインバージョン(line inversion)、信号線のライン即ち、コラムを介して交互に入力され、各コラム毎に光透過率が変わるコラムインバージョン(column inversion)、ラインインバージョンとコラムインバージョンとを合わせた信号入力方法で、水平及び垂直方向に隣接した画素の極性が反対となるように交互に入力され、所定の画素と隣の画素とで光透過率が変わるドットインバージョン(dot inversion) とがある。
【0008】
上述の如く、ドットインバージョンによるデータ信号入力方式が、画面全体の空間エバリジング(spatial averaging) により、フリッカー、即ち、画面が点灯する現象を他の方式よりも減少させることができる。
このようなドットインバージョン方式を適用するための、液晶パネルのレイアウトを添付の図3を参照して説明すると下記のとおりである。
【0009】
多数の信号線D1、D2、D3、D4、…と走査線G1、G2、G3、G4、…がそれぞれ交叉し、マトリクス形態の画素アレー部を形成している。各画素には、信号線と走査線とに接続された薄膜トランジスタと、薄膜トランジスタのドレーン電極に接続された画素電極とが形成されている。従って、画素電極も、画素と同様に、マトリクス形態のアレーを構成している。この時に形成される薄膜トランジスタは、全画素において、n型またはp型の1種類のみのトランジスタが形成されている。
【0010】
添付の図3では、全画素に対して、n型の薄膜トランジスタを使用した場合を図示しており、各画素の共通電位(Vcom)は接地電位に等しい。
このような画素アレー部の周辺には、薄膜トランジスタを駆動させるためのゲート駆動回路10と、薄膜トランジスタにデータ信号を入力するためのデータ駆動回路20とが設けられている。ゲート駆動回路10からは走査線G1,G2,・・が延びており、データ駆動回路20からは信号線D1,D2,・・が延びている。
【0011】
図3に図示されている構造は、ドットインバージョン方式だけで使用されるものでなく、一般的な液晶パネルの構造である。実際的には、インバージョン方式の区別は、データ駆動回路の構造の差異ではなく、データ駆動回路の作動方式の差異に基づいて行われる。
以下、添付の図4と図5とを参照して、従来のドットインバージョン方式を説明すると下記のとおりである。
【0012】
図4は、データ駆動回路のデータ駆動範囲を図示したもので、各画素の共通電位を、接地電位には等しくないDC電圧に固定した場合のものである。この共通電位としては任意の電位を選択し得る。
図5は、液晶パネルの画素が4×4の行列を形成していると想定し、ドットインバージョン方式により、任意の1フレーム[フィールド]における画素に入力されたデータの極性を示している。
【0013】
図5の電気的な極性(polarity) 表示において、「+」表示は、図4のV3〜V4領域を意味し、「−」表示は、同じく図4のV1〜V2領域に該当する。このように、データ駆動回路では、任意の走査線が活性化された状態で、次の走査線が活性化されると、即ち、列が変わる毎に、データの極性を反対にして出力するようになる。
【0014】
【発明が解決しようとする課題】
それにより、1つの信号線を考えると、行が変わる毎に、V1〜V2の領域からV3〜V4の領域に、もしくはV3〜V4の領域からV1〜V2の領域に、電圧の極性が変動せねばならないので、電圧変動幅が大きくなり、電力の消費が大きいという短所がある。
【0015】
前記のような問題を解消するため、本発明の目的は、1つの信号線で任意の瞬間に維持される第1電圧電位の持続時間を延長し得るようにし、任意の単位時間当りの電圧変動幅を減らして、電力の消費を抑制することができる薄膜トランジスタ液晶表示装置とその駆動方法を提供することにある。
【0016】
【課題を解決するための手段】
前記の目的を達成するため、本発明のうち、請求項1は、多数の液晶表示セルが基板上にN個行とM個列のマトリクスを形成して配置されている画素群と、前記液晶表示セルに任意のデータを供給するためのM個の信号線と、前記液晶表示セルの各々に1個ずつ備えられており、かつ、制御信号によって接続された信号線を介して液晶表示セルにデータを伝達するための経路をオン/オフするトランジスタ素子群と、前記トランジスタ素子群の各トランジスタ素子に制御信号を供給するN個の制御線とから構成される薄膜トランジスタ液晶表示装置において、前記信号線のうち、2n−1(nは1以上の正の整数)番目の信号線は、任意の地点から分岐し、2n−1番目の画素列と2n番目の画素列を共通に経由し、前記信号線のうち、2n番目の信号線は、任意の地点から分岐し、2n番目の画素列と2n−1番目の画素列を共通に経由し、前記2n番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記2n番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルには、前記2n−1番目の信号線の分岐線を介してデータが入力され、前記の2n−1番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記2n−1番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルには、前記2n番目の信号線の分岐線を介してデータが入力されるように構成された薄膜トランジスタ液晶表示装置を提供する。
【0017】
請求項1に係る液晶パネルによれば、例えば、1列目の1,3,5,・・番目に位置する液晶表示セルには1番目の信号線即ち第1列に対応する信号線からデータが入力され、同じく1列目の2,4,6,・・番目に位置する液晶表示セルには2番目の信号線即ち第2列に対応する信号線からデータが入力される。同様に、2列目の1,3,5,・・番目に位置する液晶表示セルには2番目の信号線即ち第2列に対応する信号線からデータが入力され、同じく2列目の2,4,6,・・番目に位置する液晶表示セルには1番目の信号線即ち第1列に対応する信号線からデータが入力される。
【0018】
従って、例えば、1列目の1番目の液晶表示セルに1番目の信号線からデータが入力され、V1〜V2の領域の電圧極性を有しているとすると、1列目の2番目の液晶表示セルには2番目の信号線からデータが入力され、同じく、V1〜V2の領域の電圧極性を有することとなる。同様に、2列目の1番目の液晶表示セルに2番目の信号線からデータが入力され、V3〜V4の領域の電圧極性を有しているとすると、2列目の2番目の液晶表示セルには1番目の信号線からデータが入力され、同じく、V3〜V4の領域の電圧極性を有することとなる。
【0019】
このように、一つの信号線を考えると、行が変わっても、ほぼ同一の電圧極性が維持されるので、従来の薄膜トランジスタ液晶表示装置と比べて、電圧変動幅を大幅に減らすことができる。結果的に、電力消費量を大幅に減らすことができる。
本発明のうち、請求項2は、多数の液晶表示セルが基板上にN個行とM個列のマトリクスを形成して配置され、前記液晶表示セルの各列にデータを供給するためのM個の信号線を備えており、前記信号線中の2n−1番目の信号線は、任意の地点から分岐し、2n−1(nは1以上の正の整数)番目の画素列と2n番目の画素列を共通に経由し、前記信号線中の2n番目の信号線は、任意の地点から分岐し、2n番目の画素列と2n−1番目の画素列を共通に経由し、前記2n番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記2n番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルには、前記2n−1番目の信号線の分岐線を介してデータが入力され、前記2n−1番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルは、前記2n−1番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルは、前記2n番目の信号線の分岐線を介してデータが入力されるように構成される薄膜トランジスタ液晶表示装置における、ドットインバージョン方式を適用するための駆動方法であって、任意の画面を構成する画素データが、水平同期と垂直同期とによりシリアルに入力される第1過程と、任意の水平同期に合せて、前記の第1過程において入力されたデータ中で、2n−1番目の画素データは第1極性を持たせ、2n番目の画素データは第2極性を持たせるように設定する第2過程と、2n−1番目の水平同期空間では、前記第2過程で極性が設定された画素データ中で、該当する水平同期区間に対応する2n番目のデータは、2n番目の信号線上を伝達させ、2n−1番目のデータは2n−1番目の信号線上を伝達させる第3過程と、前記の第2過程が終了した後、2n番目の水平同期区間では、前記の第2過程で極性が設定された画素データ中、該当する水平同期区間に対応する2n−1番目のデータは、2n番目の信号線上を伝達させ、2n番目のデータは2n−1番目の信号線上を伝達させる第4過程とを含むことを特徴とするドットインバージョン方式を適用するための薄膜トランジスタ液晶表示装置の駆動方法を提供する。
【0020】
請求項3に記載されているように、請求項2に記載した方法において、第4過程以降に垂直同期が検出されると、前記第2過程において、2n−1番目の画素データは第2極性を持たせ、2n番目の画素データは第1極性を持たせるように設定することが好ましい。
本発明のうち、請求項4は、多数の液晶表示セルが基板上にN個行とM個列のマトリクスを形成して配置され、前記液晶表示セルの各列にデータを供給するためのM個の信号線が備えられており、前記信号線中の2n−1(nは1以上の正の整数)番目の信号線は、任意の地点から分岐し、2n−1番目の画素列と2n番目の画素列を共通に経由し、前記信号線中の2n番目の信号線は、任意の地点から分岐し、2n番目の画素列と2n−1番目の画素列とを共通に経由し、前記2n番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記2n番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルには、前記2n−1番目の信号線の分岐線を介してデータが入力され、前記2n−1番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記2n−1番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルには、前記2n番目の信号線の分岐線を介してデータが入力されるように構成される薄膜トランジスタ液晶表示装置におけるドットインバージョン方式を適用するための駆動装置において、任意の画面を構成する画素データが、水平同期と垂直同期とによりシリアルに入力され、任意の水平同期に合せて入力されたデータ中の、2n−1番目の画素データには第1極性を持たせ、2n番目の画素データには第2極性を持たせるように設定し、2n−1番目の画素データは2n−1番目の信号線上を伝達させ、2n番目の画素データは2n番目の信号線上を伝達させるM個の駆動部と、水平同期信号を計数し、その計数値を第1論理状態と第2論理状態のみで出力する1ビットカウンターと、2n−1番目の駆動部の出力線と2n番目の駆動部の出力線に、それぞれ1個づつ備えられ、前記1ビットカウンターから出力される計数装置の論理状態により、前記2n−1番目の駆動部から出力される信号は、2n−1番目の信号線上を伝達させ、2n番目の駆動部から出力される信号は、2n番目の信号線上を伝達させるか、あるいは、2n−1番目の駆動部から出力される信号は、2n番目の信号線上を伝達させ、2n番目の駆動部から出力される信号は、2n−1番目の信号線上を伝達させるスイッチング手段と、を含むことを特徴とするドットインバージョン方式を適用するための薄膜トランジスタ液晶表示装置の駆動装置を提供する。
【0021】
この請求項4に係る装置によれば、請求項3に記載した方法が実現される。
請求項5に記載されているように、請求項4に記載した駆動装置においては、前記のスイッチング手段は、前記1ビットカウンターから出力される信号がゲート端子に入力され、オン/オフ動作をし、オン動作時にドレーン端子に入力される前記2n−1番目の駆動部の出力データを、2n番目の信号線上に伝達させる第1NMOSトランジスタと、前記第1NMOSトランジスタのドレーン端子にソース端子が連結されており、ゲート端子に入力される前記1ビットカウンターの出力信号によりオン/オフ動作をし、オン動作時に2n−1番目の信号線上に前記2n−1番目の駆動部から出力されるデータを伝達させる第1PMOSトランジスタと、第2n番目の駆動部から出力されるデータがソース端子に入力され、ゲート端子に入力される前記1ビットカウンターの出力信号によりオン/オフ動作をし、オン動作時に2n番目の信号線上に前記2n−1番目の駆動部の出力データを伝達させる第2PMOSトランジスタと、前記第2PMOSトランジスタのソース端子にドレーン端子が連結されており、ゲート端子に入力される、前記1ビットカウンターの出力信号によりオン/オフ動作をし、オン動作時に2n番目の信号線上に前記2n番目の駆動部の出力データを伝達させる第2NMOSトランジスタと、から構成されることが好ましい。
【0022】
請求項5は請求項4に記載した駆動装置に用いられるスイッチング手段の一具体例を示すものである。請求項5に記載されているように、スイッチング手段をトランジスタで構成することにより、駆動装置全体の構成をコンパクトに仕上げることができる。
なお、請求項5はスイッチング手段の一例を示したにすぎず、スイッチング手段は他の構成を有するようにすることも可能である。
【0023】
【発明の実施の形態】
以下、添付図面を参照して、本発明による好ましい実施形態を説明する。
図1は、本発明による液晶パネルの一実施形態の構成例示図である。
図において、多数の信号線D1a、D1b、D2a、D2b、…と走査線G1、G2、G3、G4、…がそれぞれ交叉し、マトリクス形態の画素アレー部を形成している。各画素には、従来と同様に、信号線と走査線とに接続された薄膜トランジスタTと、薄膜トランジスタTのドレーン電極に接続された画素電極Eとが形成されている。従って、画素電極Eも、画素と同様に、マトリクス形態のアレーを構成している。この時に形成される薄膜トランジスタTは、全画素において、n型またはp型の一種類のみのトランジスタが形成されている。
【0024】
添付の図1では、全画素に対して、n型の薄膜トランジスタを使用した場合を図示しており、各画素の共通電位(Vcom)は接地電位に等しい。
このような画素アレー部の周辺には、薄膜トランジスタを駆動させるための従来と同様のゲート駆動回路10と、薄膜トランジスタにデータ信号を入力するためのデータ駆動回路30とが設けられている。ゲート駆動回路10からは走査線G1,G2,・・が延びており、データ駆動回路30からは信号線D1a、D2b、D3a、D4b、…が延びている。
【0025】
各信号線中の2n−1(nは1以上の正の整数)番目の信号線D1a、D3a、・・・は、任意の地点から分岐している分岐線D1b、D3b、... を有することにより、2n−1番目の画素列と2n番目の画素列とを共通に経由している。同様に、各信号線中の2n番目の信号線D2b、D4b、・・も、任意の地点から分岐している分岐線D2a、D4a、・・・を有することにより、2n番目の画素列と2n−1番目の画素列とを共通に経由する。
【0026】
この場合、前記2n番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記2n番目の信号線D2b、D4b、・・・を介してデータが入力され、偶数番目行に位置する液晶表示セルには、前記2n−1番目の信号線D1a、D3a、・・・の分岐線D1b、D3b、・・・を介してデータが入力される。前記2n−1番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記2n−1番目の信号線D1a、D3a、・・・を介してデータが入力され、偶数番目行に位置する表示セルには、前記2n番目の信号線D2b、D4b、・・・の分岐線D2a、D4a、・・・を介してデータが入力されるように構成されている。
【0027】
即ち、各液晶表示セルには、それぞれ2個の信号線が通り、任意の液晶表示セルはその2個の信号線の中のいずれか1個に接続される。尚、走査線は既存のものと同一であり、各走査線は各行に位置する液晶表示セルに接続されている。
上述した構成の内容を、1番目と2番目の液晶表示セル列に対して、行列の概念で説明すると、データ駆動回路30の駆動部A1から出た出力は、(1、1)、(2、2)、(3、1)、(4、2)ピックセルをドライブし、駆動部A2から出た出力は、(1、2)、(2、1)、(3、2)、(4、1)ピックセルをドライブする。
【0028】
この場合、一般的なデータ駆動回路が、複数個の出力線を有するシフトレジスタと、シフトレジスタの出力線に接続された複数個の入出力線とを有するバッファと、バッファの出力線に接続されバッファ出力線から入力される信号により動作する複数個のパスゲート(pass gate) 素子とからなり、各パスゲート素子は、データ信号の引入線と画素アレー部の各信号線を接続すると仮定した場合、駆動部A1、A2、A3、A4、・・・は、各信号線にデータを伝達するための手段を表しており、該手段は任意の構成を取り得る。
【0029】
従って、添付図面の図5に図示されている極性のフレーム[フィールド]の場合、駆動部A1は、+極性のピックセルのみをドライブし、同様に、駆動部A2は、−極性のピックセルのみをドライブし得るようになる。その結果、該当するフレーム[フィールド]で各ピックセルをドライブする駆動部A1,A2、・・・の出力スイッチング(output switching)は、添付の図4に図示されているデータの駆動範囲中の、V1〜V2もしくはV3〜V4の範囲で限定され、任意の単位時間当りの電圧変動幅が減少する。
【0030】
上述のような動作中で、2n−1番目の信号線に対応するピックセルにかかる信号と、2n番目の信号線に対応するピックセルにかかる信号とを提供する各ピックセルをドライブする駆動部A1、A2、・・・の位置が異なるので、実際には、各画素に対するシリアルデータを特定の瞬間にシフティングもしくはソーティングさせる過程が必要である。
【0031】
即ち、ある第1の瞬間には、2n−1番目の信号線駆動部から出力される信号が2n番目の信号線に伝達され、反対に2n番目の信号線駆動部から出力される信号が2n−1番目信号線に伝達されるようにせねばならず、第1の瞬間に連続する第2の瞬間には、2n−1番目の信号線駆動部から出力される信号が2n−1番目の信号線に伝達され、反対に2n番目の信号線駆動部から出力される信号が2n番目の信号線に伝達されるようにせねばならない。
【0032】
そのためには、2n−1番目と2n番目の信号線駆動部と、2n−1番目と2n番目の信号線との間には、信号の転送を行うスイッチング手段を設けることが必要である。
そのようなスイッチング手段の一例を図2に示す。
図2は、第1、第2信号線駆動部A1、A2と第1、第2信号線D1、D2の間にスイッチング手段を構成した場合の例を示す。
【0033】
図示したスイッチング手段は、データ駆動回路30に入力される水平同期信号を計数し、その計数値を「L」と「H」のレベルとして出力する1ビットカウンター(図示しない)から出力される信号がゲート端子に入力されることによりオン/オフ動作をし、オン動作時にドレーン端子に入力される第1信号線駆動部A1から出力されるデータを第2信号線D2に伝達する第1NMOSトランジスタNAと、前記第1NMOSトランジスタNAのドレーン端子にソース端子が接続されており、ゲート端子に入力される前記1ビットカウンターの出力信号によりオン/オフ動作をし、オン動作時に第1信号線D1に、前記第1信号線駆動部A1から出力されるデータを伝達する第1PMOSトランジスタPAと、第2信号線駆動部A2から出力されるデータがソース端子に入力され、ゲート端子に入力される前記1ビットカウンターの出力信号によりオン/オフ動作をし、オン動作時に前記第2信号線駆動部A2から出力されるデータを第2信号線D2に伝達する第2PMOSトランジスタPBと、前記第2PMOSトランジスタPBのソース端子にドレーン端子が接続されており、ゲート端子に入力される前記1ビットカウンターの出力信号によりオン/オフ動作をし、オン動作時に前記第2信号線駆動部A2から出力されるデータを第1信号線D1に伝達する第2NMOSトランジスタNBとから構成される。
【0034】
この場合、前記1ビットカウンターの出力信号は、第1走査線G1に「H」信号がかかる間は「L」(Lは低レベルを示す)状態を維持し、次の第2走査線G2に「H」信号がかかる間は、水平同期信号に同期され、「H」状態を維持する。
従って、2n−1番目の信号線が動作する間は、前記1ビットカウンターの出力信号は「L」状態を維持し、前記第1信号線駆動部A1から出力されるデータは第1信号線D1に伝達され、前記第2信号線駆動部A2から出力されるデータは第2信号線D2に伝達される。
【0035】
また、2n番目の信号線が動作する間は、前記1ビットカウンターの出力信号の状態は「H」状態を維持し、前記第2信号線駆動部A2から出力されるデータは第1信号線D1に伝達され、前記第1信号線駆動部A1から出力されるデータは第2信号線D2に伝達される。
従って、前記のように動作する、本実施形態による薄膜トランジスタの液晶表示装置によれば、電力消費量が減るが、以下に、その程度を数式で示す。
【0036】
図4で各区域別の電圧の絶対値を下記の仮定1の通りに仮定する。
|V1−V2|=|V3−V2|=|V4−V3|=v ・・・仮定1
従って、図1に示した本実施形態においては、各信号線にかかる電圧のスイッチング幅はvとなる。
消費電力は下記の(1)式により定義される。
【0037】
消費電力=全体容量成分×(電圧変動分)2 ・・・ (1)
前記の(1)式で全体容量成分は2Cとなり、(電圧変動分)2 は次の数1により求められる。
【0038】
【数1】
従って、数1の演算値を上記(1)式に代入すると、消費電力はCv2 /3となる。
図3に示す従来の液晶パネルの消費電力はCv2 であるので、本実施形態に係る液晶パネルによって、消費電力を約1/3に節減し得る。
【0039】
上述のような本発明の効果を説明するため、上記(1)式と数1の関係をより詳細に説明すると、まず図4に図示されている電圧変動波形で、V1で表示する電圧の大きさを−3V/2と仮定し、V2で表示する電圧の大きさを−V/2と仮定し、V3で表示する電圧の大きさをV/2と仮定し、V4で表示する電圧の大きさを3V/2と仮定する。このような仮定の下で、従来の方式を適用した場合の電圧変動値と、本発明を適用した場合の電圧変動値は下記の数2と数3の通りである。
【0040】
[従来の方式]
【0041】
【数2】
∴V=2v
[本発明による方式]
【0042】
【数3】
∴V=v/61/2
従って、均一電流駆動方式の場合、従来に比して1/2・61/2 倍の電荷を供給すれば足りる。
【0043】
【発明の効果】
以上のように、本発明に係る液晶パネルによれば、1の信号線における1つの電圧電位の持続時間を延長することを可能にする。このため、単位時間当たりの電圧変動幅を減らすことができ、ひいては、電力消費量を減らすことが可能である。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る液晶パネルの回路図である。
【図2】スイッチング手段の一具体例を示す回路図である。
【図3】従来の液晶パネルの回路図である。
【図4】図3のデータ駆動回路のデータ駆動範囲を示したグラフである。
【図5】4×4の行列をなす画素において、ドットインバージョン方式により、任意の1フレーム[フィールド]における画素に充填されたデータの極性を示す図である。
【符号の説明】
D:信号線
G:走査線
10:ゲート駆動回路
30:データ駆動回路
【発明の属する技術分野】
本発明は、薄膜トランジスタ液晶表示装置(TFT−LCD)とその駆動方法に関し、特に、ドットインバージョン方式で、コラムドライバーの電力消費量を減少させ得る画素アレー構造を有する薄膜トランジスタ液晶表示装置とその駆動方法に関する。
【0002】
【従来の技術】
一般的に、薄膜トランジスタ液晶表示装置は、能動マトリクス液晶表示装置(AMLCD;Active Matrix Liquid Crystal Display) であって、ダイナミック(dynamic) 駆動方式を取り、画素電極の形状がマトリクス(matrix)構造を有する液晶表示素子中の各画素毎に、能動素子(active device) 、例えば、薄膜トランジスタを形成させ、個々の画素を別途に制御可能にする方式を使用している。
【0003】
また、薄膜トランジスタマトリクスアレー、即ち、データ出力表示部が形成された画素アレー部の周辺部には、ゲート駆動回路とデータ駆動回路とが、内蔵、又は、別個の回路として接続されている。この場合、データ駆動回路とゲート駆動回路は、高電圧に対応させるため、相補型構造を有する薄膜トランジスタから構成される。
【0004】
ゲート駆動回路は、複数個の出力線を有するシフトレジスタ(shift register)と、シフトレジスタの出力線に接続された複数個の入出力線を有するバッファ(buffer)とからなり、各バッファの出力線は、画素アレー部の走査線に連結されている。そして、データ駆動回路は、複数個の出力線を有するシフトレジスタと、シフトレジスタの出力線に接続された複数個の入出力線を有するバッファと、バッファの出力線に接続されバッファ出力線から入力される信号により動作する複数個のパスゲート(pass gate) 素子とからなり、各パスゲート素子は、データ信号引入線と画素アレー部の各信号線を接続する。
【0005】
信号線に入力されたデータは、ゲート駆動回路から発生したゲート駆動パルスによりターンオン(turn on) されて活性化された、走査線と信号線の交叉部位に形成された薄膜トランジスタに導かれ、画素の液晶及び補助容量キャパシタ等に伝達される。この場合、補助容量キャパシタは、薄膜トランジスタがターンオンされる時、液晶に信号が入力されるのと同時に信号が入力され、画素に次信号の入力があるまで、液晶容量を一定にする信号を維持し得るように補助する役割を果たす。
【0006】
液晶表示装置は、液晶の劣化を防止するために交流駆動するが、1個の画素を基準としてポジティブ信号とネガティブ信号とが周期的に液晶に交互にかかる。ポジティブ信号における液晶電圧の変化値と、ネガティブ信号における液晶電圧の変化値は相互に異なるので、このようなデータ信号の交流駆動方式は、液晶の実効電圧を不均衡化させる。その結果、液晶に透過される光量に差異が発生して、画面が点灯するフリッカー(flicker) 現象が発生する。
【0007】
このようなフリッカー現象を解消するために提案された方式として、任意の画素にデータ信号のポジティブ信号とネガティブ信号とが交互に入力する方式、即ち、データインバージョン(data inversion)がある。
以下において、前記データインバージョンの種類を簡単に列挙すると、画素アレー部の全領域において、フレーム[フィールド]を介して交互に入力され、画面が変わる毎に、画素全体の光透過率が変わるフレーム[フィールド]インバージョン(frame inversion) 、走査線のラインを介して交互に入力され、マトリクスアレーの各ライン毎に光透過率が変わるラインインバージョン(line inversion)、信号線のライン即ち、コラムを介して交互に入力され、各コラム毎に光透過率が変わるコラムインバージョン(column inversion)、ラインインバージョンとコラムインバージョンとを合わせた信号入力方法で、水平及び垂直方向に隣接した画素の極性が反対となるように交互に入力され、所定の画素と隣の画素とで光透過率が変わるドットインバージョン(dot inversion) とがある。
【0008】
上述の如く、ドットインバージョンによるデータ信号入力方式が、画面全体の空間エバリジング(spatial averaging) により、フリッカー、即ち、画面が点灯する現象を他の方式よりも減少させることができる。
このようなドットインバージョン方式を適用するための、液晶パネルのレイアウトを添付の図3を参照して説明すると下記のとおりである。
【0009】
多数の信号線D1、D2、D3、D4、…と走査線G1、G2、G3、G4、…がそれぞれ交叉し、マトリクス形態の画素アレー部を形成している。各画素には、信号線と走査線とに接続された薄膜トランジスタと、薄膜トランジスタのドレーン電極に接続された画素電極とが形成されている。従って、画素電極も、画素と同様に、マトリクス形態のアレーを構成している。この時に形成される薄膜トランジスタは、全画素において、n型またはp型の1種類のみのトランジスタが形成されている。
【0010】
添付の図3では、全画素に対して、n型の薄膜トランジスタを使用した場合を図示しており、各画素の共通電位(Vcom)は接地電位に等しい。
このような画素アレー部の周辺には、薄膜トランジスタを駆動させるためのゲート駆動回路10と、薄膜トランジスタにデータ信号を入力するためのデータ駆動回路20とが設けられている。ゲート駆動回路10からは走査線G1,G2,・・が延びており、データ駆動回路20からは信号線D1,D2,・・が延びている。
【0011】
図3に図示されている構造は、ドットインバージョン方式だけで使用されるものでなく、一般的な液晶パネルの構造である。実際的には、インバージョン方式の区別は、データ駆動回路の構造の差異ではなく、データ駆動回路の作動方式の差異に基づいて行われる。
以下、添付の図4と図5とを参照して、従来のドットインバージョン方式を説明すると下記のとおりである。
【0012】
図4は、データ駆動回路のデータ駆動範囲を図示したもので、各画素の共通電位を、接地電位には等しくないDC電圧に固定した場合のものである。この共通電位としては任意の電位を選択し得る。
図5は、液晶パネルの画素が4×4の行列を形成していると想定し、ドットインバージョン方式により、任意の1フレーム[フィールド]における画素に入力されたデータの極性を示している。
【0013】
図5の電気的な極性(polarity) 表示において、「+」表示は、図4のV3〜V4領域を意味し、「−」表示は、同じく図4のV1〜V2領域に該当する。このように、データ駆動回路では、任意の走査線が活性化された状態で、次の走査線が活性化されると、即ち、列が変わる毎に、データの極性を反対にして出力するようになる。
【0014】
【発明が解決しようとする課題】
それにより、1つの信号線を考えると、行が変わる毎に、V1〜V2の領域からV3〜V4の領域に、もしくはV3〜V4の領域からV1〜V2の領域に、電圧の極性が変動せねばならないので、電圧変動幅が大きくなり、電力の消費が大きいという短所がある。
【0015】
前記のような問題を解消するため、本発明の目的は、1つの信号線で任意の瞬間に維持される第1電圧電位の持続時間を延長し得るようにし、任意の単位時間当りの電圧変動幅を減らして、電力の消費を抑制することができる薄膜トランジスタ液晶表示装置とその駆動方法を提供することにある。
【0016】
【課題を解決するための手段】
前記の目的を達成するため、本発明のうち、請求項1は、多数の液晶表示セルが基板上にN個行とM個列のマトリクスを形成して配置されている画素群と、前記液晶表示セルに任意のデータを供給するためのM個の信号線と、前記液晶表示セルの各々に1個ずつ備えられており、かつ、制御信号によって接続された信号線を介して液晶表示セルにデータを伝達するための経路をオン/オフするトランジスタ素子群と、前記トランジスタ素子群の各トランジスタ素子に制御信号を供給するN個の制御線とから構成される薄膜トランジスタ液晶表示装置において、前記信号線のうち、2n−1(nは1以上の正の整数)番目の信号線は、任意の地点から分岐し、2n−1番目の画素列と2n番目の画素列を共通に経由し、前記信号線のうち、2n番目の信号線は、任意の地点から分岐し、2n番目の画素列と2n−1番目の画素列を共通に経由し、前記2n番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記2n番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルには、前記2n−1番目の信号線の分岐線を介してデータが入力され、前記の2n−1番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記2n−1番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルには、前記2n番目の信号線の分岐線を介してデータが入力されるように構成された薄膜トランジスタ液晶表示装置を提供する。
【0017】
請求項1に係る液晶パネルによれば、例えば、1列目の1,3,5,・・番目に位置する液晶表示セルには1番目の信号線即ち第1列に対応する信号線からデータが入力され、同じく1列目の2,4,6,・・番目に位置する液晶表示セルには2番目の信号線即ち第2列に対応する信号線からデータが入力される。同様に、2列目の1,3,5,・・番目に位置する液晶表示セルには2番目の信号線即ち第2列に対応する信号線からデータが入力され、同じく2列目の2,4,6,・・番目に位置する液晶表示セルには1番目の信号線即ち第1列に対応する信号線からデータが入力される。
【0018】
従って、例えば、1列目の1番目の液晶表示セルに1番目の信号線からデータが入力され、V1〜V2の領域の電圧極性を有しているとすると、1列目の2番目の液晶表示セルには2番目の信号線からデータが入力され、同じく、V1〜V2の領域の電圧極性を有することとなる。同様に、2列目の1番目の液晶表示セルに2番目の信号線からデータが入力され、V3〜V4の領域の電圧極性を有しているとすると、2列目の2番目の液晶表示セルには1番目の信号線からデータが入力され、同じく、V3〜V4の領域の電圧極性を有することとなる。
【0019】
このように、一つの信号線を考えると、行が変わっても、ほぼ同一の電圧極性が維持されるので、従来の薄膜トランジスタ液晶表示装置と比べて、電圧変動幅を大幅に減らすことができる。結果的に、電力消費量を大幅に減らすことができる。
本発明のうち、請求項2は、多数の液晶表示セルが基板上にN個行とM個列のマトリクスを形成して配置され、前記液晶表示セルの各列にデータを供給するためのM個の信号線を備えており、前記信号線中の2n−1番目の信号線は、任意の地点から分岐し、2n−1(nは1以上の正の整数)番目の画素列と2n番目の画素列を共通に経由し、前記信号線中の2n番目の信号線は、任意の地点から分岐し、2n番目の画素列と2n−1番目の画素列を共通に経由し、前記2n番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記2n番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルには、前記2n−1番目の信号線の分岐線を介してデータが入力され、前記2n−1番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルは、前記2n−1番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルは、前記2n番目の信号線の分岐線を介してデータが入力されるように構成される薄膜トランジスタ液晶表示装置における、ドットインバージョン方式を適用するための駆動方法であって、任意の画面を構成する画素データが、水平同期と垂直同期とによりシリアルに入力される第1過程と、任意の水平同期に合せて、前記の第1過程において入力されたデータ中で、2n−1番目の画素データは第1極性を持たせ、2n番目の画素データは第2極性を持たせるように設定する第2過程と、2n−1番目の水平同期空間では、前記第2過程で極性が設定された画素データ中で、該当する水平同期区間に対応する2n番目のデータは、2n番目の信号線上を伝達させ、2n−1番目のデータは2n−1番目の信号線上を伝達させる第3過程と、前記の第2過程が終了した後、2n番目の水平同期区間では、前記の第2過程で極性が設定された画素データ中、該当する水平同期区間に対応する2n−1番目のデータは、2n番目の信号線上を伝達させ、2n番目のデータは2n−1番目の信号線上を伝達させる第4過程とを含むことを特徴とするドットインバージョン方式を適用するための薄膜トランジスタ液晶表示装置の駆動方法を提供する。
【0020】
請求項3に記載されているように、請求項2に記載した方法において、第4過程以降に垂直同期が検出されると、前記第2過程において、2n−1番目の画素データは第2極性を持たせ、2n番目の画素データは第1極性を持たせるように設定することが好ましい。
本発明のうち、請求項4は、多数の液晶表示セルが基板上にN個行とM個列のマトリクスを形成して配置され、前記液晶表示セルの各列にデータを供給するためのM個の信号線が備えられており、前記信号線中の2n−1(nは1以上の正の整数)番目の信号線は、任意の地点から分岐し、2n−1番目の画素列と2n番目の画素列を共通に経由し、前記信号線中の2n番目の信号線は、任意の地点から分岐し、2n番目の画素列と2n−1番目の画素列とを共通に経由し、前記2n番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記2n番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルには、前記2n−1番目の信号線の分岐線を介してデータが入力され、前記2n−1番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記2n−1番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルには、前記2n番目の信号線の分岐線を介してデータが入力されるように構成される薄膜トランジスタ液晶表示装置におけるドットインバージョン方式を適用するための駆動装置において、任意の画面を構成する画素データが、水平同期と垂直同期とによりシリアルに入力され、任意の水平同期に合せて入力されたデータ中の、2n−1番目の画素データには第1極性を持たせ、2n番目の画素データには第2極性を持たせるように設定し、2n−1番目の画素データは2n−1番目の信号線上を伝達させ、2n番目の画素データは2n番目の信号線上を伝達させるM個の駆動部と、水平同期信号を計数し、その計数値を第1論理状態と第2論理状態のみで出力する1ビットカウンターと、2n−1番目の駆動部の出力線と2n番目の駆動部の出力線に、それぞれ1個づつ備えられ、前記1ビットカウンターから出力される計数装置の論理状態により、前記2n−1番目の駆動部から出力される信号は、2n−1番目の信号線上を伝達させ、2n番目の駆動部から出力される信号は、2n番目の信号線上を伝達させるか、あるいは、2n−1番目の駆動部から出力される信号は、2n番目の信号線上を伝達させ、2n番目の駆動部から出力される信号は、2n−1番目の信号線上を伝達させるスイッチング手段と、を含むことを特徴とするドットインバージョン方式を適用するための薄膜トランジスタ液晶表示装置の駆動装置を提供する。
【0021】
この請求項4に係る装置によれば、請求項3に記載した方法が実現される。
請求項5に記載されているように、請求項4に記載した駆動装置においては、前記のスイッチング手段は、前記1ビットカウンターから出力される信号がゲート端子に入力され、オン/オフ動作をし、オン動作時にドレーン端子に入力される前記2n−1番目の駆動部の出力データを、2n番目の信号線上に伝達させる第1NMOSトランジスタと、前記第1NMOSトランジスタのドレーン端子にソース端子が連結されており、ゲート端子に入力される前記1ビットカウンターの出力信号によりオン/オフ動作をし、オン動作時に2n−1番目の信号線上に前記2n−1番目の駆動部から出力されるデータを伝達させる第1PMOSトランジスタと、第2n番目の駆動部から出力されるデータがソース端子に入力され、ゲート端子に入力される前記1ビットカウンターの出力信号によりオン/オフ動作をし、オン動作時に2n番目の信号線上に前記2n−1番目の駆動部の出力データを伝達させる第2PMOSトランジスタと、前記第2PMOSトランジスタのソース端子にドレーン端子が連結されており、ゲート端子に入力される、前記1ビットカウンターの出力信号によりオン/オフ動作をし、オン動作時に2n番目の信号線上に前記2n番目の駆動部の出力データを伝達させる第2NMOSトランジスタと、から構成されることが好ましい。
【0022】
請求項5は請求項4に記載した駆動装置に用いられるスイッチング手段の一具体例を示すものである。請求項5に記載されているように、スイッチング手段をトランジスタで構成することにより、駆動装置全体の構成をコンパクトに仕上げることができる。
なお、請求項5はスイッチング手段の一例を示したにすぎず、スイッチング手段は他の構成を有するようにすることも可能である。
【0023】
【発明の実施の形態】
以下、添付図面を参照して、本発明による好ましい実施形態を説明する。
図1は、本発明による液晶パネルの一実施形態の構成例示図である。
図において、多数の信号線D1a、D1b、D2a、D2b、…と走査線G1、G2、G3、G4、…がそれぞれ交叉し、マトリクス形態の画素アレー部を形成している。各画素には、従来と同様に、信号線と走査線とに接続された薄膜トランジスタTと、薄膜トランジスタTのドレーン電極に接続された画素電極Eとが形成されている。従って、画素電極Eも、画素と同様に、マトリクス形態のアレーを構成している。この時に形成される薄膜トランジスタTは、全画素において、n型またはp型の一種類のみのトランジスタが形成されている。
【0024】
添付の図1では、全画素に対して、n型の薄膜トランジスタを使用した場合を図示しており、各画素の共通電位(Vcom)は接地電位に等しい。
このような画素アレー部の周辺には、薄膜トランジスタを駆動させるための従来と同様のゲート駆動回路10と、薄膜トランジスタにデータ信号を入力するためのデータ駆動回路30とが設けられている。ゲート駆動回路10からは走査線G1,G2,・・が延びており、データ駆動回路30からは信号線D1a、D2b、D3a、D4b、…が延びている。
【0025】
各信号線中の2n−1(nは1以上の正の整数)番目の信号線D1a、D3a、・・・は、任意の地点から分岐している分岐線D1b、D3b、... を有することにより、2n−1番目の画素列と2n番目の画素列とを共通に経由している。同様に、各信号線中の2n番目の信号線D2b、D4b、・・も、任意の地点から分岐している分岐線D2a、D4a、・・・を有することにより、2n番目の画素列と2n−1番目の画素列とを共通に経由する。
【0026】
この場合、前記2n番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記2n番目の信号線D2b、D4b、・・・を介してデータが入力され、偶数番目行に位置する液晶表示セルには、前記2n−1番目の信号線D1a、D3a、・・・の分岐線D1b、D3b、・・・を介してデータが入力される。前記2n−1番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記2n−1番目の信号線D1a、D3a、・・・を介してデータが入力され、偶数番目行に位置する表示セルには、前記2n番目の信号線D2b、D4b、・・・の分岐線D2a、D4a、・・・を介してデータが入力されるように構成されている。
【0027】
即ち、各液晶表示セルには、それぞれ2個の信号線が通り、任意の液晶表示セルはその2個の信号線の中のいずれか1個に接続される。尚、走査線は既存のものと同一であり、各走査線は各行に位置する液晶表示セルに接続されている。
上述した構成の内容を、1番目と2番目の液晶表示セル列に対して、行列の概念で説明すると、データ駆動回路30の駆動部A1から出た出力は、(1、1)、(2、2)、(3、1)、(4、2)ピックセルをドライブし、駆動部A2から出た出力は、(1、2)、(2、1)、(3、2)、(4、1)ピックセルをドライブする。
【0028】
この場合、一般的なデータ駆動回路が、複数個の出力線を有するシフトレジスタと、シフトレジスタの出力線に接続された複数個の入出力線とを有するバッファと、バッファの出力線に接続されバッファ出力線から入力される信号により動作する複数個のパスゲート(pass gate) 素子とからなり、各パスゲート素子は、データ信号の引入線と画素アレー部の各信号線を接続すると仮定した場合、駆動部A1、A2、A3、A4、・・・は、各信号線にデータを伝達するための手段を表しており、該手段は任意の構成を取り得る。
【0029】
従って、添付図面の図5に図示されている極性のフレーム[フィールド]の場合、駆動部A1は、+極性のピックセルのみをドライブし、同様に、駆動部A2は、−極性のピックセルのみをドライブし得るようになる。その結果、該当するフレーム[フィールド]で各ピックセルをドライブする駆動部A1,A2、・・・の出力スイッチング(output switching)は、添付の図4に図示されているデータの駆動範囲中の、V1〜V2もしくはV3〜V4の範囲で限定され、任意の単位時間当りの電圧変動幅が減少する。
【0030】
上述のような動作中で、2n−1番目の信号線に対応するピックセルにかかる信号と、2n番目の信号線に対応するピックセルにかかる信号とを提供する各ピックセルをドライブする駆動部A1、A2、・・・の位置が異なるので、実際には、各画素に対するシリアルデータを特定の瞬間にシフティングもしくはソーティングさせる過程が必要である。
【0031】
即ち、ある第1の瞬間には、2n−1番目の信号線駆動部から出力される信号が2n番目の信号線に伝達され、反対に2n番目の信号線駆動部から出力される信号が2n−1番目信号線に伝達されるようにせねばならず、第1の瞬間に連続する第2の瞬間には、2n−1番目の信号線駆動部から出力される信号が2n−1番目の信号線に伝達され、反対に2n番目の信号線駆動部から出力される信号が2n番目の信号線に伝達されるようにせねばならない。
【0032】
そのためには、2n−1番目と2n番目の信号線駆動部と、2n−1番目と2n番目の信号線との間には、信号の転送を行うスイッチング手段を設けることが必要である。
そのようなスイッチング手段の一例を図2に示す。
図2は、第1、第2信号線駆動部A1、A2と第1、第2信号線D1、D2の間にスイッチング手段を構成した場合の例を示す。
【0033】
図示したスイッチング手段は、データ駆動回路30に入力される水平同期信号を計数し、その計数値を「L」と「H」のレベルとして出力する1ビットカウンター(図示しない)から出力される信号がゲート端子に入力されることによりオン/オフ動作をし、オン動作時にドレーン端子に入力される第1信号線駆動部A1から出力されるデータを第2信号線D2に伝達する第1NMOSトランジスタNAと、前記第1NMOSトランジスタNAのドレーン端子にソース端子が接続されており、ゲート端子に入力される前記1ビットカウンターの出力信号によりオン/オフ動作をし、オン動作時に第1信号線D1に、前記第1信号線駆動部A1から出力されるデータを伝達する第1PMOSトランジスタPAと、第2信号線駆動部A2から出力されるデータがソース端子に入力され、ゲート端子に入力される前記1ビットカウンターの出力信号によりオン/オフ動作をし、オン動作時に前記第2信号線駆動部A2から出力されるデータを第2信号線D2に伝達する第2PMOSトランジスタPBと、前記第2PMOSトランジスタPBのソース端子にドレーン端子が接続されており、ゲート端子に入力される前記1ビットカウンターの出力信号によりオン/オフ動作をし、オン動作時に前記第2信号線駆動部A2から出力されるデータを第1信号線D1に伝達する第2NMOSトランジスタNBとから構成される。
【0034】
この場合、前記1ビットカウンターの出力信号は、第1走査線G1に「H」信号がかかる間は「L」(Lは低レベルを示す)状態を維持し、次の第2走査線G2に「H」信号がかかる間は、水平同期信号に同期され、「H」状態を維持する。
従って、2n−1番目の信号線が動作する間は、前記1ビットカウンターの出力信号は「L」状態を維持し、前記第1信号線駆動部A1から出力されるデータは第1信号線D1に伝達され、前記第2信号線駆動部A2から出力されるデータは第2信号線D2に伝達される。
【0035】
また、2n番目の信号線が動作する間は、前記1ビットカウンターの出力信号の状態は「H」状態を維持し、前記第2信号線駆動部A2から出力されるデータは第1信号線D1に伝達され、前記第1信号線駆動部A1から出力されるデータは第2信号線D2に伝達される。
従って、前記のように動作する、本実施形態による薄膜トランジスタの液晶表示装置によれば、電力消費量が減るが、以下に、その程度を数式で示す。
【0036】
図4で各区域別の電圧の絶対値を下記の仮定1の通りに仮定する。
|V1−V2|=|V3−V2|=|V4−V3|=v ・・・仮定1
従って、図1に示した本実施形態においては、各信号線にかかる電圧のスイッチング幅はvとなる。
消費電力は下記の(1)式により定義される。
【0037】
消費電力=全体容量成分×(電圧変動分)2 ・・・ (1)
前記の(1)式で全体容量成分は2Cとなり、(電圧変動分)2 は次の数1により求められる。
【0038】
【数1】
従って、数1の演算値を上記(1)式に代入すると、消費電力はCv2 /3となる。
図3に示す従来の液晶パネルの消費電力はCv2 であるので、本実施形態に係る液晶パネルによって、消費電力を約1/3に節減し得る。
【0039】
上述のような本発明の効果を説明するため、上記(1)式と数1の関係をより詳細に説明すると、まず図4に図示されている電圧変動波形で、V1で表示する電圧の大きさを−3V/2と仮定し、V2で表示する電圧の大きさを−V/2と仮定し、V3で表示する電圧の大きさをV/2と仮定し、V4で表示する電圧の大きさを3V/2と仮定する。このような仮定の下で、従来の方式を適用した場合の電圧変動値と、本発明を適用した場合の電圧変動値は下記の数2と数3の通りである。
【0040】
[従来の方式]
【0041】
【数2】
∴V=2v
[本発明による方式]
【0042】
【数3】
∴V=v/61/2
従って、均一電流駆動方式の場合、従来に比して1/2・61/2 倍の電荷を供給すれば足りる。
【0043】
【発明の効果】
以上のように、本発明に係る液晶パネルによれば、1の信号線における1つの電圧電位の持続時間を延長することを可能にする。このため、単位時間当たりの電圧変動幅を減らすことができ、ひいては、電力消費量を減らすことが可能である。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る液晶パネルの回路図である。
【図2】スイッチング手段の一具体例を示す回路図である。
【図3】従来の液晶パネルの回路図である。
【図4】図3のデータ駆動回路のデータ駆動範囲を示したグラフである。
【図5】4×4の行列をなす画素において、ドットインバージョン方式により、任意の1フレーム[フィールド]における画素に充填されたデータの極性を示す図である。
【符号の説明】
D:信号線
G:走査線
10:ゲート駆動回路
30:データ駆動回路
Claims (5)
- 多数の液晶表示セルが基板上にN個行とM個列のマトリクスを形成して配置されている画素群と、前記液晶表示セルに任意のデータを供給するためのM個の信号線と、前記液晶表示セルの各々に1個ずつ備えられており、かつ、制御信号によって接続された信号線を介して液晶表示セルにデータを伝達するための経路をオン/オフするトランジスタ素子群と、前記トランジスタ素子群の各トランジスタ素子に制御信号を供給するN個の走査線とから構成される薄膜トランジスタ液晶表示装置において、
前記信号線のうち、2n−1(nは1以上の正の整数)番目の信号線は、任意の地点から分岐し、2n−1番目の画素列と2n番目の画素列を共通に経由し、前記信号線のうち、2n番目の信号線は、任意の地点から分岐し、2n番目の画素列と2n−1番目の画素列を共通に経由し、
前記2n番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記2n番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルには、前記2n−1番目の信号線の分岐線を介してデータが入力され、
前記の2n−1番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記2n−1番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルには、前記2n番目の信号線の分岐線を介してデータが入力されるように構成されることを特徴とする薄膜トランジスタ液晶表示装置。 - 多数の液晶表示セルが基板上にN個行とM個列のマトリクスを形成して配置され、前記液晶表示セルの各列にデータを供給するためのM個の信号線を備えており、前記信号線中の2n−1(nは1以上の正の整数)番目の信号線は、任意の地点から分岐し、2n−1番目の画素列と2n番目の画素列を共通に経由し、前記信号線中の2n番目の信号線は、任意の地点から分岐し、2n番目の画素列と2n−1番目の画素列を共通に経由し、前記2n番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記2n番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルには、前記2n−1番目の信号線の分岐線を介してデータが入力され、前記2n−1番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルは、前記2n−1番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルは、前記2n番目の信号線の分岐線を介してデータが入力されるように構成される薄膜トランジスタ液晶表示装置における、ドットインバージョン方式を適用するための駆動方法であって、
任意の画面を構成する画素データが、水平同期と垂直同期とによりシリアルに入力される第1過程と、
任意の水平同期に合せて、前記の第1過程において入力されたデータ中で、2n−1番目の画素データは第1極性を持たせ、2n番目の画素データは第2極性を持たせるように設定する第2過程と、
2n−1番目の水平同期区間では、前記第2過程で極性が設定された画素データ中で、該当する水平同期区間に対応する2n番目のデータは、2n番目の信号線上を伝達させ、2n−1番目のデータは2n−1番目の信号線上を伝達させる第3過程と、
前記の第2過程が終了した後、2n番目の水平同期区間では、前記の第2過程で極性が設定された画素データ中、該当する水平同期区間に対応する2n−1番目のデータは、2n番目の信号線上を伝達させ、2n番目のデータは2n−1番目の信号線上を伝達させる第4過程とを含むことを特徴とする薄膜トランジスタ液晶表示装置の駆動方法。 - 前記の第4過程以降に垂直同期が検出されると、前記第2過程において、2n−1番目の画素データは第2極性を持たせ、2n番目の画素データは第1極性を持たせるように設定されることを特徴とする薄膜トランジスタ液晶表示装置の駆動方法。。
- 多数の液晶表示セルが基板上にN個行とM個列のマトリクスを形成して配置され、前記液晶表示セルの各列にデータを供給するためのM個の信号線が備えられており、前記信号線中の2n−1(nは1以上の正の整数)番目の信号線は、任意の地点から分岐し、2n−1番目の画素列と2n番目の画素列を共通に経由し、前記信号線中の2n番目の信号線は、任意の地点から分岐し、2n番目の画素列と2n−1番目の画素列とを共通に経由し、前記2n番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記2n番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルには、前記2n−1番目の信号線の分岐線を介してデータが入力され、前記2n−1番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記2n−1番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルには、前記2n番目の信号線の分岐線を介してデータが入力されるように構成される薄膜トランジスタ液晶表示装置における、ドットインバージョン方式で駆動するための駆動装置であって、
任意の画面を構成する画素データが、水平同期と垂直同期とによりシリアルに入力され、任意の水平同期に合せて入力されたデータ中の、2n−1番目の画素データには第1極性を持たせ、2n番目の画素データには第2極性を持たせるように設定し、2n−1番目の画素データは2n−1番目の信号線上を伝達させ、2n番目の画素データは2n番目の信号線上を伝達させるM個の駆動部と、 水平同期信号を計数し、その計数値を第1論理状態と第2論理状態のみで出力する1ビットカウンターと、
2n−1番目の駆動部の出力線と2n番目の駆動部の出力線に、それぞれ1個づつ備えられ、前記1ビットカウンターから出力される計数装置の論理状態により、前記2n−1番目の駆動部から出力される信号は、2n−1番目の信号線上を伝達させ、2n番目の駆動部から出力される信号は、2n番目の信号線上を伝達させるか、あるいは、2n−1番目の駆動部から出力される信号は、2n番目の信号線上を伝達させ、2n番目の駆動部から出力される信号は、2n−1番目の信号線上を伝達させるスイッチング手段と、
を含むことを特徴とする薄膜トランジスタ液晶表示装置の駆動装置。 - 前記のスイッチング手段は、
前記1ビットカウンターから出力される信号がゲート端子に入力され、オン/オフ動作をし、オン動作時にドレーン端子に入力される前記2n−1番目の駆動部の出力データを、2n番目の信号線上に伝達させる第1NMOSトランジスタと、
前記第1NMOSトランジスタのドレーン端子にソース端子が連結されており、ゲート端子に入力される前記1ビットカウンターの出力信号によりオン/オフ動作をし、オン動作時に2n−1番目の信号線上に前記2n−1番目の駆動部から出力されるデータを伝達させる第1PMOSトランジスタと、
第2n番目の駆動部から出力されるデータがソース端子に入力され、ゲート端子に入力される前記1ビットカウンターの出力信号によりオン/オフ動作をし、オン動作時に2n番目の信号線上に前記2n−1番目の駆動部の出力データを伝達させる第2PMOSトランジスタと、
前記第2PMOSトランジスタのソース端子にドレーン端子が連結されており、ゲート端子に入力される、前記1ビットカウンターの出力信号によりオン/オフ動作をし、オン動作時に2n番目の信号線上に前記2n番目の駆動部の出力データを伝達させる第2NMOSトランジスタと、
から構成されることを特徴とする請求項4に記載の薄膜トランジスタ液晶表示装置の駆動装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960075728A KR100204794B1 (ko) | 1996-12-28 | 1996-12-28 | 박막트랜지스터 액정표시장치 |
KR75728/1996 | 1996-12-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10197889A JPH10197889A (ja) | 1998-07-31 |
JP3621982B2 true JP3621982B2 (ja) | 2005-02-23 |
Family
ID=19492005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36097097A Expired - Fee Related JP3621982B2 (ja) | 1996-12-28 | 1997-12-26 | 薄膜トランジスタ液晶表示装置と駆動方法及び駆動装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5949396A (ja) |
JP (1) | JP3621982B2 (ja) |
KR (1) | KR100204794B1 (ja) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6069600A (en) * | 1996-03-28 | 2000-05-30 | Kabushiki Kaisha Toshiba | Active matrix type liquid crystal display |
US7304632B2 (en) * | 1997-05-13 | 2007-12-04 | Oki Electric Industry Co., Ltd. | Liquid-crystal display driving circuit and method |
JPH1130975A (ja) * | 1997-05-13 | 1999-02-02 | Oki Electric Ind Co Ltd | 液晶表示装置の駆動回路及びその駆動方法 |
TW491959B (en) * | 1998-05-07 | 2002-06-21 | Fron Tec Kk | Active matrix type liquid crystal display devices, and substrate for the same |
KR100654217B1 (ko) * | 1999-03-18 | 2006-12-05 | 삼성전자주식회사 | 엘씨디 패널 및 이를 갖는 액정표시장치 |
KR20020017322A (ko) * | 2000-08-29 | 2002-03-07 | 윤종용 | 제어 신호부 구조 및 이를 포함하는 액정 표시 장치 |
TW529003B (en) * | 2000-12-06 | 2003-04-21 | Sony Corp | Power voltage conversion circuit and its control method, display device and portable terminal apparatus |
JP2003022058A (ja) * | 2001-07-09 | 2003-01-24 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動回路、電気光学装置の駆動方法および電子機器 |
US7755652B2 (en) * | 2002-01-07 | 2010-07-13 | Samsung Electronics Co., Ltd. | Color flat panel display sub-pixel rendering and driver configuration for sub-pixel arrangements with split sub-pixels |
TWI339954B (en) * | 2003-02-11 | 2011-04-01 | Kopin Corp | Liquid crystal display with integrated digital-analog-converters |
KR100951350B1 (ko) * | 2003-04-17 | 2010-04-08 | 삼성전자주식회사 | 액정 표시 장치 |
US7791679B2 (en) | 2003-06-06 | 2010-09-07 | Samsung Electronics Co., Ltd. | Alternative thin film transistors for liquid crystal displays |
US7218301B2 (en) * | 2003-06-06 | 2007-05-15 | Clairvoyante, Inc | System and method of performing dot inversion with standard drivers and backplane on novel display panel layouts |
US7187353B2 (en) | 2003-06-06 | 2007-03-06 | Clairvoyante, Inc | Dot inversion on novel display panel layouts with extra drivers |
US8035599B2 (en) * | 2003-06-06 | 2011-10-11 | Samsung Electronics Co., Ltd. | Display panel having crossover connections effecting dot inversion |
US7209105B2 (en) | 2003-06-06 | 2007-04-24 | Clairvoyante, Inc | System and method for compensating for visual effects upon panels having fixed pattern noise with reduced quantization error |
US7397455B2 (en) | 2003-06-06 | 2008-07-08 | Samsung Electronics Co., Ltd. | Liquid crystal display backplane layouts and addressing for non-standard subpixel arrangements |
US20040246280A1 (en) | 2003-06-06 | 2004-12-09 | Credelle Thomas Lloyd | Image degradation correction in novel liquid crystal displays |
US20060044241A1 (en) * | 2004-08-31 | 2006-03-02 | Vast View Technology Inc. | Driving device for quickly changing the gray level of the liquid crystal display and its driving method |
JP4846998B2 (ja) * | 2004-10-08 | 2011-12-28 | 株式会社 日立ディスプレイズ | 画像表示装置 |
US20060119557A1 (en) * | 2004-12-03 | 2006-06-08 | Toppoly Optoelectronics Corporation | System and method for driving an LCD |
KR101100890B1 (ko) * | 2005-03-02 | 2012-01-02 | 삼성전자주식회사 | 액정표시장치 및 그 구동방법 |
TWI294604B (en) * | 2005-06-15 | 2008-03-11 | Novatek Microelectronics Corp | Display panel |
KR20070031620A (ko) * | 2005-09-15 | 2007-03-20 | 삼성전자주식회사 | 액정 표시 장치 |
KR20070041988A (ko) * | 2005-10-17 | 2007-04-20 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 액정 표시 장치 |
CN100433111C (zh) * | 2006-05-12 | 2008-11-12 | 友达光电股份有限公司 | 可有效率地对有机发光二极管矩阵的电容充电的方法 |
TW200830244A (en) * | 2007-01-05 | 2008-07-16 | Novatek Microelectronics Corp | Display panel and display device using the same and control-signal driving method thereof |
TWI358710B (en) * | 2007-03-05 | 2012-02-21 | Chunghwa Picture Tubes Ltd | Display panel, display apparatus and driving metho |
US20090219233A1 (en) * | 2008-03-03 | 2009-09-03 | Park Yong-Sung | Organic light emitting display and method of driving the same |
TWI409780B (zh) * | 2009-01-22 | 2013-09-21 | Chunghwa Picture Tubes Ltd | 可加長充電時間之液晶顯示裝置及相關驅動方法 |
TW201035655A (en) * | 2009-03-24 | 2010-10-01 | Novatek Microelectronics Corp | Display pannel |
CN102023442A (zh) * | 2009-09-18 | 2011-04-20 | 群康科技(深圳)有限公司 | 画素阵列与其驱动方法及采用该画素阵列的显示面板 |
US8830155B2 (en) * | 2009-10-30 | 2014-09-09 | Au Optronics Corporation | Method and source driver for driving liquid crystal display |
WO2011055754A1 (ja) * | 2009-11-06 | 2011-05-12 | シャープ株式会社 | 液晶表示装置 |
US20110298785A1 (en) * | 2010-06-02 | 2011-12-08 | Apple Inc. | Gate shielding for liquid crystal displays |
TWI432860B (zh) * | 2010-08-31 | 2014-04-01 | Au Optronics Corp | 畫素結構 |
KR20140006281A (ko) * | 2012-07-02 | 2014-01-16 | 삼성디스플레이 주식회사 | 표시 장치 |
CN104505038B (zh) * | 2014-12-24 | 2017-07-07 | 深圳市华星光电技术有限公司 | 一种液晶面板的驱动电路及液晶显示装置 |
CN105096899B (zh) * | 2015-09-22 | 2018-09-25 | 深圳市华星光电技术有限公司 | 阵列基板、液晶显示面板及液晶显示装置 |
CN105609082A (zh) * | 2016-03-30 | 2016-05-25 | 深圳市华星光电技术有限公司 | 数据驱动器及具有该数据驱动器的液晶显示器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960008066B1 (ko) * | 1994-01-07 | 1996-06-19 | 금성일렉트론 주식회사 | 비월주사방식의 온스크린 디스플레이(osd) 회로 |
JP3630489B2 (ja) * | 1995-02-16 | 2005-03-16 | 株式会社東芝 | 液晶表示装置 |
US5754156A (en) * | 1996-09-19 | 1998-05-19 | Vivid Semiconductor, Inc. | LCD driver IC with pixel inversion operation |
-
1996
- 1996-12-28 KR KR1019960075728A patent/KR100204794B1/ko not_active IP Right Cessation
-
1997
- 1997-07-30 US US08/902,904 patent/US5949396A/en not_active Expired - Fee Related
- 1997-12-26 JP JP36097097A patent/JP3621982B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR19980056458A (ko) | 1998-09-25 |
KR100204794B1 (ko) | 1999-06-15 |
US5949396A (en) | 1999-09-07 |
JPH10197889A (ja) | 1998-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3621982B2 (ja) | 薄膜トランジスタ液晶表示装置と駆動方法及び駆動装置 | |
EP0755044B1 (en) | Device and method for driving liquid crystal display with precharge of display data lines | |
US5436747A (en) | Reduced flicker liquid crystal display | |
US7839374B2 (en) | Liquid crystal display device and method of driving the same | |
KR101341906B1 (ko) | 액정 표시장치의 구동장치와 그 구동방법 | |
KR100242443B1 (ko) | 도트 반전 구동을 위한 액정 패널 및 이를 이용한 액정 표시 장치 | |
JP4168339B2 (ja) | 表示駆動装置及びその駆動制御方法並びに表示装置 | |
EP0275140B1 (en) | Method and circuit for scanning capacitive loads | |
JP2937130B2 (ja) | アクティブマトリクス型液晶表示装置 | |
KR101703875B1 (ko) | 액정표시장치 및 그 구동방법 | |
GB2324191A (en) | Driver circuit for TFT-LCD | |
KR100561946B1 (ko) | 액정표시장치 및 그 구동방법 | |
JP2012242818A (ja) | ゲ−ト駆動部及びこれを含む液晶表示装置 | |
KR20080076129A (ko) | 표시 장치의 구동 장치 및 이를 포함하는 표시 장치 | |
JP2008089649A (ja) | 表示装置の駆動方法及び表示装置 | |
KR100549983B1 (ko) | 액정표시장치 및 그 구동방법 | |
JPH1062748A (ja) | アクティブマトリクス型表示装置の調整方法 | |
US11011126B2 (en) | Display device and display controller | |
JP3063670B2 (ja) | マトリクス表示装置 | |
JP3960781B2 (ja) | アクティブマトリクス型表示装置 | |
JP2007179017A (ja) | 画像表示装置、及び画像表示方法 | |
KR100302829B1 (ko) | 액정전기광학장치 | |
GB2326013A (en) | Gate driver circuit for LCD | |
JP2003084716A (ja) | 液晶表示装置のゲート駆動方法 | |
KR100783701B1 (ko) | 액정 표시 장치 및 그 구동 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041028 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |