KR100242443B1

KR100242443B1 - 도트 반전 구동을 위한 액정 패널 및 이를 이용한 액정 표시 장치

Info

Publication number: KR100242443B1
Application number: KR1019970024848A
Authority: KR
Inventors: 박진호
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1997-06-16
Filing date: 1997-06-16
Publication date: 2000-02-01
Also published as: KR19990001493A; US6160535A

Abstract

이 발명은 박막 트랜지스터 액정 패널 및 이를 이용한 액정 표시 장치에 관한 것으로서,

다수의 게이트 라인, 상기 각 게이트 라인에 직교하는 다수의 데이타 라인 및, 상기 각 게이트 라인과 데이타 라인의 교차에 의해 정의되는 영역들에 매트릭스 형태로 배열되는 다수의 화소 전극을 포함하며, 홀수째 열들의 화소 전극들과 짝수째 열들의 화소 전극들은 박막 트랜지스터를 통해 각 데이타 라인의 좌우에서 대응하는 데이타 라인에 교대로 연결되는 액정 패널을 제공한다.

이에 따라, 본 발명은 데이타 라인 전압의 극성이 프레임 주기마다 반전되면서 도트 반전 구동을 가능하게 한다.

Description

도트 반전 구동을 위한 액정 패널 및 이를 이용한 액정 표시 장치

이 발명은 박막 트랜지스터 액정 패널 및 이를 이용한 액정 표시 장치에 관한 것으로서, 더욱 상세하게 말하자면 도트 반전 구동을 가능하게 하는 능동 매트릭스형 액정 패널 및 이를 이용한 액정 표시 장치에 관한 것이다.

전자 계산기와 손목 시계에서 시작된 액정 표시 장치의 용도는 현재 컬러 텔레비전 수신기, 워드 프로세서, 다양한 사무 자동화 기기 및 컴퓨터 단말기의 모니터 장치에까지 이르고 있다. 이러한 발전은 능동 매트릭스형 액정 패널, 특히 박막 트랜지스터(TFT : Thin Film Transistor)를 이용하는 액정 패널의 제조 기술의 향상에 의해 가속화되고 있다.

일반적인 액정 패널은 극히 폭이 좁은 간격을 유지하면서 서로 평행하게 배열된 한 쌍의 투명 유리 기판을 가지고 있다. 상기 투명 유리 기판 중 하나의 내부 표면에는 다수의 화소 전극이 매트릭스 형태로 배열되며, 다른 유리 기판의 내부 표면에는 상기 화소 전극들에 각각 대응하는 다수의 대향 전극이 배열된다. 각 화소 전극과 대향 전극을 구성하는 전극 쌍들은 그 사이에 주입된 액정 물질과 함께 액정 셀을 구성하며, 의도하는 화상 표시는 상기 각 전극 쌍으로의 전압 인가를 통해 액정 셀의 광 전달 특성(light transmission characteristic)을 선택적으로 제어함으로써 달성된다.

박막 트랜지스터 액정 표시 장치에서는 매트릭스 배열의 화소 전극들의 열 사이에 서로 평행하게 연장되는 다수의 게이트 라인과, 화소 전극들의 행 사이에 서로 평행하게 연장되며 상기 각 게이트 라인에 수직인 다수의 데이타 라인이 형성된다. 상기 각 게이트 라인과 데이타 라인의 교차 영역의 한쪽에는, 게이트가 게이트 라인에 연결되고 소스가 데이타 라인에 연결되며 드레인이 화소 전극에 연결되는 박막 트랜지스터가 형성된다. 도1a에는 이러한 일반적인 액정 패널의 평면 구조가 도시되어 있다. 상기 도1a에서 G1∼Gm은 게이트 라인, S1∼S3n은 데이타 라인, P는 화소 전극, TFT는 박막 트랜지스터이다.

만약, 동일한 극성의 구동전압이 계속적으로 액정 셀에 인가되면, 액정 물질 내의 이온성 불순물의 침전으로 인해 상기 화소 전극과 대향 전극에서 전기화학적 변화가 일어나며, 이것은 표시 민감도와 휘도를 저하시킨다.

이것을 방지하기 위하여, 액정 셀에 인가되는 전압의 극성을 주기적으로 반전시키는 것이 필요하다. 도1b 및 도1c는 도트 반전 구동을 설명하기 위한 것이다.

도트 반전 구동에 따르면, 행방향 및 열방향으로 서로 인접하는 두 화소 전극에는 서로 다른 극성의 구동 전압이 인가된다. 예를 들어, 액정 패널 상의 서로 인접하는 두 화소 전극 중 임의의 하나에는 양의 극성(positive polarity)의 구동 전압이 인가되며, 다른 하나에는 음의 극성(negative polarity)의 구동 전압이 인가된다. 도1b에서 빗금친 영역은 음의 극성이고, 빗금치지 않은 영역은 양의 극성임을 나타낸다. 또한, 이러한 극성 상태는 매 프레임(frame)마다 반전된다. 도1b는 임의의 한 프레임 주기동안의 극성 상태를 도시한 것이고, 도1c는 그 다음 프레임 주기 동안의 극성 상태를 도시한 것이다.

도2를 참조하면, 상기 도1a에 도시된 액정 패널에서 임의의 한 데이타 라인 전압은 매 수평 라인 주기(horizontal line period)마다 반전되며, 매 프레임 주기(frame period)마다 다시 반전됨을 알 수 있다. 보다 상세하게, 상기 도2에서 5V는 대향 전극에 공통인 전압(Vcom)이고, 10V는 양의 극성인 데이타 라인 구동 전압이고, 0V는 음의 극성인 데이타 라인 구동 전압이다. 물론, 데이타 라인 구동 전압은 정확하게 10V 또는 0V가 아니라 표시하고자 하는 색의 계조에 따라 10V 또는 0V 근처의 값을 가진다.

그런데, 상기한 바와 같은 종래의 도트 반전 구동은 표시 품질의 상승을 가져오는 반면, 매 수평 라인 주기마다 데이타 라인 전압의 극성이 반전되도록 구동하는 것이 필요하며, 이와 동시에, 서로 인접하는 데이타 라인 전압의 극성도 서로 반대로 되어야 한다. 따라서, 데이타 라인 전압을 수평 라인 주기마다 반전시키기 위하여 빈번한 스위칭 동작이 필요하여 전력 소비가 증가한다. 더욱이, 매 수평 라인 주기마다 데이타 라인 전압의 극성이 반전되므로, 데이타 라인 전압의 변화 범위가 크며, 이로 인해 상태 변화에 요구되는 시간이 증가하므로 액정 셀로의 전압 인가 시간은 상대적으로 감소한다. 이에 따라, 각 액정 셀이 충분히 충전되지 않으므로, 액정 표시 장치의 충전 특성이 떨어진다.

이 발명의 목적은 데이타 라인 전압의 극성이 단지 프레임 주기마다 반전되면서 도트 반전 구동을 가능하게 하는 화소 배치 구조를 갖는 액정 패널을 제공하는 데 있다.

이 발명의 다른 목적은 상기한 액정 패널을 이용한 액정 표시 장치를 제공하는 데 있다.

도1a는 일반적인 액정 패널의 평면 구조를 도시한 개략도.

도1b 및 도1c는 임의의 한 프레임과 그 다음 프레임에서 상기 도1a의 패널의 극성 상태를 각각 도시한 개략도.

도2는 상기 도1a의 임의의 한 데이타 라인의 전압을 도시한 파형도.

도3a는 이 발명의 실시예에 따른 액정 패널의 평면 구조를 도시한 개략도.

도3b 및 도3c는 임의의 한 프레임과 그 다음 프레임에서 상기 도3a의 패널의 극성 상태를 각각 도시한 개략도.

도4는 이 발명에 따른 액정 패널을 이용한 액정 표시 장치의 구성을 도시한 블록도.

도5는 상기 도4의 데이타 변환회로를 구체적으로 도시한 회로.

도6은 상기 도4에 도시된 액정 표시 장치의 동작을 설명하기 위한 파형도.

도7은 상기 도4에 도시된 액정 표시 장치에서 임의의 데이타 라인 전압의 파형도.

이 발명에 따른 액정 패널은 서로 일정한 간격(gap)을 유지하면서 대향하고 있는 두 개의 투명 유리 기판(transparent glass plate)을 포함한다. 상기 유리 기판 사이의 간격에는 액정 물질이 주입된다. 상기 두 기판 중 하나의 내부 표면 상에는 다수의 게이트 라인이 서로 평행하게 열방향으로 나열되도록 형성되며, 다수의 데이타 라인은 상기 각 게이트 라인과 직교하도록 형성된다.

상기 각 게이트 라인과 데이타 라인의 교차에 의해 다수의 화소 영역이 매트릭스 형태로 정의되며, 각 화소 영역에는 다수의 화소 전극이 형성된다. 본 발명에서는 상기 두 투명 유리 기판 중 다수의 화소 전극이 형성되어 있는 기판을 특히, 능동 매트릭스 기판(active matrix plate)이라고 한다. 상기 두 유리 기판 중 다른 하나의 내부 표면 상에는 상기 다수의 화소 전극과 대응하는 R, G, B의 색패턴과 상기 색패턴의 상부면 전면에 대향 전극이 형성되어 있다.

한편, 상기 각 화소 영역에는 하나의 박막 트랜지스터가 형성되어 있으며, 그것의 게이트는 대응하는 게이트 라인에 연결되고, 소스는 대응하는 데이타 라인에 연결되며, 드레인은 대응하는 화소 전극에 연결된다. 상기 박막 트랜지스터는 대응하는 게이트 라인의 전압에 따라 턴온 또는 턴오프되며, 턴온 상태에서는 데이타 라인의 전압을 화소 전극에 인가한다.

특히, 상기 홀수째 열의 화소 전극들은 박막 트랜지스터들을 통해 각 데이타 라인의 우측에서 대응하는 데이타 라인에 연결되며, 짝수째 열의 화소 전극들은 박막 트랜지스터들을 통해 각 데이타 라인의 좌측에서 대응하는 데이타 라인에 연결된다. 물론, 그 반대로, 홀수째 열의 화소 전극들이 박막 트랜지스터들을 통해 각 데이타 라인의 좌측에서 대응하는 데이타 라인에 연결되고, 짝수째 열의 화소 전극들은 박막 트랜지스터들을 통해 각 데이타 라인의 우측에서 대응하는 데이타 라인에 연결될 수도 있다. 본 발명의 명세서에서는 전자에 관해서만 설명되었지만, 당업자가 상기 둘 사이에서 설계변경을 수행하는 것은 자명하다.

상기 설명된 패널 구조에 의해 한 프레임 주기 동안 짝수번째 데이타 라인에는 양극 전압만 공급되고, 홀수번째 데이타 라인에는 음극 전압만 공급되므로, 각 데이타 라인에는 매 프레임 주기 동안 동일한 극성을 가지는 화소 전극들이 연결된다. 따라서, 서로 인접한 화소전극에서의 극성은 반대가 되어 상기 구조의 액정 패널은 도트 반전 구동을 가능하게 함과 동시에 임의의 한 프레임 주기 동안 데이타 라인 전압의 극성 반전을 필요로 하지 않는다. 예를 들어, 본 발명의 액정 패널에서는, 종래의 액정 패널에 비해 화소 전극들의 짝수째 열들이 오른쪽 또는 왼쪽의 어느 한쪽으로 실질적으로 밀려져 있는 상태이므로, 각 데이타 라인에 한 프레임 동안 동일한 극성의 전압 인가가 있더라도 도트 반전 구동이 가능하다.

한편, 상기한 본 발명의 액정 패널을 구동하기 위해서는 표시하고자 하는 색신호의 포맷이 패널 구조에 적합하도록 하기 위한 데이타 변환회로가 구동 회로에 포함되어야 한다.

따라서, 본 발명에 따른 액정 패널을 위한 구동회로는 데이타 변환회로, 타이밍 제어부, 소스 구동회로를 포함한다.

상기 데이타 변환회로는 퍼스널 컴퓨터와 같은 그래픽 제어장치로부터 제공되는 색신호의 포맷을 상기 액정 패널에 맞게 변환시킨다. 타이밍 제어부는 상기 데이타 변환회로에서 출력되는 색신호의 타이밍을 조정하며, 패널의 구동에 필요한 제어신호를 생성한다. 상기 소스 구동회로는 상기 타이밍 제어부에서 출력되는 색신호를 패널 상의 각 데이타 라인에 할당하도록 배열하고, 상기 제어신호를 이용하여 상기 색신호에 해당하는 계조전압을 선택한 후, 각 데이타 라인에 해당하는 선택된 계조전압을 구동 전압으로서 상기 패널에 인가한다.

상기 설명된 바와 같이, 본 발명은 임의의 한 프레임 주기 동안 각 데이타 라인에 동일한 극성의 전압이 인가됨과 동시에 도트 반전 구동을 가능하게 하는 액정 패널을 제공하며, 상기 액정 패널을 위한 구동회로 및 그 조합을 제공한다.

상기한 이 발명의 목적, 특징 및 잇점은 도면을 참조한 아래의 상세한 실시예 설명으로부터 보다 명백해질 것이다.

이하, 첨부된 도면을 참조하여 이 발명의 바람직한 실시예를 상세히 설명한다.

도3a는 이 발명의 실시예에 따른 액정 패널의 평면 구조를 도시한 개략도이고,

도3b 및 도3c는 임의의 한 프레임과 그 다음 프레임에서 상기 도3a의 패널의 극성 상태를 각각 도시한 개략도이고,

도4는 이 발명에 따른 액정 패널을 이용한 액정 표시 장치의 구성을 도시한 블록도이고,

도5는 상기 도4의 데이타 변환회로를 구체적으로 도시한 회로이고,

도6은 상기 도4에 도시된 액정 표시 장치의 동작을 설명하기 위한 파형도이고,

도7은 상기 도4에 도시된 액정 표시 장치에서 임의의 데이타 라인 전압의 파형도이다.

먼저, 도3a 내지 도3c를 참조하여 이 발명의 실시예에 따른 액정 패널을 설명한다.

상기 도3a는 m×n의 해상도를 가지는 액정 패널의 능동 매트릭스 기판의 평면 구조를 도시하고 있다.

상기 도3a에 도시되어 있듯이, m개의 게이트 라인(G1∼Gm)이 열방향으로 서로 평행하게 나열되어 있으며, 서로 평행한 (3n+1)개의 데이타 라인(S1∼Sd)이 상기 각 게이트 라인에 직교하도록 나열되어 있다. 통상, 색신호는 레드(R), 그린(G), 블루(B)로 구성되므로, m×n의 해상도를 위해서는 3n개의 데이타 라인이 필요하나, 본 발명의 실시예에 따른 액정 패널에서는 더미 데이타 라인(Sd)이 별도로 구비되어 있다.

각 게이트 라인과 데이타 라인의 교차에 의해 정의되는 영역들에는 다수의 화소 전극이 매트릭스 형태로 배열되어 있다. 상기 홀수째 열의 화소 전극들은 각 데이타 라인의 오른쪽에서 대응하는 박막 트랜지스터를 통해 각 데이타 라인에 연결되며, 짝수째 열의 화소 전극들은 각 데이타 라인의 왼쪽에서 박막 트랜지스터를 통해 각 데이타 라인에 연결된다. 보다 상세하게, 박막 트랜지스터의 게이트는 대응하는 게이트 라인에 연결되며, 소스는 대응하는 데이타 라인에 연결되며, 드레인은 대응하는 화소 전극에 연결된다.

도3a에서 점선에 의해 표시되는 영역 A는 액정 패널 상의 유효 표시 영역이다. 상기 유효 표시 영역 외의 패널 상의 영역은 실제로 외부에 표시되지 않는다. 그리고, 각 화소 전극에 표기되어 있는 문자는 실제로 표시되어야 할 색신호의 성분이다. 상기 패널 상의 화소 전극 중 유효 표시 영역 외의 화소 전극에는 더미 신호(dummy signal)가 인가되며, 이것은 화면 표시와는 무관하다.

위와 같은 구조를 가지는 액정 패널에서는 극성 반전으로서 도트 반전 구동이 수행된다. 도3b는 임의의 한 프레임 주기 동안의 액정 패널의 극성 상태를 도시하고 있고, 도3c는 그 다음 프레임 주기 동안의 극성 상태를 도시하고 있다.

도3b 및 도3c에서 빗금친 화소 전극은 음의 극성이고, 빗금치지 않은 화소 전극은 양의 극성이다. 따라서, 본 발명에서 제안된 화소 배치로 인해 각 데이타 라인에는 한 프레임 주기 동안 동일한 극성을 가지는 화소 전극들이 연결되어 있다. 예를 들어, 도3a 및 도3b를 함께 고려하면, 임의의 한 프레임 동안 데이타 라인 S2에는 음의 극성을 갖는 색신호 성분(G11, R21, G31, R41, …, Rm1)이 차례로 구동회로(도시하지 않음)로부터 제공되며, 또한, 데이타 라인(S3)에는 양의 극성을 갖는 색신호 성분(B11, G21, B31, G41, …, Gm1)이 차례로 구동회로로부터 제공되며, 상기 색신호 성분은 게이트 라인의 스캐닝에 응답하여 패널 상의 대응하는 화소 전극에 인가된다.

따라서, 짝수째 열의 화소 전극들은 실질적으로 왼쪽으로 하나씩 밀려 있는 상태이므로, 각 데이타 라인에 동일 극성의 전압이 인가되더라도 도트 반전 구동이 실현된다.

상기 본 발명에 따른 액정 패널은 그 구조가 종래의 것과 다르므로, 임의의 한 데이타 라인에 제공되는 색신호의 데이타 포맷도 종래와 다르다. 즉, 짝수째 열의 화소 전극들이 왼쪽으로 하나씩 밀려 있으므로, 구동회로가 색신호의 데이타 포맷을 미리 패널 구조에 맞게 처리해야 한다.

도4에는 이 발명의 실시예에 따른 액정 패널 및 그 구동회로가 결합된 액정 표시 장치가 도시되어 있다.

상기 도4에 도시되어 있듯이, 이 발명에 따른 액정 표시 장치는 데이타 변환회로(1), 타이밍 제어부(2), 소스 구동회로(3) 및 액정 패널(4)로 구성된다. 여기서, 액정 패널(4)은 4×4의 해상도를 가지며, 상기 도3a에 도시된 것과 동일한 구조를 가지는 것으로 가정한다. 따라서, 상기 도4의 액정 패널(4)은 4개의 게이트 라인과 13개의 데이타 라인(S1∼S12, Sd)을 가진다. 상기 액정 패널내의 각 화소에 표기된 문자는 4×4 해상도의 패널에 표시하고자 하는 색신호의 성분들이다. 또한, 상기 도4에서는 액정 패널(4)의 게이트 라인들을 구동하기 위한 게이트 구동회로가 설명의 편의상 도시되지 않았다.

상기 데이타 변환회로(1)는 퍼스널 컴퓨터와 같은 그래픽 제어장치로부터 생성된 색신호(Rn, Gn, Bn)의 데이타 포맷을 액정 패널의 구조에 적합하도록 변환한다. 보다 구체적으로, 상기 색신호(Rn, Gn, Bn)의 데이타 포맷이 도6에 도시되어 있다. 상기 도6을 참조하면, 각 색신호는 직렬 비트 형태의 데이타 포맷을 가진다. 그리고, 각 색신호에서 1수평 라인 주기 동안의 표시를 위한 색성분들은 라인 블랭크 구간(line blank duration, L.B)에 의해 구분되며, 1프레임 주기 동안의 표시를 위한 색성분들은 프레임 블랭크 구간(frame blank duration, F.B)에 의해 구분되어 있다. 예를 들어, 도6에서 색신호 Rn의 R11∼R14와 R21∼R24는 라인 블랭크(L.B)에 의해 라인이 구분되며, R41∼R44와 R11∼R14 사이의 프레임 블랭크(F.B)에 의해 프레임이 구분된다.

도5에는 상기 데이타 변환회로(1)가 상세하게 도시되어 있다.

상기 도5에 도시되어 있듯이, 데이타 변환회로(1)는 세 개의 멀티플렉서(11∼13)와 하나의 래치(14)로 구성된다. 각 멀티플렉서(11∼13)는 2개의 입력단(IN1, IN2), 하나의 선택단(SEL) 및 하나의 출력단(OUT)을 가진다. 제1멀티플렉서(11)의 두 입력단(IN1, IN2)에는 색신호(Rn)와 래치(14)의 출력단 신호가 입력되며, 제2멀티플렉서(12)의 두 입력단(IN1, IN2)에는 색신호(Gn)과 (Rn)이 각각 입력되며, 제3멀티플렉서(13)의 두 입력단(IN1, IN2)에는 색신호(Bn)과 (Gn)이 각각 입력된다. 각 멀티플렉서(11∼13)의 선택단(SEL)에는 라인 신호(LINE)가 공통적으로 입력된다. 각 멀티플렉서(11∼13)의 출력단(OUT)은 색신호 라인(R'n, G'n, B'n)이 각각 연결되어 있다. 한편, 래치(14)에는 색신호(Bn)가 입력되며, 이와 동시에, 래치 제어 신호로서 라인 신호(LINE)가 입력된다.

상기 라인 신호(LINE)는 각 색신호에서 1수평 라인 주기를 표시하기 위한 것으로서, 도6에 도시된 바와 같이, 1수평 라인 주기마다 그 상태가 반전되는 구형파이다. 상기 라인 신호(LINE)의 상태 반전은 각 색신호의 매 1수평 라인 주기 동안의 색성분이 시작되기 직전에 이루어진다. 상기 라인 신호(LINE) 하이레벨과 로우레벨의 두가지 상태를 가진다.

상기 각 멀티플렉서(11∼13)는 선택단(SEL)의 신호가 하이레벨일 때, 입력단(IN1)의 신호를 출력단(OUT)에 전달하며, 선택단(SEL)의 신호가 로우레벨일 때, 입력단(IN2)의 신호를 출력단(OUT)에 전달하는 것으로 가정한다.

먼저, 상기 라인 신호(LINE)가 하이레벨일 때, 각 멀티플렉서(11∼13)는 입력단(IN1)의 신호를 선택한다. 따라서, 각 색신호(Rn, Gn, Bn)의 첫 번째 수평 라인용 색성분 데이타는 각 출력단(OUT)으로 전송된 후, 순서대로 색신호 라인(R'n, G'n, B'n)을 통해 타이밍 제어부(2)에 제공된다. 예를 들어, 도6을 참조하면, 각 색신호(Rn, Gn, Bn)의 1수평 라인용 색성분 데이타(R11∼R14, G11∼G14, B11∼B14)는 색신호 라인(R'n, G'n, B'n)에 차례로 전달된다.

첫 번째 라인 블랭크가 끝나기 직전, 라인 신호(LINE)의 상태는 반전되며, 이로 인해 각 멀티플렉서(11∼13)는 입력단(IN2)의 신호를 출력단(OUT)에 전달한다. 따라서, 색신호(Bn)의 두 번째 수평 라인용 색성분 데이타(B21∼B24)는 래치(14)에 의해 1클럭(클럭신호는 도5 및 도6에서 도시하지 않음) 구간만큼 지연된 후, 제1멀티플렉서(11)를 거쳐 색신호 라인(R'n)에 전달된다. 상기 1클럭 구간은 색성분 데이타의 1데이타 구간과 동일하다. 그리고, 색신호(Rn)의 두 번째 수평 라인용 색성분 데이타(R21∼R24)는 제2멀티플렉서(12)를 거쳐 색신호 라인(G'n)에 전달되며, 색신호(Gn)의 두 번째 수평 라인용 색성분 데이타(G21∼G24)는 제3멀티플렉서(13)를 거쳐 색신호 라인(B'n)에 전달된다. 상기 설명은 도6의 R'n, G'n, B'n의 데이타 포맷을 통해 예시되어 있다.

상기 데이타 변환회로(1)는 각 색신호에 대하여 위에 설명된 동작을 계속 반복한다.

상기 데이타 변환회로(1)에서 출력되는 색신호(R'n, G'n, B'n)는 도4의 타이밍 제어부(2)에 제공된다. 상기 타이밍 제어부(2)는 액정 패널의 구동에 필요한 제어신호(CNT)를 생성하는 한편, 상기 데이타 변환회로(1)에서 출력된 신호의 타이밍을 조정한다. 상기 데이타 변환회로(1)와 타이밍 제어부(2)에서 생성된 제어신호(CNT)와 색신호(R'n, G'n, B'n)는 소스 구동회로(3)에 제공된다.

상기 도4에 도시된 바와 같이, 소스 구동회로(3)는 시프트 레지스터부(31), 래치부(32), 계조전압 선택부(33) 및 아날로그 버퍼부(34)로 구성된다.

상기 타이밍 제어부(2)에서 출력되는 제어신호(CNT)는 클럭신호(CLK), 래치 제어신호(LC), 프레임 신호(FM) 및 출력 인에이블 신호(OE)로 구성되며, 그 각각은 시프트 레지스터부(31), 래치부(32), 계조전압 선택부(33) 및 아날로그 버퍼부(34)에 차례로 제공된다.

상기 시프트 레지스터부(31)는 3개의 데이타 전송 경로를 가지며, 각 전송 경로는 직렬 연결된 시프트 레지스터들로 구성된다. 보다 구체적으로, 도4에 도시된 바와 같이, R'n 신호선을 위한 경로는 5개의 시프트 레지스터로 구성되며, G'n 신호선과 B'n 신호선을 위한 경로는 각각 4개의 시프트 레지스터로 구성된다. R'n 신호선을 위한 경로는 액정 패널(4)의 더미 데이타 라인(Sd)으로 인해 하나의 시프트 레지스터를 다른 경로보다 더 필요로 한다. 상기 시프트 레지스터들의 수는 액정 패널(4)의 데이타 라인의 수와 동일하다. 상기 각 경로는 각 색신호의 데이타를 클럭신호(CLK)에 응답하여 순차적으로 시프트시킴으로써 직렬 데이타 포맷의 색신호를 각 데이타 라인에 할당한다. 상기 각 시프트 레지스터들의 출력은 래치부(32)에 제공되며, 액정 패널(4)의 데이타 라인 수와 동일한 수의 레지스터들로 구성된 래치부(32)는 1수평 라인 주기마다 래치 제어 신호(LC)에 응답하여 상기 시프트 레지스터부(31)로부터 제공되는 데이타를 출력단에 전달한다.

계조전압 선택부(33)는 계조전압(V_H, V_L)과 상기 래치부(32)의 출력신호를 받아들여, 계조전압 선택과 극성 제어를 수행한다. 상기 계조전압 선택부(33)는 일반적으로 디지탈/아날로그 변환기로 구현된다. 상기 계조전압(V_H, V_L)은 양의 극성의 계조전압(V_H)과 음의 극성의 계조전압(V_L)으로 이루어진다. 통상, 상기 계조전압(V_H, V_L) 각각은, 예를 들어, 8계조 또는 16계조와 같이, 다수의 계조레벨을 가진다. 상기 계조전압 선택부(33)에서는 서로 인접하는 데이타 라인을 위한 신호선들의 극성은 항상 반대로 되게 프리 세팅되어 있으며, 각 신호선들의 극성은 프레임 신호(FM)에 따라 매 프레임마다 반전된다. 이미 설명된 바와 같이, 상기 래치부(32)에서 출력되는 신호는 액정 패널(4)의 각 데이타 라인에 대응하며, 상기 계조전압 선택부(33)는 상기 래치부(32)에서 출력되는 각 신호에 대하여 대응하는 극성의 계조전압로부터 하나의 계조 레벨을 선택한다. 상기 계조전압 선택부(33)에서 선택된 각 데이타 라인을 위한 전압들은 아날로그 버퍼부(34)에서 일시 저장되며, 그 다음에, 출력 인에이블 신호(OE)에 응답하여 액정 패널(4)의 각 데이타 라인에 인가된다. 도7에는 실제적으로 액정 패널(4)의 임의의 한 데이타 라인에 인가되는 전압의 파형이 도시되어 있다. 상기 파형으로부터, 임의의 한 프레임 동안 데이타 라인은 동일한 극성을 유지함을 알 수 있다. 여기서, 극성이란 공통 전압 5V에 대한 극성을 의미한다. 따라서, 도7에서 임의의 프레임 동안에는 양의 극성이고, 다음 프레임 동안에는 음의 극성이다. 상기 도7의 파형도에서 5V는 액정 패널의 대향 전극들에 공통적으로 인가된다.

이상 설명된 바와 같이, 본 발명은 데이타 라인 전압의 극성이 프레임 주기마다 반전되면서 도트 반전 구동을 가능하게 하는 화소 배치 구조를 갖는 액정 패널을 제공한다. 상기한 본 발명의 액정 패널에서는 데이타 라인의 전압이 프레임마다 반전되므로, 종래 구조에 비해 데이타 라인의 전압의 스위칭이 감소하며, 이로 인해 전력소모가 적어진다. 뿐만 아니라, 1프레임 주기 동안 데이타 라인 전압의 극성 변화가 없으므로, 데이타 라인 전압의 변화 범위가 종래에 비해 크게 감소하고, 이로 인해 각 셀로의 데이타 전압 인가 시간은 일반적인 도트 반전 구동을 위한 액정 패널보다 더 많다. 이에 따라, 패널 내의 각 액정 셀에서의 충전 특성이 향상된다.

비록 이 발명은 가장 실제적이며 바람직한 실시예를 참조하여 설명되었지만, 이 발명은 상기 개시된 실시예에 한정되지 않으며, 후술되는 청구의 범위 내에 속하는 다양한 변형 및 등가물들도 포함한다.

Claims

서로 평행하게 열방향으로 나열되어 있는 다수의 게이트 라인;

상기 각 게이트 라인을 직교하며, 서로 평행한 다수의 데이타 라인;

상기 각 게이트 라인과 데이타 라인에 의해 정의되는 각 화소 영역에 형성되는 다수의 화소 전극; 및

상기 각 화소 영역에서 대응하는 데이타 라인과 화소 전극 사이에 결합되며, 대응하는 게이트 라인 전압에 응답하여 데이타 라인의 전압을 상기 화소 전극에 인가하는 박막 트랜지스터

를 포함하는 액정 패널에 있어서,

홀수째 열의 상기 화소 전극은 연결되는 상기 데이타 라인의 좌우측 중 어느 한 쪽에 위치하며, 짝수째 열의 상기 화소 전극은 연결되는 상기 각 데이타 라인의 좌우측 중 나머지 한 쪽에 위치하는 것을 특징으로 하는 액정 패널.
제1항에 있어서,

상기 각 박막 트랜지스터는 게이트, 소스 및 드레인을 구비하며, 게이트는 대응하는 게이트 라인에 연결되고, 소스는 대응하는 데이타 라인에 연결되며, 드레인은 대응하는 화소 전극에 연결되는,

액정 패널.
서로 일정한 간격을 유지하면서 대향하고 있는 두 개의 투명 유리 기판;

상기 두 기판 사이의 간격에 주입되는 액정 물질;

상기 두 기판 중 하나의 내부 표면 상에, 서로 평행하게 열방향으로 나열되어 있는 다수의 게이트 라인;

상기 기판의 내부 표면 상에, 상기 각 게이트 라인과 직교하도록 형성되며, 서로 평행한 다수의 데이타 라인;

상기 각 게이트 라인과 데이타 라인에 의해 정의되는 상기 기판 상의 각 화소 영역에 매트릭스 형태로 형성되는 다수의 화소 전극;

상기 두 기판 중 다른 하나의 내부 표면 상에, 상기 다수의 화소 전극에 각각 대응하는 위치에 매트릭스 형태로 배치되도록 형성되는 RGB 컬러 패턴;

상기 컬러 패턴 상부의 전면에 형성되는 대향 전극; 및

상기 각 화소 영역에서 대응하는 데이타 라인과 화소 전극 사이에 결합되며, 대응하는 게이트 라인 전압에 응답하여 데이타 라인의 전압을 상기 화소 전극에 인가하는 박막 트랜지스터

를 포함하는 액정 패널에 있어서,

홀수째 열의 상기 화소 전극은 연결되는 상기 데이타 라인의 좌우측 중 어느 한 쪽에 위치하며, 짝수째 열의 상기 화소 전극은 연결되는 상기 각 데이타 라인의 좌우측 중 나머지 한 쪽에 위치하는 것을 특징으로 하는 액정 패널.
다수의 게이트 라인, 상기 각 게이트 라인에 직교하는 다수의 데이타 라인 및, 상기 각 게이트 라인과 데이타 라인의 교차에 의해 정의되는 영역들에 매트릭스 형태로 배열되는 다수의 화소 전극을 포함하며, 홀수째 열들의 화소 전극들과 짝수째 열들의 화소 전극들은 박막 트랜지스터를 통해 각 데이타 라인의 좌우에서 대응하는 데이타 라인에 교대로 연결되는 액정 패널;

색신호의 데이타 포맷이 상기 액정 패널의 구조에 적합하도록 하기 위하여, 상기 액정 패널 상의 짝수 또는 홀수열들 중 어느 하나의 화소를 위한 색신호의 데이타들을 지연시킴으로써 색신호의 데이타 포맷을 변환시키는 데이타 변환회로;

상기 데이타 변환회로에서 출력되는 색신호의 타이밍을 조정하며, 액정 패널의 구동에 필요한 제어신호를 생성하는 타이밍 제어부; 및

상기 타이밍 제어부에서 제공되는 색신호와 제어신호에 따라 패널 상의 각 데이타 라인을 위한 구동 전압을 생성하며, 상기 생성된 구동전압을 각 데이타 라인에 인가하는 소스 구동회로를 포함하며,

상기 소스 구동회로는 이웃하는 두 데이타 라인 전압의 극성이 서로 반대로 되도록 함과 동시에 각 데이타 라인 전압의 극성은 매 프레임마다 반전되도록 하는,

액정 표시 장치.
제4항에 있어서,

상기한 색신호는 레드(R), 그린(G) 및 블루(B) 성분으로 이루어지며, 각각은 직렬 데이타 포맷을 가지는,

액정 표시 장치.
제5항에 있어서,

상기한 데이타 변환회로는 두 개의 입력단, 선택단 및 출력단을 가지는 3개의 멀티플렉서와 래치로 구성되며,

상기 레드 색신호는 제1멀티플렉서의 제1입력단과 제2멀티플렉서의 제2입력단에 입력되며, 상기 그린 색신호는 제2멀티플렉서의 제1입력단과 제3멀티플렉서의 제2입력단에 입력되며, 상기 블루 색신호는 제3멀티플렉서의 제1입력단과 상기 래치에 입력되며, 상기 래치의 출력단은 상기 제1멀티플렉서의 제2입력단과 연결되는,

액정 표시 장치.
제6항에 있어서,

상기 각 멀티플렉서의 선택단에는 각 색신호의 1수평라인 주기마다 상태가 반전되는 라인 신호가 입력되며, 각 멀티플렉서는 상기 라인 신호에 따라 1수평라인 주기마다 제1입력단과 제2입력단의 신호를 교대로 출력단으로 전송하는,

액정 표시 장치.
제7항에 있어서,

상기한 소스 구동회로는,

각 색신호의 데이타를 시프트시킴으로써 각 색신호의 데이타가 액정 패널의 각 데이타 라인에 할당되도록 배열시키는 시프트 레지스터부;

상기 시프트 레지스터부의 출력을 매 수평라인 주기마다 일시에 출력시키는 래치부;

상기 래치부에서 출력되는 신호에 따라 대응하는 계조전압을 선택하며, 각 신호의 극성이 프레임마다 반전되도록 극성 제어를 수행하는 계조전압 선택부;

상기 계조전압 선택부의 출력을 상기 액정 패널의 각 데이타 라인에 인가하는 아날로그 버퍼부로 구성되는,

액정 표시 장치.
제8항에 있어서,

상기한 시프트 레지스터부는 상기 액정 패널의 각 데이타 라인에 일대일로 대응하는 다수의 시프트 레지스터로 구성되는,

액정 표시 장치.
제8항에 있어서,

상기 계조전압은 양의 극성의 계조전압과 음의 극성의 계조전압으로 이루어지며, 각 계조전압은 다수의 레벨을 갖는,

액정 표시 장치.
제10항에 있어서,

상기한 계조전압 선택부는

인접하는 두 신호의 극성이 반대되도록 미리 설정되어 있는,

액정 표시 장치.