KR20010017524A - 도트 반전 구동 방식의 박막 트랜지스터 액정 표시 장치 - Google Patents

Abstract

이 발명에 따른 도트 반전 구동 방식의 TFT-LCD는 데이터 라인간의 휘도차. 이에 따른 LCD 화면에 수직 줄무늬가 나타나는 것을 억제하기 위해, 게이트 구동부와, 상부 및 하부 데이터 구동부와, LCD 패널을 포함한다. 상기 LCD 패널은 M 게이트 선을 서로 평행하게 열방향으로 나열되도록 형성되고, 2N개의 데이터 선은 상기 게이트 선에 직교하도록 형성된다. 이때, 데이터 선은 N개씩 분담하는 제1 데이터 라인과 제2 데이터 라인으로 나눈다. 상기 각 게이트 선과 데이터 선의 교차에 의해 다수의 화소 영역이 매트릭스 형태로 정의되고, 각 화소에는 상기 게이트 및 데이터 선을 연결하는 박막 트랜지스터가 위치한다. 이러한 매트릭스 형태의 화소에서, 홀수번째 화소열의 화소 전극은 박막 트랜지스터를 통해 상기 제1 데이터 선에 연결되고 짝수번째 화소열의 화소 전극은 박막 트랜지스터를 통해 상기 제2 데이터 선에 연결되며, 이때 각 화소열에서의 이웃하는 박막 트랜지스터는 서로 다른 데이터 선에 연결된다.

Description

도트 반전 구동 방식의 박막 트랜지스터 액정 표시 장치{A THIN FILM TRANSISTOR LIQUID CRYSTAL DISPLAY FOR DOT INVERSE DRIVING METHOD}

이 발명은 액정 표시 장치에 관한 것으로, 도트 반전 구동 방식의 TFT-LCD(Thin Film Transistor Liquid Crystal Display)에 관한 것이다.

LCD는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전계(electric field)를 인가하고 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 원하는 화상 신호를 얻는 표시 장치이다. 이러한 LCD는 휴대가 간편한 플랫 패널형 디스플레이 중에서 대표적인 것으로서, 이 중에서도 박막 트랜지스터(thin film transistor: TFT)를 스위칭 소자로 이용한 TFT-LCD가 주로 이용되고 있다.

TFT-LCD는 주사 신호를 전달하는 다수의 게이트선과 이 게이트선에 교차하여 형성되며 화상 데이터를 전달하는 데이터선이 형성되며, 각 데이터 라인과 게이트 라인의 교차 영역에 화소가 형성된다. 그리고, 상기 각 게이트 라인과 데이터 라인의 교차 영역의 한쪽에는 게이트가 게이트 라인에 연결되고 소스가 데이터 라인에 연결되며 드레인이 화소 전극에 연결되는 박막 트랜지스터가 형성된다.

이러한 TFT-LCD는 최근에 패널의 해상도 증가에 따라 드라이버 IC 실장 밀도등의 이유로 패널의 상부 및 하부에 나누어 드라이버 IC를 적용하는 구조(이하 '듀얼 뱅크 구조'라 한다)를 채택하는 것이 일반적이다.

도1a는 이와 같은 듀얼 뱅크 구조의 TFT-LCD를 나타내는 도면이다. 도1에 도시되어 있듯이 듀얼 뱅크 구조의 TFT-LCD는 액정 패널(10), 상부 및 하부 데이터 구동부(21, 22)와 게이트 구동부(30)로 이루어진다.

여기서, 액정 패널(10)에는 게이트 온 신호를 전달하기 위한 m개의 게이트선(G1, G2, G3, G4, ..., Gm-1, G2m)이 형성되어 있으며, 화상 신호를 나타내는 계조 전압을 전달하기 위한 데이터선(D1, D2, ..., Dn; C1, C2, ..., Cn)이 형성되어 있다. 게이트선과 데이터선에 의해 둘러싸인 영역은 각각 화소를 이루어 매트릭스 구조로 형성되어 있고, 각 화소는 게이트선과 데이터선에 각각 게이트 전극 및 소스 전극이 연결되는 박막 트랜지스터(12), 박막 트랜지스터(12)의 드레인 전극에 연결되는 화소 전극(도시하지 않음)과 공통 전압이 인가되는 공통 전극(도시하지 않음)을 포함한다.

이러한 종래의 듀얼 뱅크 구조의 TFT-LCD는 데이터선(D1, D2, ..., Dn)을 통해 상부 데이터 구동부(21)의 화상 신호를 나타내는 계조 신호를 홀수번째 화소열에 인가하고, 데이터선(C1, C2, ..., Cn)을 통해 하부 데이터 구동부(22)의 계조 신호를 짝수번째 화소열에 인가한다. 이때, 게이트 구동부(30)는 게이트선 G1에서부터 Gm 순으로 게이트 온 전압을 순차적으로 인가한다.

여기서, 종래의 듀얼 뱅크 구조의 TFT-LCD는 TFT-LCD의 각 화소에 화상 데이터를 인가하는 방법은 도트 반전 방식에 따르는데, 도트 반전 방식은 액정에 인가되는 전압의 극성과 이 액정에 이웃하는 액정에 인가되는 전압의 극성이 다르도록 하고, 주기적으로 액정에 인가되는 전압의 극성을 반전시켜 액정을 구동시키는 것이다.

도1b와 도1c는 도트 반전 구동을 설명하기 위한 것이다. 도트 반전 구동에 따르면, 행방향 및 열방향으로 서로 인접하는 두 화소 전극에는 서로 다른 극성의 구동 전압이 인가된다. 예를 들어, 액정 패널 상의 서로 인접하는 두 화소 전극 중 임의의 하나에는 양의 극성의 구동 전압이 인가되며, 다른 하나에는 음의 극성의 구동 전압이 인가된다. 도1b에서 빗금친 영역은 음의 극성이고, 빗금치지 않은 영역은 양의 극성임을 나타낸다. 또한, 이러한 극성 상태는 매 프레임마다 반전된다. 도1b는 임의의 한 프레임 주가동안의 극성 상태를 도시한 것이고, 도1c는 그 다음 프레임 주기 동안의 극성 상태를 도시한 것이다.

그러나, 이와 같은 듀얼 뱅크 구조의 TFT-LCD는 드라이버 IC 실장 밀도의 문제는 해결하나, 데이터선의 지연에 의한 이웃하는 화소간의 휘도차이를 일으키는 문제점이 있다.

이는 각 데이터선(D1, D2, ..., Dn; C1, C2, ..., Cn)에 인가되는 도2의 (가)와 같은 계조 신호가 종단점으로 갈수록 신호가 지연되어 (나)와 같이 되고, 듀얼 뱅크 구조상 데이터선의 시작점이 서로 반대이기 때문이다. 특히, 도1의 화살표에서 지적하는 바와 같이 각 데이터 선에 연결되는 화소가 열로 나란히 배치되어 있기 때문이다. 그러므로, 각 데이터 구동부(21, 22)에 근접한 화소행의 이웃하는 화소들은 그 휘도 차이가 심하게 되어 줄무늬가 보이게 된다.

따라서, 이 발명은 종래의 문제점을 해결하기 위해, 듀얼 뱅크 구조상 데이터 라인의 지연으로 발생되는 수직 줄무늬 발생과 같은 제품의 품질이 저하되는 것을 방지하는데 있다.

도1a는 종래의 듀얼 뱅크 구조의 TFT-LCD의 도면이다.

도1b와 도1c는 임의의 한 프레임과 그 다음 프레임에서 상기 도1의 패널의 극성 상태를 각각 도시한 도면이다.

도2는 종래의 듀얼 뱅크 구조의 데이터 라인에 인가되는 데이터 신호을 나타낸 도면이다.

도3는 이 발명의 제1 실시예에 따른 도트 반전 구동 방식의 TFT-LCD의 도면이다.

도4a와 도4b는 임의의 한 프레임과 그 다음 프레임에서 상기 도3의 패널의 극성 상태를 각각 도시한 도면이다.

도5는 이 발명의 제2 실시예에 따른 도트 반전 구동 방식의 TFT-LCD의 도면이다.

이 발명의 제1 특징에 따른 도트 반전 구동 방식의 TFT-LCD는 게이트 구동부와, 상부 및 하부 데이터 구동부와, LCD 패널을 포함한다.

상기 LCD 패널에는 다수의 게이트 선이 서로 평행하게 열방향으로 형성되어 있고, 다수의 데이터 선이 상기 게이트 선에 직교하도록 형성되어 있으며, 상기 각 게이트 선과 데이터 선의 교차에 의해 다수의 화소 영역이 매트릭스 형태로 정의되고, 각 화소 영역에는 상기 게이트 및 데이터 선을 연결하는 박막 트랜지스터가 위치한다. 여기서, 다수의 데이터 선 중 홀수번째 데이터 선은 상기 상부 데이터 구동부에 연결되어 있고, 짝수번째 데이터 선은 상기 하부 데이터 구동부에 연결되어 있다.

한편, 매트릭스 형태의 화소에서, 홀수번째 화소열의 홀수번째 화소 전극은 박막 트랜지스터를 통해 상기 제1 데이터 선에 연결되고 짝수번째 화소 전극은 박막 트랜지스터를 통해 제2 데이터 선에 연결되며, 짝수번째 화소열의 홀수번째 화소 전극은 박막 트랜지스터를 통해 상기 제2 데이터 선에 연결되고 짝수번째 화소 전극은 박막 트랜지스터를 통해 제1 데이터 선에 연결된다.

따라서, 각 화소열에서의 이웃하는 화소 전극은 박막 트랜지스터를 통해 서로 다른 데이터 선에 연결된다. 물론, 그 반대로, 홀수번째 화소열의 홀수번째 화소 전극은 박막 트랜지스터를 통해 상기 제2 데이터 선에 연결되고 짝수번째 화소 전극은 박막 트랜지스터를 통해 상기 제1 데이터 선에 연결되며, 짝수번째 화소열의 홀수번째 화소 전극이 박막 트랜지스터를 통해 상기 제1 데이터 선에 연결되고 짝수번째 화소 전극이 박막 트랜지스터를 통해 상기 제2 데이터 선에 연결될 수 있다.

또한, 화소열중 일정한 순서로 각 화소 전극을 제1 테이터선과 제2 데이터 선에 교대로 연결할 수 있다. 즉, 예를 들면 화소열에서 처음에서부터 K개씩을 한 블록으로 하여 각 블록 단위로 연결되는 데이터 선이 다르도록 할 수 있다. 본 발명의 명세서에서는 전자에 관해서만 설명되었지만, 당업자가 상기 둘 사이에서 설계변경을 수행하는 것이 자명하다.

상기 설명된 패널 구조에 의해 한 프레임 주기 동안 짝수번째 데이터 선에는 양극 전압만 공급되고, 홀수번째 데이터 선에는 음극 전압만 공급되므로, 각 데이터 선에는 매 프레임 주기 동안 동일한 극성을 가지는 화소 전극들이 연결된다.

따라서, 서로 인접한 화소 전극에서의 극성은 반대가 되어 상기 구조의 액정 패널은 도트 반전 구동을 가능하게 함과 동시에 임의의 한 프레임 주기 동안 데이터 선 전압의 극성 반전을 필요로 하지 않는다.

게이트 구동부는 다수의 게이트 선에 순차적으로 게이트 온 신호를 출력한다. 상부 데이터 구동부는 홀수번째 데이터 선에 데이터 신호를 인가하고, 하부 데이터 구동부는 짝수번째 데이터 선에 데이터 신호를 인가한다.

한편, 이 발명의 제2 특징에 따른 도트 반전 구동 방식의 TFT-LCD는 제1 게이트 구동부, 제2 게이트 구동부, 상부 데이터 구동부, 하부 데이터 구동부 및 LCD 패널을 포함한다.

LCD 패널은 상기 제1 특징에 따른 LCD 패널과 같이 M개의 게이트 선과, 상기 M개의 게이트 선에 각각 수직 교차하는 N개의 데이터 선, 박막 트랜지스터 및 화소를 포함하고 있으며, 데이터 선과 화소 전극과의 연결은 제1 특징에 따른 LCD 패너로가 동일하다.

여기서, M개의 게이트 선중 첫번째부터 차례로 M/2번째 게이트 선은 제1 게이트 구동부에 연결되고, 첫번째 게이트 선으로부터 차례로 M/2번째 게이트 선에 수직 교차하는 N개의 데이터 선은 상기 상부 데이터 구동부와 상기 M/2번째 게이트 선 사이에 있다. 그리고, M/2 +1번째 게이트 선으로부터 차례로 M번째 게이트 선은 제2 게이트 구동부에 연결되고, M/2 +1번째 게이트 선으로부터 차례로 M번째 게이트 선에 수직 교차하는 N개의 데이터 선은 상기 하부 데이터 구동부와 상기 M/2 +1번째 게이트 선 사이에 있다.

상기 제1 게이트 구동부는 연결된 M/2개의 게이트 선에 순차적으로 구동 신호를 인가하고, 상기 제2 게이트 구동부는 상기 제1 게이트 구동부의 구동과 동시에 구동하여 연결된 M/2개의 게이트 선에 순차적으로 구동 신호를 인가한다.

상기 상부 데이터 구동부는 연결된 N개의 데이터 선에 데이터 신호를 동시에 인가하고, 상기 하부 데이터 구동부는 연결된 N개의 데이터 선에 데이터 신호를 동시에 인가한다.

이때, 상부 및 하부 데이터 구동부는 출력하는 데이터 신호의 극성을 주기적으로 반전시킨다.

상기한 이 발명의 목적, 특징 및 효과는 도면을 참조로 한 이 발명의 실시예에 따른 설명으로부터 보다 명백해질 것이다.

이하, 첨부한 도면을 참조로 이 발명의 바람직한 실시예를 상세히 설명한다.

도3은 이 발명의 제1 실시예에 따른 도트 반전 구동 방식의 TFT-LCD의 화소, 게이트 및 소스 드라이버의 연결 관계를 나타낸 배치도로서, 듀얼 뱅크 구조의 TFT-LCD이다. 도3에 도시되어 있듯이, 이 발명의 제1 실시예에 따른 도트 반전 구동 방식의 TFT-LCD는 게이트 드라이버(100), 상부 소스 드라이버(210), 하부 소스 드라이버(220) 및 LCD 패널(300)를 포함한다.

여기서, LCD 패널(300)은 m개의 게이트 라인(G1, G2, ..., Gm)이 형성되고, 각 게이트 라인(G1, G2, ..., Gm)에 직교하도록 2n개의 데이터 라인(D1, D2, ..., Dn ; C1, C2, ...Cn )이 형성되며, 각 라인의 직교에 의해 형성된 매트리스 구조에 채워지는 다수의 화소(Gm/3×n/3, Bm/3×m/3, Bm/3×n/3)가 형성되고, 및 각 화소 전극에 드레인이 연결되고 게이트 라인에 게이트가 연결되며 데이터 라인에 소스가 연결된 박막 트랜지스터(M)를 포함한다. 따라서, LCD 패널은 m×n/3의 해상도를 가진다.

여기서, 각 데이터 및 게이트 라인과 박막 트랜지스터와 화소와의 연결 관계를 상세히 설명하면, 2n개의 데이터 라인중 n개의 짝수 데이터 라인은 하부 소스 드라이버(220)에 연결되고, 나머지 n개의 홀수 데이터 라인은 상부 소스 드라이버(210)에 연결되어 있다.

이때, 당업자라면 홀수 데이터 라인을 하부 소스 드라이버(220)에 연결하고, 짝수 데이터 라인을 상부 소스 드라이버(210)에 연결하는 것이 용이하다.

한편, 매트릭스 형태의 화소들 중 홀수 화소행은 좌측 데이터 라인에 소스가 연결되고, 짝수 화소행은 우측 데이터 라인에 소스가 연결된다.

이를 화소열에서 보면, 이웃하는 화소들은 박막 트랜지스터를 통해 서로 다른 데이터 라인(홀수번째 및 짝수번째 데이터 라인)에 연결되어 있다고 할 수 있다.

예를 들면, 첫번째 화소행에서 보면, 화소(R11)는 홀수번째 데이터 라인(D1)에 박막 트랜지스터(Q)를 통해 연결되고, 화소(R21)는 짝수번째 데이터 라인(C1)에 연결되며, 화소(G31)은 홀수번째 데이터 라인(D1)에 연결되고, 화소(R41)은 짝수번째 데이터 라인(C1)에 연결된다. 이러한 연결 관계는 첫번째 화소행뿐 만아니라 나머지 화소행에서의 화소들 또한 그러하다.

결국, 박막 트랜지스터(M)를 통해 하나의 데이터 라인에 연결된 화소 전극은 지그재그로 위치하고 있다고 할 수 있다.

게이트 드라이버(100)는 M개의 게이트 라인을 G1으로부터 Gm의 순서로 턴 온 신호를 순차적으로 출력한다. 그리고, 상부 소스 드라이버(210)는 짝수번째 데이터 라인으로 동시에 데이터 신호를 출력하며, 하부 소스 드라이버(220)는 홀수번째 데이터 라인으로 동시에 데이터 신호를 출력한다. 이때, 상부 및 하부 소스 드라이버(210, 220)는 게이트 라인이 순차적으로 턴 온 될때마다 인가하는 색 신호를 달리한다.

이하, 도3에 도시된 발명의 제1 실시예에 따른 액정 표시 장치의 구성을 도4a와 도4b를 참조로 그 동작을 설명한다.

도4a와 도4b는 이 발명의 제1 실시예에 따른 도트 반전 구동 방식의 TFT-LCD의 패널의 극성 상태를 나타낸 도면이다. 도4a와 도4b에 도시된 LCD 패널은 전체 패널의 일부를 도시한 것이다.

도4a와 도4b에서 빗금친 화소 전극은 음의 극성이고, 빗금치지 않은 화소 전극은 양의 극성이다. 따라서, 본 발명에서 제안된 화소 배치로 인해 각 데이터 라인에는 한 프레임 주기 동안 동일한 극성을 가지는 화소 전극이 연결되어 있다.

우선, 도4a를 참조로 패널의 극성 상태를 설명한다.

게이트 드라이버(100)는 게이트 라인(G1)으로부터 순차적으로 라인(Gm)까지 게이트 온 신호를 인가한다. 그러면, 상부 및 하부 소스 드라이버(210, 220)는 온된 게이트 라인에 따라 각 화소 전극으로 서로 다른 색 신호를 홀수 및 짝수 데이터 라인으로 인가한다.

즉, 첫번째 게이트 라인(G1)이 온되면, 상부 소스 드라이버(210)는 홀수 첫번째 데이터 라인(D1)으로 빨간 색의 양 신호를 인가하고, 홀수 두번째 데이터 라인(D2)으로 파란 색의 양의 신호를 인가하며, 홀수 세번째 데이터 라인(D3)으로 초록 색의 양의 신호를 인가한다. 그리고, 하부 소스 드라이버(220)는 짝수 첫번째 데이터 라인(C1)으로 초록색의 음의 신호를 인가하고, 짝수 두번째 데이터 라인(C2)으로 빨간색의 음의 신호를 인가하며, 짝수 세번째 데이터 라인(C3)으로 파란색의 음의 신호를 인가한다.

그리고, 두번째 게이트 라인(G2)이 온 되면, 상부 소스 드라이버(210)는 홀수 첫번째 데이터 라인(D1)으로 양 신호를 인가하고, 홀수 두번째 데이터 라인(D2)으로 초록 색의 양의 신호를 인가하며, 홀수 세번째 데이터 라인(D3)으로 빨간 색의 양의 신호를 인가한다. 그리고, 하부 소스 드라이버(220)는 짝수 첫번째 데이터 라인(C1)으로 빨간 색의 음의 신호를 인가하고, 짝수 두번째 데이터 라인(C2)으로 파란 색의 음의 신호를 인가하며, 짝수 세번째 데이터 라인(C3)으로 초록 색의 음의 신호를 인가한다.

따라서, 세번째, 네번째, ..., m번째 게이트 라인순으로 게이트 온 신호가 인가되면, 상부 및 하부 소스 드라이버(210, 220)는 첫번째 게이트 라인 온시 및 두번째 게이트 라인 온시의 색 신호를 번갈아 인가하여 한 화소의 전압 극성에 대해 이웃하는 화소의 전압 극성이 반대가 되도록 한다.

한편, 이러한 동작을 화소 전극측에서 바라보면, 화살표 A1로 표시된 화소열에서는, 게이트 라인이 순차적으로 온되면 빗금친 화소 전극(G12, G32, G52,...) 은 짝수 데이터 라인(C1)에 연결되어 있으므로 음의 극성을 띠고, 빗금치지 않은 화소 전극(G22, G42, G62, ..., Gm2)은 홀수 데이터 라인(D2)에 연결되어 있으므로 양의 극성을 띤다.

그리고, 화살표 A2로 표시된 화소열에서는 게이트 라인이 순차적으로 온되면, 빗금친 화소 전극(B23, B43, B63,..., Bm3)은 짝수 데이터 라인(C2)에 연결되어 있으므로 음의 극성을 띠고, 빗금치지 않은 화소 전극(B13, B33, B53, ..., Bm3)은 홀수 데이터 라인(D2)에 연결되어 있으므로 양의 극성을 띤다.

또, 화살표 A3로 표시된 화소열에서는 게이트 라인이 순차적으로 온되면, 빗금친 화소 전극(R14, R34, R54,..., Rm4)은 짝수 데이터 라인(C2)에 연결되어 있으므로 음의 극성을 띠고, 빗금치지 않은 화소 전극(R24, R44, R64, ..., Rm4)은 홀수 데이터 라인(D3)에 연결되어 있으므로 양의 극성을 띤다.

결국, 화소열에서 보면 홀수번째 화소 전극은 홀수 데이터 라인(D1, D2, ..., Dn/2)에 연결되어 양의 극성을 띠고, 짝수번째 화소 전극은 짝수 데이터 라인(C1, C2, ..., Cn/2)에 연결되어 음의 극성을 띠며, 데이터 라인측에서 보면 하나의 데이터 라인은 좌, 우측에 있는 화소열에 있는 화소 전극과 교번으로 연결된다.

따라서, 하나의 데이터 라인에 연결된 화소 전극은 동일한 극성을 띠게 된다.

한편, 도4a에 도시한 프레임을 나타낸 후 도4b와 같이 그 다음 프레임에서 패널의 극성이 반전된다.

즉, 게이트 드라이버(100)가 다시 첫번째 게이트 라인으로부터 m번째 게이트 라인순으로 순차적으로 게이트 온 신호를 인가할 때, 상부 및 하부 소스 드라이버(210, 220)는 이전 프레임시 해당 화소로 출력하는 색 신호에 대한 극성을 반전시켜 출력한다.

따라서, 모든 화소들은 매 프레임마다 극성이 반전된 색 신호 전압을 인가 받으며, 이 발명은 이로서 도트 반전 구동이 이루어진다.

여기서, 이 발명의 제1 실시예에 따른 도트 반전 구동 방식의 TFT-LCD는 동일한 데이터 라인에 연결된 화소 전극이 매 프레임마다 극성이 반전되고, 화소 열에서 보면 약간의 휘도차이가 있는 화소들이 서로 섞이게 됨으로써 수직 줄무늬 현상이 개선됨이 자명하다.

여기서, 상기와 같이 상부 및 하부 소스 드라이버(210, 220)에서 온되는 게이트 라인에 따라 종류가 다른 색 신호를 번갈아 데이터 라인에 인가하는 것은 당업자라면 타이밍 제어 장치의 설계를 변경하여 이를 이루는 것이 용이하다. 또한, 당업자라면 화소열에서 홀수 및 짝수 화소 전극 순으로 데이터 라인이 교대로 연결되는 것을 이웃하는 화소 전극 몇개를 한 블록으로 하여, 블록 단위로 각 데이터 라인에 교대로 연결되도록 하는 것이 용이하다.

이하, 도5와 도4a 및 도4b를 참조로 이 발명의 제2 실시예에 따른 도트 반전 구동 방식의 TFT-LCD를 설명한다

도5는 이 발명의 제2 실시예에 따른 도트 반전 구동 방식의 TFT-LCD를 나타낸 도면으로서, 듀얼 스캔 TFT-LCD이다. 도5에 도시되어 있듯이 이 발명의 제2 실시예에 따른 도트 반전 구동 방식의 TFT-LCD는 상부 및 하부 소스 드라이버(210, 220), 제1 게이트 드라이버(110), 제2 게이트 드라이버(120)와, LCD 패널(310)로 이루어진다.

여기서, LCD 패널(310)은 각 화소 전극과 박막 트랜지스터, 게이트 선 및 데이터 선의 연결 관계가 제1 실시예와 동일하다.

그러나, LCD 패널(310)은 게이트 선과 제1, 제2 게이트 드라이버(110, 120)와의 연결, 데이터 선과 상부 및 하부 소스 드라이버(210, 220)와의 연결이 제1 실시예와 다르다. 즉, 2m개의 게이트 선중 첫번째부터 m번째까지는 제1 게이트 드라이버(110)에 연결되고, m+1번째부터 2m번째까지는 제2 게이트 드라이버(120)에 연결되며, 2n개의 데이터 선은 각각 상부 및 하부 소스 드라이버(210, 220)에 연결되는데 그 길이가 각 소스 드라이버(210 또는 220)에서 m 또는 m+1 번째 게이트 선까지이다.

따라서, 제1 게이트 드라이버(110)는 첫번째 게이트 라인으로부터 m번째 게이트 라인을 담당하여 각 라인에 순차적으로 온 신호를 인가하고, 제2 게이트 드라이버(120)는 m+1번째로부터 2m번째 게이트 라인을 담당하여 각 라인에 온 신호를 인가한다. 이때, 제1 및 제2 게이트 드라이버(110. 120)는 동시에 구동한다.

상부 및 하부 소스 드라이버(210, 220)는 제1 실시예와 같이 해당 라인에 R, G, B 색 신호를 데이터 라인에 인가하는데, 제1 실시예와 달리 모든 데이터 라인에 연결되어 있으므로 홀수, 짝수의 화소 열에 대한 관리를 하지 않는다.

그러므로, 각 드라이버(110, 120, 210, 220)가 해당하는 동작을 수행하면 도4a와 같이 한 프레임 동안 한 화소와 이웃하는 화소간의 전압의 극성이 다르게 되고, 그 다음 프레임에서 도4b와 같이 각 화소의 전압 극성이 반전된다.

결국, 이 발명의 제2 실시예에 따른 도트 반전 구동 방식의 TFT-LCD는 제1 실시예와 동일한 프레임 극성 반전을 가지며, 동일한 효과를 발생한다.

이 발명은 화소열에 위치한 화소 전극중 홀수 화소 전극와 짝수 화소 전극이 연결되는 데이터 라인이 교대로 다르도록 하여, 데이터 라인의 시작점 및 종단점 부근에서 심해지는 라인간의 휘도차이를 보상하여 LCD 화면에 수직 줄무늬 현상이 나타나는 것을 억제한다.

Claims (10)

1. 다수의 게이트 라인, 상기 다수의 게이트 라인에 직교하는 데이터 라인과, 상기 각 게이트 라인과 데이터 라인의 교차에 의해 정의되는 영역들에 매트릭스 형태로 배열되는 다수의 화소 전극을 포함하며, 홀수째 열들의 화소 전극들과 짝수째 열들의 화소 전극들은 박막 트랜지스터를 통해 좌우에서 대응하는 데이터 라인에 교대로 연결되는 액정 패널;

   상기 데이터 라인중 홀수번째 데이터 라인과 연결되고, 상기 게이트 라인이 순차적으로 온됨에 대응하여 색 신호를 상기 홀수번째 데이터 라인에 인가하는 상부 소스 드라이버;

   상기 데이터 라인중 짝수번째 데이터 라인과 연결되고 상기 게이트 라인이 순차적으로 온됨에 대응하여 색 신호를 홀수번째 데이터 라인에 인가하는 하부 소스 드라이버; 및

   상기 다수의 게이트 라인에 연결되고 각 게이트 라인으로 온 신호를 순차적으로 출력하는 게이트 드라이버를 포함하며,

   상기 상부 및 하부 소스 드라이버는 이웃하는 화소들의 전압 극성이 서로 반대가 되도록 함과 동시에 각 화소들에 인가되는 전압의 극성은 매 프레임마다 반전되도록 하는 도트 반전 구동 방식의 박막 트랜지스터 액정 표시 장치.
2. 제1항에 있어서, 상기 액정 패널은,

   각 화소열에서의 홀수번째 화소 전극은 홀수번째 데이터 라인과 연결되고, 짝수번째 화소 전극은 짝수번째 데이터 라인과 연결되는 것을 특징으로 하는 도트 반전 구동 방식의 박막 트랜지스터 액정 표시 장치.
3. 제1항에 있어서, 상기 액정 패널은,

   각 화소열의 화소 전극을 K개를 한 블록 단위로 나누고, 이웃하는 각 블록이 서로 다른 데이터 라인과 연결시키는 것을 특징으로 하는 도트 반전 구동 방식의 박막 트랜지스터 액정 표시 장치.
4. 제1항 또는 제3항에 있어서, 상기 상부 데이터 드라이버는,

   온 신호가 인가된 게이트 라인이 K개 씩될 때마다 서로 다른 색 신호를 데이터 라인으로 인가하는 것을 특징으로 하는 도트 반전 구동 방식의 박막 트랜지스터 액정 표시 장치.
5. 제1항 또는 제3항에 있어서, 상기 하부 데이터 드라이버는,

   온 신호가 인가된 게이트 라인이 K개 씩될 때마다 서로 다른 색 신호를 데이터 라인으로 인가하는 것을 특징으로 하는 도트 반전 구동 방식의 박막 트랜지스터 액정 표시 장치.
6. M개의 게이트 라인, 상기 M 게이트 라인에 직교하는 N개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인의 교차에 의해 정의되는 영역들에 매트릭스 형태로 배열되는 다수의 화소 전극을 포함하며, 홀수째 열들의 화소 전극들과 짝수째 열들의 화소 전극들은 박막 트랜지스터를 통해 좌우에서 대응하는 데이터 라인에 교대로 연결되는 액정 패널;

   상기 N개의 데이터 라인과 연결되고 상기 게이트 라인이 순차적으로 온됨에 대응하여 색 신호를 각 데이터 라인에 인가하는 상부 소스 드라이버;

   상기 N개의 데이터 라인과 연결되고 상기 게이트 라인이 순차적으로 온됨에 대응하여 색 신호를 각 데이터 라인에 인가하는 하부 소스 드라이버;

   상기 M/2개의 게이트 라인에 연결되고, 게이트 라인으로 온 신호를 순차적으로 출력하는 제1 게이트 드라이버; 및

   나머지 M/2개의 게이트 라인에 연결되고, 상기 제1 게이트 드라이버의 구동에 동기하여 게이트 라인으로 온 신호를 순차적으로 출력하는 제2 게이트 드라이버를 포함하며,

   상기 상부 및 하부 소스 드라이버는 이웃하는 화소들의 전압 극성이 서로 반대가 되도록 함과 동시에 각 화소들에 인가되는 전압의 극성은 매 프레임마다 반전되도록 하는 도트 반전 구동 방식의 박막 트랜지스터 액정 표시 장치.
7. 제6항에 있어서, 상기 액정 패널은,

   각 화소열에서의 홀수번째 화소 전극은 홀수번째의 데이터 라인과 연결되고, 짝수번째 화소 전극은 짝수번째의 데이터 라인과 연결되는 것을 특징으로 하는 도트 반전 구동 방식의 박막 트랜지스터 액정 표시 장치.
8. 제6항에 있어서, 상기 액정 패널은,

   각 화소열의 화소 전극을 K개를 한 블록 단위로 나누고, 이웃하는 각 블록이 서로 다른 데이터 라인과 연결시키는 것을 특징으로 하는 도트 반전 구동 방식의 박막 트랜지스터 액정 표시 장치.
9. 제6항 또는 제8항에 있어서, 상기 상부 데이터 드라이버는,

   온 신호가 인가된 게이트 라인이 K개 씩될 때마다 서로 다른 색 신호를 데이터 라인으로 인가하는 것을 특징으로 하는 도트 반전 구동 방식의 박막 트랜지스터 액정 표시 장치.
10. 제6항 또는 제8항항에 있어서, 상기 하부 데이터 드라이버는,

    온 신호가 인가된 게이트 라인이 K개 씩될 때마다 서로 다른 색 신호를 데이터 라인으로 인가하는 것을 특징으로 하는 도트 반전 구동 방식의 박막 트랜지스터 액정 표시 장치.