JP2002014658A - 液晶駆動用集積回路素子 - Google Patents
液晶駆動用集積回路素子Info
- Publication number
- JP2002014658A JP2002014658A JP2000195540A JP2000195540A JP2002014658A JP 2002014658 A JP2002014658 A JP 2002014658A JP 2000195540 A JP2000195540 A JP 2000195540A JP 2000195540 A JP2000195540 A JP 2000195540A JP 2002014658 A JP2002014658 A JP 2002014658A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- output
- pad
- liquid crystal
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 液晶駆動用集積回路素子によるデータ線間の
電荷中和において、集積回路素子間での中和電荷のばら
つきを無くす。。 【解決手段】 集積回路素子を構成する半導体チップ２
０は、演算増幅器２４と出力用パッド２２との間を接続
する第１スイッチ２５と、出力用パッド２２間を接続す
る第２スイッチ２６と、半導体チップ２０の長尺方向に
２個配置されたＩＣ間接続用パッド２７と、出力用パッ
ド２２と各ＩＣ間接続用パッド２７との間を接続する第
３スイッチ２８とを有する。この集積回路素子をモジュ
ールへ複数個実装し、隣接する集積回路素子のＩＣ間接
続用パッド２７間が接続されたときの動作は、第１スイ
ッチ２５のオフ制御期間内において、第２スイッチ２６
および第３スイッチ２８がオン制御され、出力用パッド
２２間が集積回路素子内および集積回路素子間で短絡し
て各集積回路素子に接続された全てのデータ線間で電荷
が中和される。
電荷中和において、集積回路素子間での中和電荷のばら
つきを無くす。。 【解決手段】 集積回路素子を構成する半導体チップ２
０は、演算増幅器２４と出力用パッド２２との間を接続
する第１スイッチ２５と、出力用パッド２２間を接続す
る第２スイッチ２６と、半導体チップ２０の長尺方向に
２個配置されたＩＣ間接続用パッド２７と、出力用パッ
ド２２と各ＩＣ間接続用パッド２７との間を接続する第
３スイッチ２８とを有する。この集積回路素子をモジュ
ールへ複数個実装し、隣接する集積回路素子のＩＣ間接
続用パッド２７間が接続されたときの動作は、第１スイ
ッチ２５のオフ制御期間内において、第２スイッチ２６
および第３スイッチ２８がオン制御され、出力用パッド
２２間が集積回路素子内および集積回路素子間で短絡し
て各集積回路素子に接続された全てのデータ線間で電荷
が中和される。
Description
【０００１】
【発明の属する技術分野】本発明はアクティブマトリッ
クス方式の液晶表示装置の駆動装置として用いる液晶駆
動用集積回路素子に関する。
クス方式の液晶表示装置の駆動装置として用いる液晶駆
動用集積回路素子に関する。
【０００２】
【従来の技術】アクティブマトリックス方式の液晶表示
装置の液晶表示モジュールは、図３に示すように液晶パ
ネル１００と液晶パネル１００の外周に配置した駆動装
置２００とを具備している。液晶パネル１００は、画素
を構成する画素電極および画素電極への駆動電圧の供給
を制御するＴＦＴ（薄膜トランジスタ）がマトリックス
状に形成されたリア側のガラス基板と、コモン電極およ
びカラーフィルタが形成されたフロント側のガラス基板
とが液晶を介して互いに対向配置され、水平方向に延在
し垂直方向に並設される走査線がＴＦＴのゲートに電気
的接続され、垂直方向に延在し水平方向に並設されるデ
ータ線がＴＦＴのドレインに電気的接続されて構成され
ている。駆動装置２００は、液晶パネル１００のデータ
線に電気的接続される水平ドライバ２１０と、走査線に
電気的接続される垂直ドライバ２２０とで構成されてい
る。垂直ドライバ２２０から各走査線に線順次に走査信
号が供給されることにより、走査信号が供給された走査
線に電気的接続されている各ＴＦＴがオンし、水平ドラ
イバ２１０から各データ線に同時に供給された駆動電圧
がこのオンしたＴＦＴを介して対応する画素電極に供給
され、コモン電極に供給される電圧（以下、コモン電圧
Ｖcomという）との電位差で液晶を駆動する。
装置の液晶表示モジュールは、図３に示すように液晶パ
ネル１００と液晶パネル１００の外周に配置した駆動装
置２００とを具備している。液晶パネル１００は、画素
を構成する画素電極および画素電極への駆動電圧の供給
を制御するＴＦＴ（薄膜トランジスタ）がマトリックス
状に形成されたリア側のガラス基板と、コモン電極およ
びカラーフィルタが形成されたフロント側のガラス基板
とが液晶を介して互いに対向配置され、水平方向に延在
し垂直方向に並設される走査線がＴＦＴのゲートに電気
的接続され、垂直方向に延在し水平方向に並設されるデ
ータ線がＴＦＴのドレインに電気的接続されて構成され
ている。駆動装置２００は、液晶パネル１００のデータ
線に電気的接続される水平ドライバ２１０と、走査線に
電気的接続される垂直ドライバ２２０とで構成されてい
る。垂直ドライバ２２０から各走査線に線順次に走査信
号が供給されることにより、走査信号が供給された走査
線に電気的接続されている各ＴＦＴがオンし、水平ドラ
イバ２１０から各データ線に同時に供給された駆動電圧
がこのオンしたＴＦＴを介して対応する画素電極に供給
され、コモン電極に供給される電圧（以下、コモン電圧
Ｖcomという）との電位差で液晶を駆動する。
【０００３】水平ドライバ２１０により各画素電極に供
給される駆動電圧は、液晶固有の特性からコモン電圧に
対して正極性と負極性を交互に切り換えなければなら
ず、例えば、６４階調表示の場合、正極性階調電圧ＶＰ
１〜ＶＰ６４（Ｖcom＜ＶＰ１＜…＜ＶＰ６４）のうち
のひとつの階調電圧ＶＰｘと、負極性階調電圧ＶＮ１〜
ＶＮ６４（Ｖcom＞ＶＮ１＞…＞ＶＮ６４）のうちのひ
とつの階調電圧ＶＮｘとが交互に供給される。この正極
性と負極性を交互に切り換える駆動方式としては、１画
面（フレーム）ごとに切り換えるフレーム反転駆動や、
１走査線ごとに切り換えるライン反転駆動や、１画素電
極単位で切り換えるドット反転駆動等の交流駆動方式が
提案されており、ライン反転駆動やドット反転駆動の方
式では、１走査線を走査するごとに、フレーム反転駆動
の方式では、１フレームを走査するごとに、液晶パネル
の駆動電圧として、データ線に正極性と負極性の階調電
圧を交互に供給する。この切り換えのとき、データ線に
対して、正極性から負極性へ、および、負極性から正極
性への充放電動作を行うため電力が消費される。従っ
て、１走査線を走査するごとに切り換える方式のほう
が、１フレームを走査するごとに切り換える方式より、
消費電力は非常に大きい。この電力消費を抑えるため
に、ドット反転駆動の方式では、データ線の奇数線と偶
数線とに正極性と負極性の階調電圧を互い違いに供給す
ることを利用して、データ線間の電荷を中和することに
よる電荷回収の方法が採用されている。
給される駆動電圧は、液晶固有の特性からコモン電圧に
対して正極性と負極性を交互に切り換えなければなら
ず、例えば、６４階調表示の場合、正極性階調電圧ＶＰ
１〜ＶＰ６４（Ｖcom＜ＶＰ１＜…＜ＶＰ６４）のうち
のひとつの階調電圧ＶＰｘと、負極性階調電圧ＶＮ１〜
ＶＮ６４（Ｖcom＞ＶＮ１＞…＞ＶＮ６４）のうちのひ
とつの階調電圧ＶＮｘとが交互に供給される。この正極
性と負極性を交互に切り換える駆動方式としては、１画
面（フレーム）ごとに切り換えるフレーム反転駆動や、
１走査線ごとに切り換えるライン反転駆動や、１画素電
極単位で切り換えるドット反転駆動等の交流駆動方式が
提案されており、ライン反転駆動やドット反転駆動の方
式では、１走査線を走査するごとに、フレーム反転駆動
の方式では、１フレームを走査するごとに、液晶パネル
の駆動電圧として、データ線に正極性と負極性の階調電
圧を交互に供給する。この切り換えのとき、データ線に
対して、正極性から負極性へ、および、負極性から正極
性への充放電動作を行うため電力が消費される。従っ
て、１走査線を走査するごとに切り換える方式のほう
が、１フレームを走査するごとに切り換える方式より、
消費電力は非常に大きい。この電力消費を抑えるため
に、ドット反転駆動の方式では、データ線の奇数線と偶
数線とに正極性と負極性の階調電圧を互い違いに供給す
ることを利用して、データ線間の電荷を中和することに
よる電荷回収の方法が採用されている。
【０００４】各ドライバ２１０，２２０のモジュールへ
の実装は、例えばＸＧＡ（１０２４×７６８画素）表示
の場合、 水平ドライバ２１０は、１画素を表示するためにデー
タ線はＲ（赤）、Ｇ（緑）、Ｂ（青）用の３本が必要な
ため、１０２４×３＝３０７２本のデータ線を駆動する
必要があり、例えば、３８４本分の駆動能力を有する水
平ドライバ２１０を液晶パネル１００の上側外周に８個
をカスケード接続で片側配置される。 垂直ドライバ２２０は、７６８本のゲート線を駆動す
る必要があり、例えば１９２本分の駆動能力を有する垂
直ドライバ２２０を液晶パネル１００の左側外周に４個
をカスケード接続で片側配置される。また、ドライバ２
１０，２２０は長尺矩形の半導体チップからなる集積回
路素子で構成され、この集積回路素子のモジュールへの
実装は、例えば、ＴＣＰ（テープキャリアパッケージ）
に各集積回路素子を搭載して、液晶パネル１００の対応
する辺に半導体チップの長辺側で平行配置される。
の実装は、例えばＸＧＡ（１０２４×７６８画素）表示
の場合、 水平ドライバ２１０は、１画素を表示するためにデー
タ線はＲ（赤）、Ｇ（緑）、Ｂ（青）用の３本が必要な
ため、１０２４×３＝３０７２本のデータ線を駆動する
必要があり、例えば、３８４本分の駆動能力を有する水
平ドライバ２１０を液晶パネル１００の上側外周に８個
をカスケード接続で片側配置される。 垂直ドライバ２２０は、７６８本のゲート線を駆動す
る必要があり、例えば１９２本分の駆動能力を有する垂
直ドライバ２２０を液晶パネル１００の左側外周に４個
をカスケード接続で片側配置される。また、ドライバ２
１０，２２０は長尺矩形の半導体チップからなる集積回
路素子で構成され、この集積回路素子のモジュールへの
実装は、例えば、ＴＣＰ（テープキャリアパッケージ）
に各集積回路素子を搭載して、液晶パネル１００の対応
する辺に半導体チップの長辺側で平行配置される。
【０００５】以下に、従来のドット反転駆動の水平ドラ
イバ用の半導体集積回路素子について、データ線３８４
本分の駆動能力を有するものとして図４を参照して説明
する。図において、１０は長尺矩形の半導体チップで、
半導体チップ１０には、長辺に沿う中央部に内部回路１
１が配置され、長辺に沿う両外周部の内、液晶パネル側
に配置される外周部に出力側電極として、データ線３８
４本分に対応した３８４個の出力用パッド１２が配置さ
れ、反対側の外周部に入力側電極として、各種入力に対
応した複数個の入力用パッド１３が配置されている。内
部回路１１は、出力段に、各出力用パッド１２に駆動電
圧をデータ線の奇数線と偶数線とで極性が互い違いにな
るようにして１走査期間ごとに交互に出力するために長
尺方向に配置されたボルテージホロワ接続の３８４個の
演算増幅器１４と、各演算増幅器１４と出力用パッド１
２との間を電気的接続する第１スイッチ１５と、出力用
パッド１２間を電気的接続する第２スイッチ１６とを有
している。また各演算増幅器１４の入力は図示しないシ
フトレジスタ、データレジスタ、ラッチ、レベルシフタ
及びＤ／Ａコンバータを順次段接続した前段回路のＤ／
Ａコンバータの出力に電気的接続されている。入力用パ
ッド１３は、スタートパルス入出力、シフト方向切り替
え入力、シフトクロック入力、データ入力、ストローブ
入力、正電源入力、負電源入力、γ補正電源入力等に対
応し、略均等の間隔で配置され、内部回路１１に電気的
接続されている。
イバ用の半導体集積回路素子について、データ線３８４
本分の駆動能力を有するものとして図４を参照して説明
する。図において、１０は長尺矩形の半導体チップで、
半導体チップ１０には、長辺に沿う中央部に内部回路１
１が配置され、長辺に沿う両外周部の内、液晶パネル側
に配置される外周部に出力側電極として、データ線３８
４本分に対応した３８４個の出力用パッド１２が配置さ
れ、反対側の外周部に入力側電極として、各種入力に対
応した複数個の入力用パッド１３が配置されている。内
部回路１１は、出力段に、各出力用パッド１２に駆動電
圧をデータ線の奇数線と偶数線とで極性が互い違いにな
るようにして１走査期間ごとに交互に出力するために長
尺方向に配置されたボルテージホロワ接続の３８４個の
演算増幅器１４と、各演算増幅器１４と出力用パッド１
２との間を電気的接続する第１スイッチ１５と、出力用
パッド１２間を電気的接続する第２スイッチ１６とを有
している。また各演算増幅器１４の入力は図示しないシ
フトレジスタ、データレジスタ、ラッチ、レベルシフタ
及びＤ／Ａコンバータを順次段接続した前段回路のＤ／
Ａコンバータの出力に電気的接続されている。入力用パ
ッド１３は、スタートパルス入出力、シフト方向切り替
え入力、シフトクロック入力、データ入力、ストローブ
入力、正電源入力、負電源入力、γ補正電源入力等に対
応し、略均等の間隔で配置され、内部回路１１に電気的
接続されている。
【０００６】この集積回路素子をモジュールへ実装した
ときの動作は、１走査期間において、集積回路素子へス
トローブ入力が供給されると、このパルスに同期して各
演算増幅器１４から駆動電圧が出力されるが、このパル
スの期間は、第１スイッチ１５がオフ制御され、出力用
パッド１２は演算増幅器１４から電気的に切り離されて
おり、この期間内において、第２スイッチ１６がオン制
御され、出力用パッド１２間が短絡して出力用パッド１
２に電気的接続されたデータ線間の電荷が中和される。
ときの動作は、１走査期間において、集積回路素子へス
トローブ入力が供給されると、このパルスに同期して各
演算増幅器１４から駆動電圧が出力されるが、このパル
スの期間は、第１スイッチ１５がオフ制御され、出力用
パッド１２は演算増幅器１４から電気的に切り離されて
おり、この期間内において、第２スイッチ１６がオン制
御され、出力用パッド１２間が短絡して出力用パッド１
２に電気的接続されたデータ線間の電荷が中和される。
【０００７】
【発明が解決しようとする課題】ところで、液晶パネル
１００の上側外周に上記の集積回路素子を８個片側配置
した場合、各隣接する集積回路素子の出力用パッド間に
は短絡する手段が設けられていないため、データ線間の
電荷中和が集積回路素子ごとに行われ、集積回路素子間
で中和電荷に差が生じ、液晶パネルの表示において、縦
すじが発生するという問題があった。本発明は上記問題
点に鑑みてなされたものであり、その目的は、隣接する
集積回路素子の出力用パッド間を短絡する手段を設ける
ことにより、集積回路素子間で中和電荷に差が生じない
液晶駆動用集積回路素子を提供することである。
１００の上側外周に上記の集積回路素子を８個片側配置
した場合、各隣接する集積回路素子の出力用パッド間に
は短絡する手段が設けられていないため、データ線間の
電荷中和が集積回路素子ごとに行われ、集積回路素子間
で中和電荷に差が生じ、液晶パネルの表示において、縦
すじが発生するという問題があった。本発明は上記問題
点に鑑みてなされたものであり、その目的は、隣接する
集積回路素子の出力用パッド間を短絡する手段を設ける
ことにより、集積回路素子間で中和電荷に差が生じない
液晶駆動用集積回路素子を提供することである。
【０００８】
【課題を解決するための手段】（１）本発明の液晶駆動
用集積回路素子は、ボルテージホロワ接続の長尺方向に
複数個の演算増幅器と、これらの演算増幅器の出力を外
部に出力する出力用パッドと、各演算増幅器と出力用パ
ッドとの間を電気的接続する第１スイッチと、各出力パ
ッド間を電気的接続する第２スイッチとを配置した矩形
の半導体チップからなる液晶駆動用集積回路素子におい
て、前記半導体チップの長尺方向に２個配置したＩＣ間
接続用パッドと、前記演算増幅器のうち両端の演算増幅
器に接続される前記出力用パッドと前記ＩＣ間接続用パ
ッドとの間を電気的接続する第３スイッチとを有するこ
とを特徴とする。 （２）本発明の液晶駆動用集積回路素子は、上記（１）
項において、前記第３スイッチが、前記ＩＣ間接続用パ
ッドのうち一方側と前記出力用パッドとの間を電気的接
続する１個からなり、前記ＩＣ間接続用パッドのうち他
方側と前記出力用パッドとの間は、常時短絡状態とした
ことを特徴とする。 （３）本発明の液晶駆動用集積回路素子は、ボルテージ
ホロワ接続の長尺方向に複数個の演算増幅器と、この演
算増幅器の出力を外部に出力する出力用パッドと、各演
算増幅器と出力用パッドとの間を電気的接続する第１ス
イッチと、各出力用パッド間を電気的接続する長尺方向
の共通線ＣＬと、この共通線ＣＬと各出力パッド間を電
気的接続する第２スイッチとを配置した矩形の半導体チ
ップからなる液晶駆動用集積回路素子において、前記共
通線ＣＬの両端にＩＣ間接続用パッドを電気的接続した
ことを特徴とする。
用集積回路素子は、ボルテージホロワ接続の長尺方向に
複数個の演算増幅器と、これらの演算増幅器の出力を外
部に出力する出力用パッドと、各演算増幅器と出力用パ
ッドとの間を電気的接続する第１スイッチと、各出力パ
ッド間を電気的接続する第２スイッチとを配置した矩形
の半導体チップからなる液晶駆動用集積回路素子におい
て、前記半導体チップの長尺方向に２個配置したＩＣ間
接続用パッドと、前記演算増幅器のうち両端の演算増幅
器に接続される前記出力用パッドと前記ＩＣ間接続用パ
ッドとの間を電気的接続する第３スイッチとを有するこ
とを特徴とする。 （２）本発明の液晶駆動用集積回路素子は、上記（１）
項において、前記第３スイッチが、前記ＩＣ間接続用パ
ッドのうち一方側と前記出力用パッドとの間を電気的接
続する１個からなり、前記ＩＣ間接続用パッドのうち他
方側と前記出力用パッドとの間は、常時短絡状態とした
ことを特徴とする。 （３）本発明の液晶駆動用集積回路素子は、ボルテージ
ホロワ接続の長尺方向に複数個の演算増幅器と、この演
算増幅器の出力を外部に出力する出力用パッドと、各演
算増幅器と出力用パッドとの間を電気的接続する第１ス
イッチと、各出力用パッド間を電気的接続する長尺方向
の共通線ＣＬと、この共通線ＣＬと各出力パッド間を電
気的接続する第２スイッチとを配置した矩形の半導体チ
ップからなる液晶駆動用集積回路素子において、前記共
通線ＣＬの両端にＩＣ間接続用パッドを電気的接続した
ことを特徴とする。
【０００９】
【発明の実施の形態】以下に、本発明に基づき、第１実
施例のドット反転駆動の水平ドライバ用の半導体集積回
路素子について、データ線３８４本分の駆動能力を有す
るものとして、図１を参照して説明する。図において、
２０は長尺矩形の半導体チップで、半導体チップ２０に
は、長辺に沿う中央部に内部回路２１が配置され、長辺
に沿う両外周部の内、液晶パネル側に配置される外周部
に、出力側電極として、データ線３８４本分に対応した
３８４個の出力用パッド２２が配置され、反対側の外周
部に入力側電極として、各種入力に対応した複数個の入
力用パッド２３が配置され、さらにデータ線３８４本分
のうち両端のデータ線に電気的接続される出力用パッド
２２に隣接して、出力側電極として、モジュールへ実装
したとき隣接する半導体チップ２０の出力用パッド２２
間を電気的接続するためにＩＣ間接続用パッド２７が配
置されている。内部回路２１は、出力段に、各出力用パ
ッド２２に駆動電圧をデータ線の奇数線と偶数線とで極
性が互い違いになるようにして１走査期間ごとに交互に
出力するために長尺方向に配置されたボルテージホロワ
接続の３８４個の演算増幅器２４と、各演算増幅器２４
と出力用パッド２２との間を電気的接続する第１スイッ
チ２５と、出力用パッド２２間を電気的接続する第２ス
イッチ２６と、３８４本のデータ線のうち両端のデータ
線に電気的接続される出力用パッド２２と各ＩＣ間接続
用パッド２７との間を電気的接続する第３スイッチ２８
とを有している。スイッチ２５，２６，２８は、ＭＯＳ
トランジスタからなるアナログスイッチで構成される。
また各演算増幅器２４の入力は、図示しないシフトレジ
スタ、データレジスタ、ラッチ、レベルシフタ及びＤ／
Ａコンバータを順次段接続した前段回路のＤ／Ａコンバ
ータの出力に電気的接続されている。入力用パッド２３
は、スタートパルス入出力、シフト方向切り替え入力、
シフトクロック入力、データ入力、ストローブ入力、正
電源入力、負電源入力、γ補正電源入力等に対応し、略
均等の間隔で配置され、内部回路２１に電気的接続され
ている。尚、パッド配置密度の不均一性に起因するＴＣ
Ｐ搭載時の問題を回避するために入力側電極としてダミ
ーパッドを配置することもある。また、出力用パッド２
２の一部は、半導体チップ２０の短辺に沿う両外周部、
または、短辺に沿う両外周部と液晶パネル側と反対の長
辺に沿う外周部とに配置されてもよい。また、第３スイ
ッチ２８は、必ずしも、２個設ける必要はなく、少なく
とも１個設ければよい。この場合、第３スイッチ２８を
設けていない出力用パッド２２と各ＩＣ間接続用パッド
２７間は常時短絡状態にしておく。
施例のドット反転駆動の水平ドライバ用の半導体集積回
路素子について、データ線３８４本分の駆動能力を有す
るものとして、図１を参照して説明する。図において、
２０は長尺矩形の半導体チップで、半導体チップ２０に
は、長辺に沿う中央部に内部回路２１が配置され、長辺
に沿う両外周部の内、液晶パネル側に配置される外周部
に、出力側電極として、データ線３８４本分に対応した
３８４個の出力用パッド２２が配置され、反対側の外周
部に入力側電極として、各種入力に対応した複数個の入
力用パッド２３が配置され、さらにデータ線３８４本分
のうち両端のデータ線に電気的接続される出力用パッド
２２に隣接して、出力側電極として、モジュールへ実装
したとき隣接する半導体チップ２０の出力用パッド２２
間を電気的接続するためにＩＣ間接続用パッド２７が配
置されている。内部回路２１は、出力段に、各出力用パ
ッド２２に駆動電圧をデータ線の奇数線と偶数線とで極
性が互い違いになるようにして１走査期間ごとに交互に
出力するために長尺方向に配置されたボルテージホロワ
接続の３８４個の演算増幅器２４と、各演算増幅器２４
と出力用パッド２２との間を電気的接続する第１スイッ
チ２５と、出力用パッド２２間を電気的接続する第２ス
イッチ２６と、３８４本のデータ線のうち両端のデータ
線に電気的接続される出力用パッド２２と各ＩＣ間接続
用パッド２７との間を電気的接続する第３スイッチ２８
とを有している。スイッチ２５，２６，２８は、ＭＯＳ
トランジスタからなるアナログスイッチで構成される。
また各演算増幅器２４の入力は、図示しないシフトレジ
スタ、データレジスタ、ラッチ、レベルシフタ及びＤ／
Ａコンバータを順次段接続した前段回路のＤ／Ａコンバ
ータの出力に電気的接続されている。入力用パッド２３
は、スタートパルス入出力、シフト方向切り替え入力、
シフトクロック入力、データ入力、ストローブ入力、正
電源入力、負電源入力、γ補正電源入力等に対応し、略
均等の間隔で配置され、内部回路２１に電気的接続され
ている。尚、パッド配置密度の不均一性に起因するＴＣ
Ｐ搭載時の問題を回避するために入力側電極としてダミ
ーパッドを配置することもある。また、出力用パッド２
２の一部は、半導体チップ２０の短辺に沿う両外周部、
または、短辺に沿う両外周部と液晶パネル側と反対の長
辺に沿う外周部とに配置されてもよい。また、第３スイ
ッチ２８は、必ずしも、２個設ける必要はなく、少なく
とも１個設ければよい。この場合、第３スイッチ２８を
設けていない出力用パッド２２と各ＩＣ間接続用パッド
２７間は常時短絡状態にしておく。
【００１０】上記構成の集積回路素子をモジュールへ複
数個実装し、隣接する集積回路素子間でＩＣ間接続用パ
ッド２７が電気的接続されたときの動作は、１走査期間
において、集積回路素子へストローブ信号が供給される
と、このパルスに同期して各演算増幅器２４から駆動電
圧が出力されるが、このパルスの期間は、第１スイッチ
２５がオフ制御され、出力用パッド２２は演算増幅器２
４から電気的に切り離されており、この期間内におい
て、第２スイッチ２６および第３スイッチ２８がオン制
御され、出力用パッド２２間が集積回路素子内および集
積回路素子間で短絡して各出力用パッド２２に電気的接
続された全てのデータ線間で電荷が中和される。
数個実装し、隣接する集積回路素子間でＩＣ間接続用パ
ッド２７が電気的接続されたときの動作は、１走査期間
において、集積回路素子へストローブ信号が供給される
と、このパルスに同期して各演算増幅器２４から駆動電
圧が出力されるが、このパルスの期間は、第１スイッチ
２５がオフ制御され、出力用パッド２２は演算増幅器２
４から電気的に切り離されており、この期間内におい
て、第２スイッチ２６および第３スイッチ２８がオン制
御され、出力用パッド２２間が集積回路素子内および集
積回路素子間で短絡して各出力用パッド２２に電気的接
続された全てのデータ線間で電荷が中和される。
【００１１】次に、第２実施例のドット反転駆動の水平
ドライバ用の半導体集積回路素子について、データ線３
８４本分の駆動能力を有するものとして、図２を参照し
て説明する。図において、３０は長尺矩形の半導体チッ
プで、半導体チップ３０には、長辺に沿う中央部に内部
回路３１が配置され、長辺に沿う両外周部の内、液晶パ
ネル側に配置される外周部に、出力側電極として、デー
タ線３８４本分に対応した３８４個の出力用パッド３２
が配置され、反対側の外周部に入力側電極として、各種
入力に対応した複数個の入力用パッド３３が配置され、
さらにデータ線３８４本分のうち両端のデータ線に電気
的接続される出力用パッド３２に隣接して、出力側電極
として、モジュールへ実装したとき隣接する半導体チッ
プ３０の出力用パッド３２間を電気的接続するためにＩ
Ｃ間接続用パッド３７が配置されている。内部回路３１
は、出力段に、各出力用パッド３２に駆動電圧をデータ
線の奇数線と偶数線とで極性が互い違いになるようにし
て１走査期間ごとに交互に出力するために長尺方向に配
置されたボルテージホロワ接続の３８４個の演算増幅器
３４と、各演算増幅器３４と出力用パッド３２との間を
電気的接続する第１スイッチ３５と、出力用パッド３２
間を電気的接続するために半導体チップ３０の長尺方向
に配置された共通線ＣＬと、出力用パッド３２と共通線
ＣＬとの間を電気的接続する第２スイッチ３６とを有
し、共通線ＣＬの両端は各ＩＣ間接続用パッド３７に電
気的接続されている。スイッチ３５，３６は、ＭＯＳト
ランジスタからなるアナログスイッチで構成される。ま
た各演算増幅器３４の入力は、図示しないシフトレジス
タ、データレジスタ、ラッチ、レベルシフタ及びＤ／Ａ
コンバータを順次段接続した前段回路のＤ／Ａコンバー
タの出力に電気的接続されている。入力用パッド３３
は、スタートパルス入出力、シフト方向切り替え入力、
シフトクロック入力、データ入力、ストローブ入力、正
電源入力、負電源入力、γ補正電源入力等に対応し、略
均等の間隔で配置され、内部回路３１に電気的接続され
ている。尚、パッド配置密度の不均一性に起因するＴＣ
Ｐ搭載時の問題を回避するために入力側電極としてダミ
ーパッドを配置することもある。また、出力用パッド３
２の一部は、半導体チップ３０の短辺に沿う両外周部、
または、短辺に沿う両外周部と液晶パネル側と反対の長
辺に沿う外周部とに配置されてもよい。
ドライバ用の半導体集積回路素子について、データ線３
８４本分の駆動能力を有するものとして、図２を参照し
て説明する。図において、３０は長尺矩形の半導体チッ
プで、半導体チップ３０には、長辺に沿う中央部に内部
回路３１が配置され、長辺に沿う両外周部の内、液晶パ
ネル側に配置される外周部に、出力側電極として、デー
タ線３８４本分に対応した３８４個の出力用パッド３２
が配置され、反対側の外周部に入力側電極として、各種
入力に対応した複数個の入力用パッド３３が配置され、
さらにデータ線３８４本分のうち両端のデータ線に電気
的接続される出力用パッド３２に隣接して、出力側電極
として、モジュールへ実装したとき隣接する半導体チッ
プ３０の出力用パッド３２間を電気的接続するためにＩ
Ｃ間接続用パッド３７が配置されている。内部回路３１
は、出力段に、各出力用パッド３２に駆動電圧をデータ
線の奇数線と偶数線とで極性が互い違いになるようにし
て１走査期間ごとに交互に出力するために長尺方向に配
置されたボルテージホロワ接続の３８４個の演算増幅器
３４と、各演算増幅器３４と出力用パッド３２との間を
電気的接続する第１スイッチ３５と、出力用パッド３２
間を電気的接続するために半導体チップ３０の長尺方向
に配置された共通線ＣＬと、出力用パッド３２と共通線
ＣＬとの間を電気的接続する第２スイッチ３６とを有
し、共通線ＣＬの両端は各ＩＣ間接続用パッド３７に電
気的接続されている。スイッチ３５，３６は、ＭＯＳト
ランジスタからなるアナログスイッチで構成される。ま
た各演算増幅器３４の入力は、図示しないシフトレジス
タ、データレジスタ、ラッチ、レベルシフタ及びＤ／Ａ
コンバータを順次段接続した前段回路のＤ／Ａコンバー
タの出力に電気的接続されている。入力用パッド３３
は、スタートパルス入出力、シフト方向切り替え入力、
シフトクロック入力、データ入力、ストローブ入力、正
電源入力、負電源入力、γ補正電源入力等に対応し、略
均等の間隔で配置され、内部回路３１に電気的接続され
ている。尚、パッド配置密度の不均一性に起因するＴＣ
Ｐ搭載時の問題を回避するために入力側電極としてダミ
ーパッドを配置することもある。また、出力用パッド３
２の一部は、半導体チップ３０の短辺に沿う両外周部、
または、短辺に沿う両外周部と液晶パネル側と反対の長
辺に沿う外周部とに配置されてもよい。
【００１２】上記構成の集積回路素子をモジュールへ実
装し、隣接する集積回路素子間でＩＣ間接続用パッド３
７が電気的接続されたときの動作は、１走査期間におい
て、集積回路素子へストローブ信号が供給されると、こ
のパルスに同期して各演算増幅器３４から駆動電圧が出
力されるが、このパルスの期間は、第１スイッチ３５が
オフ制御され、出力用パッド３２は演算増幅器３４から
電気的に切り離されており、この期間内において、第２
スイッチ３６がオン制御され、出力用パッド３２間が共
通線ＣＬおよびＩＣ間接続用パッド３７を介して、集積
回路素子内および集積回路素子間で短絡して各出力用パ
ッド３２に電気的接続された全てのデータ線間で電荷が
中和される。
装し、隣接する集積回路素子間でＩＣ間接続用パッド３
７が電気的接続されたときの動作は、１走査期間におい
て、集積回路素子へストローブ信号が供給されると、こ
のパルスに同期して各演算増幅器３４から駆動電圧が出
力されるが、このパルスの期間は、第１スイッチ３５が
オフ制御され、出力用パッド３２は演算増幅器３４から
電気的に切り離されており、この期間内において、第２
スイッチ３６がオン制御され、出力用パッド３２間が共
通線ＣＬおよびＩＣ間接続用パッド３７を介して、集積
回路素子内および集積回路素子間で短絡して各出力用パ
ッド３２に電気的接続された全てのデータ線間で電荷が
中和される。
【００１３】
【発明の効果】本発明によれば、集積回路素子を構成す
る半導体チップの短辺に沿う両外周部に出力用パッドに
電気的接続可能なＩＣ間接続用パッドを設ける構成とし
たので、この集積回路素子をモジュールへ複数個実装
し、隣接する集積回路素子間でＩＣ間接続用パッドを電
気的接続した場合、出力用パッド間が、集積回路素子内
および集積回路素子間で短絡して複数の集積回路素子に
電気的接続された全てのデータ線間で電荷が中和され、
液晶パネルの表示において、縦すじが発生するのを防止
できる。
る半導体チップの短辺に沿う両外周部に出力用パッドに
電気的接続可能なＩＣ間接続用パッドを設ける構成とし
たので、この集積回路素子をモジュールへ複数個実装
し、隣接する集積回路素子間でＩＣ間接続用パッドを電
気的接続した場合、出力用パッド間が、集積回路素子内
および集積回路素子間で短絡して複数の集積回路素子に
電気的接続された全てのデータ線間で電荷が中和され、
液晶パネルの表示において、縦すじが発生するのを防止
できる。
【図面の簡単な説明】
【図１】 本発明の第１実施例である集積回路素子の概
略構成図。
略構成図。
【図２】 本発明の第２実施例である集積回路素子の概
略構成図。
略構成図。
【図３】 液晶表示モジュールの概略構造図。
【図４】 従来の集積回路素子の概略構成図。
２０、３０ 半導体チップ ２１、３１ 内部回路 ２２、３２ 出力用パッド ２３、３３ 入力用パッド ２４、３４ 演算増幅器 ２５、３５ 第１スイッチ ２６、３６ 第２スイッチ ２７、３７ ＩＣ間接続用パッド ２８ 第３スイッチ ＣＬ 共通線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４２ Ｇ０９Ｇ 3/20 ６４２Ａ ６８０ ６８０Ｇ Ｈ０１Ｌ 27/04 Ｈ０４Ｎ 5/66 １０２Ｂ 21/822 Ｈ０１Ｌ 27/04 Ｅ Ｈ０４Ｎ 5/66 １０２ Ｆターム(参考） 2H093 NA16 NA31 NA79 NC13 NC23 NC34 ND09 ND37 ND50 NE07 5C006 AA22 AC02 BB16 BC06 BC13 BC23 BF03 BF04 BF25 BF34 BF46 BF50 EB05 FA37 5C058 AA08 BA02 BA06 BB22 BB25 5C080 AA10 BB05 CC03 DD05 EE28 FF09 JJ03 JJ06 5F038 AV13 BE07 CA10 DF01 EZ20
Claims (3)
- 【請求項１】ボルテージホロワ接続の長尺方向に複数個
の演算増幅器と、これらの演算増幅器の出力を外部に出
力する出力用パッドと、各演算増幅器と出力用パッドと
の間を電気的接続する第１スイッチと、各出力パッド間
を電気的接続する第２スイッチとを配置した矩形の半導
体チップからなる液晶駆動用集積回路素子において、 前記半導体チップの長尺方向に２個配置したＩＣ間接続
用パッドと、前記演算増幅器のうち両端の演算増幅器に
接続される前記出力用パッドと前記ＩＣ間接続用パッド
との間を電気的接続する第３スイッチとを有することを
特徴とする液晶駆動用集積回路素子。 - 【請求項２】前記第３スイッチが、前記ＩＣ間接続用パ
ッドのうち一方側と前記出力用パッドとの間を電気的接
続する１個からなり、前記ＩＣ間接続用パッドのうち他
方側と前記出力用パッドとの間は、常時短絡状態とした
ことを特徴とする請求項１記載の液晶駆動用集積回路素
子。 - 【請求項３】ボルテージホロワ接続の長尺方向に複数個
の演算増幅器と、この演算増幅器の出力を外部に出力す
る出力用パッドと、各演算増幅器と出力用パッドとの間
を電気的接続する第１スイッチと、各出力用パッド間を
電気的接続する長尺方向の共通線ＣＬと、この共通線Ｃ
Ｌと各出力パッド間を電気的接続する第２スイッチとを
配置した矩形の半導体チップからなる液晶駆動用集積回
路素子において、 前記共通線ＣＬの両端にＩＣ間接続用パッドを電気的接
続したことを特徴とする液晶駆動用集積回路素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000195540A JP2002014658A (ja) | 2000-06-29 | 2000-06-29 | 液晶駆動用集積回路素子 |
| US09/894,361 US6650312B2 (en) | 2000-06-29 | 2001-06-28 | Liquid crystal display module capable of avoiding generation of rib-like patterns |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000195540A JP2002014658A (ja) | 2000-06-29 | 2000-06-29 | 液晶駆動用集積回路素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002014658A true JP2002014658A (ja) | 2002-01-18 |
Family
ID=18694192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000195540A Pending JP2002014658A (ja) | 2000-06-29 | 2000-06-29 | 液晶駆動用集積回路素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6650312B2 (ja) |
| JP (1) | JP2002014658A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003248466A (ja) * | 2002-02-26 | 2003-09-05 | Nec Kansai Ltd | 液晶駆動用半導体集積回路装置 |
| JP2005208551A (ja) * | 2003-12-25 | 2005-08-04 | Sharp Corp | 表示装置および駆動装置 |
| US7928953B2 (en) | 2005-03-29 | 2011-04-19 | Panasonic Corporation | Display driver circuit |
| KR101433862B1 (ko) | 2006-08-16 | 2014-08-26 | 라피스 세미컨덕터 가부시키가이샤 | 액정표시장치의 구동회로 및 구동장치 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6566372B1 (en) * | 1999-08-27 | 2003-05-20 | Ligand Pharmaceuticals Incorporated | Bicyclic androgen and progesterone receptor modulator compounds and methods |
| JP4015908B2 (ja) * | 2002-08-29 | 2007-11-28 | 松下電器産業株式会社 | 表示装置用駆動回路及び表示装置 |
| US8035626B2 (en) | 2002-11-29 | 2011-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Current driving circuit and display device using the current driving circuit |
| US8035599B2 (en) * | 2003-06-06 | 2011-10-11 | Samsung Electronics Co., Ltd. | Display panel having crossover connections effecting dot inversion |
| JP2005196133A (ja) * | 2003-12-08 | 2005-07-21 | Renesas Technology Corp | 表示用駆動回路 |
| KR100698983B1 (ko) * | 2004-03-30 | 2007-03-26 | 샤프 가부시키가이샤 | 표시 장치 및 구동 장치 |
| JP4678755B2 (ja) * | 2004-08-06 | 2011-04-27 | ルネサスエレクトロニクス株式会社 | 液晶表示装置，ソースドライバ，及びソースドライバ動作方法 |
| TWI349251B (en) * | 2006-10-05 | 2011-09-21 | Au Optronics Corp | Liquid crystal display for reducing residual image phenomenon and its related method |
| KR101162862B1 (ko) * | 2010-07-19 | 2012-07-04 | 삼성모바일디스플레이주식회사 | 평판표시장치의 데이터 구동회로 및 그 구동방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5986724A (en) * | 1996-03-01 | 1999-11-16 | Kabushiki Kaisha Toshiba | Liquid crystal display with liquid crystal layer and ferroelectric layer connected to drain of TFT |
| JP3631384B2 (ja) * | 1998-11-17 | 2005-03-23 | 富士通ディスプレイテクノロジーズ株式会社 | 液晶表示装置及び液晶表示装置の基板製造方法 |
| US6376995B1 (en) * | 1998-12-25 | 2002-04-23 | Matsushita Electric Industrial Co., Ltd. | Plasma display panel, display apparatus using the same and driving method thereof |
| KR100343411B1 (ko) * | 1999-05-26 | 2002-07-11 | 가네꼬 히사시 | 도트 역 구동 설계의 액티브 매트릭스 엘시디 디바이스를구동하는 구동 유닛 |
-
2000
- 2000-06-29 JP JP2000195540A patent/JP2002014658A/ja active Pending
-
2001
- 2001-06-28 US US09/894,361 patent/US6650312B2/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003248466A (ja) * | 2002-02-26 | 2003-09-05 | Nec Kansai Ltd | 液晶駆動用半導体集積回路装置 |
| JP2005208551A (ja) * | 2003-12-25 | 2005-08-04 | Sharp Corp | 表示装置および駆動装置 |
| US7928953B2 (en) | 2005-03-29 | 2011-04-19 | Panasonic Corporation | Display driver circuit |
| US8514164B2 (en) | 2005-03-29 | 2013-08-20 | Panasonic Corporation | Display driver circuit |
| KR101433862B1 (ko) | 2006-08-16 | 2014-08-26 | 라피스 세미컨덕터 가부시키가이샤 | 액정표시장치의 구동회로 및 구동장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020008687A1 (en) | 2002-01-24 |
| US6650312B2 (en) | 2003-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7777737B2 (en) | Active matrix type liquid crystal display device | |
| US6784866B2 (en) | Dot-inversion data driver for liquid crystal display device | |
| JP2937130B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US6977635B2 (en) | Image display device | |
| JP4744851B2 (ja) | 駆動回路及び表示装置 | |
| US6201523B1 (en) | Flat panel display device | |
| US8232932B2 (en) | Display device | |
| JPH10153986A (ja) | 表示装置 | |
| JP2001134245A (ja) | 液晶表示装置 | |
| KR20060021055A (ko) | 액정 표시 장치, 액정 표시 장치용 구동 장치 및 방법 | |
| JPH09243998A (ja) | 表示装置 | |
| JP3063670B2 (ja) | マトリクス表示装置 | |
| JP2002014658A (ja) | 液晶駆動用集積回路素子 | |
| KR100648141B1 (ko) | 표시 장치 및 상기 표시 장치의 구동 방법 | |
| JP4088422B2 (ja) | 表示データの伝送方法及び液晶表示装置 | |
| JPH11249629A (ja) | 液晶表示装置 | |
| JP3052873B2 (ja) | 液晶表示装置 | |
| JPH10187097A (ja) | 液晶表示装置 | |
| JP3900256B2 (ja) | 液晶駆動装置および液晶表示装置 | |
| JP4846133B2 (ja) | 駆動回路、電極基板及び液晶表示装置 | |
| US7800574B2 (en) | Liquid crystal display device | |
| JP3968925B2 (ja) | 表示駆動装置 | |
| JP3147867B2 (ja) | アクティブマトリクス型液晶表示装置の駆動回路 | |
| JPH02141725A (ja) | アクティブマトリクス方式液晶表示装置 | |
| JP2010256917A (ja) | 液晶表示装置 |