JP4678755B2 - 液晶表示装置，ソースドライバ，及びソースドライバ動作方法 - Google Patents

Description

本発明は，液晶表示装置に関し，特に，交流駆動によって表示パネルを駆動する液晶表示装置に関する。

表示パネルの画素を直流電圧で駆動すると各画素の液晶層の寿命が短くなる現象は焼き付き現象として知られており，この焼き付き現象を防止するために広く使用される技術が，交流駆動（又は反転駆動）である。交流駆動とは，定期的に，各画素に供給されるデータ信号の極性を反転する駆動方法である。各画素に供給されるデータ信号の極性を反転する時間的な周期は最も典型的には１フレームであり，このような交流駆動は，しばしばフレーム反転駆動と呼ばれる。交流駆動は，画素の液晶容量に印加される電圧の直流成分を減少させ，焼き付き現象の発生を有効に防止する。

交流駆動には，概略的には，コモン一定駆動法とコモン反転駆動法の２種類がある。コモン一定駆動法とは，画素のコモン電極（対向電極）の電位（以下，「共通電位」という。）を一定に保ち，データ信号のみの極性を反転する駆動法である。一方，コモン反転駆動法とは，データ信号と共通電位の両方を反転する駆動法である。コモン一定駆動法は，コモン反転駆動法と比較してコモン電極の電位の安定性に優れている，という利点を有している。当業者に広く知られているように，コモン電極の電位の安定性はフリッカの発生の抑制の点で重要である。以下に述べられるように，本発明はコモン一定駆動法に関連している。

コモン電極の電位を一層に安定にするための技術として，ドット反転駆動法が知られている。ドット反転駆動法とは，隣接する２つの画素に反対の極性のデータ信号を書き込む駆動方法である；本明細書において，データ信号の極性とは，共通電位を基準として定義されることに留意されたい。隣接する２つの画素に反対の極性のデータ信号を書き込むことの重要性は，データ線とコモン電極との容量的な結合に起因するコモン電極の電位の変動を抑制できることにある。隣接する２つの画素に反対の極性のデータ信号を書き込む場合には，隣接するデータ線には，共通電位を基準として反対の極性の電圧が発生する。このため，容量カップリングによってデータ線の電位がコモン電極の電位に及ぼす影響が隣接するデータ線同士でキャンセルされ，コモン電極の電位の変動が抑制される。このように，ドット反転駆動法は，コモン電極の電位の変動を抑制し，これによってフリッカを一層に有効に抑制することができる。

このドット反転駆動法を採用する液晶表示装置で近年問題になっていることは，特定のパタンを表示パネルに表示するときに，フリッカが発生しやすいことである。より具体的には，ドット反転駆動法は，図１に示されているような，ＲＧＢ３色のうちの２色の画素が画面全体で”０”階調であり，残りの１色の画素が１画素毎に最小階調（図１では，”０”）と最大階調（図１では”２５５”）とが繰り返されるような画面を表示するときにフリッカを発生させる問題がある。ドット反転駆動法を採用する液晶表示装置でかかる画面を表示しようとすると，一方の極性（図１では正（＋））のデータ信号の振幅が，他方の極性（図１では負（−））のデータ信号の振幅よりも大きくなる。この結果，データ線の電位がコモン電極の電位に及ぼす影響が，隣接するデータ線でキャンセルしなくなる。これは，コモン電極の電位を変動させ，フリッカを発生させる。

この問題を解決するための一つの方法は，特開２００３−２１６１２４号公報に開示されているように，データ信号の極性が反転される空間的な周期を複数の画素にすることである。このような駆動方法は，しばしば，ｎドット反転駆動と呼ばれる。例えば，２画素毎にデータ信号の極性が反転される駆動方法は，２ドット反転駆動と呼ばれる。極性が反転される空間周期を複数の画素にすることにより，データ線の電位がコモン電極の電位に及ぼす影響が全体としてキャンセルされ，コモン電極の電位の変動，およびこれによるフリッカの発生が抑制される。データ信号の極性が反転される空間周期を複数の画素にする技術は，特開２０００−２９４３８号公報，及び特開平５−４８０５６号公報にも開示されている。

ｎドット反転駆動は，複数のソースドライバによってデータ線を駆動する大型の表示パネルにも適用され得る。しかし，複数のソースドライバを用いてｎドット反転駆動によって表示パネルを駆動する場合，隣接するソースドライバによって駆動される領域の境界部分において，画像にムラが見られる場合がある。

発明者らは，この画像のムラが，境界部分におけるデータ信号の極性の規則性の乱れに起因することを見出した。図２は，データ信号の極性の規則性の乱れを説明する概念図である。図２には，複数のソースドライバ１０２によって表示パネル１０３を駆動する液晶駆動装置が示されている；図２には，ソースドライバ１０２は２つだけ図示されており，それらは，添字によって区別される。典型的な液晶駆動装置では，各ソースドライバ１０２に共通に極性信号ＰＯＬが供給され，ソースドライバ１０２は，その極性信号ＰＯＬに応答して，それぞれが出力するデータ信号の極性を決定する。これは，各ソースドライバ１０２が出力するデータ信号の極性のパタン（以下，単に「極性パタン」ということがある。）が同一であることを意味している。各ソースドライバ１０２の出力の数と，データ信号の極性が反転される空間的な周期とが対応していない場合，各ソースドライバ１０２が使用する極性パタンが同一であることは，データ信号の極性の規則性の乱れを生じさせ得る。例えば，図２に示されているように，ソースドライバ１０２の出力の数が４１４であり，２ドット反転駆動が使用される場合には，ソースドライバ１０２の出力の数が４の倍数でないために，データ信号の極性の規則性の乱れが発生する。

データ信号の極性の規則性の乱れは，各ソースドライバ１０２の出力の数と，データ信号の極性が反転される空間的な周期とが対応させることによっても対処可能であろう。具体的には，２ドット反転駆動が適用される液晶表示装置では，ソースドライバの出力の数を４の倍数にすることによってデータ信号の極性の規則性の乱れを解消可能である。

しかしながら，各ソースドライバ１０２の出力の数は，表示パネルのデータ線の数，及びソースドライバが画素データを受け取るために使用するポートの数に依存して決定されるべきものである。例えば，１３８０×１０２４ピクセルの表示パネルをポートの数が６であるソースドライバで駆動する場合，ソースドライバ１０２の出力の数は，４１４０（＝１３８０×３）の整数分の１であり，且つ，６の倍数である数，具体的には，４１４が好ましい。しかし，上述されているように，ソースドライバ１０２の出力の数が４１４であることは，データ信号の極性の規則性の乱れを発生させる。

このような背景から，複数のソースドライバを使用してｎドット反転駆動によって表示パネルを駆動する液晶表示装置において発生し得る，データ信号の極性の規則性の乱れを解消するための技術の提供が望まれている。
特開２００３−２１６１２４号公報 特開２０００−２９４３８号公報 特開平５−４８０５６号公報

本発明の目的は，複数のソースドライバを使用してｎドット反転駆動によって表示パネルを駆動する液晶表示装置において発生し得る，データ信号の極性の規則性の乱れを解消するための技術を提供することにある。

上記の目的を達成するために，本発明は，以下に述べられる手段を採用する。その手段に含まれる技術的事項の記述には，［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために，［発明を実施するための最良の形態］で使用される番号・符号が付加されている。但し，付加された番号・符号は，［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明による液晶表示装置は，第１領域（４_１）と，前記第１領域（４_１）に隣接する第２領域（４_２）とを備える表示パネル（３）と，表示パネル（３）の第１領域（４_１）に位置する複数のデータ線のそれぞれにデータ信号を供給する第１ソースドライバ（２_１）と，表示パネル（３）の第２領域（４_２）に位置する複数のデータ線のそれぞれにデータ信号を供給する第２ソースドライバ（２_２）とを含む。当該液晶表示装置は，第１ソースドライバ（２_１）が出力するデータ信号の極性パタンと，第２ソースドライバ（２_２）が出力するデータ信号の極性パタンとが，個別に制御可能であるように構成されている。このような液晶表示装置は，第２ソースドライバ（２_２）が出力するデータ信号の極性パタンを，第１ソースドライバ（２_１）が出力するデータ信号の極性パタンに応じて，データ信号の極性の規則性が維持されるように選択することができる。これにより，当該液晶表示装置は，画像のムラを抑制することができる。

好適には，第１ソースドライバ（２_１）は，自己が出力するデータ信号の極性パタンに対応する制御情報を第２ソースドライバ（２_２）に出力し，第２ソースドライバ（２_２）は，該制御情報に応答して，前記第２ソースドライバが出力する前記データ信号の極性パタンを決定する。隣接する第１ソースドライバ（２_１）から第２ソースドライバ（２_２）に制御情報を供給して極性パタンの個別的な制御を実現することは，より短い信号線を用いて制御情報を供給するために有効である。

表示パネル（３）が第１領域（４_１）と反対の側で第２領域（４_２）に隣接する第３領域（４_３）を備え，当該液晶表示装置が更に第３ソースドライバを備えている場合も同様である。この場合，第２ソースドライバ（２_２）は，第１ソースドライバ（２_１）が出力するデータ信号の極性パタンに応答して他の制御情報を生成し，生成した他の制御情報を第３ソースドライバ（２_３）に供給する。第３ソースドライバ（２_３）は，該他の制御情報に応答して，表示パネル（３）の第３領域（４_３）に位置する複数のデータ線のそれぞれに供給するデータ信号の極性パタンを決定する。

当該液晶表示装置が，更に，第１ソースドライバ（２_１）と第２ソースドライバ（２_２）とにデータ信号の生成に使用される画素データを供給する信号線を備え，且つ，第１ソースドライバ（２_１）が，第２ソースドライバ（２_２）に画素データの取り込みの開始を指示するシフト開始信号（ＳＴＨ^＜２＞）を供給するように構成されている場合，該制御情報は，シフト開始信号（ＳＴＨ^＜２＞）によって第２ソースドライバ（２_２）に供給されることが好適である。シフト開始信号（ＳＴＨ^＜２＞）によって制御情報を第２ソースドライバ（２_２）に供給することは，制御情報を第２ソースドライバ（２_２）に伝送するための専用の信号線を不要にし，第２ソースドライバ（２_２）が使用する極性パタンの制御を，より少ない信号線で行うことを可能にする。

より具体的には，シフト開始信号ＳＴＨ^＜２＞が，第２ソースドライバ（２_２）に画素データの取り込みの開始を指示するシフト開始パルス（３１）を含む場合には，該制御情報は，シフト開始パルス（３１）のパルス幅として第２ソースドライバ（２_２）に供給されることが好適である。

また，該制御情報は，シフト開始信号（ＳＴＨ^＜２＞）にシフト開始パルス（３１）とは別に用意される極性制御ビット（３２）として第２ソースドライバ（２_２）に供給されることも好適である。この場合，極性制御ビット（３２）は，シフト開始パルス（３１）の伝送の後に第２ソースドライバ（２_２）に伝送されることが好適である。

第２ソースドライバ（２_２）は，制御情報に応答して，複数の極性パタンのうちから一の極性パタンを選択し，且つ，選択された極性パタンを，第２ソースドライバ（２_２）が出力するデータ信号の前記極性パタンとして決定することが好適である。この複数の極性パタンは，互いに極性が相補である２つの極性パタンから構成されることが好適である。

好適な実施形態では，第２ソースドライバ（２２）は，複数のデータ信号の生成に使用される複数の画素データを保持する複数のレジスタ（１２）と，複数の正側ドライブ回路及び複数の負側ドライブ回路（１５）と，複数の出力端子（１９）と，複数のレジスタ（１２）を，正側ドライブ回路及び負側ドライブ回路（１５）に接続する入力側切り替え回路（１３）と，正側ドライブ回路及び負側ドライブ回路（１５）を，前記複数の出力端子（１９）に接続する出力側切り替え回路（１７）とを含む。入力側切り替え回路（１３）は，複数のレジスタ（１２）と，複数の正側ドライブ回路及び負側ドライブ回路（１５）との間の接続関係を制御情報に応答して決定する。前記複数の正側ドライブ回路（１５）のそれぞれは，複数のレジスタ（１２）のうちの対応するレジスタ（１２）から入力側切り替え回路（１３）を介して受け取った画素データに応答して，正の極性の階調電圧を出力するように構成されている。一方，複数の負側ドライブ回路（１５）のそれぞれは，複数のレジスタ（１２）のうちの対応するレジスタ（１２）から入力側切り替え回路（１３）を介して受け取った画素データに応答して，負の極性の階調電圧を出力するように構成されている。出力側切り替え回路（１７）は，複数の正側ドライブ回路及び負側ドライブ回路（１５）と，複数の出力端子（１９）との間の接続関係を該制御情報に応答して決定する。複数の出力端子（１９）のそれぞれは，複数の正側ドライブ回路及び負側ドライブ回路（１５）のうちの対応するドライブ回路から出力側切り替え回路（１７）を介して受け取っ階調電圧に対応するデータ信号を出力する。

好適な実施形態では，複数の正側ドライブ回路及び負側ドライブ回路（１５）の数の和は，いずれも，出力端子（１９）の数の半分である。この場合，第２ソースドライバ（２２）は，更に，該制御情報に応答して，極性が相補である２つの極性パタンから一の極性パタンを選択し，且つ，選択された極性パタンを示す極性パタン信号（Ｓ_ＰＴＮ）を入力側切り替え回路（１３）と出力側切り替え回路（１７）とに供給する極性判定回路（１４）を含み，且つ，入力側切り替え回路（１３）は，複数のレジスタ（１２）と，複数の正側ドライブ回路及び負側ドライブ回路（１５）との間の接続関係を極性パタン信号（Ｓ_ＰＴＮ）に応答して決定し，出力側切り替え回路（１７）は，複数の正側ドライブ回路及び負側ドライブ回路（１５）と，複数の出力端子（１９）との間の接続関係を極性パタン信号（Ｓ_ＰＴＮ）に応答して決定することが好適である。

他の好適な実施形態では，複数の正側ドライブ回路及び負側ドライブ回路（１５）の数の和は，出力端子（１９）の数よりも多い。かかる構成は，第２ソースドライバ（２_２）が使用可能な極性パタンの種類を増加させる。

また，他の好適な実施形態では，複数の出力端子（１９は，前記表示パネル（３）の前記データ線に接続されない非接続出力端子を含み，出力側切り替え回路（１７）は，非接続出力端子を，複数の正側ドライブ回路及び負側ドライブ回路（１５）のいずれからも切り離す。

極性パタンの個別的な制御は，各ソースドライバ（２_１，２_２）に共通に供給される極性信号（ＰＯＬ）とは別に，制御信号を供給することによって行われることも好適である。より具体的には，第１ソースドライバ（２_１）は，極性信号（ＰＯＬ）と第１制御信号とに応答して，それが出力するデータ信号の極性パタンを決定する。第２ソースドライバ（２_１）は，極性信号（ＰＯＬ）と，第１制御信号とは別個に生成される第２制御情報とに応答して，それが出力するデータ信号の極性パタンを決定する。

また，極性パタンの個別的な制御は，複数の極性信号（ＰＯＬ_ｏｄｄ，ＰＯＬ_ｅｖｅｎ）を用いることによって実現されることも好適である。具体的には，第１ソースドライバ（２_１）は，第１極性信号（ＰＯＬ_ｏｄｄ）に応答して，それが出力するデータ信号の極性パタンを決定し，第２ソースドライバ（２_２）は，第１極性信号（ＰＯＬ_ｏｄｄ）とは別個に生成される第２極性信号（ＰＯＬ_ｅｖｅｎ）に応答して，第２ソースドライバ（２_２）が出力する前記データ信号の前記極性パタンを決定する。

本発明の他の観点において，本発明による，表示パネルの駆動に使用されるソースドライバ（２_ｉ）は，隣接するソースドライバ（２_ｉ−１）が出力するデータ信号の極性パタンに応答して生成される制御情報が供給され，該制御情報に応答して，表示パネル（３）のデータ線に出力するデータ信号の極性パタンを決定するように構成されている。

好適には，当該ソースドライバ（２_ｉ）は，複数のレジスタ（１２）と，シフト開始信号（ＳＴＨ^＜ｉ＞）に応答して，複数のレジスタ（１２）に画素データの取り込みを開始させる制御回路（１１）と，画素データに応答して前記データ信号を生成するデータ信号生成手段（１３−１９）とを備えている。該制御情報は，シフト開始信号（ＳＴＨ^＜ｉ＞）によって当該ソースドライバ（２_２−２_ｎ）に伝送される。データ信号生成手段（１３−１９）は，シフト開始信号（ＳＴＨ^＜ｉ＞）に含まれる前記制御情報に応答して，データ信号の極性パタンを決定する。

好適な実施形態では，制御回路（１１）は，シフト開始信号（ＳＴＨ^＜ｉ＞）に含まれるシフト開始パルス（３１）に応答して，複数のレジスタ（１２）に前記画素データの取り込みを開始させる。この場合，制御情報は，シフト開始パルス（３１）のパルス幅として当該ソースドライバ（２_ｉ）に伝送され，データ信号生成手段（１３−１９）は，該パルス幅に応答してデータ信号の極性パタンを決定することが好適である。

該制御情報は，シフト開始信号（ＳＴＨ^＜ｉ＞）にシフト開始パルス（３１）とは別に用意される極性制御ビット（３２）として当該ソースドライバ（２_ｉ）に供給され，データ信号生成手段（１３−１９）は，極性制御ビット（３２）に応答してデータ信号の前記極性パタンを決定することが好適である。

本発明によれば，複数のソースドライバを使用してｎドット反転駆動によって表示パネルを駆動する液晶表示装置において発生し得る，データ信号の極性の規則性の乱れを解消することができる。

第１ 実施の第１形態
１．全体構成
本発明による実施の第１形態では，図３に示されているように，液晶表示装置は，コントローラ１と，ｎ個のソースドライバ２_１〜２_ｎと，画素（図示されない）が行列に並べられている表示パネル３とを備えている。コントローラ１は，ソースドライバ２_１〜２_ｎを制御する機能を有している。ソースドライバ２_１〜２_ｎは，表示パネル３のデータ線にデータ信号を供給し，各画素を駆動する機能を有している。表示パネル３は，ソースドライバと同数の領域４_１〜４_ｎに分割され，表示パネル３の各領域４_ｉの画素は，対応するソースドライバ２_ｉによって駆動される。

詳細には，コントローラ１は，ソースドライバ２_１〜２_ｎのそれぞれに画素データＤＡＴＡ，同期クロックＣＬＫ，及び，極性信号ＰＯＬをソースドライバ２_１〜２_ｎに供給する。画素データＤＡＴＡは，各画素の階調レベルを指定するデータであり，本実施の形態では，画素データＤＡＴＡは，ｎビットデータである。ある一の水平期間（即ち，表示パネル３の一のゲート線に接続されている画素が駆動される期間）における，画素データＤＡＴＡのソースドライバ２_１〜２_ｎへの供給は，時分割的に行われる；まず，第１段のソースドライバ２_１への画素データＤＡＴＡの供給が行われ，次に，第２段のソースドライバ２_２への画素データＤＡＴＡの供給が行われる。第３段〜第ｎ段のソースドライバ２_３〜２_ｎへの画素データＤＡＴＡの供給も同様にして行われる。同期クロックＣＬＫは，ソースドライバ２_１〜２_ｎを同期させるために使用されるクロック信号である。極性信号ＰＯＬは，各水平期間における，ソースドライバ２_１〜２_ｎのそれぞれが出力するデータ信号の極性パタンを指定するために使用される。極性信号ＰＯＬは，一の水平期間において一定である。

ソースドライバ２_１〜２_ｎは，画素データＤＡＴＡ，同期クロックＣＬＫ，及び，極性信号ＰＯＬに応答して，表示パネル３のデータ線にデータ信号を供給する。各データ線に供給されるデータ信号の電圧は，画素データＤＡＴＡに応答して決定される，データ信号の極性は，極性信号ＰＯＬに応答して決定される。各ソースドライバ２_１〜２_ｎは，画素データＤＡＴＡを受け取る入力ポートを６個有しており，６画素分の画素データＤＡＴＡを同時に受け取るように構成されている。また，ソースドライバ２_１〜２_ｎのそれぞれは，４１４本の出力を有しており，４１４本のデータ線を駆動する機能を備えている。

ソースドライバ２_１〜２_ｎには，シフト開始信号ＳＴＨ^＜１＞〜ＳＴＨ^＜ｎ＞が供給されており，各ソースドライバ２_１〜２_ｎは，それぞれシフト開始信号ＳＴＨ^＜１＞〜ＳＴＨ^＜ｎ＞に応答して画素データＤＡＴＡの取り込みを開始する。ソースドライバ２_１〜２_ｎは，カスケード接続されており，各ソースドライバ２_ｉは，前段のソースドライバ２_ｉ−１からシフト開始信号ＳＴＨ^＜ｉ＞を供給される；ただし，初段のソースドライバ２_１へのシフト開始信号ＳＴＨ^＜１＞の供給は，コントローラ１によって行われる。詳細には，ソースドライバ２_１〜２_ｎへのシフト開始信号ＳＴＨ^＜１＞〜ＳＴＨ^＜ｎ＞の供給は，以下のようにして行われる。コントローラ１は，ソースドライバ２_１に画素データＤＡＴＡの取り込みを開始させる場合，シフト開始信号ＳＴＨ^＜１＞を論理”１”に設定する。ソースドライバ２_１は，シフト開始信号ＳＴＨ^＜１＞が論理”１”に設定されたことに応答して，画素データＤＡＴＡの取り込みを開始する。ソースドライバ２_１は，必要とする画素データＤＡＴＡの取り込みを終了すると，次段のソースドライバ２_２に供給されるシフト開始信号ＳＴＨ^＜２＞を論理”１”にプルアップする。ソースドライバ２_２は，シフト開始信号ＳＴＨ^＜２＞のプルアップに応答して画素データＤＡＴＡの取り込みを開始する。更にソースドライバ２_２は，必要とする画素データＤＡＴＡの取り込みを終了すると，次段のソースドライバ２_３に供給されるシフト開始信号ＳＴＨ^＜３＞をプルアップする。他のソースドライバ２_３〜２_ｎ−１も，同様の過程によってシフト開始信号ＳＴＨ^＜４＞〜ＳＴＨ^＜ｎ＞を供給し，次段のソースドライバ２_４〜２_ｎに画素データＤＡＴＡの取り込みを開始させる。これにより，コントローラ１からソースドライバ２_１〜２_ｎのそれぞれへの画素データＤＡＴＡの転送を，時分割的に行うことができる。

シフト開始信号ＳＴＨ^＜１＞〜ＳＴＨ^＜ｎ＞は，画像データＤＡＴＡの取り込みを開始させるのみならず，データ信号の極性パタンを指定する制御情報をソースドライバ２_１〜２_ｎに供給するためにも使用される。本実施の形態では，データ信号の極性パタンを指定する制御情報は，シフト開始信号ＳＴＨ^＜１＞〜ＳＴＨ^＜ｎ＞の波形，より具体的には，シフト開始信号ＳＴＨ^＜１＞〜ＳＴＨ^＜ｎ＞に含まれるシフト開始パルスのパルス幅として伝送される；シフト開始パルスとは，シフト開始信号ＳＴＨ^＜ｉ＞の波形のうち論理”１”に設定されている部分のことである。本実施の形態では，シフト開始パルスのパルス幅は，同期クロックＣＬＫの１周期と２周期とのうちから選択される。以下では，パルス幅が同期クロックＣＬＫの１周期である場合，当該パルス幅は”１”であると表現され，２周期である場合，当該パルス幅は”２”であると表現される。

ソースドライバ２_１が使用する極性パタンの指定はコントローラ１によって行われ，ソースドライバ２_２〜２_ｎが使用する極性パタンの指定は，それぞれの前段のソースドライバによって行われる。より具体的には，コントローラ１は，シフト開始信号ＳＴＨ^＜１＞に含まれるシフト開始パルスのパルス幅により，ソースドライバ２_１のデータ信号の極性パタンを指定する。ソースドライバ２_１は，それが出力するデータ信号の極性パタンに応答してシフト開始パルスのパルス幅を決定し，決定されたパルス幅のシフト開始パルスを含むシフト開始信号ＳＴＨ^＜２＞を生成する。ソースドライバ２_２は，シフト開始信号ＳＴＨ^＜２＞のシフト開始パルスのパルス幅にて応答してそれが出力するデータ信号の極性パタンを決定する。加えて，ソースドライバ２_２は，それが出力するデータ信号の極性パタンに応答してシフト開始パルスのパルス幅を決定し，決定されたパルス幅のシフト開始パルスを含むシフト開始信号ＳＴＨ^＜３＞を生成する。他のソースドライバ２_３〜２_ｎ−１も，同様の過程によってシフト開始信号ＳＴＨ^＜４＞〜ＳＴＨ^＜ｎ＞を供給し，次段のソースドライバ２_４〜２_ｎが使用する極性パタンを指定する。

このような動作は，各ソースドライバが隣接するソースドライバの極性パタンに応答してそれぞれが出力するデータ信号の極性パタンを決定し，これによってデータ信号の極性が反転される空間的な周期の規則性を保つことを可能にする。

加えて，シフト開始信号ＳＴＨ^＜１＞〜ＳＴＨ^＜ｎ＞が，ソースドライバ２_１〜２_ｎに画素データＤＡＴＡの取り込みを開始させるのみならずデータ信号の極性パタンを指定するために兼用されることは，より短く，且つ，より少ない数の信号線で各ソースドライバ２_１〜２_ｎが出力するデータ信号の極性パタンを指定することを可能にする点で好適である。

２．ソースドライバの構成
図４は，各ソースドライバ２_ｉの構成を示すブロック図である。ソースドライバ２_ｉは，制御回路１１と，レジスタ１２_１〜１２_４１４を含むシフトレジスタ１２と，入力側切り替え回路１３と，極性判定回路１４と，ドライブ回路１５_１〜１５_４１４からなるドライバ部１５と，階調電圧生成回路１６と，出力側切り替え回路１７と，出力アンプ１８_１〜１８_４１４からなる出力アンプ群１８と，表示パネル３の領域４_ｉのデータ線に接続されている４１４個の出力端子１９を備えている。出力端子１９には，１〜４１４までの端子番号が与えられており，端子番号がｊである出力端子１９は，以下，出力端子１９_ｊと記載される。

制御回路１１は，シフト開始信号ＳＴＨ^＜ｉ＞及び同期クロックＣＬＫに応答して，シフトレジスタ１２を制御する。シフト開始信号ＳＴＨ^＜ｉ＞が論理”１”に設定されると，制御回路１１は，シフトレジスタ１２に画素データＤＡＴＡの取り込みを開始させる。制御回路１１は，更に，次段のソースドライバ２_ｉ＋１に供給されるシフト開始信号ＳＴＨ^{＜ｉ＋１＞}を生成する機能も有している。

シフトレジスタ１２は，シフト制御信号に応答してコントローラ１から供給される画素データＤＡＴＡを取り込み，対応するデータ線の順番に画素データＤＡＴＡを保持する。シフトレジスタ１２は，それぞれが１画素分の画素データを保持するレジスタ１２_１〜１２_４１４を備えている。レジスタ１２_１〜１２_４１４に保持されている画素データに対応する電圧レベルのデータ信号が，出力端子１９_１〜１９_４１４から出力される。本実施の形態では，シフトレジスタ１２は，画素データＤＡＴＡを６画素分ずつ６９回に分けて受け取るように構成されている。

入力側切り替え回路１３は，極性判定回路１４から供給される極性パタン信号Ｓ_ＰＴＮに応答して，レジスタ１２_１〜１２_４１４とドライブ回路１５_１〜１５_４１４の接続関係を切り替えるための回路である。入力側切り替え回路１３は，レジスタ１２_１〜１２_４１４から出力される画素データを，所望のドライブ回路１５_１〜１５_４１４に出力する役割を有している。

極性判定回路１４は，極性信号ＰＯＬと，シフト開始信号ＳＴＨ^＜ｉ＞のシフト開始パルスのパルス幅とに応答して，極性パタン信号Ｓ_ＰＴＮを生成する回路である。極性パタン信号Ｓ_ＰＴＮとは，図１０に示されているように，出力端子１９_１〜１９_４１４から出力されるデータ信号の極性パタンを指定する信号である。極性パタン信号Ｓ_ＰＴＮが論理”０”である場合には，両端の出力端子１９_１，１９_４１４から出力されるデータ信号の極性は正であり，出力端子１９_２〜１９_４１３から出力されるデータ信号の極性は，２つの出力端子１９毎に極性が反転されるような極性パタンが指定される。極性パタン信号Ｓ_ＰＴＮが論理”１”である場合には，各データ信号の極性が極性パタン信号Ｓ_ＰＴＮが論理”０”である場合と反対である極性パタンが指定される。

図９は，極性判定回路１４の真理値表である。シフト開始信号ＳＴＨ^＜ｉ＞のシフト開始パルスのパルス幅が”１”である場合，即ち，シフト開始パルスのパルス幅が同期クロックＣＬＫの１周期分である場合，極性パタン信号Ｓ_ＰＴＮの値は，極性信号ＰＯＬの値に一致する。一方，シフト開始信号ＳＴＨ^＜ｉ＞のシフト開始パルスのパルス幅が”２”である場合，極性パタン信号Ｓ_ＰＴＮの値は，極性信号ＰＯＬの値と相補の値である。このように，極性パタン信号Ｓ_ＰＴＮの値は，シフト開始パルスのパルス幅に応答して決定される。

図４に戻り，ドライバ部１５の各ドライブ回路１５_１〜１５_４１４は，入力側切り替え回路１３を介してシフトレジスタ１２から受け取った画素データに対応する階調電圧を出力する機能を有している。各ドライブ回路１５_１〜１５_４１４のうちの半数は，表示パネル３の共通電極の電位（コモン電位）を基準として，正の階調電圧を発生する正側ドライブ回路であり，残りの半数は，負の階調電圧を発生する負側ドライブ回路である。図４の記号”＋”は，それが付せられているドライブ回路が正側ドライブ回路を示す記号であり，記号”−”は，ドライブ回路が負側ドライブ回路を示す記号である。具体的には，左端のドライブ回路１５_１は正側ドライブ回路であり，右端のドライブ回路１５_４１４は負側ドライブ回路である。中間に位置するドライブ回路１５_２〜１５_４１３としては，２つの負側ドライブ回路と，２つの正側ドライブ回路が繰り返して並べられている；ドライブ回路１５_２，１５_３は，負側ドライブ回路であり，ドライブ回路１５_４，１５_５は，正側ドライブ回路である。ドライブ回路１５_６〜１５_４１３についても同様である。

図５は，各ドライブ回路１５_１〜１５_４１４の構成を示すブロック図である。ドライブ回路１５_１〜１５_４１４は，ラッチ２１と，レベルシフタ２２と，Ｄ／Ａコンバータ２３とを備えている。

ラッチ２１は，シフトレジスタ１２から受け取った画素データを一時的に保持してレベルシフタ２２に出力する。

レベルシフタ２２は，ラッチ２１の出力の電圧レベルをＤ／Ａコンバータ２３に対応するように変換する。

Ｄ／Ａコンバータ２３は，ラッチ２１からレベルシフタ２２を介して受け取った画素データに対してＤ／Ａ変換を行い，画素データに対応する階調電圧を出力する。正側ドライブ回路のＤ／Ａコンバータ２３は，階調電圧生成回路１６から供給される２^ｎ本の（コモン電位を基準として）正の階調電圧Ｖ_ＲＥＦ ^＋を用いて，正の階調電圧を生成する。より具体的には，各正側ドライブ回路のＤ／Ａコンバータ２３は，供給された階調電圧Ｖ_ＲＥＦ ^＋のうちから，入力側切り替え回路１３から受け取った画素データに対応する階調電圧を選択し，選択した階調電圧を出力する。同様に，負側ドライブ回路のＤ／Ａコンバータ２３は，階調電圧生成回路１６から供給される２^ｎ本の負の階調電圧Ｖ_ＲＥＦ ⁻を用いて，負の階調電圧を生成する。各負側ドライブ回路は，供給された階調電圧Ｖ_ＲＥＦ ⁻のうちから，入力側切り替え回路１３から受け取った画素データに対応する階調電圧を選択し，選択した階調電圧を出力する。各ドライブ回路１５_１〜１５_４１４のＤ／Ａコンバータ２３の出力は，出力側切り替え回路１７に接続されている。

図４に戻り，出力側切り替え回路１７は，上述の極性パタン信号Ｓ_ＰＴＮに応答して，ドライブ回路１５_１〜１５_４１４のＤ／Ａコンバータ２３とアンプ１８_１〜１８_４１４との接続関係を切り替える回路である。出力側切り替え回路１７は，ドライブ回路１５_１〜１５_４１４から出力される階調電圧を，所望のアンプ１８_１〜１８_４１４に出力する役割を有している。

アンプ１８_１〜１８_４１４は，Ｄ／Ａコンバータ２３とデータ線との間のインピーダンスマッチングを実現するための回路であり，アンプ１８_１〜１８_４１４としては，典型的にはソースフォロア回路が使用される。アンプ１８_１〜１８_４１４が出力端子１９_１〜１９_４１４に出力する信号が，表示パネル３のデータ線に供給されるデータ信号である。入力側切り替え回路１３が出力する画素データの出力先，及び，出力側切り替え回路１７が出力する階調電圧の出力先が極性パタン信号Ｓ_ＰＴＮに応じて決定され，これにより，極性パタン信号Ｓ_ＰＴＮに指定された極性パタンに従った極性のデータ信号が，出力端子１９_１〜１９_４１４から出力される。

３． 各ソースドライバの動作
図６に示されているように，本実施の形態のソースドライバ２_１〜２_ｎは，水平方向（即ち，データ線に垂直な方向）については２画素ごとにデータ信号の極性を反転させ，垂直方向（即ち，データ線が延伸する方向）については，１ライン毎にデータ信号の極性を反転させるように，データ信号を生成する。

本実施の形態におけるソースドライバ２_１〜２_ｎの動作の最終的な目的は，データ信号の極性の規則性が領域４_１〜４_ｎの境界部分において乱れないように，ソースドライバ２_１〜２_ｎが使用する極性パタンを制御することにある。水平方向について２画素ごとにデータ信号の極性を反転させるためには，４画素の周期で，データ信号の極性を反転させる必要がある。しかしながら，本実施の形態のソースドライバ２_１〜２_ｎは，その出力端子１９の数が４で割り切れない。これは，極性の規則性を乱さないためには，各ソースドライバ２_１〜２_ｎが使用する極性パタンを制御する必要があることを意味する。本実施の形態の液晶表示装置は，シフト開始信号ＳＴＨ^＜ｉ＞のシフト開始パルスのパルス幅によって各ソースドライバ２_１〜２_ｎが出力するデータ信号の極性パタンを制御し，データ信号の極性の規則性を維持する。

図７は，ソースドライバ２_１，２_２の動作を示すタイミングチャートである。図７には，極性信号ＰＯＬが論理”１”である水平期間におけるソースドライバ２_１，２_２の動作が示されている。ソースドライバ２_１は，シフト開始信号ＳＴＨ^＜１＞が論理”１”に設定されると，画素データＤＡＴＡを取り込み始める。更にソースドライバ２_１は，シフト開始信号ＳＴＨ^＜１＞が論理”１”に設定されると，シフト開始パルス３１のパルス幅をカウントし，極性信号ＰＯＬとシフト開始パルス３１のパルス幅に応答して極性パタン信号Ｓ_ＰＴＮを生成する。本実施の形態では，極性信号ＰＯＬが論理”１”であり，且つ，シフト開始パルス３１のパルス幅が”２”であることから，ソースドライバ２_１の極性判定回路１４は，極性パタン信号Ｓ_ＰＴＮを論理”０”に設定する（図９参照）。

図８に示されているように，極性パタン信号Ｓ_ＰＴＮが論理”０”に設定されたことに応答して，入力側切り替え回路１３は，レジスタ１２_１〜１２_４１４をドライブ回路１５_１〜１５_４１４にそれぞれに接続し，出力側切り替え回路１７は，ドライブ回路１５_１〜１５_４１４をアンプ１８_１〜１８_４１４に接続する。これにより，出力端子１９_１〜１９_４１４から出力されるデータ信号の極性は，論理”０”である極性パタン信号Ｓ_ＰＴＮに対応した極性パタンに従うようになる（図１０参照）。

ソースドライバ２_１は，画素データＤＡＴＡの取り込みを完了すると，シフト開始信号ＳＴＨ^＜２＞を論理”１”に設定し，シフト開始パルスをソースドライバ２_２に供給する。シフト開始パルスのパルス幅は，ソースドライバ２_１が使用する極性パタンに応答して，極性の規則性が乱れないように決定される；本実施の形態では，ソースドライバ２_１は，シフト開始信号ＳＴＨ^＜２＞のシフト開始パルスのパルス幅を”１”に決定する。

シフト開始信号ＳＴＨ^＜２＞が論理”１”に設定されたことに応答して，ソースドライバ２_２は，画素データＤＡＴＡの取り込みを開始する。更に，ソースドライバ２_２は，シフト開始パルスのパルス幅をカウントし，そのパルス幅と極性信号ＰＯＬとに応答して，極性パタン信号Ｓ_ＰＴＮを論理”１”に設定する。

図８に示されているように，極性パタン信号Ｓ_ＰＴＮが論理”１”に設定されたことに応答して，入力側切り替え回路１３は，奇数番目のレジスタ１２_１，１２_３，・・・１２_４１３を偶数番目のドライブ回路１５_２，１５_４，・・・１５_４１４にそれぞれに接続し，偶数番目のレジスタ１２_２，１２_４，・・・１２_４１４を奇数番目のドライブ回路１５_１，１５_３，・・・１５_４１３にそれぞれに接続する。更に，出力側切り替え回路１７は，奇数番目のドライブ回路１５_１，１５_３，・・・１５_４１３を偶数番目のアンプ１８_２，１８_４，・・・，１８_４１４に接続し，偶数番目のドライブ回路１５_２，１５_４，・・・１５_４１４を，奇数番目のアンプ１８_１，１８_３，・・・，１８_４１３に接続する。これにより，出力端子１９_１〜１９_４１４から出力されるデータ信号の極性は，論理”１”である極性パタン信号Ｓ_ＰＴＮに対応した極性パタンに従うようになる（図１０参照）。

この結果，図６に示されているように，ソースドライバ２_１，２_２によって駆動される領域４_１，４_２の境界部分において，データ信号の極性の規則性が維持される。これにより，不所望な表示パネル３におけるムラの発生が防がれている。

残りのソースドライバ２_３〜２_ｎもソースドライバ２_１，２_２と同様に動作する。シフト開始パルスのパルス幅が”２”であるシフト開始信号ＳＴＨ^＜ｉ＞を受け取ったソースドライバ２_ｉは，論理”０”である極性パタン信号Ｓ_ＰＴＮに対応した極性パタンに従ってデータ信号を出力し，更に，シフト開始パルスのパルス幅が”１”であるシフト開始信号ＳＴＨ^{＜ｉ＋１＞}を次段のソースドライバ２_ｉ＋１に供給する。一方，シフト開始パルスのパルス幅が”１”であるシフト開始信号ＳＴＨ^＜ｊ＞を受け取ったソースドライバ２_ｊは，論理”１”である極性パタン信号Ｓ_ＰＴＮに対応した極性パタンに従ってデータ信号を出力し，更に，シフト開始パルスのパルス幅が”２”であるシフト開始信号ＳＴＨ^{＜ｊ＋１＞}を次段のソースドライバ２_ｊ＋１に供給する。これにより，表示パネル３の全体にわたってデータ信号の極性の規則性が維持され，不所望な表示パネル３におけるムラの発生が防がれている。

次に水平期間では，極性信号ＰＯＬが論理”０”に反転されて同様の動作が行われる。極性信号ＰＯＬが論理”０”に反転されることに応答して，ソースドライバ２_１の極性判定回路１４は極性パタン信号Ｓ_ＰＴＮを論理”１”に設定し，ソースドライバ２_２の極性判定回路１４は極性パタン信号Ｓ_ＰＴＮを論理”０”に設定する。同様に，奇数番目のソースドライバ２_２ｉ＋１の極性判定回路１４は極性パタン信号Ｓ_ＰＴＮを論理”１”に設定し，偶数番目のソースドライバ２_２ｉの極性判定回路１４は極性パタン信号Ｓ_ＰＴＮを論理”０”に設定する。この結果，図６に示されているように，ソースドライバ２_１〜２_ｎは，先の水平期間と反対の極性のデータ信号を表示パネル３に供給する。

以上に説明されているように，本実施の形態では，シフト開始信号ＳＴＨ^＜１＞〜ＳＴＨ^＜ｎ＞によって制御情報をソースドライバ２_１〜２_ｎに供給することにより，ソースドライバ２_１〜２_ｎが使用する極性パタンが制御され，これにより，データ信号の極性の規則性が維持される。

本実施の形態の構成は，２ドット反転駆動以外のｎドット反転駆動（ｎは３以上）にも適用可能であることは当業者にとって自明的である。

４． 変形例
（１）変形例１
図１１に示されているように，データ信号の極性パタンの指定は，シフト開始信号ＳＴＨ^＜ｉ＞のシフト開始パルス３１のパルス幅を制御する代わりに，シフト開始パルス３１が伝送されない区間で極性制御ビット３２を伝送することによって行われることが可能である。この場合，図１２に示されているように，極性パタン信号Ｓ_ＰＴＮは，極性信号ＰＯＬと極性制御ビット３２とに応答して生成される。

極性制御ビット３２の伝送は，シフト開始パルス３１の発生の後に行われることが好適である。極性制御ビット３２をシフト開始パルス３１の発生の前に伝送するためには，極性制御ビット３２を取り込むタイミングを指示する制御信号を，別途に各ソースドライバ２_１〜２_ｎに供給する必要がある。これは，液晶表示装置の信号線の数を増加させるため好適でない。極性制御ビット３２の伝送がシフト開始パルス３１の発生の後に行われる場合には，シフト開始パルス３１を極性制御ビット３２を取り込むタイミングを指示するために使用可能である。この場合，各ソースドライバ２_１〜２_ｎは，シフト開始パルス３１の伝送の後，所定時間だけ経過した後に極性制御ビット３２を取り込み，取り込んだ極性制御ビット３２に応答して極性パタン信号Ｓ_ＰＴＮを生成するように構成される。図１１では，極性制御ビット３２の伝送は，シフト開始パルス３１の伝送の後，３クロック周期だけ遅れて行われる。

（２）変形例２
液晶表示装置の信号線の数を一層に減らすためには，図１３に示されているように，各ソースドライバ２_１〜２_ｎが使用する極性パタンを，極性信号ＰＯＬを使用せずにシフト開始信号ＳＴＨ^＜１＞〜ＳＴＨ^＜ｎ＞によって伝送される制御情報のみによって制御することも可能である。上述されているように，極性パタンを指定する制御情報は，シフト開始パルス３１のパルス幅として伝送されることが可能である。この場合，図１４に示されているように，極性パタン信号Ｓ_ＰＴＮは，シフト開始パルス３１のパルス幅のみに応答して決定される。また，図１５に示されているように，極性パタンを指定する制御情報は，シフト開始パルス３１とは別に生成される極性制御ビット３２として伝送されることも可能である。この場合，図１６に示されているように，極性パタン信号Ｓ_ＰＴＮは，極性制御ビット３２のみに応答して決定される。

（３）変形例３
図１９に示されているように，極性が反転される空間的周期が２画素である場合には，各ソースドライバ２_１〜２_ｎがとり得る極性パタンは４（＝２^２）種類である。各ソースドライバ２_１〜２_ｎが，これらの全ての極性パタンを使用可能であることは，液晶表示装置の構成の柔軟性を高めるために有用である。

４種類の極性パタンの全てを使用可能にするためには，各ソースドライバ２_１〜２_ｎは，図１７に示されているように構成されることが好適である。図１７の構成では，ソースドライバ２_ｉのドライバ部１５は，出力端子１９の数よりも多い４１６個のドライブ回路１５_１〜１５_４１６を備えている。ドライブ回路１５_１〜１５_４１６の半数は，極性が正のデータ信号を出力するために使用される正側ドライブ回路であり，残りの半数は，極性が負のデータ信号を出力するために使用される負側ドライブ回路である。より具体的には，両端のドライブ回路１５_１，１５_４１６は正側ドライブ回路であり，中間に位置するドライブ回路１５_２〜１５_４１５としては，２つの負側ドライブ回路と，２つの正側ドライブ回路が繰り返して並べられている；ドライブ回路１５_２，１５_３は，負側ドライブ回路であり，ドライブ回路１５_４，１５_５は，正側ドライブ回路である。ドライブ回路１５_６〜１５_４１５についても同様である。かかる構成を採用するのは，図１９に示されている極性パタンの全てを使用可能にするためには，正側ドライブ回路，及び負側ドライブ回路が，それぞれ，出力端子１９の数の半数よりも１だけ多い，２０８個ずつ必要であるからである。

ドライバ部１５の構成の変更に合わせて，入力側切り替え回路１３，極性判定回路１４，及び出力側切り替え回路１７の機能が下記のように変更される。極性判定回路１４が出力する極性パタン信号Ｓ_ＰＴＮとしては，２ビットの信号が使用され，極性判定回路１４の動作は，図１８の真理値表に示されているように変更される。極性パタン信号Ｓ_ＰＴＮのとり得る４つの値は，図１９に示されているように，４種類の極性パタンにそれぞれに対応付けられている。極性信号ＰＯＬと極性パタン信号Ｓ_ＰＴＮとの対応関係は，極性信号ＰＯＬが反転されたときに，極性パタンも反転されるように決定されていることに留意されたい。入力側切り替え回路１３及び出力側切り替え回路１７の動作は，極性パタン信号Ｓ_ＰＴＮに応答して図１９に示されている全ての極性パタンを実現できるように変更される。

図２０は，図１７に示されているように構成されたソースドライバ２_１，２_２の動作の一例を示している。
極性信号ＰＯＬが”０”に設定され，シフト開始パルスのパルス幅が”１”であるシフト開始信号ＳＴＨ^＜１＞を受け取ると，ソースドライバ２_１の極性判定回路１４は，極性パタン信号Ｓ_ＰＴＮを値”０”に設定する。極性パタン信号Ｓ_ＰＴＮが値”０”に設定されたことに応答して，ソースドライバ２_１の入力側切り替え回路１３は，レジスタ１２_１〜１２_４１４をそれぞれドライブ回路１５_１〜１５_４１４に接続し，出力側切り替え回路１７は，ドライブ回路１５_１〜１５_４１４をアンプ１８_１〜１８_４１４にそれぞれに接続する；ドライブ回路１５_４１５，１５_４１６は使用されない。更に，ソースドライバ２_１は，シフト開始信号ＳＴＨ^＜２＞をソースドライバ２_２に供給する。シフト開始信号ＳＴＨ^＜２＞のシフト開始パルスのパルス幅は，ソースドライバ２_１が使用する極性パタンに応答して，データ信号の極性の規則性が維持されるような極性パタンを隣接するソースドライバ２_２に使用させるように選ばれる。図２０の動作では，シフト開始信号ＳＴＨ^＜２＞のシフト開始パルスのパルス幅は”２”に設定される。

シフト開始信号ＳＴＨ^＜２＞のシフト開始パルスのパルス幅が”２”であることに応答して，ソースドライバ２_２の極性判定回路１４は，極性パタン信号Ｓ_ＰＴＮを値”０”に設定する。極性パタン信号Ｓ_ＰＴＮが値”０”に設定されたことに応答して，ソースドライバ２_２の入力側切り替え回路１３は，レジスタ１２_１〜１２_４１４をそれぞれドライブ回路１５_３〜１５_４１６に接続し，出力側切り替え回路１７は，ドライブ回路１５_３〜１５_４１６をアンプ１８_１〜１８_４１４にそれぞれに接続する；ソースドライバ２_２では，ドライブ回路１５_１，１５_２は使用されない。このようなソースドライバ２_１，２_２の動作により，これらのドライバによって駆動される領域４_１，４_２の境界部分におけるデータ信号の極性の規則性が維持される。更にソースドライバ２_２は，シフト開始信号ＳＴＨ^＜３＞をソースドライバ２_３に供給する。シフト開始信号ＳＴＨ^＜３＞のシフト開始パルスのパルス幅は，データ信号の極性の規則性が維持されるように選ばれる。他のソースドライバ２_３〜２_ｎも同様の動作を行う。

図１７の構成が採用される場合にも，各ソースドライバ２_１〜２_ｎが使用する極性パタンは，極性信号ＰＯＬを使用せずにシフト開始信号ＳＴＨ^＜１＞〜ＳＴＨ^＜ｎ＞のみによって制御されることが可能である。この場合，極性パタンを指定する２ビットの制御情報が，シフト開始信号ＳＴＨ^＜１＞〜ＳＴＨ^＜ｎ＞によって各ソースドライバ２_１〜２_ｎに供給される。制御情報は，シフト開始パルスのパルス幅として各ソースドライバ２_１〜２_ｎに供給されることが可能である。また，図２１に示されているように，極性パタンを指定する２ビットの制御情報が，シフト開始パルス３１と別途に用意される２ビットの極性制御ビット３２’として，各ソースドライバ２_１〜２_ｎに供給されることが可能である。

本変形例の構成は，２ドット反転駆動以外のｎドット反転駆動（ｎは３以上）にも適用可能である。ｎドット反転駆動によって表示パネル３が駆動される場合には，各ソースドライバが選択可能な極性パタンの数は２ｎ個であり，２ｎ個の極性パタンを選択するために充分なビット数の制御情報がシフト開始信号ＳＴＨ^＜ｉ＞によって各ソースドライバ２_１〜２_ｎに供給される。制御情報は，シフト開始パルスのパルス幅として各ソースドライバ２_１〜２_ｎに供給されることが可能であり，シフト開始パルスの後に伝送される極性制御ビットとして各ソースドライバ２_１〜２_ｎに供給されることも可能である。

（４）変形例４
データ信号の極性の規則性を維持するためには，図２２に示されているように，領域４_１〜４_ｎに設けられているデータ線の数よりも多くの出力端子，アンプ及びドライブ回路が各ソースドライバ２_１〜２_ｎに設けられ，その出力端子，アンプ及びドライブ回路の一部が使用されない構成も採用され得る。図２２の構成では，各ソースドライバ２_１〜２_ｎの出力端子，アンプ、及びドライブ回路の数は４１６である。言い換えれば，各ソースドライバ２_１〜２_ｎは，ドライブ回路１５_１〜１５_４１６と，アンプ１８_１〜１８_４１６と，出力端子１９_１〜１９_４１６とを備えている。出力端子１９_１〜１９_４１６のうちの２つは表示パネル３には接続されない。図２２における記号”ＮＣ”は，対応する出力端子が表示パネル３には接続されないことを示している。より具体的には，ソースドライバ２_１では出力端子１９_４１５，１９_４１６が表示パネル３には接続されず，ソースドライバ２_２では出力端子１９_１，１９_２が表示パネル３には接続されない。同様に，奇数番目のソースドライバ２_３，２_５，・・・では出力端子１９_４１５，１９_４１６が表示パネル３には接続されず，偶数番目ソースドライバ２_４，２_６・・・では出力端子１９_１，１９_２が表示パネル３には接続されない。

図２２を参照しながら，ソースドライバ２_１，２_２の動作の一例が説明される。極性信号ＰＯＬが”０”に設定され，シフト開始パルスのパルス幅が”１”であるシフト開始信号ＳＴＨ^＜１＞を受け取ると，ソースドライバ２_１の極性判定回路１４は，極性パタン信号Ｓ_ＰＴＮを値”０”に設定する。極性パタン信号Ｓ_ＰＴＮが値”０”に設定されたことに応答して，ソースドライバ２_１の入力側切り替え回路１３は，レジスタ１２_１〜１２_４１４をそれぞれドライブ回路１５_１〜１５_４１４に接続し，出力側切り替え回路１７は，ドライブ回路１５_１〜１５_４１４をアンプ１８_１〜１８_４１４にそれぞれに接続する；ドライブ回路１５_４１５，１５_４１６，アンプ１８_４１５，１８_４１６，及び出力端子１９_４１５，１９_４１６は使用されない。更に，ソースドライバ２_１は，シフト開始信号ＳＴＨ^＜２＞をソースドライバ２_２に供給する。シフト開始信号ＳＴＨ^＜２＞のシフト開始パルスのパルス幅は，ソースドライバ２_１が使用する極性パタンに応答して，データ信号の極性の規則性が維持されるような極性パタンを隣接するソースドライバ２_２に使用させるように選ばれる。図２０の動作では，シフト開始信号ＳＴＨ^＜２＞のシフト開始パルスのパルス幅は”２”に設定される。

シフト開始信号ＳＴＨ^＜２＞のシフト開始パルスのパルス幅が”２”であることに応答して，ソースドライバ２_２の極性判定回路１４は，極性パタン信号Ｓ_ＰＴＮを値”０”に設定する。極性パタン信号Ｓ_ＰＴＮが値”０”に設定されたことに応答して，ソースドライバ２_２の入力側切り替え回路１３は，レジスタ１２_１〜１２_４１４をそれぞれドライブ回路１５_３〜１５_４１６に接続し，出力側切り替え回路１７は，ドライブ回路１５_３〜１５_４１６をアンプ１８_３〜１８_４１６にそれぞれに接続する；ソースドライバ２_２では，ドライブ回路１５_１，１５_２，アンプ１８_１，１８_２，及び出力端子１９_１，１９_２は使用されない。このようなソースドライバ２_１，２_２の動作により，これらのドライバによって駆動される領域４_１，４_２の境界部分におけるデータ信号の極性の規則性が維持される。更にソースドライバ２_２は，シフト開始信号ＳＴＨ^＜３＞をソースドライバ２_３に供給する。シフト開始信号ＳＴＨ^＜３＞のシフト開始パルスのパルス幅は，データ信号の極性の規則性が維持されるように選ばれる。他のソースドライバ２_３〜２_ｎも同様の動作を行う。

第２ 実施の第２形態
図２３は，本発明の実施の第２形態の液晶表示装置を示すブロック図である。実施の第２形態では，極性パタンを制御する制御信号が，専用に用意される信号線５ａ，５ｂを介して各ソースドライバ２_１〜２_ｎに供給され，これにより各ソースドライバ２_１〜２_ｎの極性パタンが個別に制御される；シフト開始信号ＳＴＨ^＜１＞〜ＳＴＨ^＜ｎ＞は，各ソースドライバ２_１〜２_ｎに画素データＤＡＴＡの取り込みを開始させるためにのみ使用される。信号線５ａには，コントローラ１によってＨｉｇｈ電位が生成されており，信号線５ｂには，Ｌｏｗ電位が生成されている。信号線５ａは，論理”１”の制御信号を所望のソースドライバに供給するために使用され，信号線５ｂは，論理”０”の制御信号を所望のソースドライバに供給するために使用される。信号線５ａ，５ｂとソースドライバ２_１〜２_ｎとの接続関係は，隣接するソースドライバが使用する極性パタンに対応する制御信号が各ソースドライバ２_１〜２_ｎに供給されるように決定されている。より具体的には，信号線５ａは，奇数番目のソースドライバ２_１，２_３，・・・に接続され，信号線５ｂは，偶数番目のソースドライバ２_２，２_４，・・・に接続されている。これにより，奇数番目のソースドライバ２_１，２_３，・・・には論理”１”の制御信号が，偶数番目のソースドライバ２_２，２_４，・・・には論理”０”の制御信号が供給される。

図２４は，実施の第２形態における各ソースドライバ２_ｉの構成を示すブロック図である。実施の第２形態のソースドライバ２_ｉの構成及び動作は，極性判定回路１４に信号線５ａ又は信号線５ｂから制御信号が供給される点を除き，図４に示されているソースドライバ２_ｉの構成と同一である。実施の第２形態では，極性判定回路１４は，極性信号ＰＯＬと，信号線５ａ又は信号線５ｂから供給される制御信号に応答して，極性パタン信号Ｓ_ＰＴＮを生成する。図２５は，実施の第２形態における極性判定回路１４の動作を示す真理値表である。制御信号が論理”０”である場合には，極性パタン信号Ｓ_ＰＴＮの値は，極性信号ＰＯＬの値と同一に決定され，制御信号が論理”１”である場合には，極性パタン信号Ｓ_ＰＴＮの値は，極性信号ＰＯＬの値と相補になるように決定される。奇数番目のソースドライバ２_１，２_３，・・・には論理”１”の制御信号が，偶数番目のソースドライバ２_２，２_４，・・・には論理”０”の制御信号が供給されるから，結果として，奇数番目のソースドライバ２_１，２_３，・・・と，偶数番目のソースドライバ２_２，２_４，・・・とは，データ信号の極性がそれぞれに反対である極性パタンを使用することになる。例えば，極性信号ＰＯＬが論理”１”である場合には，奇数番目のソースドライバ２_１，２_３，・・・は極性パタン信号Ｓ_ＰＴＮを論理”０”に設定し，偶数番目のソースドライバ２_２，２_４，・・・は極性パタン信号Ｓ_ＰＴＮを論理”１”に設定する。その結果，図６から理解されるように，データ信号の極性の規則性が維持される。極性信号ＰＯＬが論理”０”であるときも同様である。

奇数番目のソースドライバ２_１，２_３，・・・と，偶数番目のソースドライバ２_２，２_４，・・・とが，データ信号の極性がそれぞれに反対である極性パタンを使用するように各ソースドライバを制御するためには，図２６に示されているように，互いに相補の極性信号ＰＯＬ_ｏｄｄ，ＰＯＬ_ｅｖｅｎが使用されることも可能である；極性信号ＰＯＬ_ｏｄｄ，ＰＯＬ_ｅｖｅｎの一方が論理”１”である場合には，他方は論理”０”に設定される。奇数番目のソースドライバ２_１，２_３，・・・には，極性信号ＰＯＬ_ｏｄｄが供給され，偶数番目のソースドライバ２_２，２_４，・・・には，極性信号ＰＯＬ_ｅｖｅｎが供給される。図２６の構成では，互いに相補の極性信号ＰＯＬ_ｏｄｄ，ＰＯＬ_ｅｖｅｎは，極性パタンをソースドライバ２_１〜２_ｎ毎に制御する役割を果たしている。

図２７は，図２６の液晶表示装置の構成が採用されるときの各ソースドライバ２_ｉの構成を示している。各ソースドライバ２_ｉの入力側切り替え回路１３及び出力側切り替え回路１７に，直接に，極性信号ＰＯＬ_ｏｄｄ又は極性信号ＰＯＬ_ｅｖｅｎが入力される。

入力された極性信号が論理”０”である場合，入力側切り替え回路１３は，レジスタ１２_１〜１２_４１４をドライブ回路１５_１〜１５_４１４にそれぞれに接続し，出力側切り替え回路１７は，ドライブ回路１５_１〜１５_４１４をアンプ１８_１〜１８_４１４に接続する。これにより，出力端子１９_１〜１９_４１４から出力されるデータ信号の極性は，図１０の論理”０”である極性パタン信号Ｓ_ＰＴＮに対応した極性パタンに従うようになる。

一方，入力された極性信号が論理”１”である場合，入力側切り替え回路１３は，奇数番目のレジスタ１２_１，１２_３，・・・１２_４１３を偶数番目のドライブ回路１５_２，１５_４，・・・１５_４１４にそれぞれに接続し，偶数番目のレジスタ１２_２，１２_４，・・・１２_４１４を奇数番目のドライブ回路１５_１，１５_３，・・・１５_４１３にそれぞれに接続する。更に，出力側切り替え回路１７は，奇数番目のドライブ回路１５_１，１５_３，・・・１５_４１３を偶数番目のアンプ１８_２，１８_４，・・・，１８_４１４に接続し，偶数番目のドライブ回路１５_２，１５_４，・・・１５_４１４を，奇数番目のアンプ１８_１，１８_３，・・・，１８_４１３に接続する。これにより，出力端子１９_１〜１９_４１４から出力されるデータ信号の極性は，図１０の論理”１”である極性パタン信号Ｓ_ＰＴＮに対応した極性パタンに従うようになる。

この結果，奇数番目のソースドライバ２_１，２_３，・・・と，偶数番目のソースドライバ２_２，２_４，・・・とが使用する極性パタンは互いに相補になり，図６から理解されるように，データ信号の極性の規則性が維持される。これにより，表示パネル３における不所望なムラの発生が防がれる。

第３ まとめと補足
以上に説明されているように，上記の実施の形態に係る液晶表示装置は，各ソースドライバが使用すべき極性パタンが個別的に制御可能であり，これにより，データ信号の極性の規則性を維持することができる。

なお，本発明は，その趣旨に反しない限り，実施の形態に記述されている構成に限定されず，様々な変形が可能である。例えば，ソースドライバ２は，ＴＡＢ（Tape Automated Bonding）技術を用いてパッケージされて表示パネル３に接続されることが可能であり，また，ＣＯＧ（Chip on Glass）技術を用いて表示パネル３に接続されることも可能である。

図１は，ドット反転駆動を採用する液晶表示装置において，特定のパタンを表示パネルに表示するときに，フリッカが発生する原因を説明する概念図である。 図２は，一般的な構成の液晶表示装置において，データ信号の極性の規則性に乱れが生じる原因を説明する概念図である。 図３は，本発明の実施の第１形態の液晶表示装置の構成を示すブロック図である。 図４は，実施の第１形態におけるソースドライバの構成を示すブロック図である。 図５は，実施の第１形態におけるドライブ回路の構成を示すブロック図である。 図６は，実施の第１形態において，各ソースドライバが出力するデータ信号の極性を示す概念図である。 図７は，実施の第１形態におけるソースドライバ２_１，２_２の動作を示すタイミングチャートである。 図８は，実施の第１形態における，ソースドライバ２_１，２_２の動作，特に，レジスタ，ドライブ回路，アンプの接続関係を示すブロック図である。 図９は，実施の第１形態における，極性判定回路の動作を示す真理値表である。 図１０は，極性パタン信号と，極性パタンとの対応関係を示す表である。 図１１は，変形例１における，ソースドライバ２_１，２_２の動作を示すタイミングチャートである。 図１２は，変形例１における，極性信号及び極性制御ビットと，極性パタン信号の値の対応関係を示す表である。 図１３は，変形例２における液晶表示装置の構成を示すブロック図である。 図１４は，変形例２における，シフト開始パルスのパルス幅と極性パタン信号の値の対応関係を示す表である。 図１５は，変形例２において，極性パタンを指定する制御情報が極性制御ビットとして伝送される場合の，ソースドライバ２_１，２_２の動作を示すタイミングチャートである。 図１６は，変形例２における，極性制御ビットと極性パタン信号の値の対応関係を示す表である。 図１７は，変形例３におけるソースドライバの構成を示すブロック図である。 図１８は，変形例３における極性判定回路の動作を示す真理値表である。 図１９は，変形例３における，極性パタン信号の値と，極性パタンとの対応関係を示す表である。 図２０は，図１７に示されているように構成されたソースドライバの動作を示す概念図である。 図２１は，変形例３におけるソースドライバの好適な動作を示すタイミングチャートである。 図２２は，変形例４におけるソースドライバの構成及び動作を示すブロック図である。 図２３は，実施の第２形態における液晶表示装置の構成を示すブロック図である。 図２４は，実施の第２形態におけるソースドライバの構成を示すブロック図である。 図２５は，実施の第２形態における極性判定回路の動作を示す真理値表である。 図２６は，実施の第２形態の変形例における液晶表示装置の構成を示すブロック図である。 図２７は，実施の第２形態の変形例におけるソースドライバの構成を示すブロック図である。

符号の説明

１：コントローラ
２_１〜２_ｎ：ソースドライバ
３：表示パネル
４_１，４_２，・・・４_ｎ：領域
５ａ，５ｂ：信号線
１１：制御回路
１２：シフトレジスタ
１２_１〜１２_４１４：レジスタ
１３：入力側切り替え回路
１４：極性判定回路
１５：ドライバ部
１５_１〜１５_４１６：ドライブ回路
１６：階調電圧生成回路
１７：出力側切り替え回路
１８：出力アンプ群
１８_１〜１８_４１６：アンプ
１９_１〜１９_４１６：出力端子
２１：ラッチ
２２：レベルシフタ
２３：Ｄ／Ａコンバータ

Claims (18)

1. 第１領域と，前記第１領域に隣接する第２領域とを備える表示パネルと，
   前記表示パネルの前記第１領域に位置する複数のデータ線のそれぞれにデータ信号を供給する第１ソースドライバと，
   前記表示パネルの前記第２領域に位置する複数のデータ線のそれぞれにデータ信号を供給する第２ソースドライバと，
   前記第１ソースドライバと前記第２ソースドライバとに、それぞれが前記データ信号の生成に使用する画素データを供給する信号線
   とを含み，
   前記第１ソースドライバは，前記第２ソースドライバに前記画素データの取り込みの開始を指示するシフト開始信号を供給すると共に，自己が出力する前記データ信号の極性パタンに対応する制御情報を前記シフト開始信号によって前記第２ソースドライバに供給し，
   前記第２ソースドライバは，前記制御情報に応答して，前記第２ソースドライバが出力する前記データ信号の極性パタンを決定する
   液晶表示装置。
2. 請求項１に記載の液晶表示装置であって，
   更に，第３ソースドライバを備え，
   前記表示パネルは，前記第１領域と反対の側で前記第２領域に隣接する第３領域を備え，
   前記第２ソースドライバは，前記第１ソースドライバが出力する前記データ信号の前記極性パタンに応答して他の制御情報を生成し，生成した前記他の制御情報を前記第３ソースドライバに供給し，
   前記第３ソースドライバは，前記他の制御情報に応答して，前記第３ソースドライバが前記表示パネルの前記第３領域に位置する複数のデータ線のそれぞれに供給するデータ信号の極性パタンを決定する
   液晶表示装置。
3. 請求項２に記載の液晶表示装置であって，
   前記第３ソースドライバは，前記信号線を介して前記第３ソースドライバが前記データ信号の生成に使用する画素データを受け取り，
   前記第２ソースドライバは，前記第３ソースドライバに前記画素データの取り込みの開始を指示する他のシフト開始信号を供給し，
   前記他の制御情報は，前記他のシフト開始信号によって前記第３ソースドライバに供給される
   液晶表示装置。
4. 請求項１に記載の液晶表示装置であって，
   前記シフト開始信号は，シフト開始パルスを含み，
   前記第２ソースドライバは，前記シフト開始パルスに応答して前記画素データの取り込みを開始し，
   前記制御情報は，前記シフト開始パルスのパルス幅として前記第２ソースドライバに供給される
   液晶表示装置。
5. 請求項１に記載の液晶表示装置であって，
   前記シフト開始信号は，シフト開始パルスを含み，
   前記第２ソースドライバは，前記シフト開始パルスに応答して前記画素データの取り込みを開始し，
   前記制御情報は，前記シフト開始信号に前記シフト開始パルスとは別に用意される極性制御ビットとして前記第２ソースドライバに供給される
   液晶表示装置。
6. 請求項５に記載の液晶表示装置であって，
   前記極性制御ビットは，前記シフト開始パルスの伝送の後に前記第２ソースドライバに伝送される
   液晶表示装置。
7. 請求項１に記載の液晶表示装置であって，
   前記第２ソースドライバは，前記制御情報に応答して，複数の極性パタンのうちから一の極性パタンを選択し，且つ，前記選択された極性パタンを，前記第２ソースドライバが出力する前記データ信号の前記極性パタンとして決定する
   液晶表示装置。
8. 請求項７に記載の液晶表示装置であって，
   前記複数の極性パタンは，互いに極性が相補である２つの極性パタンから構成される
   液晶表示装置。
9. 請求項１に記載の液晶表示装置であって，
   前記第２ソースドライバは，
   前記複数のデータ信号の生成に使用される複数の画素データを保持する複数のレジスタと，
   複数の正側ドライブ回路と，
   複数の負側ドライブ回路と，
   複数の出力端子と，
   前記複数のレジスタを，前記複数の正側ドライブ回路と前記複数の負側ドライブ回路に接続する入力側切り替え回路と，
   前記複数の正側ドライブ回路及び前記複数の負側ドライブ回路を，前記複数の出力端子に接続する出力側切り替え回路
   とを含み，
   前記入力側切り替え回路は，前記複数のレジスタと，前記複数の正側ドライブ回路及び前記複数の負側ドライブ回路との間の接続関係を前記制御情報に応答して決定し，
   前記複数の正側ドライブ回路のそれぞれは，前記複数のレジスタのうちの対応するレジスタから前記入力側切り替え回路を介して受け取った前記画素データに応答して，正の極性の階調電圧を出力するように構成され，
   前記複数の負側ドライブ回路のそれぞれは，前記複数のレジスタのうちの対応するレジスタから前記入力側切り替え回路を介して受け取った前記画素データに応答して，負の極性の階調電圧を出力するように構成され，
   前記出力側切り替え回路は，前記複数の正側ドライブ回路及び前記複数の負側ドライブ回路と，前記複数の出力端子との間の接続関係を前記制御情報に応答して決定し，
   前記複数の出力端子のそれぞれは，前記複数の正側ドライブ回路及び前記複数の負側ドライブ回路のうちの対応するドライブ回路から前記出力側切り替え回路を介して受け取った前記階調電圧に対応するデータ信号を出力する
   液晶表示装置。
10. 請求項９に記載の液晶表示装置であって，
    前記複数の正側ドライブ回路及び前記複数の負側ドライブ回路の数の和は，いずれも，前記出力端子の数の半分である
    液晶表示装置。
11. 請求項１０に記載の液晶表示装置であって，
    前記第２ソースドライバは，更に，前記制御情報に応答して，極性が相補である２つの極性パタンから一の極性パタンを選択し，且つ，前記選択された極性パタンを示す極性パタン信号を前記入力側切り替え回路と前記出力側切り替え回路とに供給する極性判定回路
    を含み，
    前記入力側切り替え回路は，前記複数のレジスタと，前記複数の正側ドライブ回路及び前記複数の負側ドライブ回路との間の接続関係を前記極性パタン信号に応答して決定し，
    前記出力側切り替え回路は，前記複数の正側ドライブ回路及び前記複数の負側ドライブ回路と，前記複数の出力端子との間の接続関係を前記極性パタン信号に応答して決定する
    液晶表示装置。
12. 請求項９に記載の液晶表示装置であって，
    前記複数の正側ドライブ回路及び前記複数の負側ドライブ回路の数の和は，前記出力端子の数よりも多い
    液晶表示装置。
13. 請求項９に記載の液晶表示装置であって，
    前記複数の出力端子は，前記表示パネルの前記データ線に接続されない非接続出力端子を含み，
    前記出力側切り替え回路は，前記非接続出力端子を，前記複数の正側ドライブ回路及び前記複数の負側ドライブ回路のいずれからも切り離す
    液晶表示装置。
14. 表示パネルの駆動に使用されるソースドライバであって，
    複数のレジスタと，
    隣接するソースドライバから供給されるシフト開始信号に応答して，前記複数のレジスタに画素データの取り込みを開始させる制御回路と，
    前記画素データに応答して前記データ信号を生成するデータ信号生成手段
    とを備え，
    当該ソースドライバは，前記隣接するソースドライバが出力するデータ信号の極性パタンに応答して生成される制御情報を前記シフト開始信号によって前記隣接するソースドライバから受け取り，
    前記データ信号生成手段が，前記シフト開始信号に含まれる前記制御情報に応答して，当該ソースドライバが出力するデータ信号の極性パタンを決定する
    ソースドライバ。
15. 請求項１４に記載のソースドライバであって，
    前記制御回路は，前記シフト開始信号に含まれるシフト開始パルスに応答して，前記複数のレジスタに前記画素データの取り込みを開始させ，
    前記制御情報は，前記シフト開始パルスのパルス幅として当該ソースドライバに伝送され，
    前記データ信号生成手段は，前記パルス幅に応答して前記データ信号の前記極性パタンを決定する
    ソースドライバ。
16. 請求項１４に記載のソースドライバであって，
    前記制御回路は，前記シフト開始信号に含まれるシフト開始パルスに応答して，前記複数のレジスタに前記画素データの取り込みを開始させ，
    前記制御情報は，前記シフト開始信号に前記シフト開始パルスとは別に用意される極性制御ビットとして当該ソースドライバに供給され，
    前記データ信号生成手段は，前記極性制御ビットに応答して前記データ信号の前記極性パタンを決定する
    ソースドライバ。
17. 請求項１４に記載のソースドライバであって，
    前記データ信号生成手段は，
    複数の正側ドライブ回路と，
    複数の負側ドライブ回路と，
    複数の出力端子と，
    前記複数のレジスタを，前記複数の正側ドライブ回路と前記複数の負側ドライブ回路に接続する入力側切り替え回路と，
    前記複数の正側ドライブ回路及び前記複数の負側ドライブ回路を，前記複数の出力端子に接続する出力側切り替え回路
    とを含み，
    前記入力側切り替え回路は，前記複数のレジスタと，前記複数の正側ドライブ回路及び前記複数の負側ドライブ回路との間の接続関係を前記シフト開始信号によって伝送される前記制御情報に応答して決定し，
    前記複数の正側ドライブ回路のそれぞれは，前記複数のレジスタのうちの対応するレジスタから前記入力側切り替え回路を介して受け取った前記画素データに応答して，正の極性の階調電圧を出力するように構成され，
    前記複数の負側ドライブ回路のそれぞれは，前記複数のレジスタのうちの対応するレジスタから前記入力側切り替え回路を介して受け取った前記画素データに応答して，負の極性の階調電圧を出力するように構成され，
    前記出力側切り替え回路は，前記複数の正側ドライブ回路及び前記複数の負側ドライブ回路と，前記複数の出力端子との間の接続関係を前記制御情報に応答して決定し，
    前記複数の出力端子のそれぞれは，前記複数の正側ドライブ回路及び前記複数の負側ドライブ回路のうちの対応するドライブ回路から前記出力側切り替え回路を介して受け取った前記階調電圧に対応する前記データ信号を出力する
    ソースドライバ。
18. 表示パネルのデータ線にデータ信号を供給するために使用されるソースドライバの動作方法であって，
    第１ソースドライバと第２ソースドライバとに、それぞれが前記データ信号の生成に使用する画素データを供給するステップと，
    前記第１ソースドライバが，受け取った画素データに応答して前記表示パネルの第１領域に位置する複数のデータ線のそれぞれにデータ信号を供給するステップと，
    前記第１ソースドライバが，前記第２ソースドライバに画素データの取り込みの開始を指示するシフト開始信号を供給するステップと，
    前記第２ソースドライバが，受け取った画素データに応答して前記表示パネルの第２領域に位置する複数のデータ線のそれぞれにデータ信号を供給するステップ
    とを備え，
    前記第１ソースドライバが，自己が出力するデータ信号の極性パタンに応答して制御情報を前記シフト開始信号によって第２ソースドライバに供給し，
    
    前記第２ソースドライバが，前記シフト開始信号に含まれる前記制御情報に応答して，前記第２ソースドライバが出力するデータ信号の極性パタンを決定する
    ソースドライバ動作方法。

Images