KR100622070B1 - 액정디스플레이 구동회로 및 구동 시스템 - Google Patents

액정디스플레이 구동회로 및 구동 시스템 Download PDF

Info

Publication number
KR100622070B1
KR100622070B1 KR1020040037199A KR20040037199A KR100622070B1 KR 100622070 B1 KR100622070 B1 KR 100622070B1 KR 1020040037199 A KR1020040037199 A KR 1020040037199A KR 20040037199 A KR20040037199 A KR 20040037199A KR 100622070 B1 KR100622070 B1 KR 100622070B1
Authority
KR
South Korea
Prior art keywords
output
liquid crystal
crystal display
polarity
display panel
Prior art date
Application number
KR1020040037199A
Other languages
English (en)
Other versions
KR20050112263A (ko
Inventor
한대근
김대성
나준호
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=37287185&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100622070(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020040037199A priority Critical patent/KR100622070B1/ko
Publication of KR20050112263A publication Critical patent/KR20050112263A/ko
Application granted granted Critical
Publication of KR100622070B1 publication Critical patent/KR100622070B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

액정디스플레이 패널을 구동하는 회로와 그 시스템이 개시된다. 본 발명의 일실시 예에 따르면 액정디스플레이 패널의 소오스 라인을 구동하는 소오스 드라이버 회로의 출력 극성이 교번적으로 변화 가능하여 액정디스플레이의 픽셀 수명이 연장될 뿐만 아니라 픽셀들 간의 간섭현상이 최소화되고 화질도 현저히 개선된다. 이를 위하여 소오스 드라이버 내부의 멀티플렉서를 적절히 선택적으로 제어하는 극성 제어부와 더미 DAC 회로를 소오스 드라이버 내부에 장착한다. 본 발명의 다른 실시 예에 의하면 액정디스플레이 패널의 소오스 라인을 구동하는 소오스 드라이버의 출력이 홀수 개일지라도 패널에 가해지는 전압의 극성이 무리없이 교번적으로 변화 가능케 하기 위해 극성 제어부를 소오스 드라이버와 별도로 구비되거나, 혹은 소오스 드라이버 내부에 극성 제어부를 구비하여 액정디스플레이 패널 구동 시스템을 구성한다. 본 발명의 또 다른 실시 예에 의하면 소오스 드라이버에 입력되는 로드(load) 신호와 시작펄스(SP)의 상대적인 값에 따라 소오스 드라이버가 액정디스플레이 패널의 몇 번째 위치에 장착된 것인지 판단하여 하나의 소오스 드라이버에 소속된 출력 뿐 아니라 인접한 소오스 드라이버에 소속된 출력 사이에서도 출력전압의 극성이 교번적으로 변하게 하는 것이 가능하게 되었다.
액정, 엘씨디, 엘시디, LCD, 디스플레이, 소오스, 반전, 교번, 컬럼

Description

액정디스플레이 구동회로 및 구동 시스템 {Driving circuit and System for Liquid Crystal Display}
도 1a는 액정디스플레이 패널의 라인 반전을 나타낸 그림이다.
도 1b는 액정디스플레이 패널의 도트 반전을 나타낸 그림이다.
도 1c는 액정디스플레이 패널의 수평 2도트 반전을 나타낸 그림이다.
도 2는 일반적인 액정디스플레이 구동시스템을 나타낸 블록 다이어그램이다.
도 3a은 소오스 드라이버의 간략화된 블록도이다.
도 3b는 소오스 드라이버의 일부 타이밍도이다.
도 4는 LOAD, POL 신호와 소오스 드라이버 출력단자의 극성 관계를 나타내는 타이밍도이다.
도 5는 종래의 소오스 라인 구동방법을 설명하기 위한 블록도이다.
도 6a는 종래 방식의 문제점을 설명하기 위한 블록도이다.
도 6b는 종래 방식의 또 다른 문제점을 설명하기 위한 블록도이다.
도 7은 본 발명에 따른 소오스 드라이버의 실시 예를 나타내는 블록도이다.
도 8은 본 발명에 따른 소오스 드라이버의 다른 실시 예를 나타내는 블록도이다.
도 9는 본 발명에 따른 소오스 드라이버의 또 다른 실시 예를 나타내는 블록 도이다
도 10은 본 발명에 따른 소오스 드라이버가 액정디스플레이 패널을 구동하는 제 1실시 예를 나타내는 블록도이다.
도 11은 본 발명에 따른 소오스 드라이버가 액정디스플레이 패널을 구동하는 제 2실시 예를 나타내는 블록도이다.
도 12는 본 발명에 따른 소오스 드라이버가 액정디스플레이 패널을 구동하는 제 3실시 예를 나타내는 블록도이다.
도 13은 본 발명에 따른 소오스 드라이버가 액정디스플레이 패널을 구동하는 제 4실시 예를 나타내는 블록도이다.
도 14a은 본 발명에 따른 소오스 드라이버의 또 다른 실시 예를 나타내는 블록도이다.
도 14b은 도 14a의 회로가 동작하는 타이밍도를 나타낸 것이다.
도 14c는 도 14a의 카운터의 동작을 설명하기 위한 타이밍도이다.
도 15는 수평 2 도트반전을 가능하게 하는 본 발명의 또 다른 실시 예를 나타낸 것이다.
본 발명은 디스플레이 구동회로에 관한 것으로서 특히 액정디스플레이 패널의 소오스 라인을 구동하는 집적회로 내부의 디지털-아날로그 변환기(DAC)의 구조 가 액정디스플레이의 소오스(source) 라인의 구동에 맞추어 양극과 음극의 전압 극성을 번갈아 교번적으로 변환되도록 하는 기술에 관한 것이다.
액정디스플레이(Liquid Crystal Display, LCD)는 인가전압에 따라 액정분자들의 배열 상태가 달라지는 특징을 이용하여 액정으로 빛을 통과시킴에 의해 영상 데이터가 디스플레이되는 소자를 의미한다. 이 가운데서 최근 가장 활발하게 사용되고 있는 소자는 실리콘 집적회로의 제조기술을 이용하여 만드는 박막 트랜지스터(Thin Film Transistor, TFT)형 액정디스플레이(LCD)이다.
액정분자는 액정디스플레이에 가해지는 전압의 극성에 따라 배열을 달리하므로 한 방향의 전압극성이 계속 가해지게 되면 액정분자의 응답성, 배열성 등의 특성이 저감되어 각 픽셀간의 간섭현상이 증가할 뿐 아니라 화질이 열악해진다. 따라서 각 픽셀 어레이의 수평 라인의 데이터가 바뀔 때 마다 액정의 각 픽셀에 가해지는 인가전압의 극성 또한 바꿔주도록 하는 것이 일반적이다.
이와 같은 각 픽셀의 인가전압의 반전은 도1a에 도시된 바와 같이 액정패널의 소오스(source) 라인 단위로 이루어지는 라인 반전(line inversion)기법이 있고 도 1b에 나타낸 것과 같이 각 인접한 픽셀들의 극성이 모두 반전되어 있는 도트 반전(dot inversion) 기법이 있는데 최근에는 대부분의 회사들이 도트 반전 기법을 사용하고 있다. 도트 반전 기법을 응용하여 도 1c와 같이 인접한 두 개의 도트(dot)마다 반전을 이루게 하는 수평 2도트 반전 기법도 최근에는 많이 쓰이고 있다. 도 1a 내지 도1c에서 액정 디스플레이 패널(30)내의 각 부호들은 각각 하나의 픽셀을 나타내며 각 소오스 드라이버(21,22)의 출력단자(out 1 ~ out n)는 액정 디스플레이 패널(30)의 각 픽셀의 컬럼(column) 혹은 소오스 라인을 구동하기 위한 전압을 출력하는 단자이다. 도 1a 내지 도 1c는 픽셀의 전압 반전 현상만을 설명하기 위해 극도로 간략화된 그림이다.
한편, 일반적인 액정디스플레이 패널을 구동하는 시스템은 도 2에 나타내었듯이 액정과 칼라필터 등으로 이루어진 패널(30)과, 이를 구동하는 게이트 드라이버(41,42,43)들로 이루어진 게이트 구동부(40)와, 액정의 소오스(source) 라인을 구동하는 소오스 드라이버(21,22,23)들로 이루어진 소오스 구동부(20)와, 게이트 구동부(40) 및 소오스 구동부(20)를 제어하고 픽셀 데이터를 출력하는 타이밍 제어부(10)로 구성되어 있다.
각 픽셀은 스위치 트랜지스터와 액정소자로 구성되어 있고 스위치 트랜지스터의 게이트 단자는 게이트 드라이버(41, 42, 43...)들에 의해 구동된다. 게이트 단자를 제외한 스위치 트랜지스터의 한 쪽 단자에는 액정소자가 연결되어 있고, 반대편의 다른 쪽 단자에는 소오스 드라이버(21, 22, 23 ...)들의 출력단자가 연결되어 있다.
타이밍 제어부(10)는 액정디스플레이 패널 시스템을 총괄적으로 제어하는 부분으로서 게이트 드라이버(41, 42, 43 ...) 및 소오스 드라이버(21, 22, 23 ...)를 제어하는 타이밍 신호들과, 비디오 신호(R,G,B)를 소오스 드라이버(21, 22, 23, ...)에 전달한다.
이하, 액정디스플레이 패널 시스템의 전체 동작을 좀 더 상세히 설명한다.
소오스 타이밍 신호들 가운데 LOAD, SPi 및 POL 신호는 모든 소오스 드라이 버(21, 22, 223...)에 공통적으로 공급된다. 그러나 SPi 신호는 타이밍 제어부(10)로부터 첫 번째 소오스 드라이버(21)의 SPi 단자로만 연결되고, 나머지의 소오스 드라이버(22,23 ...)의 SPi 단자에는 그 전단의 SPo 단자에서 나오는 신호가 연결된다. 여기서 주의할 점은 SPi 신호와 SPi 단자는 서로 구분되어야 하고 SPo 신호와 SPo 단자도 마찬가지이다. 첫 번째 소오스 드라이버(21)는 Spi 신호를 인지한 다음엔는 비디오 신호들을 칩 내로 받아들이기 시작하고, 비디오 신호 입력이 완료되면 두 번째 소오스 드라이버(22)로 SPo 신호를 출력한다. 이 SPo 신호는 두 번째 소오스 드라이버(22)의 SPi단자에 입력된다. 두 번째 소오스 드라이버(22)의 SPi 단자에 입력된 SPo 신호는 첫 번째 소오스 드라이버(21)가 받아들인 SPi 신호와 같은 작용을 하여 두 번째 소오스 드라이버(22)로 하여금 비디오 신호를 받아들이도록 한다. 이런 식으로 모든 소오스 드라이버가 SPi 단자에 입력되는 신호에 의해 순차적으로 동작하여 액정 디스플레이 패널(30)에 연결된 모든 소오스 드라이버가 비디오 신호를 다 받아들인다. 이 후, LOAD 신호에 의해 모든 소오스 드라이버(21, 22, 23, ...)의 출력이 한꺼번에 액정디스플레이 패널(30)로 전달되어 마침내 한 수평라인의 데이터가 디스플레이 완료된다. 이때 패널로 전달되는 소오스 드라이버의 출력전압의 극성을 결정하는 신호가 POL신호이다. 여기서는 편의상 한 수평 라인의 데이터가 디스플레이되는 시간 구간을 편의상 TLOAD 이라 정의한다.
다음의 TLOAD 주기 동안 전술한 동작이 반복되지만 전술하여 설명한 전압극성의 반전을 이루기 위해 극성을 결정하는 신호 POL의 위상은 반전되어 각각의 소오 스 드라이버(21, 22, 23, ...)로 공급된다.
이하, 소오스 드라이버의 내부의 동작을 도 3a의 간략화된 블록도와 도 3b의 타이밍도를 참조하여 설명한다.
클럭신호 CLK는 소오스 드라이버(21)가 주기적인 클럭에 동기되어 동작하도록 공급되는 신호이다. 쉬프트 레지스터 블록(310)은 동작의 시작을 알리는 신호인 SPi 신호에 의해 순차적으로 구동되어 래치블록(330)을 구동하는 신호를 출력하게 된다.
SPi 신호는 타이밍 제어부(10, 도2)로부터 입력된 것이거나 혹은 앞 단의 소오스 드라이버의 출력단자인 SPo로부터 입력된 것이고, 여러 개의 소오스 드라이버 가운데 특정한 소오스 드라이버가 동작을 시작하도록 지시하는 신호이다.
하나의 특정한 소오스 드라이버 내부에 있는 쉬프트 레지스터 블록(310)에 SPi 신호가 입력되면서 쉬프트 레지스터 블록(310)의 순차적인 구동이 시작되고 순차적 구동이 끝나면 쉬프트 레지스터 블록(310)에서 SPo 신호를 출력하여 다음 단의 소오스 드라이버로 전달한다. 도 2에 도시된 바와 같이 이 SPo 신호는 다음 단 소오스 드라이버의 Spi 신호가 되어 다음 단의 소오스 드라이버가 동작을 시작하도록 지시한다. 이런 방식으로 액정디스플레이 패널에 연결된 모든 소오스 드라이버가 순차적으로 구동된다.
이러한 소오스 드라이버의 구동은 클럭신호 CLK에 동기되어 이루어지고, 소정 개수(여기서는 m개라 가정)의 클럭신호 CLK가 입력될 동안 특정 소오스 드라이버로 비디오신호(R,G,B)가 입력을 마치게 된다. 따라서 특정한 소오스 드라이버와 다음 단 소오스 드라이버의 비디오신호 입력완료는 mTCLK 만큼 시간지연이 있게 된다.
래치블록(330) 이하의 동작을 좀 더 상세하게 설명하기 위해 도 4에 나타낸 타이밍도를 참조하여야 한다. 래치블록(330)은 쉬프트 레지스터 블록(310)의 출력단자에 전기적으로 접속되어 쉬프트 레지스터 블록(310)의 출력신호에 따라 데이터 레지스터 블록(320)으로부터의 비디오 신호(R,G,B)를 순차적으로 래치 블록(310)으로 샘플링하게 된다. 래치블록(330)으로 입력된 비디오 신호(R,G,B)는 로드신호 LOAD에 따라 N개의 출력을 갖는 DAC 블록(이하, DAC 블록)(340)으로 한번에 입력된다. 래치블록(330)내에서 샘플링 동작과 로드 동작이 적절히 수행되기 위하여 래치블록(330)을 이단으로 구성한 후 제1단의 래치들이 샘플링 동작을, 제1단의 래치들이 로드동작을 수행하게 하여도 무방하다.
래치블록(330)으로부터 DAC 블록(340)에 입력된 비디오 신호에 대응하여 감마보정전압(V1~V2, V3~V4)이 DAC블록(340)의 출력으로 전달된다. 이들 DAC 블록(340)의 출력 전압은 n개의 출력을 갖는 n-출력회로 블록(이하, 출력회로 블록)(350)에 의해 액정디스플레이 패널의 수많은 소오스 라인 가운데서 n개의 소오스 라인을 구동한다.
이때 POL 신호는 출력회로 블록(350)의 출력신호의 전압극성을 결정한다.
상술한 바와 같은 동작이 주기적으로 반복되어 소오스 드라이버가 액정디스플레이 패널을 구동하는데 다음 LOAD 신호가 입력되면 극성신호 POL의 위상이 바뀌 어 출력회로 블록(350)의 출력신호의 극성이 반전되게 한다. 즉 POL 신호의 위상이 반전되는 TLOAD의 각 주기마다 액정디스플레이 패널에 가해지는 전압의 극성을 교번적으로 바뀌게 된다.
이를 좀 더 상세히 설명하면 도4의 타이밍도에 나타났듯이 LOAD 신호의 한 주기(TLOAD) 마다 POL 신호의 위상이 반전되고 이에 따라 출력회로 블록(350, 도 3a)의 홀수번 째의 출력과 짝수번째의 출력의 전압극성이 서로 교번적으로 뒤바뀐다. 이러한 관계를 잘 설명하기 위해 LOAD 신호와 POL 신호, 그리고 소오스 드라이버(21)의 출력에 대한 상대적 타이밍도를 도 4에 나타내었다. 만약 액정디스플레이 패널에 연결된 소오스 드라이버의 개수가 y라면 TLOAD의 주기는 대략 y times m times T_CLK이 되고, 매 y times m times T_CLK 시간마다 POL 신호의 위상이 반전된다.
타이밍도에 나타났듯이 매 주기(T)마다 하나의 LOAD 신호가 들어오고 이에 대응하여 POL 신호 역시 매 주기(TLOAD)마다 반전된다. POL 신호의 반전에 따라 출력회로 블록(350) 내부에 있는 멀티플렉서(미도시)에 의해 출력회로 블록(350)의 출력전압의 극성도 바뀌도록 제어된다.
이하, 도 5를 참조하여 종래의 소오스 드라이버의 동작을 더욱 상세히 설명한다. 설명의 편의상 n개의 출력단자 가운데 4 개의 출력단자만을 표시하였고, 출력회로 블록(350) 내에는 도 3에 도시하지 않았던 멀티플렉서(3501, 3502)가 나타나 있음을 유의하여야 한다. DAC블록(340)은 서로 다른 극성의 전압범위의 값을 출 력하는 제1 DAC(PDAC)들과 제2 DAC(NDAC)들로 이루어져 있다.
예컨대 POL 신호가 "하이"인 구간 동안 제1 DAC(PDAC)들은 래치블록(330)의 데이터 출력에 따라 감마 보정전압 가운데 제 1극성전압인 V1~V2사이의 전압범위의 값을 출력하고, 제2 DAC(NDAC)들은 래치블록(330)의 데이터 출력에 따라 감마 보정전압 가운데 제 2극성전압인 V3~V4사이의 전압범위의 값을 출력한다.
이들 서로 다른 극성의 전압들은 멀티플렉서(3501, 3502) 내부에 실선으로 표시된 경로(이하, 실선경로)를 통해 출력버퍼(351, 352, 353, 354)에 전달된 후 액정디스플레이 패널의 소오스 라인을 구동하는 신호(out 1 ~ out 4)가 된다. 이리하여 POL 신호가 "하이(high)"에 해당하는 구간동안은 출력블록(350) 내의 홀수 번째의 출력버퍼(351, 353)는 제 1극성전압의 값을 출력하고 짝수 번째의 출력버퍼(352,354)는 제 2극성전압의 값을 출력한다.
다음, POL 신호가 "로우(low)" 인 구간동안은 멀티플렉서(3501, 3502)는 점선으로 표시된 경로(이하, 점선경로)로 연결된다. 따라서 이번에는 출력회로 블록(350) 내의 홀수번째의 출력버퍼(351, 353)는 제 2극성전압의 값을 출력하고 짝수번째의 출력버퍼(352, 354)는 제 1극성전압의 값을 출력함으로서 액정디스플레이 패널에는 각 신호구간, 즉 POL 신호가 반전을 거듭할 때 마다 서로 다른 극성의 전압이 교번적으로 가해진다.
그러나 이 같은 종래의 방식은 다음과 같은 문제점이 있다. 이하, 도 6a을 참조로 하여 종래의 방식의 문제점을 설명한다.
소오스 드라이버는 집적회로(Integrated Circuits)로 설계, 제조되어 액정디 스플레이 패널에 장착되고 액정디스플레이 패널(30, 도1)의 타이밍 제어부(10, 도2)로부터 공통적으로 제공되는 신호의 제어에 의해 POL신호가 "하이"인 구간동안에는 소오스 드라이버의 홀수번째의 출력은 양의 극성(혹은 음의 극성)을 가진 전압이, 짝수번째의 출력은 음의 극성(혹은 양의 극성)을 가진 전압이 출력된다. 종래의 소오스 드라이버의 출력단자의 개수가 짝수개이므로 서로 인접한 소오스 드라이버에 연결된 소오스 라인끼리도 무리없이 극성반전이 생긴다. 즉, 하나의 소오스 드라이버에 소속된 마지막 출력단자의 극성과 그 다음단 소오스 드라이버에 소속된 첫번째 출력단자의 극성도 서로 반전되어 있다.
그러나 도 6a에 도시된 것과 같이 소오스 드라이버의 출력단자의 개수가 홀수개라면 하나의 소오스 드라이버(21)에 소속된 마지막 출력단자 out 2k-1의 극성과 그 다음단 소오스 드라이버(22)에 소속된 첫번째 출력단자 out 1의 극성은 서로 반전되지 않고 같게 되어 화상에 문제가 생긴다. 이는 상술하여 설명한 바와 같이 모든 소오스 드라이버가 공통적으로 타이밍 제어부의 제어를 받기 때문이다. 따라서 모든 액정디스플레이 패널의 소오스 라인을 반전시키기 위해서는 소오스 드라이버의 출력단자의 개수는 반드시 짝수개로 구성하여야만 한다는 문제점이 있다.
뿐만 아니라 소오스 드라이버들의 출력 개수가 짝수이고, 액정디스플레이 패널의 소오스 라인의 개수가 홀수일 경우 패널의 제일 마지막 소오스 라인은 소오스 드라이버의 출력단자에 연결되지 못하거나 출력단자가 남는 문제점도 생기게 된다.
비록 소오스 드라이버의 출력단자의 개수가 짝수라 하더라도 두 개의 픽셀씩 쌍을 이루어 극성이 반전되는 수평 2 도트 반전의 경우를 실현하기 위해서는 액정 디스플레이 패널의 소오스 라인의 개수가 비록 짝수 개인 것으로는 충분하지 않고 반드시 4의 배수가 되어야 하는 문제점도 발생하게 된다. 이러한 문제점을 자세히 도시한 그림을 도 6b에 나타내었는데 이는 소오스 드라이버의 출력이 4의 배수가 아니라 단수히 짝수(10개)일 때 인접한 소오스 드라이버의 경계면에서 수평 2 도트반전이 이루어지지 못함을 표시한 것이다.
본 발명은 이와 같은 문제점들을 해결하기 위한 것으로 소오스 드라이버 내부에 추가로 더미(dummy) DAC회로와 출력버퍼를 부가하여, 짝수개의 출력단자를 갖는 소오스 드라이버뿐만 아니라 홀수개의 출력단자를 갖는 소오스 드라이버도 무리없이 반전기능을 가지게 한 것이다.
또한 액정디스플레이의 소오스 라인이 홀수 개일지라도 각 소오스 라인의 픽셀이 적절한 반전 동작을 수행 가능하도록 한 것이다.
나아가 소오스 드라이버의 출력단자의 전압 극성을 제어하는 극성제어부를 적절히 설계하여 소오스 드라이버 출력단자의 개수가 짝수이거나 홀수이어도 무리없이 출력단자의 전압 극성을 반전을 교번적으로 반복할 수 있게 한 것이다.
상기 목적을 달성하기 위하여 본 발명의 일면에 따른 액정디스플레이 패널 구동회로는
주기적인 클럭신호에 따라 순차적으로 동작하는 쉬프트 레지스터들; 비디오 신호를 래치(latching)하는 래치들; 래치들의 출력의 제어에 의해 제 1극성전압을 출력하는 제 1 디지털-아날로그 변환기들; 래치들의 출력의 제어에 의해 제 2극성전압을 출력하고, 제 1 디지털-아날로그 변환기와 인접하여 배치된 제 2 디지털-아날로그 변환기들; 래치들의 출력의 제어에 의해 제 1극성전압을 출력하는 더미 디지털-아날로그 변환기; 제1 디지털-아날로그 변환기들의 출력과, 제 2 디지털-아날로그 변환기들의 출력 가운데 하나를 선택하는 경로 선택회로들; 경로 선택회로들의 선택을 제어하는 극성 제어부; 및 경로 선택회로들의 출력을 전달받아 액정디스플레이 패널을 구동하는 출력회로부;를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 다른 면에 따른 액정디스플레이 패널 구동 시스템은
비디오 신호를 래치(latching)하는 래치들; 래치들의 출력의 제어에 의해 제 1극성전압을 출력하는 제 1 디지털-아날로그 변환기들; 래치들의 출력의 제어에 의해 제 2극성전압을 출력하고, 제 1 디지털-아날로그 변환기와 인접하여 배치된 제 2 디지털-아날로그 변환기들; 래치들의 출력의 제어에 의해 제 2극성전압을 출력하는 더미 디지털-아날로그 변환기; 제1 디지털-아날로그 변환기들의 출력과, 제 2 디지털-아날로그 변환기들의 출력 가운데 하나를 선택하는 경로 선택회로들; 및 경로 선택회로들의 출력을 전달받아 액정디스플레이 패널을 구동하는 출력버퍼들;을 구비하는 액정디스플레이 구동 집적회로와, 액정디스플레이 구동 집적회로의 출력버퍼의 출력전압의 극성을 선택적으로 제어하기 위한 극성제어부를 포함하 는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 또 다른 면에 따른 액정디스플레이 패널 구동 시스템은 비디오 신호를 래치(latching)하는 래치들; 래치들의 출력의 제어에 의해 제 1극성전압을 출력하는 제 1 디지털-아날로그 변환기들; 래치들의 출력의 제어에 의해 제 2극성전압을 출력하고, 제 1 디지털-아날로그 변환기와 인접하여 배치된 제 2 디지털-아날로그 변환기들; 래치들의 출력의 제어에 의해 제 1극성전압을 출력하는 제 1 더미 디지털-아날로그 변환기; 래치들의 출력의 제어에 의해 제 2극성전압을 출력하는 제 2 더미 디지털-아날로그 변환기; 제1 디지털-아날로그 변환기들의 출력과, 제 2 디지털-아날로그 변환기들의 출력과, 제 1 더미 디지털-아날로그 변환기의 출력과, 제 2 더미 디지털-아날로그 변환기의 출력을 전달받는 출력버퍼들; 출력버퍼들 가운데 상기 제 1 더미 디지털-아날로그 변환기와 상기 제 2 디지털-아날로그 변환기들의 상기 출력을 전달하는 출력버퍼들의 출력을 제외하고, 홀수번째 출력버퍼의 출력과 짝수번째 출력버퍼의 출력 가운데 하나를 선택하는 경로 선택회로들; 을 구비하는 액정디스플레이 구동 집적회로와, 액정디스플레이 구동 집적회로의 경로 선택회로의 선택 동작을 제어하는 극성 제어부를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 또 다른 면에 따른 액정디스플레이 패널 구동 시스템은 액정 패널 픽셀의 게이트를 구동하는 게이트 구동 집적회로들; 액정 패널 픽셀의 소오스를 구동하고 홀수개의 출력단자를 가지는 소오스 구동 집적회로들; 소오스 구동 집적회로들과 게이트 구동 집적회로들을 제어하기 위한 신호들을 발생하는 제어부; 소오스 구동 집적회로들의 출력신호의 전압극성을 교번적으로 바꾸기 위한 극성 제어부를 구비하고, 극성제어부는 제어부로부터 발생된 극 성신호를 입력받고, 소오스 구동 집적회로 가운데 홀수번째 위치하는 소오스 구동 집적회로와 짝수번째 위치하는 소오스 구동 집적회로로 서로 반전된 출력극성신호를 공급하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 또 다른 면에 따른 액정디스플레이 패널 구동 시스템은 액정 패널 픽셀의 게이트를 구동하는 게이트 구동 집적회로들; 액정 패널 픽셀의 소오스를 구동하는 소오스 구동 집적회로들; 소오스 구동 집적회로들과 상기 게이트 구동 집적회로들을 제어하기 위한 신호들을 발생하는 제어부;를 구비하고, 소오스 구동 집적회로에 포함된 극성제어부에는 홀짝을 지시하는 입력단자의 입력과 제어부로부터의 극성신호의 조합된 논리동작에 의해 소오스 구동 집적회로의 출력전압의 교번적 극성반전이 제어되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 또 다른 면에 따른 액정디스플레이 패널의 소오스를 구동하는 집적회로는, 주기적인 클럭신호에 따라 순차적으로 동작하는 쉬프트 레지스터들; 비디오 신호를 래치(latching)하는 래치들; 래치들의 출력의 제어에 의해 아날로그 전압을 출력하는 디지털-아날로그 변환기들; 디지털-아날로그 변환기의 아날로그 출력전압을 전달받아 액정디스플레이 패널을 구동하는 출력회로부; 주기적인 클럭을 카운트하여 카운터;를 구비한 것을 특징으로 할 뿐 아니라, 추가적으로 카운터의 상기 검출동작에 의해 출력회로부의 인접한 각 출력단자의 전압극성이 검출동작이 있을 때마다 서로 반대극성으로 교번적으로 바뀌는 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시 예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 7는 본 발명의 한 실시 예에 나타낸 도면이다. 설명의 편의를 위해 소오스 구동회로는 네 개의 짝수 출력 라인을 가지는 것으로 가정하였다.
래치블록(330)은 데이터 레지스터 블록(320, 도3)으로부터 전달된 비디오 신호를 래칭하고 있다가 적절한 순간에 디지털 -아날로그 변환 블록인 DAC 블록(340)에 전달한다.
DAC블록(340)은 래치블록(330)으로부터 전달된 비디오 신호의 제어에 의해 감마보정전압(gamma correction voltage) 가운데 제 1극성전압의 아날로그 신호(V1~V2)와 제 2극성전압의 아날로그 신호(V3~V4)를 출력하여 멀티플렉서(3501~3504)로 전달한다.
상술한 바와 같은 액정디스플레이 패널의 반전 동작을 위하여 제 1극성전압의 아날로그 신호(V1~V2)는 양의 극성을 갖는 전압이 될 수 있고, 제 2극성전압의 아날로그 신호는 음의 극성을 갖는 전압(V3~V4)이 될 수 있다.
이와는 반대로 제 1극성전압의 아날로그 신호(V1~V2)가 음의 극성을 갖는 전압이, 제 2극성전압의 아날로그 신호(V3~V4)가 양의 극성을 갖는 전압이 될 수도 있다.
멀티플렉서(3501~3504)는 극성 선택신호인 POL 신호의 제어에 따라 DAC블록(340)으로부터 전달받은 제 1극성전압 및 제 2극성전압의 아날로그 신호를 적절히 선택하여 출력버퍼(351~354))로 전달한다.
출력블록(350)은 입력된 제 1극성전압의 신호 및 제 2극성전압의 신호를 액정디스플레이 패널로 전달하는 회로이다.
극성 제어부(360)는 멀티플렉서(3501~3504)로 하여금 액정디스플레이 패널을 구동하는 정상위상의 타이밍 구간에서는 홀수 번째의 PDAC 블록(341, 343)이 제 1극성전압의 아날로그 신호(V1~V2)를 홀수 번째의 출력버퍼(351, 353)에게 전달하고, 짝수 번째의 NDAC 블록(342, 344)이 제 2극성전압의 아날로그 신호(V3~V4)를 짝수 번째의 출력버퍼(352, 354)에 전달하도록 멀티플렉서(3501~3504)를 제어하는 역할을 한다. 즉, POL 신호에 의해 멀티플렉서(3501~3504)의 실선 경로를 선택한다.
반대위상의 POL 타이밍 구간에서는 짝수 번째의 NDAC 블록(342, 344)의 출력신호를 홀수 번째의 출력버퍼(351, 353)에게 전달하고, 홀수 번째의 PDAC 블록(341, 343)의 출력신호를 짝수 번째의 출력버퍼(352, 354)에 전달하도록 멀티플렉서(3501~3504)를 제어하는데 이때는 POL신호가 멀티플렉서(3501~3504)로 하여금 점선 경로를 선택하도록 한다.
이와 같은 동작을 정상위상의 POL 타이밍 구간과 반대위상의 POL 타이밍 구간에서 따라 달리 나타내기 위하여 도 7에서는 DAC 블록(340)의 출력과 멀티플렉서(3501~3504)의 출력을 실선과 점선으로 각각 나타내었다.
상술하여 설명한 바와 같이 액정디스플레이의 소오스 라인 (out1~out4)들은 첫 번째 정상위상의 POL 타이밍구간과 다음의 반대위상 POL 타이밍구간에서 각각 제 1극성전압(V1~V2)과 제 2극성전압 (V3~V4)의 값을 교번적(alternatively)으로 가지게 된다.
DAC 블록(340)의 제일 마지막에 위치하고 있는 더미 DAC(346)는 부가적인 것으로 반대위상의 POL 타이밍 구간에서 제 1극성전압의 값이 더미 DAC-멀티플렉서(3504)-출력버퍼(354) 경로로 지나가게 하기 위한 것이다.
이상, 도 7에서 나타난 본 발명의 일실시 예를 설명하기 위하여 네 개의 출력(out1~out4)를 가지는 소오스 드라이버를 예로 들어 설명하였으나 본 발명은 네 개의 출력에 국한하는 것이 아니라 짝수 개의 출력을 가지는 모든 종류의 소오스 드라이버에 적용될 수 있다.
나아가 본 발명은 도 8에 나타낸 것과 같이 홀수 개의 출력을 갖는 소오스 드라이버에도 적용이 가능하다. 도 7에서와 유사하게 더미 DAC(346)에 입력되는 감마보정전압은 제2 전압범위의 값이다. 멀티플렉서(3505)는 극성신호 POL에 의해 정상위상의 POL 타이밍 구간에서는 PDAC(345)의 출력전압을 출력버퍼(355)에 전달하도록 하고, 반대위상의 POL 타이밍 구간에서는 더미 DAC(346) 의 출력전압을 출력버퍼(355)에 전달하도록 제어한다. 도 8의 경우 단위 DAC(341~346)들은 더미 DAC(346)을 포함하므로 도 7의 경우와 같이 항상 출력버퍼(351~355)의 개수보다 하나가 더 많다.
도 9와 같이 홀수개의 출력을 갖는 소오스 드라이버 내부에 더미 DAC(345, 346)가 쌍으로 존재하여도 본 발명의 사상을 구현할 수 있다. 도 8의 경우와는 달리 더미 DAC(345,346)를 포함한 단위 DAC의 개수와 출력버퍼(3501~3506)의 개수가 동일하다. 또한 도 7이나 도 8의 구성과는 달리 출력회로 블록(350) 내부에서 출력버퍼(3501~3506)가 멀티플렉서(3501~3503)보다 전단에 위치하고 있다. 도 7 내지 도 9에서 나타낸 본 발명에서는 출력버퍼와 멀티플렉서의 상대적인 위치가 서로 바뀌어도 무방하다.
출력회로 블록(350)의 마지막 출력인 out 2k-1에 연결된 멀티플렉서(3503)는 여타의 다른 멀티플렉서(3501~3502)등과 다르다. 여타의 다른 멀티플렉서(3501~3502)들은 종래의 기술에 있어서의 동작과 유사하다. 그러나 마지막 멀티플렉서(3503)는 POL 신호의 정상위상인 타이밍 구간에서는 출력버퍼(355)로부터의 제 1극성전압을 출력단자 out 2k-1에 전달하도록 동작하고, POL 신호의 반대위상의 타이밍 구간에서는 출력버퍼(356)로부터의 제 2극성전압을 출력단자 out 2k-1에 전달하도록 동작한다. 도 9에서는 이러한 POL 신호의 위상에 따른 멀티플렉서(3501~3503)의 연결 경로를 실선과 점선으로 각각 표시하였다.
도 10은 본 발명에 따른 짝수개의 출력단자를 갖는 도 7과 같은 소오스 드라이버를 액정디스플레이 패널에 연결했을 때를 나타내는 그림이다. 소오스 드라이버(21, 22)들은 짝수개의 출력신호를 가지고 있고, 인접한 소오스 드라이버들 각각은 그 내부에 극성 제어부(360)을 내장하고 있다. 타이밍 제어부(10, 도2)로부터 전달되는 극성 제어부(360)의 입력신호(POL)는 매 TLOAD의 주기마다 액정디스 플레이 패널의 소오스 라인의 전압 극성이 반전될 수 있도록 각각의 소오스 드라이버(21,22) 내부의 출력회로블록(350, 미도시)을 적절히 제어한다. 극성 제어부(360)는 도시된 바와 같이 각각의 소오스 드라이버 내부에 내장된 것이고 타이밍 제어부(10, 도2)로부터의 극성신호(POL)가 모든 소오스 드라이버에 공통적으로 연결된다.
그러나 도 11에 나타난 본 발명의 다른 예에서 보듯이 극성제어부(360)를 소오스 드라이버와 별도로 구성하여 극성제어부(360)의 출력신호(POL_out)에 의해 소오스 드라이버(21, 22)의 내의 출력회로블록(350, 미도시)이 제어되도록 하여도 무방하다.
도 12에는 본 발명의 기술적 사상에 따른 소오스 드라이버가 홀수 개의 출력을 가질 때, 이를 이용하여 액정디스플레이 패널 시스템을 구성하는 또 다른 실시 예를 나타내었다. 편의상 극성제어부(360)의 입력신호는 POL로 표시하였고, 출력신호는 POLout, /POLout로 표시하였으며 POLout, /POLout는 서로 반대위상의 신호이다. 또한 극성제어부(360) 내부는 간단히 인버터로 나타내었으나 이는 본 발명의 기능을 단순화하여 설명하기 위한 것일 뿐 실제의 구성은 다양하게 변형되어 실시될 수 있다.
극성제어부(360)는 소오스 드라이버(21~24)와 별도로 마련되었으며 간단한 디지털 논리회로를 갖는 집적회로일 수도 있다. 또한 극성제어부(360)는 액정디스플레이 패널 시스템의 제어를 총괄하는 타이밍제어부(11, 도2참조) 내부에 설치된 것이어도 된다.
도 12에서 서로 다른 소오스 드라이버에 소속되었으나 인접한 소오스 라인, -예컨대 소오스 드라이버(21)의 출력 out 2k-1과 소오스 드라이버(22)의 out 1 출력,- 들이 매 TLOAD 구간마다 서로 반대 극성을 가지기 위해서는 홀수번째의 소오스 드라이버(21, 23)와 짝수번째의 소오스 드라이버(22, 24)로 입력되는 극성신호 POLout, /POLout가 서로 반대 위상이면 된다. 이때 소오스 드라이버(21~24)가 홀수개 출력단자를 가지기만 하면 이 방식으로 구동 가능할 수 있다.
극성 제어부(360)의 동작은 상술하여 이미 설명한 것과 유사하다. 첫 번째 정상위상의 POL 타이밍 구간에서는 홀수 번째 소오스 드라이버(21, 23)의 홀수 번째 출력(out1, out3, . . . out 2k-1)이 제 1극성전압의 값을 나타내고, 짝수 번째 출력(out2, out4, . . . )출력은 제 2극성전압의 값을 나타내도록 제어된다. 이는 극성 제어부(360)가 홀수 번째 소오스 드라이버(21, 23) 내부의 출력블록(350, 도8)을 제어함으로써 이루어진다.
이와는 대비되게 첫 번째 정상위상의 POL 타이밍 구간에서 짝수 번째 소오스 드라이버(22, 24)의 홀수 번째 출력(out1, out3, . . . out 2k-1)이 제 2극성전압의 값을 나타내고, 짝수 번째 출력(out2, out4, . . . )출력은 제 1극성전압의 값을 나타내어 인접한 소오스 드라이버의 인접한 소오스 라인, -예컨대 소오스 드라이버(21)의 출력 out 2k-1과 소오스 드라이버(22)의 out 1 출력,- 은 서로 반대 극성을 가지도록 제어된다.
반대위상의 POL 타이밍 구간에서는 홀수 번째 소오스 드라이버(21, 23)의 홀 수 번째 출력(out1, out3, . . . out 2k-1)이 제 2극성전압의 값을 나타내고, 짝수 번째 출력(out2, out4, . . . )출력은 제 1극성전압의 값을 나타내도록 제어된다. 이는 극성 제어부(360)가 홀수 번째 소오스 드라이버(21, 23) 내부의 출력블록(350, 도8)을 제어한다. 이와는 반대로 짝수 번째 소오스 드라이버(22, 24)의 홀수 번째 출력(out1, out3, . . . out 2k-1)이 제 1극성전압의 값을 나타내고, 짝수 번째 출력(out2, out4, . . . )출력은 제 2극성전압의 값을 나타내어 인접한 소오스 드라이버의 인접한 소오스 라인, -예컨대 소오스 드라이버(21)의 출력 out 2k-1과 소오스 드라이버(22)의 out 1 출력,- 은 서로 반대 극성을 가지도록 제어된다.
홀수개의 출력단자를 갖는 소오스 드라이버라 하더라도 극성제어부가 적절히 설계되면 극성제어부를 소오스 드라이버 내부에 둘 수 있다.
이하, 도 13을 참조하여 본 발명의 또 다른 실시 예를 설명한다.
극성제어부(360)를 도 13에 나타낸 것과 같이 설계할 경우, 액정디스플레이 패널에 장착되는 소오스 드라이버가 홀수번 째 장착되는 것이면 홀짝을 나타내는 입력단자 E/O에 접지전압 GND를, 짝수번 째 장착되는 것이면 입력신호 E/O에 전원전압 VDD이 연결되도록 패널의 배선을 설계한다. 홀수번째의 소오스 드라이버(21)는 내부의 극성제어부(360)의 동작에 의해 타이밍 제어부(10, 도2)로부터 전달된 POL 신호와 POLout 신호가 같은 위상을 갖는다. 반면에 짝수번째의 소오스 드라이버(22)는 내부의 극성제어부(360)의 동작에 의해 타이밍 제어부(10, 도2)로부터 전달된 POL 신호와 POLout 신호와 반대위상을 갖는다. 홀수번째의 소오스 드라이버(21)의 극성을 제어하는 POLout와 짝수번째의 소오스 드라이버(22)의 극성을 제어하는 POLout의 위상은 항상 서로 반대이므로 이들 신호가 짝,홀 각각의 소오스 드라이버 내부의 멀티플렉서의 실선경로와 점선경로를 제어하게 하면 소오스 드라이버 출력단자의 개수가 홀수인 경우에도 출력의 극성반전을 쉽게 이룰 수 있다. 도 13에 나타낸 극성제어부(360)는 예시적인 것일 뿐 다양한 설계형태가 존재할 수 있다.
본 발명의 또 다른 실시 예는 클럭신호와 카운터(counter)를 이용하여 극성제어부의 동작을 제어하는 것이다. 이 실시 예는 도 13의 방법과 유사하게 홀수번째의 소오스 드라이버와 짝수번째의 소오스 드라이버를 제어할 수 있다. 이 실시 예는 클럭신호 CLK를 카운트하는 카운터를 이용하여 홀수번째 소오스 드라이버의 극성신호와 짝수번째 소오스 드라이버의 극성신호가 서로 반대위상을 갖도록 제어함으로써 전압극성 반전을 이루도록 하는 것이다. 이 실시 예의 장점은 카운터를 포함하는 극성제어부를 소오스 드라이버 내부에 설계할 수 있으므로 액정디스플레이 패널에 별도의 극성제어부를 만들 필요가 없다는 점이다.
이하 도 14a의 회로도와 도 14b의 타이밍도를 참조로 하여 본 발명의 또 다른 실시 예를 설명한다. 모든 기호의 첨자는 편의상 소오스 드라이버의 위치를 나타내기 위한 것임을 유의하여야 한다.
상술한 바대로 액정디스플레이 패널에 장착된 여러 개의 소오스 드라이버들은 순차적으로 동작하므로 동작의 시작 시기가 각각 다르다. 도 14b에 도시된 바와 같이 이전 수평 라인의 영상 데이터를 로드한 후 첫 번째 소오스 드라이버(21) 가 비디오 신호 입력 동작을 시작하는 SPi 신호가 들어올 때까지 즉, LOAD에서 SPi까지 alpha개의 클럭주기가 필요하다고 가정한다. 첫 번째 SPi 신호가 들어온 이후 m개의 클럭주기 동안 첫 번째 소오스 드라이버(21) 내부의 쉬프트 레지스터가 순차적으로 동작하여 비디오 신호를 소오스 드라이버(21)로 래치한다. 래치 동작이 완료되는 시점은 LOAD 신호로부터 alpha+m 클럭이 지났을 때이다. 래치 동작이 완료되면 첫 번째 소오스 드라이버(21)는 SPo_1 신호를 발생시켜 이를 두 번째 소오스 드라이버(22)의 SPi 단자에 전달함으로써 두 번째 소오스 드라이버(22)가 동작을 시작하여 내부의 쉬프트 레지스터가 순차적으로 동작, 비디오 신호를 래치한다. alpha+2m 클럭신호 이후에는 두 번째 소오스 드라이버가 발생시킨 SPo_2신호가 다음단 소오스 드라이버의 SPi 단자로 입력된다. 이러한 순서대로 액정디스플레이 패널에 연결된 모든 소오스 드라이버가 순차적으로 동작하여 비디오 신호를 래칭(latching)하고 있는 상태가 된다.
다음으로 두 번째의 LOAD 신호가 들어오면 모든 소오스 드라이버에 래치되어 있던 비디오 신호들에 의해 적절한 감마보정전압이 출력되어 액정디스플레이 패널로 전달되어 한 수평라인의 영상 디스플레이를 마친다. 하나의 LOAD 신호와 다음의 LOAD 신호가 들어오는 주기동안은 극성신호 POL의 위상은 일정하게 유지된다. 매 LOAD 신호가 들어올 때 마다 POL 신호의 위상은 바뀌고 이미 설명한 바와 같이 패널의 극성반전을 이루게 된다.
카운터의 구체적인 동작을 이해하기 위하여 도 14c에는 카운터의 동작 타이밍을 나타내었다. 이하, 도 14a, 도 14b 및 도 14c를 함께 참고로 하여 카운터의 동작을 설명한다.
카운터는 m 개의 클럭신호를 계수하는 m 비트의 카운터이고, 매 m 개의 클럭신호를 계수하면 그 출력의 이진논리 값이 계속 변하는(toggle)하는 링 카운터(ring counter)인 것이 바람직하다.
숫자 m은 전술하여 설명한 바와 같이 하나의 소오스 드라이버가 비디오 신호를 모두 받아들이기까지 필요한 클럭신호의 개수이다.
먼저, 카운터에 전원전압 및 클럭신호 CLK가 가해지기 시작하면 카운터 제어부(3610)는 가장 처음에 가해지는 LOAD 신호를 검출하여 Rst_Load 신호를 "하이"로 천이시켜 모든 카운터를 "로우(low)"로 리셋(reset)한다. 이 Rst_Load 신호는 카운터에 전원이 가해지고 난 이후 한번만 생성될 뿐 매 LOAD 신호마다 생성되는 펄스신호는 아니다.
Rst_Load 신호는 대부분의 집적회로 시스템에 존재하는 파워-온-리셋(POR, power-on-reset) 신호(미도시)와 LOAD 신호를 조합하여 카운터 제어부(3610) 내부에 간단히 구현하면 된다.
첫 번째 LOAD 신호가 들어오면 모든 카운터가 인에이블(enable)되면서 모든 카운터의 출력은 "하이"로 세트(set)되고 클럭 CLK의 개수를 카운팅하기 시작한다. 이때 클럭의 개수가 m 개에 도달한 즉시 카운터는 동작을 멈추고 Cout_1은 그 순간의 값인 "하이"를 유지한다. 따라서 극성제어부(360)의 출력 POLout_1은 POL 신호와 같은 위상인 "하이"를 유지한다.
두 번째 카운터는 첫 번째 카운터와 같은 순간에 인에이블되어 카운팅을 시 작한다. 두 번째 카운터의 출력 Cout_2는 클럭의 개수가 m 개에 도달하면 출력이 "로우"로 토글하여 유지한다. 카운팅한 클럭의 개수가 2m 개에 도달하는 순간 카운터는 동작을 멈추고 Cout_2는 그 순간의 값인 "로우"를 유지한다. 따라서 두 번째 소오스 드라이버(22)의 극성제어부(360)의 출력 POLout_2는 POL 신호와 반대위상을 유지한다.
이러한 방식으로 각 소오스 드라이버에 소속된 모든 카운터가 동작 하여 홀수번째의 소오스 드라이버와 짝수번째의 소오스 드라이버들의 내부 극성제어신호(POLout_1, POLout_2,...)들은 서로 반대위상을 가지도록 설계된다.
따라서 카운터를 이용한 본 발명의 실시 예에 있어서는 소오스 드라이버가 액정디스플레이 패널의 몇 번째에 위치하고 있는지에 따라 서로 다른 위상의 극성신호를 공급하는 것이 가능하다.
전술한 바와 같이 홀수개의 출력단자를 갖는 첫 번째의 소오스 드라이버(21)과 두 번째의 소오스 드라이버(22)는 서로 다른 위상의 멀티플렉서 경로선택신호의 제어를 받게 되므로 액정디스플레이 패널의 인접한 모든 소오스 라인들은 적절히 서로 반대극성의 전압을 가지게 된다.
상술하여 설명한 바와 같이 도 12의 시스템을 구성하는 소오스 드라이버는 홀수개의 출력단자를 갖는다. 종래에는 짝수 개의 출력단자를 갖는 소오스 드라이버만 설계하여 왔지만 본 발명의 핵심적인 사상에 의하면 홀수 개의 출력단자를 갖는 소오스 드라이버도 액정디스플레이 패널의 반전(inversion) 동작에 훌륭히 적용될 수 있다.
본 발명의 또 다른 실시 예는 하나의 소오스 드라이버가 도트반전과 수평 2 도트반전을 모두 실현할 수 있도록 한 것이다.
이하, 도 15의 회로도를 참조하여 동작을 설명한다.
먼저, 신호 H2D는 소오스 드라이버가 단순한 도트반전 동작을 할 것인지 수평 2 도트반전동작을 할 것인지 결정하는 신호이다. 도트반전을 위해서 신호 H2D가 "로우"로, 수평 2 도트반전을 위해서는 "하이"로 세팅(setting)되어야 한다.
신호 H2D가 "로우"인 경우, 전달게이트 TG1은 "오프(off)", TG2는 "온(on)"되고 극성신호 POL은 모든 멀티플렉서에 같은 위상으로 가해진다. 따라서 멀티플렉서는 POL 신호가 "하이"일 경우 실선경로를, POL 신호가 "로우"일 경우 점선경로를 선택하므로 소오스 드라이버의 출력회로블록(350)은 단순한 도트반전으로 전압을 출력한다.
신호 H2D가 "하이"인 경우, 전달게이트 TG1은 "온(on)", TG2는 "오프(off)"되고 극성신호 POL은 홀수번째의 멀티플렉서와 짝수번째의 멀티플렉서에 서로 다른 위상으로 가해진다. 따라서 멀티플렉서는 POL 신호가 "하이"일 경우 홀수번째의 멀티플렉서는 실선경로를, 짝수번째의 멀티플렉서는 점선경로를 선택한다. POL 신호가 "로우"일 경우 이와는 반대로 홀수번째의 멀티플렉서가 점선경로를, 짝수번째의 멀티플렉서는 실선경로를 선택한다. 이 경우 소오스 드라이버의 출력회로블록(350)은 수평 2 도트 반전으로 전압을 출력하게 된다.
본 발명은 도면에 도시된 실시 예들을 참고로 하여 설명되었으나 이는 예시 적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 본 발명의 소오스 드라이버에 의하면, 비록 홀수개의 소오스 출력라인을 가질 경우에도 액정디스플레이 패널의 소오스 라인을 서로 반전시켜 동작할 수 있게 되는 효과가 있다.
본 발명의 다른 효과에 의하면 극성제어부를 소오스 드라이버내부에 설계하여 소오스 드라이버의 출력단자의 극성을 제어할 수 있을 뿐 아니라 극성제어부를 소오스 드라이버 외부에 설치한다거나 액정디스플레이 패널의 배선을 변경하여도 같은 효과를 얻을 수 있다.

Claims (26)

  1. 액정디스플레이 패널 구동 회로에 있어서,
    주기적인 클럭신호에 따라 순차적으로 동작하는 쉬프트 레지스터들;
    비디오 신호를 래치(latching)하는 래치들;
    상기 래치들의 출력의 제어에 의해 제 1극성전압을 출력하는 제 1 디지털-아날로그 변환기들;
    상기 래치들의 출력의 제어에 의해 제 2극성전압을 출력하고, 제 1 디지털-아날로그 변환기와 인접하여 배치된 제 2 디지털-아날로그 변환기들;
    상기 래치들의 출력의 제어에 의해 제 1극성전압을 출력하는 더미 디지털-아날로그 변환기;
    상기 제1 디지털-아날로그 변환기들의 상기 출력과, 상기 제 2 디지털-아날로그 변환기들의 상기 출력 가운데 하나를 선택하는 경로 선택회로들;
    상기 경로 선택회로들의 상기 선택을 제어하는 극성 제어부; 및
    상기 경로 선택회로들의 출력을 전달받아 액정디스플레이 패널을 구동하는 출력회로부;
    를 구비하는 것을 특징으로 하는 액정디스플레이 패널 구동 회로.
  2. 제 1항에 있어서, 상기 출력회로부의 출력 라인은 짝수 개 인 것을 특징으로 하는 액정디스플레이 패널 구동 회로.
  3. 제 1항에 있어서, 상기 제 1극성전압과 상기 제 2극성전압은 서로 반대 극성인 것을 특징으로 하는 액정디스플레이 패널 구동 회로.
  4. 제 1항에 있어서, 상기 극성 제어부의 제어동작에 의해 상기 출력버퍼들의 출력전압이 상기 제 1극성전압과 상기 제 2극성전압을 교번적으로 변하는 것을 특징으로 하는 액정디스플레이 패널 구동 회로.
  5. 액정디스플레이 패널 구동 시스템에 있어서,
    비디오 신호를 래치(latching)하는 래치들;
    상기 래치들의 출력의 제어에 의해 제 1극성전압을 출력하는 제 1 디지털-아날로그 변환기들;
    상기 래치들의 출력의 제어에 의해 제 2극성전압을 출력하고, 제 1 디지털-아날로그 변환기와 인접하여 배치된 제 2 디지털-아날로그 변환기들;
    상기 래치들의 출력의 제어에 의해 제 2극성전압을 출력하는 더미 디지털-아날로그 변환기;
    상기 제1 디지털-아날로그 변환기들의 상기 출력과, 상기 제 2 디지털-아날로그 변환기들의 상기 출력 가운데 하나를 선택하는 경로 선택회로들; 및
    상기 경로 선택회로들의 출력을 전달받아 액정디스플레이 패널을 구동하는 출력버퍼들;
    을 구비하는 액정디스플레이 구동 집적회로와,
    상기 액정디스플레이 구동 집적회로의 상기 출력버퍼의 출력전압의 극성을 선택적으로 제어하기 위한 극성제어부를 포함하는 것을 특징으로 하는 액정디스플레이 패널 구동 시스템.
  6. 제 5항에 있어서, 상기 출력버퍼들의 출력 라인은 홀수 개 인 것을 특징으로 하는 액정디스플레이 패널 구동 시스템.
  7. 제 5항에 있어서, 상기 제 1극성전압과 상기 제 2극성전압은 서로 반대 극성인 것을 특징으로 하는 액정디스플레이 패널 구동 시스템.
  8. 제 5항에 있어서, 상기 극성 제어부는 상기 출력버퍼들의 출력전압이 상기 제 1극성전압과 상기 제 2극성전압을 서로 교번적으로 변할 수 있도록 상기 경로 선택회로들을 제어하는 기능을 갖는 것을 특징으로 하는 액정디스플레이 패널 구동 시스템.
  9. 제 8항에 있어서, 상기 교번 변화가 상기 소오스 드라이버에 가해지는 주기적인 극성신호의 소정의 타이밍 구간과, 그 인접한 소정의 타이밍에서 이루어지도록 하는 제어하는 기능을 갖는 상기 극성 제어부인 것을 특징으로 하는 액정디스플레이 패널 구동 시스템.
  10. 액정디스플레이 패널 구동 시스템에 있어서,
    비디오 신호를 래치(latching)하는 래치들;
    상기 래치들의 출력의 제어에 의해 제 1극성전압을 출력하는 제 1 디지털-아날로그 변환기들;
    상기 래치들의 출력의 제어에 의해 제 2극성전압을 출력하고, 제 1 디지털-아날로그 변환기와 인접하여 배치된 제 2 디지털-아날로그 변환기들;
    상기 래치들의 출력의 제어에 의해 제 1극성전압을 출력하는 제 1 더미 디지털-아날로그 변환기;
    상기 래치들의 출력의 제어에 의해 제 2극성전압을 출력하는 제 2 더미 디지털-아날로그 변환기;
    상기 제1 디지털-아날로그 변환기들의 상기 출력과, 상기 제 2 디지털-아날로그 변환기들의 상기 출력과, 상기 제 1 더미 디지털-아날로그 변환기의 상기 출력과, 상기 제 2 더미 디지털-아날로그 변환기의 상기 출력을 전달받는 출력버퍼들;
    상기 출력버퍼들 가운데 상기 제 1 더미 디지털-아날로그 변환기와 상기 제 2 디지털-아날로그 변환기들의 상기 출력을 전달하는 출력버퍼들의 출력을 제외하고, 홀수번째 출력버퍼의 출력과 짝수번째 출력버퍼의 출력 가운데 하나를 선택하는 경로 선택회로들; 을 구비하는 액정디스플레이 구동 집적회로와,
    상기 액정디스플레이 구동 집적회로의 상기 경로 선택회로의 상기 선택 동작을 제어하는 극성 제어부를 포함하는 것을 특징으로 하는 액정디스플레이 패널 구동 시스템.
  11. 제 10항에 있어서, 상기 경로 선택회로들 가운데서 상기 제 1 더미 디지털-아날로그 변환기와 상기 제 2 더미 디지털-아날로그 변환기의 출력을 전달받는 상기 출력버퍼들의 출력을 선택하는 경로 선택회로는 출력단자가 하나인 것을 특징으로 하는 액정디스플레이 패널 구동 시스템.
  12. 액정 패널을 구동하는 액정디스플레이 패널 구동 시스템에 있어서,
    상기 액정 패널 픽셀의 게이트를 구동하는 게이트 구동 집적회로들;
    상기 액정 패널 픽셀의 소오스를 구동하고 홀수개의 출력단자를 가지는 소오스 구동 집적회로들;
    상기 소오스 구동 집적회로들과 상기 게이트 구동 집적회로들을 제어하기 위한 신호들을 발생하는 제어부;
    상기 소오스 구동 집적회로들의 출력신호의 전압극성을 교번적으로 바꾸기 위한 극성 제어부를 구비하고,
    상기 극성제어부는 상기 제어부로부터 발생된 극성신호를 입력받고, 상기 소오스 구동 집적회로 가운데 홀수번째 위치하는 소오스 구동 집적회로와 짝수번째 위치하는 소오스 구동 집적회로로 서로 반전된 출력극성신호를 공급하는 것을 특징으로 하는 액정디스플레이 패널 구동 시스템.
  13. 제 12항에 있어서, 상기 소오스 구동 집적회로의 출력단자의 개수는 홀수인 것을 특징으로 하는 액정디스플레이 패널 구동 시스템.
  14. 액정 패널을 구동하는 액정디스플레이 패널 구동 시스템에 있어서,
    상기 액정 패널 픽셀의 게이트를 구동하는 게이트 구동 집적회로들;
    상기 액정 패널 픽셀의 소오스를 구동하는 소오스 구동 집적회로들;
    상기 소오스 구동 집적회로들과 상기 게이트 구동 집적회로들을 제어하기 위한 신호들을 발생하는 제어부;를 구비하고,
    상기 소오스 구동 집적회로에 포함된 극성제어부에는 홀짝을 지시하는 입력단자의 입력과 상기 제어부로부터의 극성신호의 조합된 논리동작에 의해 상기 소오스 구동 집적회로의 출력전압의 교번적 극성반전이 제어되는 것을 특징으로 하는 액정디스플레이 패널 구동 시스템.
  15. 제 14항에 있어서, 상기 소오스 구동 집적회로의 홀짝을 지시하는 상기 입력의 상태는 홀수번째의 소오스 구동 집적회로와 짝수번째의 소오스 집적회로가 서로 다른 이진논리인 것을 특징으로 하는 액정디스플레이 패널 구동 시스템.
  16. 제 14항에 있어서, 상기 소오스 구동 집적회로의 홀짝을 지시하는 상기 입력의 상태는 액정디스플레이 패널 구동 시스템의 전기 배선으로 결정되는 것을 특징으로 하는 액정디스플레이 패널 구동 시스템.
  17. 제 14항에 있어서, 상기 소오스 구동 집적회로의 출력단자의 개수는 홀수인 것을 특징으로 하는 액정디스플레이 패널 구동 시스템.
  18. 제 14항에 있어서, 상기 소오스 구동 집적회로의 홀짝을 지시하는 상기 입력의 논리상태는 서로 인접한 소오스 구동 집적회로끼리 서로 다른 이진논리인 것을 특징으로 하는 액정디스플레이 패널 구동 시스템.
  19. 액정디스플레이 패널의 소오스를 구동하는 집적회로에 있어서,
    주기적인 클럭신호에 따라 순차적으로 동작하는 쉬프트 레지스터들;
    비디오 신호를 래치(latching)하는 래치들;
    상기 래치들의 출력의 제어에 의해 아날로그 전압을 출력하는 디지털-아날로그 변환기들;
    상기 디지털-아날로그 변환기의 아날로그 출력전압을 전달받아 액정디스플레이 패널을 구동하는 출력회로부;
    상기 쉬프트 레지스터들의 상기 순차동작이 완료되는 순간을 상기 주기적인 클럭을 카운트하여 검출하는 카운터;를 구비하고,
    상기 카운터의 상기 검출동작에 의해 상기 출력회로부의 인접한 각 출력단자의 전압극성이 상기 검출동작이 있을 때마다 서로 반대극성으로 교번적으로 바뀌는 것을 특징으로 하는 액정디스플레이 패널의 소오스를 구동하는 집적회로.
  20. 제 19항에 있어서, 상기 카운터는 상기 순차동작이 완료될 때 마다 상기 카운터의 이진출력이 반전되는 것을 특징으로 하는 액정디스플레이 패널의 소오스를 구동하는 집적회로.
  21. 제 19항에 있어서, 상기 패널의 소오스를 구동하는 집적회로는 액정디스플레이 패널에 복수 개가 서로 인접하여 연결된 것이고, 인접하여 연결된 상기 복수 개 집적회로의 상기 카운터의 이진출력의 이진출력은 서로 반전된 것을 특징으로 하는 액정디스플레이 패널의 소오스를 구동하는 집적회로.
  22. 액정디스플레이 패널 구동 회로에 있어서,
    주기적인 클럭신호에 따라 순차적으로 동작하는 쉬프트 레지스터들;
    비디오 신호를 래치(latching)하는 래치들;
    상기 래치들의 출력의 제어에 의해 제 1극성전압을 출력하는 제 1 디지털-아날로그 변환기들;
    상기 래치들의 출력의 제어에 의해 제 2극성전압을 출력하고, 제 1 디지털-아날로그 변환기와 인접하여 배치된 제 2 디지털-아날로그 변환기들;
    상기 제 1 디지털-아날로그 변환기와, 상기 제 2 디지털-아날로그 변환기들의 출력을 전달받아 액정디스플레이 패널을 구동하는 출력회로부; 및
    상기 출력회로부의 출력단자의 전압극성을 소정의 주기마다 교번적으로 바꾸 기 위한 극성 제어부; 를 구비하는 것을 특징으로 하는 액정디스플레이 패널 구동 회로.
  23. 제 22항에 있어서,
    상기 출력회로부는 상기 출력단자의 전압극성의 전달 경로가 소정의 주기마다 바뀌는 경로선택부와 출력버퍼로 이루어진 것을 특징으로 하는 액정디스플레이 패널 구동 회로.
  24. 제 22항에 있어서,
    상기 출력회로부는 상기 제 1 디지털-아날로그 변환기들과 상기 제 2 디지털-아날로그 변환기들의 출력을 전달받는 경로선택부와, 상기 경로선택부에서 전달된 출력을 전달받는 출력버퍼로 이루어진 것을 특징으로 하는 액정디스플레이 패널 구동 회로.
    선택부와 출력버퍼로 이루어진 것을 특징으로 하는 액정디스플레이 패널 구동 회로.
  25. 제 23항에 있어서,
    상기 출력버퍼는 상기 경로선택부로부터 출력을 전달받는 것을 특징으로 하는 액정디스플레이 패널 구동 회로.
    선택부와 출력버퍼로 이루어진 것을 특징으로 하는 액정디스플레이 패널 구 동 회로.
  26. 제 22항에 있어서,
    상기 극성제어부는 도트반전과 수평 2 도트반전을 제어하기 위한 것임을 특징으로 하는 액정디스플레이 패널 구동 회로.
KR1020040037199A 2004-05-25 2004-05-25 액정디스플레이 구동회로 및 구동 시스템 KR100622070B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040037199A KR100622070B1 (ko) 2004-05-25 2004-05-25 액정디스플레이 구동회로 및 구동 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040037199A KR100622070B1 (ko) 2004-05-25 2004-05-25 액정디스플레이 구동회로 및 구동 시스템

Publications (2)

Publication Number Publication Date
KR20050112263A KR20050112263A (ko) 2005-11-30
KR100622070B1 true KR100622070B1 (ko) 2006-09-08

Family

ID=37287185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040037199A KR100622070B1 (ko) 2004-05-25 2004-05-25 액정디스플레이 구동회로 및 구동 시스템

Country Status (1)

Country Link
KR (1) KR100622070B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4678755B2 (ja) * 2004-08-06 2011-04-27 ルネサスエレクトロニクス株式会社 液晶表示装置，ソースドライバ，及びソースドライバ動作方法
KR100883030B1 (ko) * 2007-02-28 2009-02-09 매그나칩 반도체 유한회사 평판 디스플레이의 구동 회로 및 방법
KR101358222B1 (ko) * 2007-12-13 2014-02-06 엘지디스플레이 주식회사 액정표시장치
KR101451589B1 (ko) * 2012-12-11 2014-10-16 엘지디스플레이 주식회사 영상 표시장치와 그 구동방법
KR102303757B1 (ko) * 2014-12-15 2021-09-24 삼성디스플레이 주식회사 데이터 드라이버 및 그것을 포함하는 표시 장치
KR102217920B1 (ko) * 2014-12-15 2021-02-22 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR20050112263A (ko) 2005-11-30

Similar Documents

Publication Publication Date Title
KR100376350B1 (ko) 디스플레이 유닛의 구동 회로
KR100642560B1 (ko) 개선된 반전 구동을 위한 ｌｃｄ 장치
KR100301545B1 (ko) 액티브 매트릭스형 액정 표시 장치용 구동 회로
KR100862602B1 (ko) 화상표시장치
US9177518B2 (en) Liquid crystal display device, driving device for liquid crystal display panel, and liquid crystal display panel
US7180438B2 (en) Source driving device and timing control method thereof
KR100821016B1 (ko) 액정 표시 장치
JP2005141169A (ja) 液晶表示装置及びその駆動方法
US20120249493A1 (en) Gate driver of dual-gate display and frame control method thereof
JP2005234057A (ja) 画像表示装置
JP4375410B2 (ja) 表示装置および表示駆動回路
KR100463465B1 (ko) 전기 광학 장치 구동 회로, 전기 광학 장치 및 이들을 이용한 전자 장치
KR100914781B1 (ko) 액정표시장치의 데이터 구동 장치 및 방법
JP3764733B2 (ja) 低電圧クロック信号を用いる連続パルス列発生器
KR100622070B1 (ko) 액정디스플레이 구동회로 및 구동 시스템
US6727876B2 (en) TFT LCD driver capable of reducing current consumption
US20030076918A1 (en) Shift register
KR100545027B1 (ko) 액정표시장치의 구동장치 및 구동방법
KR20050123487A (ko) 액정표시장치 및 이의 구동방법
WO2016059894A1 (ja) 表示装置および表示方法
KR100360298B1 (ko) 디지털-아날로그 변환 장치 및 그를 이용한 액정표시장치의 데이터 구동회로
US7233272B1 (en) Digital data driver and display device using the same
KR20060065275A (ko) 액정표시장치의 소스 구동회로 및 소스구동 방법
JP2002162928A (ja) 走査回路
JP2009134055A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
J202 Request for trial (for correction)
J301 Trial decision

Free format text: TRIAL DECISION FOR CORRECTION REQUESTED 20070518

Effective date: 20080415

J202 Request for trial (for correction)
J301 Trial decision

Free format text: TRIAL DECISION FOR CORRECTION REQUESTED 20090303

Effective date: 20100129

FPAY Annual fee payment

Payment date: 20120904

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150604

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160608

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170621

Year of fee payment: 12