JP3764733B2 - 低電圧クロック信号を用いる連続パルス列発生器 - Google Patents
低電圧クロック信号を用いる連続パルス列発生器 Download PDFInfo
- Publication number
- JP3764733B2 JP3764733B2 JP2003272576A JP2003272576A JP3764733B2 JP 3764733 B2 JP3764733 B2 JP 3764733B2 JP 2003272576 A JP2003272576 A JP 2003272576A JP 2003272576 A JP2003272576 A JP 2003272576A JP 3764733 B2 JP3764733 B2 JP 3764733B2
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- shift register
- dynamic shift
- output terminal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Description
図2に示すのは、アクティブマトリクス型液晶表示装置の走査駆動回路やデータ線駆動回路など、液晶表示装置の駆動回路において使用されている連続パルス列発生器の回路構成図である。なお、図2は液晶表示装置の走査駆動回路(データ線駆動回路)のうち、連続パルス列発生回路の部分のみを示したものである。また図2では、簡単のために、単位回路が3段である連続パルス列発生器を例に挙げたが、本発明はこれに限定されるものではない。
図5に示すのは、アクティブマトリクス型液晶表示装置の走査駆動回路やデータ線駆動回路など、液晶表示装置の駆動回路において使用されている、別の実施例についての連続パルス列発生器の回路構成図である。なお、図5は液晶表示装置の走査駆動回路(データ線駆動回路)のうち、連続パルス列発生回路の部分のみを示したものである。また図5では、簡単のために、単位回路が3段である連続パルス列発生器を例に挙げたが、本発明はこれに限定されるものではない。
221〜223,521〜523 レベルシフタ
38,65 コンデンサ
231〜233,531〜533,541〜543 インバータ
32〜37,44,45,62〜64,73 N型トランジスタ
31,41〜43,61,71,72 P型トランジスタ
Claims (16)
- 第1および第2のダイナミックシフトレジスタと、第1および第2レベルシフタと、第1および第2のインバータとから構成される、低電圧クロック信号を用いる連続パルス列発生器であって、
各前記ダイナミックシフトレジスタは、第1、第2、第3および第4の入力端と、第1、第2および第3出力端とをそれぞれ有し、前記第1ダイナミックシフトレジスタは、その第1入力端がスタートパルス列を、その第2入力端が該スタートパルス列の反転信号を、その第3入力端がクロック信号を、その第4入力端が該クロック信号の反転信号をそれぞれ受けるものであり、前記第1ダイナミックシフトレジスタの第1出力端と前記第2ダイナミックシフトレジスタの第1入力端とは接続されており、前記第2ダイナミックシフトレジスタの第3入力端は前記クロック信号の反転信号を、第4入力端は前記クロック信号をそれぞれ受けるものであり、
各前記レベルシフタは、第1および第2入力端と、1つの出力端とをそれぞれ有し、前記第1レベルシフタは、その第1入力端が前記第1ダイナミックシフトレジスタの第2出力端に、その第2入力端が前記第1ダイナミックシフトレジスタの第3出力端に、その出力端が前記第1ダイナミックシフトレジスタの第1出力端にそれぞれ接続されており、前記第2レベルシフタは、その第1入力端が前記第2ダイナミックシフトレジスタの第2出力端に、その第2入力端が前記第2ダイナミックシフトレジスタの第3出力端に、その出力端が前記第2ダイナミックシフトレジスタの第1出力端にそれぞれ接続されており、
前記第1インバータの入力端は前記第1レベルシフタの出力端に、前記第2インバータの入力端は前記第2レベルシフタの出力端にそれぞれ接続されており、前記第1および第2インバータの各出力端から第1および第2のパルス列がそれぞれ出力され、且つ、前記第1インバータの出力端は前記第2ダイナミックシフトレジスタの第2入力端に接続されている、連続パルス列発生器。 - 各前記ダイナミックシフトレジスタは、
ゲートが前記ダイナミックシフトレジスタの第1入力端に接続され、ドレインが前記ダイナミックシフトレジスタの第2入力端に接続される第一型の第1トランジスタと、
ゲートが前記ダイナミックシフトレジスタの第2入力端に接続され、ソースが第1電位に接続される第二型の第2トランジスタと、
ゲートが前記ダイナミックシフトレジスタの第1入力端に接続され、ドレインが前記ダイナミックシフトレジスタの第1出力端に接続され、ソースが前記第2トランジスタのドレインに接続される第二型の第3トランジスタと、
ゲートが前記第3トランジスタのソースに接続され、ドレインが前記第1トランジスタのソースに接続され、ソースが第1電位に接続される第二型の第4トランジスタと、
ゲートが前記第1トランジスタのソースに接続され、ドレインが前記ダイナミックシフトレジスタの第3入力端に接続され、ソースが前記ダイナミックシフトレジスタの第2出力端に接続される第二型の第5トランジスタと、
ゲートが前記ダイナミックシフトレジスタの第2入力端に接続され、ドレインが前記第5トランジスタのソースに接続され、ソースが第1電位に接続される第二型の第6トランジスタと、
ゲートが前記第5トランジスタのゲートに接続され、ドレインが前記ダイナミックシフトレジスタの第4入力端に接続され、ソースが前記ダイナミックシフトレジスタの第3出力端に接続される第二型の第7トランジスタと、をそれぞれ含む請求項1記載の連続パルス列発生器。 - 各前記レベルシフタは、
ゲートが第1電位に接続され、ソースが第2電位に接続される第一型の第8トランジスタと、
ゲートとドレインとが互いに接続され、ソースが前記第8トランジスタのドレインに接続される第一型の第9トランジスタと、
ゲートが前記第9トランジスタのゲートに接続され、ソースが第2電位に接続され、ドレインが前記レベルシフタの出力端に接続される第一型の第10トランジスタと、
ゲートが前記第8トランジスタのドレインに接続され、ソースが前記第9トランジスタのドレインに接続され、ドレインが前記レベルシフタの第1入力端に接続される第二型の第11トランジスタと、
ゲートが前記第11トランジスタのゲートに接続され、ソースが前記第10トランジスタのドレインに接続され、ドレインが前記レベルシフタの第2入力端に接続される第二型の第12トランジスタと、
をそれぞれ含む、請求項2に記載の連続パルス列発生器。 - 各前記ダイナミックシフトレジスタが、さらに、前記第5トランジスタのゲートとソースとの間にて接続されるコンデンサを含む、請求項2または請求項3に記載の連続パルス列発生器。
- 前記第一型がP型であり、前記第二型がN型である、請求項2から請求項4のいずれか一項に記載の連続パルス列発生器。
- 前記第1電位が接地電位である、請求項2から請求項5のいずれか一項に記載の連続パルス列発生器。
- 前記第2電位が高電圧VDDである、請求項6に記載の連続パルス列発生器。
- 前記クロック信号の振幅が前記第2電位よりも小さい、請求項7に記載の連続パルス列発生器。
- 第1、第2および第3ダイナミックシフトレジスタと、第1、第2および第3レベルシフタと、第1、第2、第3、第4、第5および第6インバータとから構成される、低電圧クロック信号を用いる連続パルス列発生器であって、
各前記ダイナミックシフトレジスタは、第1、第2および第3入力端と、第1、第2および第3出力端とをそれぞれ有し、前記第1ダイナミックシフトレジスタは、その第1入力端がスタートパルス列を、その第2入力端が該スタートパルス列の反転信号を、その第3入力端がクロック信号をそれぞれ受けるものであり、前記第1ダイナミックシフトレジスタの第1出力端と前記第3ダイナミックシフトレジスタの第2入力端とは接続されており、前記第2ダイナミックシフトレジスタの第3入力端は前記クロック信号の反転信号を受け、前記第3ダイナミックシフトレジスタの第3入力端は前記クロック信号を受けるものであり、
各前記レベルシフタは、第1および第2入力端と、1つの出力端とをそれぞれ有し、前記第1レベルシフタは、その第1入力端が前記第1ダイナミックシフトレジスタの第2出力端に、その第2入力端が前記第1ダイナミックシフトレジスタの第3出力端にそれぞれ接続され、前記第2レベルシフタは、その第1入力端が前記第2ダイナミックシフトレジスタの第2出力端に、その第2入力端が前記第2ダイナミックシフトレジスタの第3出力端にそれぞれ接続され、前記第3レベルシフタは、その第1入力端が前記第3ダイナミックシフトレジスタの第2出力端に、その第2入力端が前記第3ダイナミックシフトレジスタの第3出力端にそれぞれ接続されており、
前記第1インバータの入力端は前記第1レベルシフタの出力端に、前記第2インバータの入力端は前記第2レベルシフタの出力端に、前記第3インバータの入力端は前記第3レベルシフタの出力端にそれぞれ接続され、前記第1インバータの出力端は前記第2ダイナミックシフトレジスタの第1入力端に、前記第2インバータの出力端は前記第3ダイナミックシフトレジスタの第1入力端にそれぞれ接続され、前記第4インバータの入力端は前記第1インバータの出力端に、前記第5インバータの入力端は前記第2インバータの出力端に、前記第6インバータの入力端は前記第3インバータの出力端にそれぞれ接続され、前記第4インバータの出力端は前記第2ダイナミックシフトレジスタの第2入力端に接続されており、前記第4、第5および第6インバータの各出力端から第1、第2および第3のパルス列がそれぞれ出力される、連続パルス列発生器。 - 各前記ダイナミックシフトレジスタが、
ゲートが前記ダイナミックシフトレジスタの第1入力端に接続され、ドレインが前記ダイナミックシフトレジスタの第2入力端に接続され、ソースが前記ダイナミックシフトレジスタの第3出力端に接続される第一型の第1トランジスタと、
ゲートが前記ダイナミックシフトレジスタの第1出力端に接続され、ソースが第1電位に接続され、ドレインが前記ダイナミックシフトレジスタの第3出力端に接続される第二型の第2トランジスタと、
ゲートが前記ダイナミックシフトレジスタの第3出力端に接続され、ドレインが前記ダイナミックシフトレジスタの第3入力端に接続され、ソースが前記ダイナミックシフトレジスタの第2出力端に接続される第二型の第3トランジスタと、
ゲートが前記ダイナミックシフトレジスタの第2入力端に接続され、ドレインが前記ダイナミックシフトレジスタの第2出力端に接続され、ソースが第1電位に接続される第二型の第4トランジスタと、をそれぞれ含む請求項9に記載の連続パルス列発生器。 - 各前記レベルシフタが、
ゲートが第1電位に接続され、ソースが第2電位に接続される第一型の第5トランジスタと、
ソースが前記第5トランジスタのドレインに接続され、ドレインが前記レベルシフタの出力端に接続される第一型の第6トランジスタと、
ゲートが第2電位に接続され、ソースが前記レベルシフタの第1入力端に接続され、ドレインが前記レベルシフタの出力端に接続される第二型の第7トランジスタと、
入力端が前記レベルシフタの第2入力端に接続され、出力端が前記第6トランジスタのゲートに接続されるインバータと、をそれぞれ含む請求項10に記載の連続パルス列発生器。 - 各前記ダイナミックシフトレジスタが、さらに、前記第3トランジスタのゲートとソースとの間にて接続されるコンデンサをそれぞれ含む、請求項10または請求項11に記載の連続パルス列発生器。
- 前記第一型がP型であり、前記第二型がN型である、請求項10から請求項12のいずれか一項に記載の連続パルス列発生器。
- 前記第1電位が接地電位である、請求項10から請求項13のいずれか一項に記載の連続パルス列発生器。
- 前記第2電位が高電圧VDDである、請求項14に記載の連続パルス列発生器。
- 前記クロック信号の振幅が前記第2電位より小さい、請求項15に記載の連続パルス列発生器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW091115158A TW586105B (en) | 2002-07-09 | 2002-07-09 | Continuous pulse array generator using low-voltage clock signal |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004040809A JP2004040809A (ja) | 2004-02-05 |
JP3764733B2 true JP3764733B2 (ja) | 2006-04-12 |
Family
ID=30113509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003272576A Expired - Fee Related JP3764733B2 (ja) | 2002-07-09 | 2003-07-09 | 低電圧クロック信号を用いる連続パルス列発生器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6784711B2 (ja) |
JP (1) | JP3764733B2 (ja) |
TW (1) | TW586105B (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2003275336A1 (en) * | 2002-09-30 | 2004-04-23 | Power Medical Interventions, Inc. | Self-contained sterilizable surgical system |
TW200509026A (en) * | 2003-08-25 | 2005-03-01 | Ind Tech Res Inst | Scan driver, scan driving system with low input voltage and their level shift voltage circuit |
JP2006157462A (ja) * | 2004-11-29 | 2006-06-15 | Sanyo Electric Co Ltd | バッファ回路 |
US7483013B2 (en) * | 2005-05-20 | 2009-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor circuit, display device, and electronic appliance therewith |
KR100658269B1 (ko) | 2005-09-20 | 2006-12-14 | 삼성에스디아이 주식회사 | 주사 구동회로와 이를 이용한 유기 전계발광 장치 |
KR100729099B1 (ko) * | 2005-09-20 | 2007-06-14 | 삼성에스디아이 주식회사 | 주사 구동회로와 이를 이용한 유기 전계발광 장치 |
TWI511116B (zh) | 2006-10-17 | 2015-12-01 | Semiconductor Energy Lab | 脈衝輸出電路、移位暫存器及顯示裝置 |
CN101939791A (zh) * | 2008-02-19 | 2011-01-05 | 夏普株式会社 | 移位寄存器电路和显示装置以及移位寄存器电路的驱动方法 |
US20100321372A1 (en) * | 2008-02-19 | 2010-12-23 | Akihisa Iwamoto | Display device and method for driving display |
US8023611B2 (en) * | 2008-09-17 | 2011-09-20 | Au Optronics Corporation | Shift register with embedded bidirectional scanning function |
TWI393095B (zh) * | 2008-10-14 | 2013-04-11 | Ind Tech Res Inst | 掃描線驅動器、平移暫存器和其補償電路 |
US20110234565A1 (en) * | 2008-12-12 | 2011-09-29 | Sharp Kabushiki Kaisha | Shift register circuit, display device, and method for driving shift register circuit |
JP2010199640A (ja) * | 2009-02-20 | 2010-09-09 | Toshiba Corp | 信号レベル変換回路 |
US9171842B2 (en) | 2012-07-30 | 2015-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Sequential circuit and semiconductor device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3144166B2 (ja) * | 1992-11-25 | 2001-03-12 | ソニー株式会社 | 低振幅入力レベル変換回路 |
EP0612184B1 (en) * | 1993-02-19 | 1999-09-08 | Asahi Glass Company Ltd. | Display apparatus and a data signal forming method for the display apparatus |
JP3489169B2 (ja) * | 1993-02-25 | 2004-01-19 | セイコーエプソン株式会社 | 液晶表示装置の駆動方法 |
JPH08106358A (ja) * | 1994-08-10 | 1996-04-23 | Fujitsu Ltd | タブレット機能付き液晶表示装置、アクティブマトリクス型液晶表示装置及びタブレット機能付き液晶表示装置の駆動方法 |
US6580411B1 (en) * | 1998-04-28 | 2003-06-17 | Sharp Kabushiki Kaisha | Latch circuit, shift register circuit and image display device operated with a low consumption of power |
JP3473745B2 (ja) * | 1999-05-28 | 2003-12-08 | シャープ株式会社 | シフトレジスタ、および、それを用いた画像表示装置 |
JP3705985B2 (ja) | 1999-05-28 | 2005-10-12 | シャープ株式会社 | シフトレジスタ、および、それを用いた画像表示装置 |
JP3588033B2 (ja) * | 2000-04-18 | 2004-11-10 | シャープ株式会社 | シフトレジスタおよびそれを備えた画像表示装置 |
JP3916986B2 (ja) * | 2001-05-18 | 2007-05-23 | シャープ株式会社 | 信号処理回路、低電圧信号発生器およびそれを備えた画像表示装置 |
JP2003101394A (ja) * | 2001-05-29 | 2003-04-04 | Semiconductor Energy Lab Co Ltd | パルス出力回路、シフトレジスタ、および表示装置 |
-
2002
- 2002-07-09 TW TW091115158A patent/TW586105B/zh not_active IP Right Cessation
-
2003
- 2003-06-19 US US10/600,785 patent/US6784711B2/en not_active Expired - Lifetime
- 2003-07-09 JP JP2003272576A patent/JP3764733B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004040809A (ja) | 2004-02-05 |
US20040008193A1 (en) | 2004-01-15 |
TW586105B (en) | 2004-05-01 |
US6784711B2 (en) | 2004-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10095058B2 (en) | Shift register and driving method thereof, gate driving device | |
KR100376350B1 (ko) | 디스플레이 유닛의 구동 회로 | |
US7190342B2 (en) | Shift register and display apparatus using same | |
JP4912023B2 (ja) | シフトレジスタ回路 | |
KR101143531B1 (ko) | 액정 디스플레이 게이트 구동 장치 | |
US6989810B2 (en) | Liquid crystal display and data latch circuit | |
TWI452560B (zh) | 移位暫存裝置及顯示系統 | |
US8456408B2 (en) | Shift register | |
JP3764733B2 (ja) | 低電圧クロック信号を用いる連続パルス列発生器 | |
JP2004348940A (ja) | シフトレジスタ回路 | |
KR20060003968A (ko) | 어레이 기판과 이를 갖는 표시 장치와, 이의 구동장치 및방법 | |
JP3588033B2 (ja) | シフトレジスタおよびそれを備えた画像表示装置 | |
US7760845B2 (en) | Shift register for a liquid crystal display | |
US20140320477A1 (en) | Liquid crystal display device | |
CN106782396B (zh) | 阵列基板栅极驱动电路 | |
JP4149430B2 (ja) | パルス出力回路、それを用いた表示装置の駆動回路、表示装置、およびパルス出力方法 | |
US7499517B2 (en) | Shift register and shift register set using the same | |
US11049469B2 (en) | Data signal line drive circuit and liquid crystal display device provided with same | |
US6727876B2 (en) | TFT LCD driver capable of reducing current consumption | |
US7283117B2 (en) | Shift register and display device | |
TWI423206B (zh) | 源極驅動器 | |
JP4832100B2 (ja) | 表示装置 | |
JP4887799B2 (ja) | 表示装置および携帯端末 | |
JP2007140256A (ja) | 駆動回路、ラッチ回路及びそれを用いたアレイ基板及び画像表示装置 | |
JPWO2006051790A1 (ja) | 駆動装置および駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060120 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3764733 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090127 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100127 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100127 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110127 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120127 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130127 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130127 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |