TWI423206B - 源極驅動器 - Google Patents

Description

源極驅動器

本發明是有關於一種源極驅動器，且特別是有關於一種用以降低電磁干擾(electromagnetic interference,EMI)的源極驅動器。

由於液晶顯示器(liquid crystal display,LCD)具有重量輕、體積小、低功率消耗以及無輻射線散射等優點，因此近年來已被大量使用。

圖1為傳統液晶顯示器的示意圖。如圖1所示，液晶顯示器100包括一顯示面板102、一閘極驅動器104以及一源極驅動器106。顯示面板102包括一由複數個畫素111所組成的畫素陣列。閘極驅動器104依序致能掃描線S₁ 至S_M 。接著，源極驅動器106將數位視訊資料轉換為複數個驅動電壓，並透過資料線D₁ ~D_N 將複數個驅動電壓傳送至被致能之掃描線上的畫素111以顯示一畫面。源極驅動器106主要包括數位類比轉換器(digital-to-analog converter,DAC)、輸出緩衝器(output buffer)及輸出多工器(output multiplexer)。數位類比轉換器用以將數位影像信號轉換為驅動電壓，並傳送驅動電壓至輸出緩衝器以提升驅動電壓的驅動能力，以及傳送驅動電壓至顯示面板102上的畫素111以顯示影像。

一般而言，為了避免畫素111內殘餘電荷所造成的液晶極化現象，畫素111必須採用極性反轉(polarity inversion)的方式來驅動以提升顯示品質。以點反轉(dot inversion)為例，兩連續畫面中相同位置的畫素111會以不同極性之驅動電壓來驅動，其例如是正極性或負極性之驅動電壓，且在同一畫面中相鄰畫素111也會以不同極性之驅動電壓來驅動。在源極驅動器106中，由於自輸出緩衝器輸出的驅動電壓會擺盪(swing)於正極性電壓以及負極性電壓之間，因此會造成較高的功率消耗。

為了降低功率消耗，輸出緩衝器會分別被設計為提升正極性之驅動電壓的輸出緩衝器以及負極性之驅動電壓的驅動能力的輸出緩衝器。而藉由輸出多工器的運作，正極性之驅動電壓與負極性之驅動電壓可透過資料線D₁ ~D_N 被一同輸出自畫素111。目前在不考慮線負載(line loading)會影響信號傳輸的情況下，由於控制信號所控制的輸出多工器是同時被致能以輸出驅動電壓，因此會產生瞬間的大電流，進而造成源極驅動器106中的電磁干擾。電磁干擾會降低源極驅動器106的效能，進而造成液晶顯示器的運作失常，因此源極驅動器必須有個電路設計來解決上述之問題。

有鑑於此，本發明提供一種源極驅動器，其用以降低源極驅動器所產生的電磁干擾。因此，一種包括上述源極驅動器的顯示面板可符合電磁干擾的安全準則(safe criterion)。

本發明之一示範性實施例提供一種源極驅動器，適於驅動一顯示面板，其中源極驅動器包括複數個通道以及一輸出開關。所述通道產生複數個驅動電壓以驅動顯示面板。輸出開關包括複數個輸出多工器，以選擇性地連接所述通道至顯示面板上的資料線。當每一輸出多工器被致能時，每一輸出多工器係將一通道連接至資料線的其中之一，其中此些輸出多工器於一畫框時間內依序被致能。

本發明之一示範性實施例之源極驅動器利用輸出開關選擇性地連接所述通道至顯示面板的資料線，以控制輸出多工器於一畫框時間內依序被致能。因此，當源極驅動器在驅動顯示面板上的畫素時，源極驅動器內不會產生瞬間的大電流，進而降低電磁干擾。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。在此須明白的是，以下的一般性描述和詳細描述皆為示範性說明，且是為了替本發明之申請專利範圍做進一步的解釋。

一般而言，源極驅動器包括複數個驅動通道，以於不同的掃描期間內分別驅動每一資料線上的畫素。源極驅動器的每一驅動通道可包括移位暫存器(shift register,SR)、數位類比轉換器(digital-to-analog converter,DAC)、輸出緩衝器(output buffer)等。移位暫存器依據一時序控制信號控制一資料鎖存器(data latch,DL)以接收一視訊資料(video data)。數位類比轉換器將視訊資料轉換為一類比電壓，而輸出緩衝器用以提升此一類比電壓。此外，源極驅動器的後端電路更包括複數個輸出多工器，其依據一控制信號同時傳送驅動通道的類比電壓至顯示面板上的畫素，其中控制信號例如是由時序控制器(timing controller)所產生。為了解決因瞬間同時輸出類比電壓所產生的電磁干擾，本發明之示範實施例提供一種電路設計以控制輸出多工器。由於任何所屬技術領域中具有通常知識者均可了解源極驅動器內上述元件的運作，因此與上述元件有關的操作部份在此就不加以詳述。

圖2為依照本發明之一實施例的源極驅動器之方塊圖。請參照圖2，源極驅動器200適於驅動顯示面板230上的複數條資料線D₁ ~D_N ，且源極驅動器200包括複數個驅動通道CH以及一輸出開關202。其中，資料線D₁ ~D_N 包括複數條奇資料線與複數條偶資料線。輸出開關202包括複數個延遲單元210_1~210_N，以及複數個輸出多工器組220_1～220_N。輸出開關202耦接所述通道，並選擇性地連接驅動通道CH至資料線D₁ ~D_N 。驅動通道CH分別驅動掃描線S₁ ~S_M 上的N個畫素231。每一驅動通道分別包括一移位暫存器(SR)242、一資料鎖存器(DL)243、一數位類比轉換器(DAC)244以及一輸出緩衝器(OP)246。驅動通道CH分別接收畫素資料DP₁ ~DP_N (未繪示)。數位類比轉換244包括複數個驅動通道CH，分別將畫素資料DP₁ ~DP_N 轉換為畫素信號VP₁ ~VP_N 。接著，驅動通道CH透過複數個輸出緩衝器246分別輸出畫素信號VP₁ ~VP_N 至輸出多工器MUX。由於任何所屬技術領域中具有通常知識者皆知道每一驅動通道之詳細運作，故針對此部分就不加以詳述。

每一輸出多工器組220_1~220_N包括輸出多工器MUX。每一輸出多工器MUX耦接至對應的通道，且於被致能時至少連接一對應的通道至多條資料線的其中之一，其中輸出多工器MUX於一畫框時間內依序被致能。舉例來說，當第一輸出多工器MUX被致能時，其耦接於第一與第二通道CH，且第一通道與第二通道連接至資料線D₁ 與D₂ 。

每一輸出多工器MUX之一第一輸入端與一第二輸入端分別接收來自源極驅動器之輸出緩衝器246的畫素信號VP₁ 與畫素信號VP₂ 。在本實施例中，畫素信號VP₁ 與畫素信號VP₂ 可具有互補極性以進行極性反轉，其中互補極性例如是正極性與負極性。每一輸出多工器之一第一輸出端與一第二輸出端分別耦接奇資料線的其中之一(例如資料線D₁ )及偶資料線的其中之一(例如資料線D₂ )。當顯示面板進行極性反轉時(例如是行反轉(column inversion)或點反轉(dot inversion))，每一輸出多工器MUX被一控制信號CON致能，並分別傳送畫素信號VP₁ 與畫素信號VP₂ 至奇資料線D₁ 與偶資料線D₂ ，或分別傳送畫素信號VP₁ 與畫素信號VP₂ 至偶資料線D₂ 與奇資料線D₁ 。

延遲單元210_1~210_N以串聯方式耦接，以連續延遲控制信號CON，進而分別產生複數個延遲控制信號D_1~D_N至輸出多工器組220_1~220_N。輸出多工器組220_1~220_N分別依據延遲控制信號D_1~D_N而依序被驅動。在本實施例中，每一延遲單元是藉由兩個彼此串聯的反向器211、214來實施。當然，任何所屬技術領域中具有通常知識者也可使用邏輯閘(logic gate)、佈局走線(routing wire)等其他元件來實施，因此本發明並不受限於此。

圖3為圖2之一畫框期間內控制信號CON與延遲控制信號D_1~D_N的時序圖。在本實施例中，假設控制信號CON在邏輯高準位時可致能輸出多工器MUX，以輸出畫素信號VP₁ 與畫素信號VP₂ 至顯示面板230上的資料線。然而，任何所屬技術領域中具有通常知識者也可依其所需自行設計控制信號CON的邏輯狀態。請同時參照圖2和圖3，延遲單元210_1延遲控制信號CON，以於時間t1產生延遲控制信號D_1。同時，輸出多工器組220_1的輸出多工器MUX實質上同步傳送畫素信號至顯示面板上的畫素231。其中，畫素信號是來自輸出多工器MUX所對應之輸出緩衝器。類似地，其他延遲單元和輸出多工器組也具有相似的運作。由於輸出多工器組220_1~220_N於不同時間被不同的延遲控制信號致能，因此在一畫框期間中，輸出多工器MUX是依序被致能。如此一來，源極驅動器的瞬間感應電流便可降低，進而減少電磁干擾。

圖4為圖2之源極驅動器200之輸出多工器MUX的電路圖。請同時參照圖2與圖4，輸出多工器包括開關T1至T4。開關T1和T3依據一第一控制信號F1導通輸出多工器MUX的第一輸入端I1與第二輸入端I2至輸出多工器MUX的第一輸出端O1和第二輸出端O2。開關T2和T4依據一第二控制信號F2導通輸出多工器MUX的第一輸入端I1與第二輸入端I2至輸出多工器MUX的第二輸出端O2和第一輸出端O1。在本實施例中，延遲控制信號D_1~D_N為第一控制信號F1或第一控制信號F2，且第一控制信號F1與第一控制信號F2互為反向信號。因此，當輸出多工器MUX被延遲控制信號D_1~D_N致能時，出多工器MUX分別傳送畫素信號VP₁ 與畫素信號VP₂ 至奇資料線D₁ 與偶資料線D₂ ，或者分別傳送畫素信號VP₁ 與畫素信號VP₂ 至偶資料線D₂ 與奇資料線D₁ 。

在本發明之另一實施例中，開關T1~T4可藉由電晶體來實施。舉例來說，若第一畫素信號VP₁ 具有正極性，而第二畫素信號VP₂ 具有負極性，則開關T1與T2可利用N型金氧半(N-type metal-oxide-semiconductor,NMOS)電晶體來實施，而開關T3與T4可利用P型金氧半(P-type MOS,PMOS)電晶體來實施，以避免電晶體之本體效應(body effect)。因此，第一控制信號F1必須控制開關T1和T4的導通狀態，而第二控制信號F2必須控制開關T2和T3的導通狀態。其中，第一控制信號F1和第二控制信號F2互為反向信號。

圖5為依照本發明之另一實施例的源極驅動器之方塊圖。請參照圖5，每一延遲單元510_1~510_N可藉由反向器512來實施，以依序延遲控制信號CON。圖5之實施例的操作類似圖3之實施例，故在此就不加贅述。如上所述，輸出多工器是由控制信號CON致能，因此利用反向器512來實施延遲單元的設計必須適當地修正輸出多工器MUX之控制方法。也就是說，輸出多工器組520_1是由延遲控制信號D_1致能，而輸出多工器組520_2是由延遲控制信號D_2致能，且延遲控制信號D_2為延遲控制信號D_1的反向信號，以此類推。

圖6為依照本發明之一實施例之源極驅動器的方塊圖。請參照圖2與圖6，惟兩者差異之處在於：源極驅動器600的輸出開關602更包括複數個反向器630_1~630_N，其分別耦接延遲單元610_1~610_N。反向器630_1~630_N可避免延遲控制信號於信號傳輸時的衰減。

圖7為依照本發明之一實施例之源極驅動器的方塊圖。請參照圖7，源極驅動器700的輸出開關702包括複數個反向器730_1~730_N，複數個延遲單元710_1~710_N，以及複數個輸出多工器組720_1~720_N。反向器730_1~730_N以串聯方式耦接，以依據一控制信號CON產生複數個反向控制信號I_1~I_N。延遲單元710_1~710_N延遲反向控制信號I_1~I_N以分別產生延遲控制信號D_1～D_N。本實施例之操作類似上述圖2、圖5與圖6之實施例，即於不同時間依序致能輸出多工器組720_1～720_N以減少電磁干擾。在本實施例中，每一反向器是直接傳送反向控制信號至下個反向器，而並非如同圖6之實施例是以透過對應的延遲單元和耦接至輸出多工器MUX佈局走線來傳送反向信號。因此，本實施例可以降低影響反向信號之變動的負載效應(loading effect)。

綜上所述，上述實施例之源極驅動器利用延遲單元依序延遲控制信號，因此輸出多工器組會於不同時間被驅動。如此一來，可避免產生瞬間感應的大電流，進而減少了電磁干擾。此外，藉由使用與每一延遲單元連接的反向器，控制信號的強度也可於信號傳輸獲得增強。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．顯示器

102、230．．．顯示面板

104．．．閘極驅動器

106、200．．．源極驅動器

111．．．畫素

202．．．輸出開關

210_1~210_N、510_1~510_N、610_1~610_N．．．延遲單元

211、214、512、630_1~630_N、730_1~730_N．．．反向器

220_1~220_N、520_1~520_N、620_1~620_N、720_1~720_N．．．輸出多工器組

231．．．畫素單元

242．．．移位暫存器

243．．．資料鎖存器

244．．．數位類比轉換器

246．．．輸出緩衝器

CH．．．通道

I1．．．第一輸入端

I2．．．第二輸入端

O1．．．第一輸出端

O2．．．第二輸出端

MUX．．．輸出多工器

D₁ ~D_N ．．．資料線

S₁ ~S_M ．．．掃描線

T1~T4．．．開關

DP₁ ~DP_N ．．．畫素資料

VP₁ ~VP_N ．．．畫素信號

CON．．．控制信號

D_1~D_N．．．延遲控制信號

t1~tN．．．時間

F1．．．第一控制信號

F2．．．第二控制信號

I_1~I_N．．．反向控制信號

圖1為傳統液晶顯示器的示意圖。

圖2為依照本發明之一實施例的源極驅動器之方塊圖。

圖3為圖2之一畫框期間內控制信號與延遲控制信號的時序圖。

圖4為圖2之源極驅動器之輸出多工器的電路圖。

圖5為依照本發明之另一實施例的源極驅動器之方塊圖。

圖6為依照本發明之另一實施例之源極驅動器的方塊圖。

圖7為依照本發明之另一實施例之源極驅動器的方塊圖。

200．．．源極驅動器

202．．．輸出開關

210_1~210_N．．．延遲單元

211、214．．．反向器

220_1~220_N．．．輸出多工器組

230．．．顯示面板

231．．．畫素

242．．．移位暫存器

243．．．資料鎖存器

244．．．數位類比轉換器

246．．．輸出緩衝器

CH．．．驅動通道

MUX．．．輸出多工器

D₁ ~D_N ．．．資料線

S₁ ~S_M ．．．掃描線

VP₁ ~VP_N ．．．畫素信號

CON．．．控制信號

D_1~D_N．．．延遲控制信號

t1~tN．．．時間

Claims (19)

1. 一種源極驅動器，適於驅動一顯示面板，該源極驅動器包括：複數個通道，用以產生複數個驅動電壓；以及一輸出開關，耦接該些通道並選擇性地連接該些通道至該顯示面板的複數條資料線，其中該些資料線包括複數條奇資料線與複數條偶資料線，該輸出開關包括：複數個輸出多工器，各該輸出多工器包括至少兩個輸入端，該至少兩個輸入端分別耦接對應之該些通道，當各該輸出多工器被致能時，各該輸出多工器連接至少一對應之該些通道至該些資料線的其中之一，其中該些輸出多工器於一畫框時間內依序被致能。
2. 如申請專利範圍第1項所述之源極驅動器，其中該輸出開關更包括：複數個延遲單元，用以連續延遲一控制信號，並分別產生複數個延遲控制信號，其中該些延遲單元以串聯方式耦接。
3. 如申請專利範圍第2項所述之源極驅動器，其中該些輸出多工器形成複數個輸出多工器組，且該些輸出多工器組分別接收該些延遲控制信號。
4. 如申請專利範圍第3項所述之源極驅動器，其中各該輸出多工器具有一第一輸入端、一第二輸入端、一第一輸出端以及一第二輸出端，其中該第一輸入端與該第二輸入端分別接收一第一畫素信號與一第二畫素信號，而該第一輸出端與該第二輸出端分別耦接該些奇資料線的其中 之一及該些偶資料線的其中之一，以依據各該輸出多工器組所接收的該延遲控制信號選擇性地分別傳送該第一畫素信號與該第二畫素信號至該些奇資料線的其中之一與該些偶資料線的其中之一，或分別傳送該第一畫素信號與該第二畫素信號至該些偶資料線的其中之一與該些奇資料線的其中之一。
5. 如申請專利範圍第2項所述之源極驅動器，其中該輸出開關更包括：複數個反向器，各該反向器具有一輸入端與一輸出端，第1個反向器之輸入端接收該控制信號，第1個反向器之輸出端耦接第1個延遲單元，第i個反向器之輸入端接收第(i-1)個延遲單元所產生的該延遲控制信號，且第i個反向器之輸出端耦接第i個延遲單元，其中2≦i≦N，N為延遲單元的個數。
6. 如申請專利範圍第3項所述之源極驅動器，其中各該輸出多工器包括：一第一開關，具有一第一端作為各該輸出多工器之該第一輸入端，以及一第二端耦接至該些奇資料線的其中之一，以依據一第一控制信號導通其第一端以及其第二端；一第二開關，具有一第一端耦接至該第一開關之第一端，以及一第二端耦接該些偶資料線的其中之一，以依據一第一控制信號導通其第一端以及其第二端；一第三開關，具有一第一端作為各該輸出多工器之該第二輸入端，以及一第二端耦接該些偶資料線的其中之一，以依據一第二控制信號導通其第一端以及其第二端；一第四開關，具有一第一端耦接該第三開關之第一端，以及一第二端耦接該些奇資料線的其中之一，以依據一第二控制信號導通其第一端以及其第二端；其中該第一控制信號以及該第二控制信號彼此互為反向信號，而各該輸出多工器所接收的該延遲控制信號為該第一控制信號或該第二控制信號。
7. 如申請專利範圍第6項所述之源極驅動器，其中該第一控制信號之反向信號是將該第一控制信號反向而得，而該第二控制信號之反向信號是將該第二控制信號反向而得。
8. 如申請專利範圍第6項所述之源極驅動器，其中該第一開關至該第四開關為電晶體。
9. 如申請專利範圍第3項所述之源極驅動器，其中各該延遲單元包括一第一反向器，該第一反向器具有一輸入端與一輸出端，第1個延遲單元中之第一反向器的輸入端接收該控制信號，第1個延遲單元中之第一反向器的輸出端產生第1個延遲控制信號，且第i個延遲單元中之第一反向器的輸入端接收第(i-1)個延遲控制信號，其中2≦i≦N，N為輸出多工器組的個數。
10. 如申請專利範圍第2項所述之源極驅動器，其中各該延遲單元包括：一第一反向器，具有一輸入端與一輸出端，第1個延遲單元中之第一反向器的輸入端接收該控制信號，且第i個延遲單元中之第一反向器的輸入端接收第(i-1)個延遲控制信號，其中2≦i≦N，N為延遲單元的個數；以及一第二反向器，具有一輸入端耦接至該第一反向器之輸出端，第1個延遲單元中之該第二反向器的輸出端產生第1個延遲控制信號，且第i個延遲單元中之該第二反向器的輸出端產生第i個延遲控制信號。
11. 如申請專利範圍第1項所述之源極驅動器，其中該輸出開關更包括：複數個反向器，依據一控制信號產生複數個反向控制信號，其中該些反向器以串聯方式耦接；以及複數個延遲單元，分別延遲該些反向控制信號並產生複數個延遲控制信號。
12. 如申請專利範圍第11項所述之源極驅動器，其中該些輸出多工器形成複數個輸出多工器組，且該些輸出多工器組分別接收該些延遲控制信號。
13. 如申請專利範圍第12項所述之源極驅動器，其中各該輸出多工器具有一第一輸入端、一第二輸入端、一第一輸出端以及一第二輸出端，其中該第一輸入端與該第二輸入端分別接收一第一畫素信號與一第二畫素信號，而該第一輸出端與該第二輸出端分別耦接該些奇資料線的其中之一及該些偶資料線的其中之一，以依據各該輸出多工器組所接收的該延遲控制信號選擇性地分別傳送該第一畫素信號與該第二畫素信號至該些奇資料線的其中之一與該些偶資料線的其中之一，或分別傳送該第一畫素信號與該第二畫素信號至該些偶資料線的其中之一以及該些奇資料線的其中之一。
14. 如申請專利範圍第11項所述之源極驅動器，其中各該輸出多工器包括：一第一開關，具有一第一端作為各該輸出多工器之該第一輸入端，以及一第二端耦接至該些奇資料線的其中之一，以依據一第一控制信號導通其第一端以及其第二端；一第二開關，具有一第一端耦接至該第一開關之第一端，以及一第二端耦接該些偶資料線的其中之一，以依據一第一控制信號導通其第一端以及其第二端；一第三開關，具有一第一端作為各該輸出多工器之該第二輸入端，以及一第二端耦接該些偶資料線的其中之一，以依據一第二控制信號導通其第一端以及其第二端；一第四開關，具有一第一端耦接該第三開關之第一端，以及一第二端耦接該些奇資料線的其中之一，以依據一第二控制信號導通其第一端以及其第二端；其中該第一控制信號以及該第二控制信號彼此互為反向信號，而各該輸出多工器所接收的該延遲控制信號為該第一控制信號或該第二控制信號。
15. 如申請專利範圍第14項所述之源極驅動器，其中該第一控制信號之反向信號是將該第一控制信號反向，而該第二控制信號之反向信號是將該第二控制信號反向。
16. 如申請專利範圍第14項所述之源極驅動器，其中該第一開關至該第四開關為電晶體。
17. 如申請專利範圍第11項所述之源極驅動器，其中各該延遲單元包括：一第一反向器，具有一輸入端與一輸出端，第1個延遲單元中之第一反向器的輸入端接收該控制信號，且第i個延遲單元中之第一反向器的輸入端接收第(i-1)個延遲控制信號，其中2≦i≦N，N為延遲單元的個數；以及一第二反向器，具有一輸入端耦接至該第一反向器之輸出端，第1個延遲單元中之該第二反向器的輸出端產生第1個延遲控制信號，且第i個延遲單元中之該第二反向器的輸出端產生第i個延遲控制信號。
18. 如申請專利範圍第4項所述之源極驅動器，其中該第一畫素信號與該第二畫素信號具有互補極性。
19. 如申請專利範圍第4項所述之源極驅動器，其中該第一畫素信號與該第二畫素信號具有不同顏色。