JP2010199640A - 信号レベル変換回路 - Google Patents

Abstract

【課題】電源電圧の制限を受けずに入出力に信号を加えることを可能にする。
【解決手段】双方向タイプの信号レベル変換回路５０には、第１のレベルシフタＬＳ１、第２のレベルシフタＬＳ２、第３のレベルシフタＬＳ３、第ｎのレベルシフタＬＳｎ、入出力端子ＰＩＯ１、入出力端子ＰＩＯ２、入出力端子ＰＩＯ３、及び入出力端子ＰＩＯｎが設けられる。第１のレベルシフタＬＳ１の共通電源系部１１ｂ、第２のレベルシフタＬＳ２の共通電源系部１２ｂ、第３のレベルシフタＬＳ３の共通電源系部１３ｂ、及び第ｎのレベルシフタＬＳｎの共通電源系部１ｎｂは、信号レベル変換回路５０の内部側にそれぞれ設けられ、高電位電源ＶＣＣＸが供給される。高電位電源ＶＣＣＸの電圧は、入力端子側のレベルシフタの第１の電源系部１１ａ、第２の電源系部１２ａ、第３の電源系部１３ａ、及び第ｎの電源系部１ｎａに供給される高電位側電源電圧よりも低く設定される。
【選択図】図１

Description

本発明は、信号レベル変換回路に関する。

ＣＭＯＳ（Complementary Metal Oxide Semiconductor）などから構成され、論理回路や順序回路を備える半導体集積回路（ＬＳＩ）には、異なる高電位側電源間で、信号レベルをレベルシフトする信号レベル変換回路が設けられる。信号レベル変換回路には、一方向だけ信号を流す片方向タイプのものと、両方向に信号を流す２電源双方向タイプのものとがある。２電源双方向タイプの信号レベル変換回路は、３個以上の複数の電源システムに好適である（例えば、特許文献１参照。）。

特許文献１などに記載される３個以上の複数の電源システムに対応する双方向タイプの信号レベル変換回路では、入出力端子から高電位側電源方向に保護ダイオードが必要となる。入出力端子から高電位側電源方向に保護ダイオードがない場合、電源電圧の制限を受けるという問題点がある（入力トレラント機能がなくなる）。また、レベルシフタにバススイッチを用いているので高速化対応が困難であるという問題点がある。

特開２００７−２２８４０７号公報

本発明は、電源電圧の制限を受けずに入出力に信号を加えることができる信号レベル変換回路を提供することにある。

本発明の一態様の信号レベル変換回路は、第１の入力信号が入力され、第１の高電位側電源が供給される第１の電源系部と、前記第１の入力信号が入力される側と相対向するように前記第１の電源系部に接続され、前記第１の高電位側電源よりも電圧が低い共通高電位側電源が供給され、前記第１の入力信号をレベルシフトした第１の内部信号を生成する第１の共通電源系とを有する第１のレベルシフタと、第２の入力信号が入力され、前記共通高電位側電源よりも電圧が高い第２の高電位側電源が供給される第２の電源系部と、前記第２の入力信号が入力される側と相対向するように前記第２の電源系部に接続され、前記第１の電源系部と相対向するように前記第１の共通電源系部に接続され、前記共通高電位側電源が供給され、前記第２の入力信号をレベルシフトした第２の内部信号を生成する第２の共通電源系部とを有する第２のレベルシフタとを具備し、前記第１の内部信号の信号レベルは前記第１の入力信号の信号レベルよりも低く、前記第２の内部信号の信号レベルは前記第２の入力信号の信号レベルよりも低く、前記第２のレベルシフタは前記第１の内部信号をレベルシフトし、レベルシフトされた信号を第１の出力信号として出力し、前記第１のレベルシフタは前記第２の内部信号をレベルシフトし、レベルシフトされた信号を第２の出力信号として出力することを特徴とする。

更に、本発明の他態様の信号レベル変換回路は、第１の入力信号が入力される第１の入出力端子と、前記第１の入出力端子から出力される前記第１の入力信号が入力され、第１の高電位側電源が供給される第１の電源系部と、前記第１の入出力端子と相対向するように前記第１の電源系部に接続され、前記第１の高電位側電源よりも電圧が低い共通高電位側電源が供給され、前記第１の入力信号をレベルシフトした第１の内部信号を生成する第１の共通電源系とを有する第１のレベルシフタと、第２の入力信号が入力される第２の入出力端子と、前記第２の入出力端子から出力される前記第２の入力信号が入力され、前記共通高電位側電源よりも電圧が高い第２の高電位側電源が供給される第２の電源系部と、前記第２の入出力端子と相対向するように前記第２の電源系部に接続され、前記第１の電源系部と相対向するように前記第１の共通電源系部に接続され、前記共通高電位側電源が供給され、前記第２の入力信号をレベルシフトした第２の内部信号を生成する第２の共通電源系部とを有する第２のレベルシフタとを具備し、前記第１の内部信号の信号レベルは前記第１の入力信号の信号レベルよりも低く、前記第２の内部信号の信号レベルは前記第２の入力信号の信号レベルよりも低く、前記第２のレベルシフタは前記第１の内部信号をレベルシフトして第１の出力信号として前記第２の入出力端子に出力し、前記第１のレベルシフタは前記第２の内部信号をレベルシフトして第２の出力信号として前記第１の入出力端子に出力することを特徴とする。

本発明によれば、電源電圧の制限を受けずに入出力に信号を加えることができる信号レベル変換回路を提供することができる。

本発明の実施例１に係る信号レベル変換回路の構成を示す回路図。 本発明の実施例１に係るレベル変換回路の構成を示す回路図。 本発明の実施例２に係る信号レベル変換回路の構成を示す回路図。 本発明の実施例３に係る信号レベル変換回路の構成を示す回路図。 本発明の実施例４に係る信号レベル変換回路の構成を示す回路図。

以下本発明の実施例について図面を参照しながら説明する。

まず、本発明の実施例１に係る信号レベル変換回路の構成を示す回路図について、図面を参照して説明する。図１は信号レベル変換回路の構成を示す回路図、図２はレベル変換回路の構成を示す回路図である。本実施例では、レベルシフタの内部側に共通高電位側電源を供給している。

図１に示すように、双方向タイプの信号レベル変換回路５０には、第１のレベルシフタＬＳ１、第２のレベルシフタＬＳ２、第３のレベルシフタＬＳ３、第ｎのレベルシフタＬＳｎ、入出力端子ＰＩＯ１、入出力端子ＰＩＯ２、入出力端子ＰＩＯ３、及び入出力端子ＰＩＯｎが設けられる。双方向タイプの信号レベル変換回路５０は、ｎ個のレベルシフタとｎ個の入出力端子が設けられる。なお、ｎは４以上の整数である。信号レベル変換回路５０は、例えばＰＤＡ（Personal Digital Assistant）などの移動体端末機器に用いられる。

入力端子ＰＩＯ１に入力される入力信号は、第１のレベルシフタＬＳ１及び第２のレベルシフタＬＳ２、第１のレベルシフタＬＳ１及び第３のレベルシフタＬＳ３、・・・、或いは第１のレベルシフタＬＳ１及び第ｎのレベルシフタＬＳｎを介してそれぞれレベルシフトされる。レベルシフトされた信号は入出力端子ＰＩＯ２、入出力端子ＰＩＯ３、或いは入出力端子ＰＩＯｎから出力信号として出力される。

入力端子ＰＩＯ２に入力される入力信号は、第２のレベルシフタＬＳ２及び第１のレベルシフタＬＳ１を介してレベルシフトされ、レベルシフトされた信号が入出力端子ＰＩＯ１から出力信号として出力される。

入力端子ＰＩＯ３に入力される入力信号は、第３のレベルシフタＬＳ３及び第１のレベルシフタＬＳ１を介してレベルシフトされ、レベルシフトされた信号が入出力端子ＰＩＯ１から出力信号として出力される。

入力端子ＰＩＯｎに入力される入力信号は、第ｎのレベルシフタＬＳｎ及び第１のレベルシフタＬＳ１を介してレベルシフトされ、レベルシフトされた信号が入出力端子ＰＩＯ１から出力信号として出力される。

第１のレベルシフタＬＳ１は、入出力端子ＰＩＯ１とノードＮ４の間に設けられ、入出力端子ＰＩＯ１から出力される入力信号が入力され、ノードＮ４の信号をレベルシフトし、レベルシフトされた信号を入出力端子ＰＩＯ１に出力する。第１のレベルシフタＬＳ１には、インバータＩＮＶ１１、インバータＩＮＶ１２、バッファＢＵＦ１１、バッファＢＵＦ１２、レベル変換回路Ｌ１１、及びレベル変換回路Ｌ１２が設けられる。

第１のレベルシフタＬＳ１には、第１の電源系部１１ａと共通電源系部１１ｂが設けられる。第１の電源系部１１ａは、高電位側電源ＶＣＣ１が供給され、低電位側電源ＶＳＳに接続される。第１の電源系部１１ａには、インバータＩＮＶ１１とバッファＢＵＦ１２が設けられる。共通電源系部１１ｂは、共通高電位側電源としての高電位側電源ＶＣＣＸが供給され、低電位側電源ＶＳＳに接続される。共通電源系部１１ｂには、インバータＩＮＶ１２とバッファＢＵＦ１１が設けられる。

レベル変換回路Ｌ１１及びＬ１２は、第１の電源系部１１ａと共通電源系部１１ｂの間に設けられ、高電位側電源ＶＣＣ１と高電位側電源ＶＣＣＸが供給され、低電位側電源ＶＳＳに接続される。

インバータＩＮＶ１１は、ノードＮ１とノードＮ２の間に設けられ、入出力端子ＰＩＯ１から出力される入力信号を反転し、その信号をノードＮ２側に出力する。レベル変換回路Ｌ１１は、ノードＮ２とノードＮ３の間に設けられ、ノードＮ２の信号をレベルシフトし、レベルシフトされた信号をノードＮ３側に出力する。バッファＢＵＦ１１は、ノードＮ３とノードＮ４の間に設けられ、ノードＮ３の信号を反転及びドライブし、反転及びドライブされた信号をノードＮ４側に出力する。

インバータＩＮＶ１２は、ノードＮ４とノードＮ５の間に設けられ、ノードＮ４の信号を反転し、その信号をノードＮ５側に出力する。レベル変換回路Ｌ１２は、ノードＮ５とノードＮ６の間に設けられ、ノードＮ５の信号をレベルシフトし、レベルシフトされた信号をノードＮ６側に出力する。バッファＢＵＦ１２は、ノードＮ６とノードＮ１の間に設けられ、ノードＮ６の信号を反転及びドライブし、反転及びドライブされた信号をノードＮ１側（入出力端子ＰＩＯ１側）に出力する。

第２のレベルシフタＬＳ２は、入出力端子ＰＩＯ２とノードＮ４の間に設けられ、入出力端子ＰＩＯ２から出力される入力信号が入力され、ノードＮ４の信号をレベルシフトし、レベルシフトされた信号を入出力端子ＰＩＯ２に出力する。第２のレベルシフタＬＳ２には、インバータＩＮＶ２１、インバータＩＮＶ２２、バッファＢＵＦ２１、バッファＢＵＦ２２、レベル変換回路Ｌ２１、及びレベル変換回路Ｌ２２が設けられる。

第２のレベルシフタＬＳ２には、第２の電源系部１２ａと共通電源系部１２ｂが設けられる。第２の電源系部１２ａは、高電位側電源ＶＣＣ２が供給され、低電位側電源ＶＳＳに接続される。第２の電源系部１２ａには、インバータＩＮＶ２１とバッファＢＵＦ２２が設けられる。共通電源系部１２ｂは、共通高電位側電源としての高電位側電源ＶＣＣＸが供給され、低電位側電源ＶＳＳに接続される。共通電源系部１２ｂには、インバータＩＮＶ２２とバッファＢＵＦ２１が設けられる。

レベル変換回路Ｌ２１及びＬ２２は、第２の電源系部１２ａと共通電源系部１２ｂの間に設けられ、高電位側電源ＶＣＣ２と高電位側電源ＶＣＣＸが供給され、低電位側電源ＶＳＳに接続される。

インバータＩＮＶ２１は、ノードＮ７とノードＮ８の間に設けられ、入出力端子ＰＩＯ２から出力される入力信号を反転し、その信号をノードＮ８側に出力する。レベル変換回路Ｌ２１は、ノードＮ８とノードＮ９の間に設けられ、ノードＮ８の信号をレベルシフトし、レベルシフトされた信号をノードＮ９側に出力する。バッファＢＵＦ２１は、ノードＮ９とノードＮ４の間に設けられ、ノードＮ９の信号を反転及びドライブし、反転及びドライブされた信号をノードＮ４側に出力する。

インバータＩＮＶ２２は、ノードＮ４とノードＮ１０の間に設けられ、ノードＮ４の信号を反転し、その信号をノードＮ１０側に出力する。レベル変換回路Ｌ２２は、ノードＮ１０とノードＮ１１の間に設けられ、ノードＮ１０の信号をレベルシフトし、レベルシフトされた信号をノードＮ１１側に出力する。バッファＢＵＦ２２は、ノードＮ１１とノードＮ７の間に設けられ、ノードＮ１１の信号を反転及びドライブし、反転及びドライブされた信号をノードＮ７側（入出力端子ＰＩＯ２側）に出力する。

第３のレベルシフタＬＳ３は、入出力端子ＰＩＯ３とノードＮ４の間に設けられ、入出力端子ＰＩＯ３から出力される入力信号が入力され、ノードＮ４の信号をレベルシフトし、レベルシフトされた信号を入出力端子ＰＩＯ３に出力する。第３のレベルシフタＬＳ３には、インバータＩＮＶ３１、インバータＩＮＶ３２、バッファＢＵＦ３１、バッファＢＵＦ３２、レベル変換回路Ｌ３１、及びレベル変換回路Ｌ３２が設けられる。

第３のレベルシフタＬＳ３には、第３の電源系部１３ａと共通電源系部１３ｂが設けられる。第３の電源系部１３ａは、高電位側電源ＶＣＣ３が供給され、低電位側電源ＶＳＳに接続される。第３の電源系部１３ａには、インバータＩＮＶ３１とバッファＢＵＦ３２が設けられる。共通電源系部１３ｂは、共通高電位側電源としての高電位側電源ＶＣＣＸが供給され、低電位側電源ＶＳＳに接続される。共通電源系部１３ｂには、インバータＩＮＶ３２とバッファＢＵＦ３１が設けられる。

レベル変換回路Ｌ３１及びＬ３２は、第３の電源系部１３ａと共通電源系部１３ｂの間に設けられ、高電位側電源ＶＣＣ３と高電位側電源ＶＣＣＸが供給され、低電位側電源ＶＳＳに接続される。

インバータＩＮＶ３１は、ノードＮ１２とノードＮ１３の間に設けられ、入出力端子ＰＩＯ３から出力される入力信号を反転し、その信号をノードＮ１３側に出力する。レベル変換回路Ｌ３１は、ノードＮ１３とノードＮ１４の間に設けられ、ノードＮ１３の信号をレベルシフトし、レベルシフトされた信号をノードＮ１４側に出力する。バッファＢＵＦ３１は、ノードＮ１４とノードＮ４の間に設けられ、ノードＮ１４の信号を反転及びドライブし、反転及びドライブされた信号をノードＮ４側に出力する。

インバータＩＮＶ３２は、ノードＮ４とノードＮ１５の間に設けられ、ノードＮ４の信号を反転し、その信号をノードＮ１５側に出力する。レベル変換回路Ｌ３２は、ノードＮ１５とノードＮ１６の間に設けられ、ノードＮ１５の信号をレベルシフトし、レベルシフトされた信号をノードＮ１６側に出力する。バッファＢＵＦ３２は、ノードＮ１６とノードＮ１２の間に設けられ、ノードＮ１６の信号を反転及びドライブし、反転及びドライブされた信号をノードＮ１２側（入出力端子ＰＩＯ３側）に出力する。

第ｎのレベルシフタＬＳｎは、入出力端子ＰＩＯｎとノードＮ４の間に設けられ、入出力端子ＰＩＯｎから出力される入力信号が入力され、ノードＮ４の信号をレベルシフトし、レベルシフトされた信号を入出力端子ＰＩＯｎに出力する。第ｎのレベルシフタＬＳｎには、インバータＩＮＶｎ１、インバータＩＮＶｎ２、バッファＢＵＦｎ１、バッファＢＵＦｎ２、レベル変換回路Ｌｎ１、及びレベル変換回路Ｌｎ２が設けられる。

第ｎのレベルシフタＬＳｎには、第ｎの電源系部１ｎａと共通電源系部１ｎｂが設けられる。第ｎの電源系部１ｎａは、高電位側電源ＶＣＣｎが供給され、低電位側電源ＶＳＳに接続される。第ｎの電源系部１ｎａには、インバータＩＮＶｎ１とバッファＢＵＦｎ２が設けられる。共通電源系部１ｎｂは、共通高電位側電源としての高電位側電源ＶＣＣＸが供給され、低電位側電源ＶＳＳに接続される。共通電源系部１ｎｂには、インバータＩＮＶｎ２とバッファＢＵＦｎ１が設けられる。

レベル変換回路Ｌｎ１及びＬｎ２は、第ｎの電源系部１ｎａと共通電源系部１ｎｂの間に設けられ、高電位側電源ＶＣＣｎと高電位側電源ＶＣＣＸが供給され、低電位側電源ＶＳＳに接続される。

インバータＩＮＶｎ１は、ノードＮ１７とノードＮ１８の間に設けられ、入出力端子ＰＩＯｎから出力される入力信号を反転し、その信号をノードＮ１８側に出力する。レベル変換回路Ｌｎ１は、ノードＮ１８とノードＮ１９の間に設けられ、ノードＮ１８の信号をレベルシフトし、レベルシフトされた信号をノードＮ１９側に出力する。バッファＢＵＦｎ１は、ノードＮ１９とノードＮ４の間に設けられ、ノードＮ１９の信号を反転及びドライブし、反転及びドライブされた信号をノードＮ４側に出力する。

インバータＩＮＶｎ２は、ノードＮ４とノードＮ２０の間に設けられ、ノードＮ４の信号を反転し、その信号をノードＮ２０側に出力する。レベル変換回路Ｌｎ２は、ノードＮ２０とノードＮ２１の間に設けられ、ノードＮ２０の信号をレベルシフトし、レベルシフトされた信号をノードＮ２１側に出力する。バッファＢＵＦｎ２は、ノードＮ２１とノードＮ１７の間に設けられ、ノードＮ２１の信号を反転及びドライブし、反転及びドライブされた信号をノードＮ１７側（入出力端子ＰＩＯｎ側）に出力する。

ここで、高電位側電源ＶＣＣ１の電圧Ｖｃｃ１、高電位側電源ＶＣＣ２の電圧Ｖｃｃ２、高電位側電源ＶＣＣ３の電圧Ｖｃｃ３、高電位側電源ＶＣＣｎの電圧Ｖｃｃｎ、共通高電位側電源としての高電位側電源ＶＣＣＸの電圧Ｖｃｃｘの関係は、
Vccx<Vcc1,Vcc2,Vcc3,Vccn・・・・・・・・・式（１）
に設定される。

本実施例の信号レベル変換回路５０においては、インバータＩＮＶ１１、インバータＩＮＶ１２、インバータＩＮＶ２１、インバータＩＮＶ２２、インバータＩＮＶ３１、インバータＩＮＶ３２、インバータＩＮＶｎ１、インバータＩＮＶｎ２の入力トレラント機能と、バッファＢＵＦ１１、バッファＢＵＦ１２、バッファＢＵＦ２１、バッファＢＵＦ２２、バッファＢＵＦ３１、バッファＢＵＦ３２、バッファＢＵＦｎ１、バッファＢＵＦｎ２の出力トレラント機能とにより、例えば高電位側電源（ＶＣＣ１、ＶＣＣ２、ＶＣＣ３、ＶＣＣｎ）が０Ｖの状態で入力信号がハイレベルの場合でも不要な電流が流れない。また、保護ダイオードがないので信号の伝播遅延時間の低下を抑制することができる。更に、信号レベル変換回路５０ではレベルシフタにバススイッチを用いていないので伝播遅延時間の低下を抑制することができる。

第１のレベルシフタＬＳ１のレベル変換回路Ｌ１１は、図２（ａ）に示すように、インバータＩＮＶＡ、Ｎｃｈ ＭＯＳトランジスタＮＭＴ１、Ｎｃｈ ＭＯＳトランジスタＮＭＴ２、Ｐｃｈ ＭＯＳトランジスタＰＭＴ１、及びＰｃｈ ＭＯＳトランジスタＰＭＴ２が設けられる。第１のレベルシフタＬＳ１のレベル変換回路Ｌ１１は、ノードＮ２の信号をレベルシフト（信号レベルを小さく）し、レベルシフトされた信号をノードＮ３側に出力する。

Ｐｃｈ ＭＯＳトランジスタＰＭＴ１は、ソースが高電位側電源ＶＣＣＸに接続され、ゲートがノードＮ３に接続され、ドレインがノードＮ３１に接続される。Ｐｃｈ ＭＯＳトランジスタＰＭＴ２は、ソースが高電位側電源ＶＣＣＸに接続され、ゲートがノードＮ３１に接続され、ドレインがノードＮ３に接続される。

Ｎｃｈ ＭＯＳトランジスタＮＭＴ１は、ドレインがノードＮ３１に接続され、ゲートがノードＮ２に接続され、ソースが低電位側電源ＶＳＳに接続される。Ｎｃｈ ＭＯＳトランジスタＮＭＴ２は、ドレインがノードＮ３に接続され、ソースが低電位側電源ＶＳＳに接続される。

インバータＩＮＶＡは、高電位側電源ＶＣＣ１と低電位側電源ＶＳＳの間に設けられ、入力側がノードＮ２に接続され、出力側がＮｃｈ ＭＯＳトランジスタＮＭＴ２のゲートに接続され、ノードＮ２の信号を反転し、反転された信号をＮｃｈ ＭＯＳトランジスタＮＭＴ２のゲートに出力する。

第１のレベルシフタＬＳ１のレベル変換回路Ｌ１２は、図２（ｂ）に示すように、インバータＩＮＶＢ、Ｎｃｈ ＭＯＳトランジスタＮＭＴ３、Ｎｃｈ ＭＯＳトランジスタＮＭＴ４、Ｐｃｈ ＭＯＳトランジスタＰＭＴ３、及びＰｃｈ ＭＯＳトランジスタＰＭＴ４が設けられる。第１のレベルシフタＬＳ１のレベル変換回路Ｌ１２は、ノードＮ５の信号をレベルシフト（信号レベルを大きく）し、レベルシフトされた信号をノードＮ６側に出力する。

Ｐｃｈ ＭＯＳトランジスタＰＭＴ４は、ソースが高電位側電源ＶＣＣ１に接続され、ゲートがノードＮ６に接続され、ドレインがノードＮ３２に接続される。Ｐｃｈ ＭＯＳトランジスタＰＭＴ３は、ソースが高電位側電源ＶＣＣ１に接続され、ゲートがノードＮ３２に接続され、ドレインがノードＮ６に接続される。

Ｎｃｈ ＭＯＳトランジスタＮＭＴ４は、ドレインがノードＮ３２に接続され、ゲートがノードＮ５に接続され、ソースが低電位側電源ＶＳＳに接続される。Ｎｃｈ ＭＯＳトランジスタＮＭＴ３は、ドレインがノードＮ６に接続され、ソースが低電位側電源ＶＳＳに接続される。

インバータＩＮＶＢは、高電位側電源ＶＣＣＸと低電位側電源ＶＳＳの間に設けられ、入力側がノードＮ５に接続され、出力側がＮｃｈ ＭＯＳトランジスタＮＭＴ３のゲートに接続され、ノードＮ５の信号を反転し、反転された信号をＮｃｈ ＭＯＳトランジスタＮＭＴ３のゲートに出力する。

なお、第２のレベルシフタＬＳ２のレベル変換回路Ｌ２１及びＬ２２、第３のレベルシフタＬＳ３のレベル変換回路Ｌ３１及びＬ３２、第ｎのレベルシフタＬＳｎのレベル変換回路Ｌｎ１及びＬｎ２については、信号及び高電位側電源が異なるだけで、回路構成は同一なので図示及び説明を省略する。

上述したように、本実施例の信号レベル変換回路では、第１のレベルシフタＬＳ１、第２のレベルシフタＬＳ２、第３のレベルシフタＬＳ３、第ｎのレベルシフタＬＳｎ、入出力端子ＰＩＯ１、入出力端子ＰＩＯ２、入出力端子ＰＩＯ３、及び入出力端子ＰＩＯｎが設けられる。入力端子ＰＩＯ１に入力される入力信号は、第１のレベルシフタＬＳ１及び第２のレベルシフタＬＳ２、第１のレベルシフタＬＳ１及び第３のレベルシフタＬＳ３、・・・、或いは第１のレベルシフタＬＳ１及び第ｎのレベルシフタＬＳｎを介してそれぞれレベルシフトされ、レベルシフトされた信号は入出力端子ＰＩＯ２、入出力端子ＰＩＯ３、或いは入出力端子ＰＩＯｎから出力信号として出力される。入力端子ＰＩＯ２に入力される入力信号は、第２のレベルシフタＬＳ２及び第１のレベルシフタＬＳ１を介してレベルシフトされ、レベルシフトされた信号が入出力端子ＰＩＯ１から出力信号として出力される。入力端子ＰＩＯ３に入力される入力信号は、第３のレベルシフタＬＳ３及び第１のレベルシフタＬＳ１を介してレベルシフトされ、レベルシフトされた信号が入出力端子ＰＩＯ１から出力信号として出力される。入力端子ＰＩＯｎに入力される入力信号は、第ｎのレベルシフタＬＳｎ及び第１のレベルシフタＬＳ１を介してレベルシフトされ、レベルシフトされた信号が入出力端子ＰＩＯ１から出力信号として出力される。第１のレベルシフタＬＳ１の共通電源系部１１ｂ、第２のレベルシフタＬＳ２の共通電源系部１２ｂ、第３のレベルシフタＬＳ３の共通電源系部１３ｂ、及び第ｎのレベルシフタＬＳｎの共通電源系部１ｎｂは、信号レベル変換回路５０の内部側にそれぞれ設けられ、高電位電源ＶＣＣＸが供給される。高電位電源ＶＣＣＸの電圧は、入力端子側のレベルシフタの第１の電源系部１１ａ、第２の電源系部１２ａ、第３の電源系部１３ａ、及び第ｎの電源系部１ｎａに供給される高電位側電源電圧よりも低く設定される。信号レベル変換回路５０は入力トレラント機能を有する。

このため、高電位側電源（ＶＣＣ１、ＶＣＣ２、ＶＣＣ３、ＶＣＣｎ）が０Ｖの状態で入力信号がハイレベルの場合でも不要な電流が流れることを防止できる。また、保護ダイオードを設けていないので信号の伝播遅延時間の低下を抑制することができる。更に、レベルシフタにバススイッチを用いていないので信号レベル変換回路５０の伝播遅延時間の低下を抑制することができる。

なお、本実施例では、高電位側電源ＶＣＣ１の電圧Ｖｃｃ１、高電位側電源ＶＣＣ２の電圧Ｖｃｃ２、高電位側電源ＶＣＣ３の電圧Ｖｃｃ３、高電位側電源ＶＣＣｎの電圧Ｖｃｃｎ、共通高電位側電源としての高電位側電源ＶＣＣＸの電圧Ｖｃｃｘの関係をＶｃｃｘ＜Ｖｃｃ１、Ｖｃｃ２、Ｖｃｃ３、Ｖｃｃｎに設定しているが、代わりにＶｃｃｘ≦Ｖｃｃ１、Ｖｃｃ２、Ｖｃｃ３、Ｖｃｃｎに設定してもよい。

次に、本発明の実施例２に係る信号レベル変換回路について、図面を参照して説明する。図３は信号レベル変換回路の構成を示す回路図である。本実施例では、レベルシフタの構成を簡略化している。

以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。

図３に示すように、双方向タイプの信号レベル変換回路５１には、第１のレベルシフタＬＳ１ａ、第２のレベルシフタＬＳ２ａ、第３のレベルシフタＬＳ３ａ、入出力端子ＰＩＯ１、入出力端子ＰＩＯ２、及び入出力端子ＰＩＯ３が設けられる。信号レベル変換回路５１は、例えばＰＤＡなどの移動体端末機器に用いられる。

入力端子ＰＩＯ１に入力される入力信号は、第１のレベルシフタＬＳ１ａ及び第２のレベルシフタＬＳ２ａ、第１のレベルシフタＬＳ１ａ及び第３のレベルシフタＬＳ３ａを介してそれぞれレベルシフトされる。レベルシフトされた信号は入出力端子ＰＩＯ２或いは入出力端子ＰＩＯ３から出力信号として出力される。

入力端子ＰＩＯ２に入力される入力信号は、第２のレベルシフタＬＳ２ａ及び第１のレベルシフタＬＳ１ａを介してレベルシフトされ、レベルシフトされた信号が入出力端子ＰＩＯ１から出力信号として出力される。

入力端子ＰＩＯ３に入力される入力信号は、第３のレベルシフタＬＳ３ａ及び第１のレベルシフタＬＳ１ａを介してレベルシフトされ、レベルシフトされた信号が入出力端子ＰＩＯ１から出力信号として出力される。

第１のレベルシフタＬＳ１ａは、入出力端子ＰＩＯ１とノードＮ４の間に設けられ、入出力端子ＰＩＯ１から出力される入力信号が入力され、ノードＮ４の信号をレベルシフトし、レベルシフトされた信号を入出力端子ＰＩＯ１に出力する。第１のレベルシフタＬＳ１ａには、インバータＩＮＶ１２、バッファＢＵＦ１１ａ、バッファＢＵＦ１２、及びレベル変換回路Ｌ１２が設けられる。

第１のレベルシフタＬＳ１ａには、第１の電源系部１１ａａと共通電源系部１１ｂｂが設けられる。第１の電源系部１１ａａは、高電位側電源ＶＣＣ１が供給され、低電位側電源ＶＳＳに接続される。第１の電源系部１１ａａには、バッファＢＵＦ１２が設けられる。共通電源系部１１ｂｂは、共通高電位側電源としての高電位側電源ＶＣＣＸが供給され、低電位側電源ＶＳＳに接続される。共通電源系部１１ｂｂには、インバータＩＮＶ１２とバッファＢＵＦ１１ａが設けられる。

レベル変換回路Ｌ１２は、第１の電源系部１１ａａと共通電源系部１１ｂｂの間に設けられ、高電位側電源ＶＣＣ１と高電位側電源ＶＣＣＸが供給され、低電位側電源ＶＳＳに接続される。

バッファＢＵＦ１１ａは、ノードＮ１とノードＮ４の間に設けられ、ノードＮ１の信号をドライブし、ドライブされた信号をノードＮ４側に出力する。バッファＢＵＦ１１ａは、同時にノードＮ１の信号レベルを小さくする（レベルシフト）。

第２のレベルシフタＬＳ２ａは、入出力端子ＰＩＯ２とノードＮ４の間に設けられ、入出力端子ＰＩＯ２から出力される入力信号が入力され、ノードＮ４の信号をレベルシフトし、レベルシフトされた信号を入出力端子ＰＩＯ２に出力する。第２のレベルシフタＬＳ２ａには、インバータＩＮＶ２２、バッファＢＵＦ２１ａ、バッファＢＵＦ２２、及びレベル変換回路Ｌ２２が設けられる。

第２のレベルシフタＬＳ２ａには、第２の電源系部１２ａａと共通電源系部１２ｂｂが設けられる。第２の電源系部１２ａａは、高電位側電源ＶＣＣ２が供給され、低電位側電源ＶＳＳに接続される。第２の電源系部１２ａａには、バッファＢＵＦ２２が設けられる。共通電源系部１２ｂｂは、共通高電位側電源としての高電位側電源ＶＣＣＸが供給され、低電位側電源ＶＳＳに接続される。共通電源系部１２ｂｂには、インバータＩＮＶ２２とバッファＢＵＦ２１ａが設けられる。

レベル変換回路Ｌ２２は、第２の電源系部１２ａａと共通電源系部１２ｂｂの間に設けられ、高電位側電源ＶＣＣ２と高電位側電源ＶＣＣＸが供給され、低電位側電源ＶＳＳに接続される。

バッファＢＵＦ２１ａは、ノードＮ７とノードＮ４の間に設けられ、ノードＮ７の信号をドライブし、ドライブされた信号をノードＮ４側に出力する。バッファＢＵＦ２１ａは、同時にノードＮ７の信号レベルを小さくする（レベルシフト）。

第３のレベルシフタＬＳ３ａは、入出力端子ＰＩＯ３とノードＮ４の間に設けられ、入出力端子ＰＩＯ３から出力される入力信号が入力され、ノードＮ４の信号をレベルシフトし、レベルシフトされた信号を入出力端子ＰＩＯ３に出力する。第３のレベルシフタＬＳ３ａには、インバータＩＮＶ３２、バッファＢＵＦ３１ａ、バッファＢＵＦ３２、及びレベル変換回路Ｌ３２が設けられる。

第３のレベルシフタＬＳ３ａには、第３の電源系部１３ａａと共通電源系部１３ｂｂが設けられる。第３の電源系部１３ａａは、高電位側電源ＶＣＣ３が供給され、低電位側電源ＶＳＳに接続される。第３の電源系部１３ａａには、バッファＢＵＦ３２が設けられる。共通電源系部１３ｂｂは、共通高電位側電源としての高電位側電源ＶＣＣＸが供給され、低電位側電源ＶＳＳに接続される。共通電源系部１３ｂｂには、インバータＩＮＶ３２とバッファＢＵＦ３１ａが設けられる。

レベル変換回路Ｌ３２は、第３の電源系部１３ａａと共通電源系部１３ｂｂの間に設けられ、高電位側電源ＶＣＣ３と高電位側電源ＶＣＣＸが供給され、低電位側電源ＶＳＳに接続される。

バッファＢＵＦ３１ａは、ノードＮ１２とノードＮ４の間に設けられ、ノードＮ１２の信号をドライブし、ドライブされた信号をノードＮ４側に出力する。バッファＢＵＦ３１ａは、同時にノードＮ１２の信号レベルを小さくする（レベルシフト）。

ここで、高電位側電源ＶＣＣ１の電圧Ｖｃｃ１、高電位側電源ＶＣＣ２の電圧Ｖｃｃ２、高電位側電源ＶＣＣ３の電圧Ｖｃｃ３、共通高電位側電源としての高電位側電源ＶＣＣＸの電圧Ｖｃｃｘの関係は、
Vccx<Vcc1,Vcc2,Vcc3・・・・・・・・・式（２）
に設定される。

本実施例の信号レベル変換回路５１においては、インバータＩＮＶ１２、インバータＩＮＶ２２、インバータＩＮＶ３２、バッファＢＵＦ１１ａ、バッファＢＵＦ２１ａ、バッファＢＵＦ３１ａの入力トレラント機能と、バッファＢＵＦ１２、バッファＢＵＦ１１ａ、バッファＢＵＦ２２、バッファＢＵＦ２１ａ、バッファＢＵＦ３２、バッファＢＵＦ３１ａの出力トレラント機能とにより、高電位側電源（ＶＣＣ１、ＶＣＣ２、ＶＣＣ３）が０Ｖの状態で入力信号がハイレベルの場合でも不要な電流が流れない。また、保護ダイオードがないので信号の伝播遅延時間の低下を抑制することができる。また、信号レベル変換回路５１ではレベルシフタにバススイッチを用いていないので伝播遅延時間の低下を抑制することができる。更に、信号レベル変換回路５１では、入出力端子からノードＮ４方向において、インバータ及びレベル変換回路を省略しているので、実施例１よりも信号伝達時間を高速化することができ、回路規模を削減できる。

上述したように、本実施例の信号レベル変換回路では、第１のレベルシフタＬＳ１ａ、第２のレベルシフタＬＳ２ａ、第３のレベルシフタＬＳ３ａ、入出力端子ＰＩＯ１、入出力端子ＰＩＯ２、及び入出力端子ＰＩＯ３が設けられる。第１のレベルシフタＬＳ１ａの共通電源系部１１ｂｂ、第２のレベルシフタＬＳ２ａの共通電源系部１２ｂｂ、及び第３のレベルシフタＬＳ３ａの共通電源系部１３ｂｂは、信号レベル変換回路５１の内部側にそれぞれ設けられ、高電位電源ＶＣＣＸが供給される。高電位電源ＶＣＣＸの電圧は、入力端子側のレベルシフタの第１の電源系部１１ａａ、第２の電源系部１２ａａ、及び第３の電源系部１３ａａに供給される高電位側電源電圧よりも低く設定される。ノードＮ１からノードＮ４方向には、バッファＢＵＦ１１ａが設けられ、ノードＮ７からノードＮ４方向には、バッファＢＵＦ２１ａが設けられ、ノードＮ１２からノードＮ４方向には、バッファＢＵＦ３１ａが設けられる。

このため、実施例１の効果の他に、入出力端子からノードＮ４方向において、インバータ及びレベル変換回路が省略されているので、実施例１よりも信号伝達時間を高速化することができ、チップ面積を縮小化できる。

なお、本実施例では、レベルシフタを３個設けているが必ずしもこれに限定するものではない。実施例１と同様にｎ（ただし、ｎは４以上の整数）個設けてもよい。

次に、本発明の実施例３に係る信号レベル変換回路について、図面を参照して説明する。図４は信号レベル変換回路の構成を示す回路図である。本実施例では、レベルシフタの構成を簡略化している。

以下、実施例２と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。

図４に示すように、双方向タイプの信号レベル変換回路５２には、第１のレベルシフタＬＳ１ｂ、第２のレベルシフタＬＳ２ｂ、第３のレベルシフタＬＳ３ｂ、入出力端子ＰＩＯ１、入出力端子ＰＩＯ２、及び入出力端子ＰＩＯ３が設けられる。信号レベル変換回路５２は、例えばＰＤＡなどの移動体端末機器に用いられる。

入力端子ＰＩＯ１に入力される入力信号は、第１のレベルシフタＬＳ１ｂ及び第２のレベルシフタＬＳ２ｂ、第１のレベルシフタＬＳ１ｂ及び第３のレベルシフタＬＳ３ｂを介してそれぞれレベルシフトされる。レベルシフトされた信号は入出力端子ＰＩＯ２或いは入出力端子ＰＩＯ３から出力信号として出力される。

入力端子ＰＩＯ２に入力される入力信号は、第２のレベルシフタＬＳ２ｂ及び第１のレベルシフタＬＳ１ｂを介してレベルシフトされ、レベルシフトされた信号が入出力端子ＰＩＯ１から出力信号として出力される。

入力端子ＰＩＯ３に入力される入力信号は、第３のレベルシフタＬＳ３ｂ及び第１のレベルシフタＬＳ１ｂを介してレベルシフトされ、レベルシフトされた信号が入出力端子ＰＩＯ１から出力信号として出力される。

第１のレベルシフタＬＳ１ｂは、入出力端子ＰＩＯ１とノードＮ４の間に設けられ、入出力端子ＰＩＯ１から出力される入力信号が入力され、ノードＮ４の信号をレベルシフトし、レベルシフトされた信号を入出力端子ＰＩＯ１に出力する。第１のレベルシフタＬＳ１ｂには、バッファＢＵＦ１１ａ、バッファＢＵＦ１２ａ、及びレベル変換回路Ｌ１２が設けられる。

第１のレベルシフタＬＳ１ｂには、第１の電源系部１１ａａａと共通電源系部１１ｂｂｂが設けられる。第１の電源系部１１ａａａは、高電位側電源ＶＣＣ１が供給され、低電位側電源ＶＳＳに接続される。第１の電源系部１１ａａａには、バッファＢＵＦ１２が設けられる。共通電源系部１１ｂｂｂは、共通高電位側電源としての高電位側電源ＶＣＣＸが供給され、低電位側電源ＶＳＳに接続される。共通電源系部１１ｂｂｂには、バッファＢＵＦ１１ａが設けられる。

レベル変換回路Ｌ１２は、第１の電源系部１１ａａａと共通電源系部１１ｂｂｂの間に設けられ、高電位側電源ＶＣＣ１と高電位側電源ＶＣＣＸが供給され、低電位側電源ＶＳＳに接続される。

バッファＢＵＦ１２ａは、ノードＮ６とノードＮ１の間に設けられ、ノードＮ６の信号をドライブし、ドライブされた信号をノードＮ１側に出力する。

第２のレベルシフタＬＳ２ｂは、入出力端子ＰＩＯ２とノードＮ４の間に設けられ、入出力端子ＰＩＯ２から出力される入力信号が入力され、ノードＮ４の信号をレベルシフトし、レベルシフトされた信号を入出力端子ＰＩＯ２に出力する。第２のレベルシフタＬＳ２ｂには、バッファＢＵＦ２１ａ、バッファＢＵＦ２２ａ、及びレベル変換回路Ｌ２２が設けられる。

第２のレベルシフタＬＳ２ｂには、第２の電源系部１２ａａａと共通電源系部１２ｂｂｂが設けられる。第２の電源系部１２ａａａは、高電位側電源ＶＣＣ２が供給され、低電位側電源ＶＳＳに接続される。第２の電源系部１２ａａａには、バッファＢＵＦ２２ａが設けられる。共通電源系部１２ｂｂｂは、共通高電位側電源としての高電位側電源ＶＣＣＸが供給され、低電位側電源ＶＳＳに接続される。共通電源系部１２ｂｂｂには、バッファＢＵＦ２１ａが設けられる。

レベル変換回路Ｌ２２は、第２の電源系部１２ａａａと共通電源系部１２ｂｂｂの間に設けられ、高電位側電源ＶＣＣ２と高電位側電源ＶＣＣＸが供給され、低電位側電源ＶＳＳに接続される。

バッファＢＵＦ２２ａは、ノードＮ１１とノードＮ７の間に設けられ、ノードＮ１１の信号をドライブし、ドライブされた信号をノードＮ７側に出力する。

第３のレベルシフタＬＳ３ｂは、入出力端子ＰＩＯ３とノードＮ４の間に設けられ、入出力端子ＰＩＯ３から出力される入力信号が入力され、ノードＮ４の信号をレベルシフトし、レベルシフトされた信号を入出力端子ＰＩＯ３に出力する。第３のレベルシフタＬＳ３ｂには、バッファＢＵＦ３１ａ、バッファＢＵＦ３２ａ、及びレベル変換回路Ｌ３２が設けられる。

第３のレベルシフタＬＳ３ｂには、第３の電源系部１３ａａａと共通電源系部１３ｂｂｂが設けられる。第３の電源系部１３ａａａは、高電位側電源ＶＣＣ３が供給され、低電位側電源ＶＳＳに接続される。第３の電源系部１３ａａａには、バッファＢＵＦ３２ａが設けられる。共通電源系部１３ｂｂｂは、共通高電位側電源としての高電位側電源ＶＣＣＸが供給され、低電位側電源ＶＳＳに接続される。共通電源系部１３ｂｂｂには、バッファＢＵＦ３１ａが設けられる。

レベル変換回路Ｌ３２は、第３の電源系部１３ａａａと共通電源系部１３ｂｂｂの間に設けられ、高電位側電源ＶＣＣ３と高電位側電源ＶＣＣＸが供給され、低電位側電源ＶＳＳに接続される。

バッファＢＵＦ３２ａは、ノードＮ１６とノードＮ１２の間に設けられ、ノードＮ１６の信号をドライブし、ドライブされた信号をノードＮ１２側に出力する。

ここで、高電位側電源ＶＣＣ１の電圧Ｖｃｃ１、高電位側電源ＶＣＣ２の電圧Ｖｃｃ２、高電位側電源ＶＣＣ３の電圧Ｖｃｃ３、共通高電位側電源としての高電位側電源ＶＣＣＸの電圧Ｖｃｃｘの関係は、実施例２と同様にＶｃｃｘ＜Ｖｃｃ１、Ｖｃｃ２、Ｖｃｃ３に設定される。

実施例の信号レベル変換回路５２においては、バッファＢＵＦ１１ａ、バッファＢＵＦ２１ａ、バッファＢＵＦ３１ａ、レベル変換回路Ｌ１２、レベル変換回路Ｌ２２、レベル変換回路Ｌ３２の入力トレラント機能と、バッファＢＵＦ１１ａ、バッファＢＵＦ１２ａ、バッファＢＵＦ２１ａ、バッファＢＵＦ２２ａ、バッファＢＵＦ３１ａ、バッファＢＵＦ３２ａの出力トレラント機能とにより高電位側電源（ＶＣＣ１、ＶＣＣ２、ＶＣＣ３）が０Ｖの状態で入力信号がハイレベルの場合でも不要な電流が流れない。また、保護ダイオードがないので信号の伝播遅延時間の低下を抑制することができる。また、信号レベル変換回路５２ではレベルシフタにバススイッチを用いていないので伝播遅延時間の低下を抑制することができる。更に、信号レベル変換回路５２では、入出力端子からノードＮ４方向において、インバータ及びレベル変換回路を省略しているので、実施例２よりも信号伝達時間を高速化することができ、回路規模を削減できる。

上述したように、本実施例の信号レベル変換回路では、第１のレベルシフタＬＳ１ｂ、第２のレベルシフタＬＳ２ｂ、第３のレベルシフタＬＳ３ｂ、入出力端子ＰＩＯ１、入出力端子ＰＩＯ２、及び入出力端子ＰＩＯ３が設けられる。第１のレベルシフタＬＳ１ｂの共通電源系部１１ｂｂｂ、第２のレベルシフタＬＳ２ｂの共通電源系部１２ｂｂｂ、及び第３のレベルシフタＬＳ３ｂの共通電源系部１３ｂｂｂは、信号レベル変換回路５２の内部側にそれぞれ設けられ、高電位電源ＶＣＣＸが供給される。高電位電源ＶＣＣＸの電圧は、入力端子側のレベルシフタの第１の電源系部１１ａａａ、第２の電源系部１２ａａａ、及び第３の電源系部１３ａａａに供給される高電位側電源電圧よりも低く設定される。ノードＮ４からノードＮ１方向には、レベル変換回路Ｌ１２とバッファＢＵＦ１２ａが設けられ、ノードＮ４からノードＮ７方向には、レベル変換回路Ｌ２２とバッファＢＵＦ２２ａが設けられ、ノードＮ４からノードＮ１２方向には、レベル変換回路Ｌ３２とバッファＢＵＦ３２ａバッファＢＵＦ３１ａが設けられる。

このため、実施例１の効果の他に、入出力端子からノードＮ４方向、及びノードＮから入出力端子方向において、回路が省略されているので、実施例１よりも信号伝達時間を高速化することができ、チップ面積を縮小化できる。

なお、本実施例では、レベルシフタを３個設けているが必ずしもこれに限定するものではない。実施例１と同様にｎ（ただし、ｎは４以上の整数）個設けてもよい。

次に、本発明の実施例４に係る信号レベル変換回路について、図面を参照して説明する。図５は信号レベル変換回路の構成を示す回路図である。本実施例では、共通高電位側電源をレギュレータで生成している。

以下、実施例２と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。

図５に示すように、双方向タイプの信号レベル変換回路５３には、レギュレータ１０、第１のレベルシフタＬＳ１ａ、第２のレベルシフタＬＳ２ａ、第３のレベルシフタＬＳ３ａ、入出力端子ＰＩＯ１、入出力端子ＰＩＯ２、及び入出力端子ＰＩＯ３が設けられる。信号レベル変換回路５２は、例えばＰＤＡなどの移動体端末機器に用いられる。

レギュレータ１０は、信号レベル変換回路５２内部で発生される電源或いは外部電源に基づいて電圧Ｖｒｅｇを生成し、電圧Ｖｒｅｇを共通高電位側電源電圧として共通電源系部１１ｂｂ、１２ｂｂ、及び１３ｂｂに供給する。

ここで、高電位側電源ＶＣＣ１の電圧Ｖｃｃ１、高電位側電源ＶＣＣ２の電圧Ｖｃｃ２、高電位側電源ＶＣＣ３の電圧Ｖｃｃ３、電圧Ｖｒｅｇの関係は、
Vreg<Vcc1,Vcc2,Vcc3・・・・・・・・・式（３）
に設定される。且つ、電圧Ｖｒｅｇは、第１のレベルシフタＬＳ１ａ、第２のレベルシフタＬＳ２ａ、及び第３のレベルシフタＬＳ３ａの最小動作電圧以上に設定される。

また、信号レベル変換回路５３ではレベルシフタにバススイッチを用いていないので伝播遅延時間の低下を抑制することができる。更に、信号レベル変換回路５３では、入出力端子からノードＮ４方向において、インバータ及びレベル変換回路を省略しているので、実施例１よりも信号伝達時間を高速化することができ、回路規模を削減できる。

上述したように、本実施例の信号レベル変換回路では、レギュレータ１０、第１のレベルシフタＬＳ１ａ、第２のレベルシフタＬＳ２ａ、第３のレベルシフタＬＳ３ａ、入出力端子ＰＩＯ１、入出力端子ＰＩＯ２、及び入出力端子ＰＩＯ３が設けられる。レギュレータ１０は、電圧Ｖｒｅｇを共通高電位側電源電圧として共通電源系部１１ｂｂ、１２ｂｂ、及び１３ｂｂに供給する。電圧Ｖｒｅｇは、入力端子側のレベルシフタの第１の電源系部１１ａａ、第２の電源系部１２ａａ、及び第３の電源系部１３ａａに供給される高電位側電源電圧よりも低く設定される。

このため、実施例１の効果の他に、入力端子側のレベルシフタの第１の電源系部１１ａａ、第２の電源系部１２ａａ、及び第３の電源系部１３ａａに供給される高電位側電源の電圧を任意に設定することができる。

本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。

実施例では、共通高電位側電源の電圧を入出力端子側の高電位側電源の電圧よりも低く設定しているが、代わりに共通高電位側電源の電圧を入出力端子側の高電位側電源の電圧よりも高く設定してもよい。また、実施例４では共通高電位側電源をレギュレータ１０で生成しているが、バンドギャップリファレンス回路で生成される基準電圧（例えば、１．２５Ｖ）を共通高電位側電源の電圧として用いてもよい。

１０ レギュレータ
１１ａ、１１ａａ、１１ａａａ 第１の電源系部
１２ａ、１２ａａ、１２ａａａ 第２の電源系部
１３ａ、１３ａａ、１３ａａａ 第３の電源系部
１ｎａ 第ｎの電源系部
１１ｂ、１１ｂｂ、１１ｂｂｂ、１２ｂ、１２ｂｂ、１２ｂｂｂ、１３ｂ、１３ｂｂ、１３ｂｂｂ、１ｎｂ 共通電源系部
５０、５１、５２、５３ 信号レベル変換回路
ＢＵＦ１１、ＢＵＦ１１ａ、ＢＵＦ１２、ＢＵＦ１２ａ、ＢＵＦ２１、ＢＵＦ２１ａ、ＢＵＦ２２、ＢＵＦ２２ａ、ＢＵＦ３１、ＢＵＦ３１ａ、ＢＵＦ３２、ＢＵＦ３２、ＢＵＦｎ１、ＢＵＦｎ２ バッファ
ＩＮＶ１１、ＩＮＶ１２、ＩＮＶ２１、ＩＮＶ２２、ＩＮＶ３１、ＩＮＶ３２、ＩＮＶｎ１、ＩＮＶｎ２、ＩＮＶＡ、ＩＮＶＢ インバータ
Ｌ１１、Ｌ１２、Ｌ２１、Ｌ２２、Ｌ３１、Ｌ３２、Ｌｎ１、Ｌｎ２ レベル変換回路
ＬＳ１、ＬＳ１ａ、ＬＳ１ｂ 第１のレベルシフタ
ＬＳ２、ＬＳ２ａ、ＬＳ２ｂ 第２のレベルシフタ
ＬＳ３、ＬＳ３ａ、ＬＳ３ｂ 第３のレベルシフタ
ＬＳｎ 第ｎのレベルシフタ
Ｎ１〜Ｎ２１、Ｎ３１、Ｎ３２ ノード
ＮＭＴ１〜ＮＭＴ４ Ｎｃｈ ＭＯＳトランジスタ
ＰＩＯ１、ＰＩＯ２、ＰＩＯ３、ＰＩＯｎ 入出力端子
ＰＭＴ１〜ＰＭＴ４ Ｐｃｈ ＭＯＳトランジスタ
ＶＣＣ１、ＶＣＣ２、ＶＣＣ３、ＶＣＣｎ、ＶＣＣＸ 高電位側電源
Ｖｒｅｇ 電圧
ＶＳＳ 低電位側電源

Claims (5)

1. 第１の入力信号が入力され、第１の高電位側電源が供給される第１の電源系部と、前記第１の入力信号が入力される側と相対向するように前記第１の電源系部に接続され、前記第１の高電位側電源よりも電圧が低い共通高電位側電源が供給され、前記第１の入力信号をレベルシフトした第１の内部信号を生成する第１の共通電源系とを有する第１のレベルシフタと、
   第２の入力信号が入力され、前記共通高電位側電源よりも電圧が高い第２の高電位側電源が供給される第２の電源系部と、前記第２の入力信号が入力される側と相対向するように前記第２の電源系部に接続され、前記第１の電源系部と相対向するように前記第１の共通電源系部に接続され、前記共通高電位側電源が供給され、前記第２の入力信号をレベルシフトした第２の内部信号を生成する第２の共通電源系部とを有する第２のレベルシフタと、
   を具備し、前記第１の内部信号の信号レベルは前記第１の入力信号の信号レベルよりも低く、前記第２の内部信号の信号レベルは前記第２の入力信号の信号レベルよりも低く、前記第２のレベルシフタは前記第１の内部信号をレベルシフトし、レベルシフトされた信号を第１の出力信号として出力し、前記第１のレベルシフタは前記第２の内部信号をレベルシフトし、レベルシフトされた信号を第２の出力信号として出力することを特徴とする信号レベル変換回路。
2. 第１の入力信号が入力される第１の入出力端子と、
   前記第１の入出力端子から出力される前記第１の入力信号が入力され、第１の高電位側電源が供給される第１の電源系部と、前記第１の入出力端子と相対向するように前記第１の電源系部に接続され、前記第１の高電位側電源よりも電圧が低い共通高電位側電源が供給され、前記第１の入力信号をレベルシフトした第１の内部信号を生成する第１の共通電源系とを有する第１のレベルシフタと、
   第２の入力信号が入力される第２の入出力端子と、
   前記第２の入出力端子から出力される前記第２の入力信号が入力され、前記共通高電位側電源よりも電圧が高い第２の高電位側電源が供給される第２の電源系部と、前記第２の入出力端子と相対向するように前記第２の電源系部に接続され、前記第１の電源系部と相対向するように前記第１の共通電源系部に接続され、前記共通高電位側電源が供給され、前記第２の入力信号をレベルシフトした第２の内部信号を生成する第２の共通電源系部とを有する第２のレベルシフタと、
   を具備し、前記第１の内部信号の信号レベルは前記第１の入力信号の信号レベルよりも低く、前記第２の内部信号の信号レベルは前記第２の入力信号の信号レベルよりも低く、前記第２のレベルシフタは前記第１の内部信号をレベルシフトして第１の出力信号として前記第２の入出力端子に出力し、前記第１のレベルシフタは前記第２の内部信号をレベルシフトして第２の出力信号として前記第１の入出力端子に出力することを特徴とする信号レベル変換回路。
3. 前記第１の入力信号は前記第１の共通電源系部に設けられる第１のバッファに直接入力され、前記第１のバッファから前記第１の内部信号が出力され、前記第２の入力信号は前記第２の共通電源系部に設けられる第２のバッファに直接入力され、前記第２のバッファから前記第２の内部信号が出力されることを特徴とする請求項１又は２に記載の信号レベル変換回路。
4. 前記第２のレベルシフタには第１のレベル変換回路が設けられ、前記第２の電源系部には第３のバッファが設けられ、前記第１の内部信号が前記第１のレベル変換回路に直接入力され、前記第１のレベル変換回路でレベル変換された信号が前記第３のバッファに入力され、前記３のバッファでドライブされた信号が前記第１の出力信号として出力され、
   前記第１のレベルシフタには第２のレベル変換回路が設けられ、前記第１の電源系部には第４のバッファが設けられ、前記第２の内部信号が前記第２のレベル変換回路に直接入力され、前記第２のレベル変換回路でレベル変換された信号が前記第４のバッファに入力され、前記４のバッファでドライブされた信号が前記第２の出力信号として出力されることを特徴とする請求項１乃至３のいずれか１項に記載の信号レベル変換回路。
5. 前記共通高電位側電源はレギュレータにより生成されることを特徴とする請求項１乃至４のいずれか１項に記載の信号レベル変換回路。

Images