KR100360298B1

KR100360298B1 - 디지털-아날로그 변환 장치 및 그를 이용한 액정표시장치의 데이터 구동회로

Info

Publication number: KR100360298B1
Application number: KR1020000026428A
Authority: KR
Inventors: 안종기; 김대성; 김병두; 장철상; 김언영
Original assignee: 주식회사 실리콘웍스
Priority date: 2000-05-17
Filing date: 2000-05-17
Publication date: 2002-11-08
Also published as: KR20020058101A

Abstract

본 발명은 서로 다른 전압 범위를 갖는 2종의 DA 변환기 및 멀티플렉서를 이용하여 출력범위를 넓힐 수 있는 DA 변환 장치 및 그를 이용한 액정표시장치의 데이터 구동회로에 관한 것이다.

본 발명의 DA 변환 장치는 제1 출력배선을 통하여 제1 전압범위(V1∼V2)를 출력하는 다수의 제1 디지털-아날로그 변환기들과, 제1 출력배선과 교번하는 제2 출력배선을 통하여 제2 전압범위(V3∼V4)를 출력하는 다수의 제2 디지털-아날로그 변환기들과, 제1 및 제2 출력배선중 어느 하나를 입력 제어신호에 따라 선택하는 다수의 제1 멀티플렉서들과, 제1 멀티플렉서들과 공유하고 제1 및 제2 출력배선중 어느 하나를 반전된 입력 제어신호에 따라 선택하는 다수의 제2 멀티플렉서들을 구비하며, 제1 및 제2 디지털-아날로그 변환기들은 총 n+1개이며, 제1 및 제2 멀티플렉서들은 총 n개인 것을 특징으로 한다.

본 발명에 의하면, 넓은 출력전압 범위를 가지는 n개의 DA 변환 출력을 필요로 하는 경우 다른 입력전압 범위를 가지는 DAC을 인접한 또는 비인접한 채널의 출력이 공유함으로써 n+1개의 2종 DAC만을 필요로 하게 되므로 칩면적을 줄일 수 있게 된다.

Description

디지털-아날로그 변환 장치 및 그를 이용한 액정표시장치의 데이터 구동회로{Apparatus For Converting Digital to Analog And Data Driving Circuit of Liquid Crystal Display Using the same}

본 발명은 디지털-아날로그(Digital to Analog; 이하, DA라 한다) 변환 장치에 관한 것으로, 특히 서로 다른 전압 범위를 갖는 2종의 DA 변환기 및 멀티플렉서를 이용하여 출력범위를 넓힐 수 있는 DA 변환 장치 및 그를 이용한 액정표시장치의 데이터 구동회로에 관한 것이다.

디지털 신호를 아날로그 신호로 변환하는 DA 변환장치는 출력전압의 범위를 증대시키기 위하여 서로 다른 입력전압 범위를 가지는 2종의 DA 변환기와 그 2종의 DA 변환기의 출력을 선택적으로 절환하여 출력하기 위한 멀티플렉서를 구비하고 있다.

도 1을 참조하면, 복수개의 DA 변환 출력을 위한 복수개의 DA 변환 유닛(10)을 구비하는 DA 변환 장치가 도시되어 있다. DA 변환 유닛(10)은 서로 다른 입력전압 범위를 가지는 제1 DA 변환기(Positive Digital Analog Converter ; 이하, PDAC라 함)(2) 및 제2 DA 변환기(Negative Digital Analog Converter ; 이하, NDAC라 함)(4)와, PDAC(2)와 NDAC(4)의 출력신호(DO1, DO2)를 선택적으로 출력하는 멀티플렉서(6)를 구성으로 한다. PDAC(2)는 입력 데이터신호(D1)에 따라 V1∼V2 범위의 전압, 즉 제1 전압범위의 입력전압을 샘플링하여 출력하게 된다. NDAC(4)는 입력 데이터신호(D2)에 따라 V3∼V4 범위의 전압, 즉 제2 전압범위의 입력전압을 샘플링하여 출력하게 된다. 멀티플렉서(6)는 입력 제어신호(CNT)에 의해 PDAC(2) 및 NDAC(4)의 출력신호(D01, D02) 중 하나를 선택하여 출력하게 된다. 이 경우, 멀티플렉서(6)에서 출력되는 아날로그신호(OUT1)는 V1∼V4의 넓은 출력전압 범위를 갖게 된다. 그리고, 도 1에 도시된 바와 같이 두번째 DA 변환 유닛(10)에 입력되는 제어신호(CNT)를 인버터(8)에 의해 반전시키는 경우 인접한 두 채널의 DA 변환 유닛(10)으로부터 출력되는 아날로그신호(OUT1, OUT2)는 서로 상반된 극성을 가지게 된다.

이러한, DA 변환 장치는 다수개의 DA 변환 출력을 필요로 하는 응용분야, 예를 들어 액정표시장치의 데이터 구동회로에 도 2에 도시된 바와 같이 적용되고 있다. 액정표시장치의 데이터 구동회로는 화소데이터를 병렬로 처리하므로 각 데이터라인에 접속된 다수개의 DA 변환기들을 사용하고 있다. 또한, 데이터 구동회로는 상하좌우에 위치하는 액정셀들에 서로 상반된 극성의 데이터전압을 충전시키는 도트 인버젼 방식으로 구동함과 아울러 프레임마다 데이터전압의 극성을 반전시켜야만 한다. 이에 따라, 데이터 구동회로는 n개의 데이터라인을 구동하기 위하여 2n개의 DA 변환기를 필요로 하게 되었다.

실제로, 액정표시장치의 데이터구동회로는 도 2에 도시된 바와 같이 데이터 레지스터(14)에 접속된 제1 래치 어레이(16)와, 이 제1 래치 어레이(16)에 종속 접속되어진 제2 래치 어레이(18), 레벨쉬프터 어레이(20) 및 DA 변환기 어레이(26)를 포함한다. 도 2에서는 설명의 편의를 위하여 6개의 데이터라인을 구동하는 경우를 예로들어 설명하기로 한다. 제1 및 제2 래치 어레이(16, 18)는 각각 6개의 래치들로 구성된다. 제1 래치 어레이(16)에 포함된 n개의 래치들은 쉬프트 레지스터(12)의 출력단자에 접속되어 쉬프트 레지스터(12)의 출력신호의 논리값에 따라 3개씩 순차적으로 구동되어 데이터 레지스터(14)로부터의 화소데이터(R, G, B)를 샘플링하게 된다. 제2 래치 어레이(18)에 포함된 6개의 래치들은 입력 로드신호에 따라 제1 래치 어레이(16)들로부터의 화소데이터를 동시에 입력하여 레벨 쉬프터 어레이(20) 쪽으로 전송한다. 레벨 쉬프터 어레이(20)에 포함된 6개의 레벨 쉬프터(LS)들은 제2 래치들로부터의 디지털 데이터신호의 전압레벨(3.3V)을 DA 변환기 어레이(26)를 충분히 구동할 수 있는 아날로그 전원 전압레벨로 변환하여 D-A변환기 어레이(26)쪽으로 전송한다. DA 변환기 어레이(26)는 레벨 쉬프트 어레이(20)로부터의 화소데이터로 감마(Gamma)전압 발생부(22)로부터의 감마신호를 샘플링하는 방식을 이용하여 아날로그 신호로 변환하고 그 변환되어진 n개의 화소신호 각각을 액정패널(10)의 6개의 데이터라인들 각각에 공급하게 된다. 이를 위하여, DA 변환기 어레이(26)는 6개의 DA 변환 유닛(10)으로 구성되고, DA 변환 유닛(10) 각각은 PDAC(2) 및 NDAC(4)과 멀티플렉서(6)로 구성된다. PDAC(2)은 감마전압 발생부(22)로부터의 제1 전압범위전압, 즉 감마하이전압(GH)을 입력하여 레벨 쉬프터(LS)로부터의 화소 데이터에 따라 그 감마하이전압(GH)을 샘플링하여 출력하게 된다. NDAC(4)은 감마전압 발생부(22)로부터의 제2 전압범위전압, 즉 감마로우전압(GL)을 입력하여 레벨 쉬프터(LS)로부터의 화소 데이터에 따라 그 감마로우전압(GL)을 샘플링하여 출력하게 된다. 멀티플렉서(6)는 극성제어부(24)로부터의 제어신호(CNT)에 따라 PDAC(2) 및 NDAC(4) 중 어느 하나의 출력을 선택하여 출력단에 연결된 버퍼(34)를 통해 출력하게 된다. 버퍼(34) 각각으로부터 출력되는 아날로그신호(OUT1 내지 OUT6)은 각각의 데이터라인에 충전되게 된다.

이와 같이, 종래의 DA 변환 장치에서는 n개의 V1∼V4 전압범위의 출력을 발생하기 위해서는 n개씩의 PDAC 및 NDA와 멀티플렉서를 구비해야만 한다. 이에 따라, 액정표시장치의 데이터구동회로와 같이 다수개의 DA 변환기를 필요로 하는 경우 칩 면적이 늘어나게 됨으로써 집적화가 어려울 뿐만 아니라 비용 및 불량율 상승의 문제점이 초래되고 있다.

따라서, 본 발명의 목적은 서로 다른 2종의 DAC 중 어느 하나를 인접한 출력이 공유함으로써 집적화에 적합한 DA 변환 장치를 제공하는 것이다.

본 발명의 다른 목적은 상기 DA 변환 장치를 이용한 액정표시장치의 데이터 구동회로를 제공하는 것이다.

도 1은 종래의 DA 변환 장치를 나타낸 블록도.

도 2는 종래의 DA 변환 장치가 적용된 액정표시장치용 데이터구동회로를 나타낸 블록도.

도 3은 본 발명의 실시 예에 따른 DA 변환 장치를 나타낸 블록도.

도 4는 도 3에 도시된 DA 변환 장치의 더미 DAC의 위치에 따른 다른 구성을 나타낸 블록도.

도 5는 도 3에 도시된 DA 변환 장치의 더미 DAC의 위치에 따른 또 다른 구성을 나타낸 블록도.

도 6은 도 3에 도시된 DA 변환 장치의 더미 DAC의 위치에 따른 또 다른 구성을 나타낸 블록도.

도 7은 n개의 DA 변환 출력을 얻기 위한 본 발명의 실시 예에 따른 DA 변환 장치를 나타낸 블록도.

도 8은 본 발명의 실시 예에 따른 DA 변환 장치가 적용된 액정표시장치의 데이터구동회로를 나타낸 블록도.

도 9는 도 8에 도시된 제1 멀티플렉서의 상세회로도.

도 10은 도 8에 도시된 제2 멀티플렉서의 상세회로도.

도 11은 도 8에 도시된 데이터 구동회로에서 제어신호가 로우레벨인 경우 3비트 화소데이터의 흐름도.

도 12는 도 8에 도시된 데이터 구동회로에서 제어신호가 하이레벨인 경우 3비트 화소데이터의 흐름도.

<도면의 주요부분에 대한 부호의 간단한 설명>

2, 36 : PDAC 4, 38 : NDAC

6, 42 : 멀티플렉서 8, 44, 52 : 인버터

10 : DA 변환 유닛 12 : 쉬프터 레지스터

14 : 데이터 레지스터 16 : 제1 래치 어레이

18 : 제2 래치 어레이 20 : 레벨쉬프터 어레이

22 : 감마전압 발생부 24 : 극성 제어부

26, 50 : DA 변환기 어레이 34 : 버퍼

40 : 더미 PDAC 46 : 더미 NDAC

48 : 제1 멀티플레서 어레이 54, 56 : CMOS 트랜지스터

MP : PMOS 트랜지스터 MN : NMOS 트랜지스터

상기 목적들을 달성하기 위하여, 본 발명에 따른 DA 변환 장치는 제1 전압범위(V1∼V2) 및 제2 전압범위(V3∼V4)를 갖는 n(단, n은 양의 정수)개의 디지털-아날로그 변환 출력을 얻기 위한 디지털-아날로그 변환 장치에 있어서, 제1 출력배선을 통하여 제1 전압범위(V1∼V2)를 출력하는 다수의 제1 디지털-아날로그 변환기들과, 상기 제1 출력배선과 교번하는 제2 출력배선을 통하여 제2 전압범위(V3∼V4)를 출력하는 다수의 제2 디지털-아날로그 변환기들과, 상기 제1 및 제2 출력배선중 어느 하나를 입력 제어신호에 따라 선택하는 다수의 제1 멀티플렉서들과, 상기 제1 멀티플렉서들과 공유하고 상기 제1 및 제2 출력배선중 어느 하나를 반전된 입력 제어신호에 따라 선택하는 다수의 제2 멀티플렉서들을 구비하며, 상기 제1 및 제2 디지털-아날로그 변환기들은 총 n+1개이며, 상기 제1 및 제2 멀티플렉서들은 총 n개인 것을 특징으로 한다.

본 발명에 따른 액정표시장치의 데이터 구동회로는 액정표시장치의 n(단, n은 양의 정수)개의 데이터라인을 구동하기 위한 데이터 구동회로에 있어서, n개의 화소데이터를 순차적으로 입력하여 동시에 출력하기 위한 n개의 래치로 구성된 래치 어레이와, 상기 래치 어레이로부터의 n개의 화소데이터를 n+1개로 변환하여 출력하기 위한 변환수단과, 상기 변환수단으로부터의 n+1개의 화소데이터를 제1 전압범위(V1∼V2) 및 제2 전압범위(V3∼V4)를 갖는 n+1개의 디지털-아날로그 변환 출력을 얻기 위한 디지털-아날로그 변환기 어레이와, 상기 디지털-아날로그 변환기 어레이로부터의 출력을 입력 제어신호에 따라 선택적으로 상기 데이터라인들로 출력하기 위한 멀티플렉서 어레이를 구비하며; 상기 디지털-아날로그 변환기 어레이는 제1 출력배선을 통하여 상기 제1 전압범위(V1∼V2)를 출력하는 다수의 제1 디지털-아날로그 변환기들과, 제1 출력배선과 교번하는 제2 출력배선을 통하여 상기 제2 전압범위(V3∼V4)를 출력하는 다수의 제2 디지털-아날로그 변환기들을 구비하고, 상기 멀티플렉서 어레이는 상기 제1 및 제2 출력배선중 어느 하나를 입력 제어신호에 따라 선택하는 다수의 제1 멀티플렉서들과, 상기 제1 멀티플렉서들과 공유하고 상기 제1 및 제2 출력배선중 어느 하나를 반전된 입력 제어신호에 따라 선택하는 다수의 제2 멀티플렉서들을 구비하고, 상기 제1 및 제2 디지털-아날로그 변환기들은 총 n+1개이며, 상기 제1 및 제2 멀티플렉서들은 총 n개인 것을 특징으로 한다.

상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 바람직한 실시 예를 도 3 내지 도 12를 참조하여 상세하게 설명하기로 한다.

도 3은 본 발명의 실시예에 따른 DA 변환 장치의 구성을 나타낸 것이다. 도 3의 DA 변환 장치는 하나의 채널을 이루는 PDAC(36, 40) 또는 NDAC(38)와, 한 채널의 DAC(36 또는 38) 출력과 인접 채널의 DAC(38 또는 40) 출력을 선택적으로 절환하는 멀티플렉서(42)를 구성으로 한다. 서로 다른 입력전압 범위를 가지는 PDAC(36, 40)와 NDAC(38) 각각은 하나의 채널을 구성하며 교번적으로 나란하게 배치된다. 멀티플렉서(42)는 한 채널을 구성하는 PDAC(36)(또는 NDAC(38))의 출력과 인접 채널을 구성하는 NDAC(38)(또는 PDAC(40))의 출력을 공유하여 입력 제어신호(CNT)에 따라선택적으로 절환하여 출력하게 된다. 도 3에서 마지막번째 PDAC(40)는 더미채널이다. PDAC(36, 40) 각각은 입력 데이터신호(D1, D3) 각각에 따라 V1∼V2 범위의 전압, 즉 제1 전압범위의 전압을 샘플링하여 출력하게 된다. NDAC(38)는 입력 데이터신호(D2)에 따라 V3∼V4 범위의 전압, 즉 제2 전압범위의 전압을 샘플링하여 출력하게 된다. 멀티플렉서(42)는 입력 제어신호(CNT)에 의해 PDAC(36 또는 40) 및 NDAC(38)의 출력신호 중 하나를 선택하여 출력하게 된다. 그리고, 도 3에 도시된 바와 같이 두번째 멀티플렉서(42)에 입력되는 제어신호(CNT)를 인버터(8)에 의해 반전시키는 경우 두개의 멀티플렉서(42)으로부터 출력되는 아날로그신호(OUT1, OUT2)는 서로 다른 전압범위의 전압을 가지게 된다.

여기서, 더미채널로 포함되는 DAC(PDAC 또는 NDAC)는 도 4 내지 도 6에 도시된 바와 같이 다양하게 위치할 수 있다. 도 4는 NDAC(38)와 PDAC(36)가 나란하게 배치된 경우 NDAC(38)의 전단에 더미채널로서 PDAC(40)가 배치된 경우를 나타내고, 도 5는 PDAC(36) 후단에 더미채널로서 NDAC(46)이 배치된 경우를 나타낸다. 도 6은 PDAC(36)와 NDAC(38)이 나란하게 배치된 경우 PDAC(36) 전단에 더미채널로서 NDAC(46)이 배치된 경우를 나타낸다.

도 7은 n개의 DA 변환 출력을 얻기 위한 DA 변환 장치를 나타낸 것이다. 도 7의 DA 변환 장치는 n+1개의 채널을 이루는 n+1개의 DAC들(36, 38, 40)과, 한 채널의 DAC 출력과 인접 채널의 DAC 출력을 선택적으로 절환하는 n개의 멀티플렉서(42)를 구성으로 한다. 서로 다른 입력전압 범위를 가지는 PDAC(36, 40)와 NDAC(38)는 교번적으로 나란하게 배치되며, n+1번째의 PDAC(40)는 더미채널로 사용된다. 멀티플렉서(42)는 한 채널을 구성하는 PDAC(36)(또는 NDAC(38))의 출력과 인접 채널을 구성하는 NDAC(38)(또는 PDAC(40))의 출력을 공유하여 입력 제어신호(CNT)에 따라 선택적으로 절환하여 출력하게 된다. 그리고, 도 4에 도시된 바와 같이 우수번째 멀티플렉서(42)에 입력되는 제어신호(CNT)만을 인버터(44)에 의해 반전시키는 경우 인접한 멀티플렉서들(42)로부터 출력되는 아날로그신호는 항상 서로 다른 전압범위의 전압을 가지게 된다. 이와 같이, n개의 DA 변환 출력을 위해서 종래에는 2n개의 DAC들이 필요한 반면에 본 발명에서는 멀티플렉서가 인접한 DAC의 출력을 공유하게 되므로 n+1개의 DAC만을 필요로 하게 되므로 칩면적을 줄일 수 있게 된다.

도 8은 본 발명의 실시 예에 따른 DA 변환 장치가 적용된 액정표시장치의 데이터구동회로를 도시한 것이다. 도 8의 데이터구동회로는 데이터라인들을 도트 인버전 방식으로 구동하기 위하여, 데이터 레지스터(14)에 접속된 제1 래치 어레이(16)와; 이 제1 래치 어레이(16)에 종속 접속되어진 제1 멀티플렉서 어레이(48), 제2 래치 어레이(18), 레벨 쉬프터 어레이(20) 및 DA 변환기 어레이(50)를 포함한다. 도 8에서는 설명의 편의를 위하여 6개의 데이터라인을 구동하는 경우를 예로들어 설명하기로 한다. 제1 래치 어레이(16)는 6개의 래치들로 구성된다. 쉬프트 레지스터(12)는 외부로부터 입력되는 제1 인에이블신호(EIO1)와 제2 인에이블신호(EIO2)에 의해 순차적으로 구동되어 제1 래치 어레이(16)의 구동신호를 출력하게 된다. 제1 래치 어레이(16)에 포함된 6개의 래치들은 쉬프트 레지스터(12)의 출력단자에 접속되어 쉬프트 레지스터(12)의 출력신호의 논리값에 따라 3개씩 순차적으로 구동되어 데이터 레지스터(14)로부터의 화소데이터(R, G, B)를 샘플링하게 된다. 제1 멀티플렉서 어레이(48)는 인접한 두개의 제1 래치 출력을 입력하여 선택적으로 출력하기 위한 5개의 멀티플렉서로 구성된다. 이러한 제1 멀티플렉서 어레이(48)는 극성제어부(24)로부터의 제어신호(CNT)에 의해 제1 래치들로부터의 화소데이터를 그대로 제2 래치 어레이(18)로 보낼 것인지 또는 라이트 쉬프트(Right Shift)시켜 보낼 것인지를 결정하게 된다. 제2 래치 어레이(18)는 7개의 제2 래치들로 구성된다. 7개의 제2 래치들은 입력 로드신호에 따라 제1 래치및 제1 멀티플렉서들로부터의 화소데이터를 동시에 입력하여 레벨 쉬프터 어레이(20) 쪽으로 전송한다. 레벨 쉬프터 어레이(20)에 포함된 7개의 레벨 쉬프터들은 제2 래치들로부터의 디지털 데이터신호의 전압레벨(3.3V)을 DA 변환기 어레이(50)를 충분히 구동할 수 있는 아날로그 전원 전압레벨로 변환하여 DA 변환기 어레이(50)쪽으로 전송한다. DA 변환기 어레이(50)는 레벨 쉬프트 어레이(20)로부터의 화소데이터를 이용하여 감마(Gamma)전압 발생부(22)로부터의 감마신호를 샘플링하는 방식으로서 아날로그 신호로 변환하고 그 변환되어진 n개의 화소신호 각각을 액정패널(10)의 6개의 데이터라인들 각각에 공급하게 된다. 이를 위하여, DA변환기 어레이(50)는 7개의 DAC(PDAC, NDAC)(36, 38, 40)와, 인접한 두개의 DAC(36 및 38, 또는 38 및 40)의 출력을 공유하여 선택적으로 절환하기 위한 6개의 제2 멀티플렉서(42)로 구성된다. PDAC들(36, 40) 및 NDAC(38)들은 교번적으로 배치된다. PDAC(36, 40)은 감마전압 발생부(22)로부터의 제1 전압범위전압, 즉 감마하이전압(GH)을 입력하여 레벨 쉬프터로부터의 화소 데이터에 따라 그 감마하이전압(GH)을 샘플링하여 출력하게 된다. NDAC(38)는 감마전압 발생부(22)로부터의 제2 전압범위전압, 즉 감마로우전압(GL)을 입력하여 레벨 쉬프터로부터의 화소 데이터에 따라 그 감마로우전압(GL)을 샘플링하여 출력하게 된다. 제2 멀티플렉서(42)는 극성제어부(24)로부터의 제어신호(CNT)에 따라 인접한 PDAC(36, 40) 및 NDAC(38) 중 어느 하나의 출력을 선택하여 출력단에 연결된 버퍼(34)를 통해 출력하게 된다. 이 경우, 제2 멀티플렉서들(42) 중 우수번째 멀티플렉서들에 입력되는 제어신호(CNT)를 인버터(44)에 의해 반전시키는 경우 인접한 기수번째와 우수번째 제2 멀티플렉서(42)에서 출력되는 신호들은 서로 다른 전압범위의 전압을 가지게 된다. 버퍼(34) 각각으로부터 출력되는 아날로그신호(OUT1 내지 OUT6)는 각각의 데이터라인에 충전되게 된다. 이러한 데이터 구동회로에서 제1 멀티플렉서 어레이(48)는 제2 래치 어레이(18)와 레벨쉬프터어레이(20) 사이 또는 레벨쉬프터어레이(20)와 DA 변환기 어레이 사이에 위치할 수 있고, 제2 멀티플렉서들(42)은 버퍼(34)의 출력단에 위치할 수 있다.

도 9는 도 8에 도시된 제1 멀티플렉서(51)의 상세회로 구성을 나타낸 것이다. 도 9의 제1 멀티플렉서(51)는 인버터(52)와, 제1 및 제2 트랜지스터쌍 즉, 제1 및 제2 CMOS 트랜지스터(54, 56)로 구성된다. 제1 CMOS 트랜지스터(54)는 입력 제어신호(CNT)에 의해 스위칭되는 NMOS 트랜지스터와 인버터(52)에 의해 반전되어 입력되는 제어신호에 의해 스위칭되는 PMOS 트랜지스터의 쌍으로 구성된다. 이러한 제1 CMOS 트랜지스터(54)는 제어신호가 하이레벨을 가지는 경우 턴-온되어 기수번째 제1 래치로부터의 출력 데이터(A1)가 제2 래치로 출력되게 한다. 제2 CMOS 트랜지스터(56)는 제1 CMOS 트랜지스터(54)와는 반대로 입력 제어신호(CNT)에 의해 스위칭되는 PMOS 트랜지스터와 인버터(52)에 의해 반전되어 입력되는 제어신호에 의해 스위칭되는 NMOS 트랜지스터의 쌍으로 구성된다. 이러한 제2 CMOS 트랜지스터(56)는 제어신호가 로우레벨을 가지는 경우 턴-온되어 우수번째 제1 래치로부터의 출력 데이터(B1)가 제2 래치로 출력되게 한다.

도 10은 도 8에 도시된 제2 멀티플렉서(42)에 대한 상세회로 구성을 나타낸 것이다. 도 10에 도시된 제2 멀티플렉서(42) 각각은 PMOS 트랜지스터(MP)와 NMOS 트랜지스터(MN)로 구성된다. 기수번째 제2 멀티플렉서(42)는 입력 제어신호(CNT)에 의해 스위칭되어 PDAC(36)의 출력을 절환하는 PMOS 트랜지스터(MP)와 NDAC(38)의 출력을 절환하는 NMOS 트랜지스터(MN)로 구성된다. 이와 반대로, 우수번째 제2 멀티플렉서는 인버터(44)에 의해 반전된 제어신호(CNT)에 의해 스위칭되어 NDAC(38)의 출력을 절환하는 NMOS 트랜지스터(MN)와 PDAC(36)의 출력을 절환하는 PMOS 트랜지스터(MP)와 구성된다. 이렇게, PMOS 및 NMOS 트랜지스터(MP, MN)를 구성으로 하는 제2 멀티플렉서(42)는 도 9에 도시된 제1 멀티플렉서(51)과 같이 CMOS 트랜지스터들로 구성될 수 있다. 또한, 제2 멀티플렉서(42)는 CMOS 트랜지스터와 NMOS 트랜지스터 또는 PMOS 트랜지스터의 조합으로도 구성될 수 있다. 다시 말하여, 제2 멀티플렉서는 PDAC(36)의 출력을 절환하는 CMOS 트랜지스터와, NDAC(38)의 출력을 절환하는 NMOS 트랜지스터(MN)로 구성될 수 있으며, 이와는 달리 PDAC(36)의 출력을 절환하는 PMOS 트랜지스터(MP)와 NDAC(38)의 출력을 절환하는 CMOS 트랜지스터(MN)로 구성될 수도 있다.

도 11 및 도 12는 도 8에 도시된 데이터 구동회로에 있어서 극성제어부(24)로부터의 제어신호(CNT)의 논리값에 따른 3비트 화소데이터의 흐름도를 나타낸 것이다. 도 11 및 도 12의 제어신호(CNT)의 논리값은 항상 반대가 된다. 제어신호(CNT)가 로우레벨(또는 하이레벨)을 가지는 경우 도 11에 도시된 바와 같이 제1 래치 어레이(16)의 각각의 제1 래치로부터 출력된 화소데이터들은 제1 멀티플렉서 어레이(48)를 경유하여 다이렉트로 제2 래치 어레이(18)로 입력된다. 이 경우, 첫번째 제1 래치의 출력은 그대로 첫번째 제2 래치로 입력되고 나머지 제1 래치들의 출력은 제1 멀티플렉서들을 통하여 그대로 제2 래치들로 입력되게 된다. 그리고, 제2 래치 어레이(18)로부터 출력된 화소데이터들은 레벨쉬프터 어레이(도시하지 않음)을 경유하여 PDAC(36), NDAC(38), PDAC(36) 각각으로 입력된다. PDAC들(36) 및 NDAC(38) 각각에서 변환된 아날로그 신호는 제2 멀티플렉서(42), 버퍼(34)를 경유하여 출력되게 된다.

반면에, 제어신호(CNT)가 하이레벨(또는 로우레벨)을 가지는 경우 도 12에 도시된 바와 같이 제1 래치 어레이(16)의 각각의 제1 래치로부터 출력된 화소데이터들은 제1 멀티플렉서 어레이(48)에 의해 라이트 쉬프트되어 제2 래치 어레이(18)로 입력된다. 그리고, 제2 래치 어레이(18)로부터 출력된 화소데이터들은 레벨쉬프터 어레이(도시하지 않음)을 경유하여 NDAC(38), PDAC(36), NDAC(38) 각각으로 입력된다. PDAC(36) 및 NDAC들(38) 각각에서 변환된 아날로그 신호는 제2 멀티플렉서(42)에 의해 레프트 쉬프트(Left Shift)되어 버퍼(34)를 경유하여 출력되게 된다.

상술한 바와 같이, 넓은 출력전압 범위를 가지는 n개의 DA 변환 출력을 필요로 하는 경우 종래에는 2n개의 DAC들이 필요한 반면에 본 발명에 따른 DA 변환 장치 및 그를 이용한 액정표시장치의 데이터 구동회로에서는 다른 입력전압 범위를 가지는 DAC를 인접한 또는 비인접한 채널의 출력이 공유함으로써 n+1개의 DAC만을 필요로 하게 된다. 이에 따라, 본 발명에 따른 DA 변환 장치 및 그를 이용한 액정표시장치의 데이터 구동회로에 의하면 칩면적이 줄어들게 되므로 집적화에 용이하므로 비용 및 불량율을 줄일 수 있게 된다

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

제1 전압범위(V1∼V2) 및 제2 전압범위(V3∼V4)를 갖는 n(단, n은 양의 정수)개의 디지털-아날로그 변환 출력을 얻기 위한 디지털-아날로그 변환 장치에 있어서,

제1 출력배선을 통하여 제1 전압범위(V1∼V2)를 출력하는 다수의 제1 디지털-아날로그 변환기들과,

상기 제1 출력배선과 교번하는 제2 출력배선을 통하여 제2 전압범위(V3∼V4)를 출력하는 다수의 제2 디지털-아날로그 변환기들과,

상기 제1 및 제2 출력배선중 어느 하나를 입력 제어신호에 따라 선택하는 다수의 제1 멀티플렉서들과,

상기 제1 멀티플렉서들과 공유하고 상기 제1 및 제2 출력배선중 어느 하나를 반전된 입력 제어신호에 따라 선택하는 다수의 제2 멀티플렉서들을 구비하며,

상기 제1 및 제2 디지털-아날로그 변환기들은 총 n+1개이며,

상기 제1 및 제2 멀티플렉서들은 총 n개인 것을 특징으로 하는 디지털-아날로그 변환 장치.
제 1 항에 있어서,

상기 총 n개인 제1 및 제2 멀티플렉서들은

상기 입력 제어신호에 따라 기수번째 멀티플렉서와 우수번째 멀티플렉서로부터의 출력신호가 서로 다른 전압범위의 전압을 가지는 것을 특징으로 하는 디지털-아날로그 변환 장치.
제 2 항에 있어서,

상기 제1 및 제2 멀티플렉서들 각각은,

상기 제어신호의 논리값에 따라 제1 디지털-아날로그 변환기의 출력을 절환하기 위한 제1 스위칭소자와,

상기 제어신호의 논리값에 따라 상기 제1 디지털-아날로그 변환기의 출력과 교번되도록 상기 제2 디지털-아날로그 변환기의 출력을 절환하기 위한 제2 스위칭소자를 구비하는 것을 구비하는 것을 특징으로 하는 디지탈-아날로그 변환 장치.
제 3 항에 있어서,

상기 제1 스위칭 소자는 상기 제어신호가 하이레벨인 경우 구동되는 CMOS 트랜지스터와 NMOS 트랜지스터 중 어느 하나로 구성되고,

상기 제2 스위칭 소자는 상기 제어신호가 로우레벨인 경우 구동되는 CMOS 트랜지스터와 PMOS 트랜지스터 중 어느 하나로 구성된 것을 특징으로 하는 디지탈-아날로그 변환 장치.
액정표시장치의 n(단, n은 양의 정수)개의 데이터라인을 구동하기 위한 데이터 구동회로에 있어서,

n개의 화소데이터를 순차적으로 입력하여 동시에 출력하기 위한 n개의 래치로 구성된 래치 어레이와,

상기 래치 어레이로부터의 n개의 화소데이터를 n+1개로 변환하여 출력하기 위한 변환수단과,

상기 변환수단으로부터의 n+1개의 화소데이터를 제1 전압범위(V1∼V2) 및 제2 전압범위(V3∼V4)를 갖는 n+1개의 디지털-아날로그 변환 출력을 얻기 위한 디지털-아날로그 변환기 어레이와,

상기 디지털-아날로그 변환기 어레이로부터의 출력을 입력 제어신호에 따라 선택적으로 상기 데이터라인들로 출력하기 위한 멀티플렉서 어레이를 구비하며;

상기 디지털-아날로그 변환기 어레이는 제1 출력배선을 통하여 상기 제1 전압범위(V1∼V2)를 출력하는 다수의 제1 디지털-아날로그 변환기들과, 제1 출력배선과 교번하는 제2 출력배선을 통하여 상기 제2 전압범위(V3∼V4)를 출력하는 다수의 제2 디지털-아날로그 변환기들을 구비하고,

상기 멀티플렉서 어레이는 상기 제1 및 제2 출력배선중 어느 하나를 입력 제어신호에 따라 선택하는 다수의 제1 멀티플렉서들과, 상기 제1 멀티플렉서들과 공유하고 상기 제1 및 제2 출력배선중 어느 하나를 반전된 입력 제어신호에 따라 선택하는 다수의 제2 멀티플렉서들을 구비하고,

상기 제1 및 제2 디지털-아날로그 변환기들은 총 n+1개이며,

상기 제1 및 제2 멀티플렉서들은 총 n개인 것을 특징으로 하는 액정표시장치의 데이터 구동회로.
제 5 항에 있어서,

상기 변환수단은

인접한 상기 래치들의 출력 데이터를 입력 제어신호에 따라 선택적으로 출력하기 위한 n-1개의 제2 멀티플렉서들을 포함하는 제2 멀티플렉서 어레이와,

입력 로드신호에 의해 첫번째와 마지막번째 래치에서 출력되는 데이터와 상기 n-1개의 제2 멀티플렉서들로부터 출력되는 데이터를 래치하여 동시에 출력하기 위한 n+1개의 제2 래치들을 포함하는 제2 래치 어레이와,

상기 제2 래치 어레이로부터 출력되는 디지털 데이터의 전압레벨을 상기 디지털-아날로그 변환기 어레이를 충분히 구동할 수 있는 아날로그 전원 전압레벨로 변환하기 위한 n+1개의 레벨쉬프터들을 포함하는 레벨쉬프터 어레이를 구비하는 것을 특징으로 하는 액정표시장치의 데이터 구동회로.
제 5 항에 있어서,

상기 변환수단은

입력 로드신호에 의해 상기 래치 어레이로부터의 데이터를 래치하여 동시에 출력하기 위한 n개의 제2 래치들을 포함하는 제2 래치 어레이와,

인접한 상기 제2 래치들의 출력 데이터를 입력 제어신호에 따라 선택적으로 출력하기 위한 n-1개의 제2 멀티플렉서들을 포함하는 제2 멀티플렉서 어레이와,

첫번째와 마지막번째 제2 래치에서 출력되는 데이터와 상기 n-1개의 제2 멀티플렉서들로부터 출력되는 디지털 데이터의 전압레벨을 상기 디지털-아날로그 변환기 어레이를 충분히 구동할 수 있는 아날로그 전원 전압레벨로 변환하기 위한 n+1개의 레벨쉬프터들을 포함하는 레벨쉬프터 어레이를 구비하는 것을 특징으로 하는 액정표시장치의 데이터 구동회로.
제 5 항에 있어서,

상기 변환수단은

입력 로드신호에 의해 상기 래치 어레이로부터의 데이터를 래치하여 동시에 출력하기 위한 n개의 제2 래치들을 포함하는 제2 래치 어레이와,

상기 제2 래치 어레이로부터 출력되는 디지털 데이터의 전압레벨을 상기 디지털-아날로그 변환기 어레이를 충분히 구동할 수 있는 아날로그 전원 전압레벨로 변환하기 위한 n개의 레벨쉬프터들을 포함하는 레벨쉬프터 어레이와,

인접한 상기 레벨쉬프터들의 출력 데이터를 입력 제어신호에 따라 선택적으로 출력하기 위한 n-1개의 제2 멀티플렉서들을 포함하는 제2 멀티플렉서 어레이를 구비하는 것을 특징으로 하는 액정표시장치의 데이터 구동회로.
제 5 항에 있어서,

상기 멀티플렉서들의 입력단 및 출력단 중 어느 하나에 접속되어 상기 아날로그 신호를 버퍼링하기 위한 위한 버퍼들을 더 구비하는 것을 특징으로 하는 액정표시장치의 데이터 구동회로.