KR100304502B1 - 액정표시장치 소스구동회로 - Google Patents

액정표시장치 소스구동회로 Download PDF

Info

Publication number
KR100304502B1
KR100304502B1 KR1019980010687A KR19980010687A KR100304502B1 KR 100304502 B1 KR100304502 B1 KR 100304502B1 KR 1019980010687 A KR1019980010687 A KR 1019980010687A KR 19980010687 A KR19980010687 A KR 19980010687A KR 100304502 B1 KR100304502 B1 KR 100304502B1
Authority
KR
South Korea
Prior art keywords
video signal
signal
output
digital video
input
Prior art date
Application number
KR1019980010687A
Other languages
English (en)
Other versions
KR19990076049A (ko
Inventor
정관열
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980010687A priority Critical patent/KR100304502B1/ko
Priority to DE19854730A priority patent/DE19854730A1/de
Priority to US09/277,191 priority patent/US6335721B1/en
Publication of KR19990076049A publication Critical patent/KR19990076049A/ko
Application granted granted Critical
Publication of KR100304502B1 publication Critical patent/KR100304502B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes

Abstract

본 발명은 액정표시장치 소스구동회로에 관한 것으로, 입력되는 비디오신호의 순서를 선택적으로 바꾸어 출력하는 제어로직과 직렬 입력되는 비디오신호를 다음단의 신호처리부로 일괄 출력하기 위한 쉬프트 레지스터 및 래치로 구성된 입력부와, 극성이 결정되지 않은 채 입력부에서 출력되는 디지탈 비디오신호를 음극 아날로그 비디오신호와 양극 아날로그 비디오신호로 변환하는 음극 비디오신호 처리부 및 양극 비디오신호 처리부로 구성된 비디오신호 처리부, 입력부에서 바뀐 비디오신호의 순서를 본래의 순서로 복원하는 스위칭회로인 출력부를 포함하여 이루어져서, 이웃한 두 개의 채널을 구동하는데 필요한 반대 극성의 비디오신호를 발생시키는데 있어서, 하나의 음극 비디오신호 처리경로와 하나의 양극 비디오신호 처리경로를 공유하도록 함으로써 비디오신호를 처리하는데 필요한 구성요소의 수를 크게 줄이고, 출력버퍼의 최종 출력단을 양극 비디오신호와 음극 비디오신호의 공통전압 레벨로 프리차지(precharge)시켜서 출력버퍼의 출력단에 구비되어 있는 보호소자에 순간적으로 고전압이 가해지는 것을 방지한다.

Description

액정표시장치 소스구동회로
본 발명은 액정표시장치 소스구동회로에 관한 것으로, 액정표시장치의 도트반전방법을 구현하기 위하여 디지탈 비디오신호를 음극과 양극의 아날로그 비디오신호로 변환하고, 또 액정표시장치를 충분히 구동할수 있도록 전류구동능력을 향상시켜서 출력하는 액정표시장치 소스구동회로에 관한 것이다.
액정표시장치에 비디오신호를 공급할 때는 같은 극성의 비디오신호를 계속 공급하지 않고 교번 반전되는 비디오신호를 공급한다. 비디오신호의 극성을 교번 반전시켜서 공급하는 이유는 동일한 극성의 비디오신호의 지속적인 공급에 의해 각각의 액정셀이 비디오신호의 극성에 따라 일정한 방향성을 갖게되어 수명이 단축되는 것을 막기 위함이다.
소스구동회로는 디지탈 비디오신호를 공통전압(VCOM)보다 낮은 전압범위를 갖는 음극 디지탈 비디오신호와 공통전압(VCOM)보다 높은 양극 디지탈 비디오신호로 변환한 다음, 변환된 디지탈 비디오신호를 음극 또는 양극 디지탈 비디오신호를 아날로그 비디오신호로 변환하고 전류구동능력을 향상시켜서 액정표시장치의 각각의 액정셀로 공급한다. 일반적으로 공통전압(VCOM)은 5V, 양극비디오신호는 5∼10V, 음극비디오신호는 0∼5V로 설정한다. 액정표시장치 소스구동회로를 이용하여 액정표시장치를 구동하는 방법에는 라인반전방법과 컬럼반전방법, 도트반전방법 등이 있다. 라인반전방법은 매트릭스 구조인 액정표시장치를 열(row) 단위로 교번 반전시키는 것으로, 액정표시장치의 홀수번 열과 짝수번 열에 공급되는 비디오신호의 극성을 교번 반전시킨다. 컬럼반전방법은 액정표시장치를 컬럼(column) 단위로 반전시키는 것으로, 액정표시장치의 홀수번 컬럼과 짝수번 컬럼에 공급되는 비디오신호의 극성을 교번반전시킨다. 그러나 이와 같은 라인반전방법과 컬럼반전방법은 이웃한 두 개의 열 또는 행이 교번반전되면서 플리커(flicker)가 발생한다. 이 문제를 해결하기 위하여 라인반전방법과 컬럼반전방법을 혼합한 형태의 도트반전방법이 사용된다. 도 1에 도트반전방법에 의해 구동하는 액정표시장치의 각 셀에 공급되는 비디오신호의 극성을 나타내었다. 도 1에 나타낸 바와 같이 액정표시장치의 이웃한 셀에 공급되는 비디오신호의 극성을 모두 엇갈리게 하여 플리커의 정도를 크게 낮춘다. 액정표시장치의 응용분야가 출력 이미지의 품질이 크게 중요시되는 티브이 수상기와 모니터 등으로 확대되는 추세이기 때문에 고품질 이미지의 구현을 위하여 도트반전방법이 주로 사용된다.
도 2는 종래의 액정표시장치 소스구동회로의 블록도인데, 하나의 채널을 구동하는데 필요한 구성요소만을 나타내었다. 신호입력단에는 4비트의 디지탈 비디오신호(40∼43)와 디지탈 비디오신호(40∼43)의 극성을 제어하는 극성제어신호(44)가 입력된다.
레벨쉬프터(46)와 D/A변환기(54), 샘플-홀드회로(56)로 구성된 양극 비디오신호 발생경로(48)를 통하여 일반적인 디지탈신호의 전압레벨인 VSS∼VDD 전압레벨의 디지탈 비디오신호가 VSS2∼VDD2의 양극 아날로그 비디오신호로 변환된다. 레벨쉬프터(50)와 D/A변환기(68), 샘플-홀드회로(70)로 구성된 음극 비디오신호 발생경로(52)를 통하여 일반적인 디지탈신호의 전압레벨인 VSS∼VDD 전압레벨의 디지탈 비디오신호가 VSS2∼VDD2의 음극 아날로그 비디오신호로 변환된다. 이렇게 변환된 양극과 음극의 아날로그 비디오신호는 출력버퍼(64)에 입력된다. 극성제어신호(44)는 두 개의 레벨쉬프터(28)(32)를 통하여 출력버퍼(64)의 출력동작을 제어하기 위한 출력제어신호(30)(34)로 변환되어 출력버퍼(64)에 전달된다. 출력버퍼(64)는 일종의 멀티플렉서인데, 출력제어신호(30)(34)를 통하여 위에 설명한 양극 비디오신호 발생경로(48)와 음극 비디오신호 발생경로(52)를 통하여 입력된 음극과 양극의 비디오신호 가운데 하나를 선택하여 출력한다. 출력제어신호(30)(34)는 액정표시장치의 셀에 공급할 비디오신호의 극성에 따라 출력버퍼(64)를 제어한다. 이 출력버퍼(64)로부터 출력되는 양극 또는 음극의 아날로그 비디오신호는 액정표시장치에 구비된 다수개의 채널 가운데 하나의 채널을 구동할 수 있는 비디오신호이다. 즉, 하나의 채널을 구동하기 위하여 양극과 음극의 두개의 비디오신호 발생경로(즉, 두 개의 발생수단)가 필요하다. 이는 곧 회로의 구성요소가 증가하는 것이므로, 칩의 레이아웃 면적이 증가하는 큰 원인이 된다.
도 3에 종래의 액정표시장치 소스구동회로의 출력버퍼의 회로도를 나타내었다. 양극 비디오신호는 직렬 연결된 두 개의 피모스 트랜지스터(Q1)(Q2)를 통하여 출력단(66)으로 전달된다. 스위칭 소자인 입력측의 피모스 트랜지스터(Q1)의 게이트는 출력제어신호(30)에 의해 제어된다. 음극 비디오신호는 역시 직렬 연결된 두 개의 엔모스 트랜지스터(Q3)(Q4)를 통하여 출력단(66)으로 전달된다. 스위칭 소자인 입력측의 엔모스 트랜지스터(Q3)의 게이트는 출력제어신호(34)에 의해 제어된다. 출력측의 피모스 트랜지스터(Q2)와 엔모스 트랜지스터(Q4)는 출력단의 고전압(VDD2)과 저전압(VSS)으로부터 위에 설명한 스위칭 소자인 피모스 트랜지스터(Q1)와 엔모스 트랜지스터(Q3)를 보호하기 위한 보호수단이다. 그러나 이와 같은 출력버퍼(64)에서 양극과 음극의 비디오신호가 교번 출력되는 순간에 위에 설명한 보호 소자인 피모스 트랜지스터(Q2)와 엔모스 트랜지스터(Q4)의 소스와 드레인 사이에 양극 비디오신호의 최고 전압레벨(VDD2) 또는 음극 비디오신호의 최저 전압레벨(VSS)이 가해진다. 이와 같이 순간적으로 가해지는 고전압은 보호소자에 스트레스로 작용하여 수명을 크게 단축시킨다.
본 발명은 액정표시장치의 이웃한 두 개의 채널을 구동하는데 필요한 상보의 극성의 비디오신호를 발생시키는데 있어서, 기존의 채널별 비디오신호 처리경로가 각각 하나씩의 음극 비디오신호 처리경로와 양극 비디오신호 처리경로가 필요한데 반하여, 본 발명의 소스구동회로는 서로 극성이 다른 이웃한 두 개 채널의 비디오신호를 하나의 음극 비디오신호 처리경로와 하나의 양극 비디오신호 처리경로를 통하여 처리하도록 함으로써 소스구동회로의 구성요소의 수를 크게 줄이고, 소스구동회로의 출력버퍼의 최종 출력단을 양극 비디오신호와 음극 비디오신호의 공통전압 레벨로 프리차지(precharge)시켜서 출력버퍼의 출력단에 구비되어 있는 보호소자에 음극 비디오신호와 양극 비디오신호의 전압차에 의해 순간적으로 고전압이 가해지는 것을 방지하는데 그 목적이 있다.
도 1은 액정표시장치의 도트반전방법을 나타낸 도면.
도 2는 종래의 액정표시장치 소스구동회로의 블록도.
도 3은 도 1에 나타낸 종래의 액정표시장치 소스구동회로의 출력단 버퍼의 회로도.
도 4는 본 발명에 따른 액정표시장치 소스구동회로의 블록도.
도 5는 본 발명에 따른 액정표시장치 소스구동회로의 제어로직의 블록도.
도 6은 도 4에 나타낸 제어로직의 입출력신호의 타이밍 다이어그램.
도 7은 본 발명에 따른 스위칭회로의 회로도.
도 8은 본 발명에 따른 스위칭회로에 입력되는 내부 극성제어신호의 입력경로를 설명하기 위한 도면.
도 9는 본 발명에 따른 스위칭회로의 입출력신호의 파형도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 제어로직 200 : 쉬프트 레지스터
300 : 래치블록 LATCH_O : 홀수번 래치
LATCH_E : 짝수번 래치 400 : 레벨쉬프터블록
N_LS : 음극 레벨쉬프터 P_LS : 양극 레벨쉬프터
500 : D/A변환블록 N_DAC : 음극 D/A변환기
P_DAC : 양극 D/A변환기 600 : 버퍼블록
N_BF : 음극 버퍼 P_BF : 양극 버퍼
700 : 스위칭블록 SW_O : 홀수번 스위칭회로
SW_E : 짝수번 스위칭회로 VCOM: 공통전압
POL_INT : 내부극성제어신호 101∼104 : 래치
105 : 멀티플렉서 TG101∼TG104 : 트랜스미션 게이트
D1, D2 : 지연부
이와 같은 목적의 본 발명은 입력되는 비디오신호의 순서를 선택적으로 바꾸어 출력하는 제어로직과 직렬 입력되는 비디오신호를 다음단의 신호처리부로 일괄 출력하기 위한 쉬프트 레지스터 및 래치로 구성된 입력부와, 극성이 결정되지 않은채 입력부에서 출력되는 디지탈 비디오신호를 음극 아날로그 비디오신호와 양극 아날로그 비디오신호로 변환하는 음극 비디오신호 처리부 및 양극 비디오신호 처리부로 구성된 비디오신호 처리부, 입력부에서 바뀐 비디오신호의 순서를 본래의 순서로 복원하는 스위칭회로인 출력부를 포함하여 이루어진다.
이와 같이 이루어진 본 발명의 바람직한 실시예를 도 4 내지 도 9를 참조하여 설명하면 다음과 같다. 먼저 도 4는 본 발명에 따른 액정표시장치 소스구동회로의 블록도이다. 도 4에서 제어로직(100)에는 내부 극성제어신호(POL_INT) 및 두 개의 클럭신호(CLK1)(CLK2)가 입력된다. 두 개의 클럭신호(CLK1)(CLK2)는 서로 1대2의 주기를 갖는다. 즉 클럭신호(CLK2)의 주기는 클럭신호(CLK1)의 주기의 2배이다. 이와 함께 각각 6비트의 홀수채널 디지탈 비디오신호와 짝수채널 디지탈 비디오신호로 구분되는 디지탈 비디오신호가 연속적으로 교번 입력된다.
도 5는 위에 설명한 제어로직(100)의 블록도이다. 도 5의 제어로직(100)은 네 개의 래치와 하나의 멀티플렉서로 구성된다. 래치(101∼104)는 모두 6비트 래치로서 6비트의 디지탈 비디오신호를 처리한다. 멀티플렉서(105)는 EVEN과 ODD로 표시된 두 개의 입력단을 갖는데, 각각의 입력단 역시 6비트로 구성된다. 멀티플렉서(105)는 두 개의 입력단(EVEN)(ODD) 가운데 하나의 입력단을 선택하여 6비트만을 출력한다. 멀티플렉서(105)의 내부 극성제어신호(POL_INT)가 이용된다. 즉 내부 극성제어신호(POL_INT)가 논리값 0 즉 로우 레벨일 때에는 입력단(ODD)의 비디오신호가 출력되고, 논리값 1 즉 하이 레벨일 때에는 또 다른 입력단(EVEN)의 비디오신호가 출력된다.
이와 같이 구성된 제어로직(100)에서 래치(101)에 입력된 비디오신호가 멀티플렉서(105)를 통하여 출력되기까지의 동작은 다음과 같다. 먼저 래치(101)에 입력되어 있는 홀수번 채널 비디오신호가 래치(103)을 경유하여 래치(104)에 입력되기까지는 클럭신호(CLK1)의 2주기가 요구된다. 이 2주기 동안에 두 개의 래치(101)(103)에서는 두 번의 비디오신호 입출력동작이 이루어진다. 따라서 클럭신호(CLK1)의 2주기 동안에 래치(104)에는 홀수번 채널 비디오신호가 입력되고, 래치(103)에는 연속되는 짝수번 채널 비디오신호가 입력된다. 그러나 클럭신호(CLK1)의 2주기 동안에 래치(102)에서는 한번의 비디오신호 입출력 동작만이 이루어진다(CLK2는 CLK1의 2배의 주기를 갖기 때문에). 래치(102)가 새로운 비디오신호를 입력받을 수 있는 상태(클럭신호 CLK2의 로우 레벨 천이시)가 되면 래치(101)에는 이미 짝수번 채널 비디오신호가 입력되어 있다. 이와 같은 동작이 반복되면 결과적으로 래치(104)에서 멀티플렉서(105)로 공급하는 비디오신호는 홀수번 채널 비디오신호가 되고, 래치(102)에서 멀티플렉서(105)로 공급하는 비디오신호는 짝수번 채널 비디오신호가 된다. 래치(104)에 입력되어 있는 홀수번 채널 비디오신호와 래치(102)에 입력되어 있는 짝수번 채널 비디오신호가 클럭신호(CLK2)의 하이 레벨 천이에 의해 동시에 멀티플렉서(105)의 입력단(EVEN)과 입력단(ODD)에 입력된다. 멀티플렉서(105)에서는 클럭신호(CLK2)와 동일한 주기의 내부 극성제어신호(POL_INT)에 의해 입력단(ODD)의 홀수번 채널 비디오신호와 입력단(EVEN)의 짝수번 채널 비디오신호를 교번 출력한다.
내부 극성제어신호(POL_INT)는 소스구동회로에 입력되는 외부극성제어신호(POL)를 통해 만들어진다. 외북 극성제어신호(POL)는 액정표시장치의 게이트구동회로에서 출력되는 게이트 구동신호의 2배의 주기를 갖는다. 따라서 게이트구동회로가 액정표시장치의 하나의 열(즉, 라인)를 구동하는 동안에 외부 극성제어신호(POL)는 하이 레벨이거나 또는 로우 레벨이며, 게이트구동회로가 다음 열을 구동하는 동안에는 외부 극성제어신호(POL)가 이전상태의 반대 즉 로우 레벨이거나 하이 레벨이 된다. 이 외부 극성제어신호(POL)와 내부 극성제어신호(POL_INT)의 관계를 도 6에 나타내었다. 도 6에 나타낸 바와 같이, 내부극성제어신호(POL_INT)는 이 외부 극성제어신호(POL)의 레벨에 따라 서로 다른 위상의 신호로 된다. 즉, 외부 극성제어신호(POL)가 로우 레벨에서 하이 레벨로 천이하면 내부극성제어신호(POL_INT)는 하이 레벨 구간에서 시작하는 펄스신호가 되며, 외부 극성제어신호(POL)가 하이 레벨에서 로우 레벨로 천이하면 내부 극성제어신호(POL_INT)는 로우 레벨 구간에서 시작하는 펄스신호가 된다.
또한 도 6에는 내부 극성제어신호(POL_INT)의 상태에 따라 출력되는 비디오신호의 순서가 입력될 때와 같거나 다른 것이 도시되어 있다. 즉, 외부 극성신호(POL)가 로우 레벨로 되어 내부 극성제어신호(POL_INT)가 로우 레벨에서 시작하면 입력되는 비디오신호와 출력되는 비디오신호의 순서가 동일하다. 그러나 외부 극성신호(POL)가 하이 레벨로 되어 내부 극성제어신호(POL_INT)가 하이 레벨에서 시작하면 출력되는 비디오신호의 순서가 입력된 순서가 바뀌어 출력된다. 즉, 외부 극성제어신호(POL)가 로우 레벨인 경우에는 내부 극성제어신호(POL_INT) 역시 로우 레벨구간이 먼저 시작되기 때문에 래치(101)에 입력된 비디오신호의 순서를 그대로 유지하여 입력단(ODD)의 홀수번 채널 비디오신호를 먼저 출력하고 입력단(EVEN)의 짝수번 채널 비디오신호를 나중에 출력한다. 외부 극성제어신호(POL)가 하이 레벨이면 내부 극성제어신호(POL_INT)는 하이 레벨 구간이 먼저 시작되기 때문에 래치(101)의 비디오신호 입력순서와 반대로 입력단(EVEN)의 짝수번 채널 비디오신호를 먼저 출력하고 입력단(ODD)의 홀수번 채널 비디오신호를 나중에 출력한다. 즉, 내부 극성제어신호(POL_INT)를 통하여 멀티플렉서(105)에서 출력되는 비디오신호의 순서를 선택적으로 바꿀 수 있는 것이다.
도 4에서 제어로직(100)에서 교번 출력되는 디지탈 비디오신호는 역시 입력부를 구성하는 쉬프트 레지스터(200)에서 순차적으로 출력되는 n개의 인에이블신호(E1∼En)에 의해 래치블록(300)의 각각의 래치(LATCH_O)(LATCH_E)에 순차적으로 입력된다. 래치블록(300)은 홀수채널 비디오신호가 입력되는 홀수번 래치(LATCH_O)와 짝수채널 비디오신호가 입력되는 짝수번 래치(LATCH_E)로 구성된다.
비디오신호 처리부는 음극 비디오신호 처리부와 양극 비디오신호 처리부로 구성된다. 이 음극 비디오신호 처리부와 양극 비디오신호 처리부는 모두 레벨쉬프터블록(400)과 D/A변환블록(500), 버퍼블록(600)으로 구성된다. 이 세 개의 구성요소를 음극 비디오신호 처리부와 양극 비디오신호 처리부로 구분한 것은, 각각의 구성요소가 음극신호를 처리할수 있는 부분과 양극신호를 처리할수 있는 부분으로 구성되기 때문이다.
먼저 레벨쉬프터블록(400)에는 음극 레벨쉬프터(N_LS)와 양극 레벨쉬프터(P_LS)로 구성된다. 음극 레벨쉬프터(N_LS)는 래치블록(300)의 홀수번 래치((LATCH_O)에서 출력되는 디지탈 비디오신호를 입력받아 5V의 공통전압(VCOM)보다 낮은 전압범위(최소 0V)를 갖도록 전압레벨을 하향 이동시킨 음극 디지탈 비디오신호를 만들어낸다. 양극 레벨쉬프터(P_LS)는 래치블록(300)의 짝수번 래치((LATCH_E)에서 출력되는 디지탈 비디오신호를 입력받아 공통전압(VCOM)보다 높은 전압범위(최대 10V)를 갖도록 전압레벨을 상향 이동시킨 양극 디지탈 비디오신호를 만들어낸다. D/A변환블록(500) 역시 음극 D/A변환기(N_DAC)와 양극 D/A변환기(P_DAC)로 구성된다. 음극 D/A변환기(N_DAC)는 음극쉬프트 레지스터(N_LS)에서 출력되는 음극 디지탈 비디오신호를 입력받아 음극 아날로그 비디오신호로 변환시킨다. 양극 D/A변환기(P_DAC)도 양극쉬프트 레지스터(P_LS)에서 출력되는 양극 디지탈 비디오신호를 입력받아 양극 아날로그 비디오신호로 변환시킨다. 버퍼블록(600) 역시 음극버퍼(N_BF)와 양극버퍼(P_BF)로 구성된다. 각각의 버퍼는 단위전압이득을 갖는 전류증폭기(unit voltage gain current amplifier)이다. 음극버퍼(N_BF)는 음극 D/A변환기(N_DAC)에서 출력되는 음극 아날로그 비디오신호를 입력받아 전압은 그대로 유지한 채 전류구동능력만을 증가시켜서 출력한다. 양극버퍼(P_BF)는 양극 D/A변환기(P_DAC)에서 출력되는 양극 아날로그 비디오신호를 입력받아 전압은 그대로 유지한 채 전류구동능력만을 증가시켜서 출력한다.
이상의 설명을 통하여 레벨쉬프터블록(400)과 D/A변환블록(500), 버퍼블록(600)으로 이어지는 일련의 비디오신호 처리경로가 각각 음극 비디오신호 처리부와 양극 비디오신호 처리부로 구분되는 것을 알 수 있다.
스위칭블록(700)은 위에 설명한 제어로직(100)에서 순서가 바뀌어 출력된 홀수채널 비디오신호와 짝수채널 비디오신호의 순서를 원래의 순서대로 복원하기 위한 것이다. 이웃한 음극 비디오신호 처리부와 양극 비디오신호 처리부에서 출력되는 음극 아날로그 비디오신호와 양극 아날로그 비디오신호가 모두 입력되는 스위칭회로(SW_O)(SW_E)로 구성된다. 즉, 홀수번 스위칭회로(SW_O)는 이웃한 두 개의 버퍼(N_BF)(P_BF)에서 출력되는 음극 아날로그 비디오신호와 양극 아날로그 비디오신호를 모두 입력된다. 또한 이웃한 짝수번 스위칭회로(SW_E)역시 동일한 두 개의 버퍼(N_BF)(P_BF)에서 출력되는 음극 아날로그 비디오신호와 양극 아날로그 비디오신호가 입력된다(홀수번 스위칭회로 SW_O에 입력된 것과 동일한). 즉 음극와 양극으로 이루어진 한 쌍의 버퍼에서 출력되는 서로다른극성의 아날로그 비디오신호를 홀수번와 짝수번의 두 개의 스위칭회로에서 공유하는 것이다. 각각의 스위칭회로(SW_O)(SW_E)에는 공통전압(VCOM)이 공급된다. 또한 출력제어신호로서 내부 극성제어신호(POL_INT)가 입력되는데, 홀수번 스위칭회로(SW_O)와 짝수번 스위칭회로(SW_E)에 입력되는 내부 극성제어신호(POL_INT)의 위상은 서로 반대이다. 즉 홀수번 스위칭회로(SW_O)에는 내부 극성제어신호(POL_INT)가 인버터(INV101)에 의해 반전되어 입력되지만, 짝수번 스위칭회로(SW_E)에는 내부 극성제어신호(POL_INT)가 그대로 입력된다. 스위칭블록(700)을 구성하는 다수개의 스위칭회로(SW_O)(SW_E) 가운데 하나의 스위칭회로에서 출력되는 비디오신호가 액정표시장치의 다수개의 채널가운데 하나의 채널을 구동하는데 쓰인다. 스위칭회로(SW_O)(SW_E) 가운데 홀수번 스위칭회로(SW_O)는 내부 극성제어신호(POL_INT)가 하이 레벨일때 양극 아날로그 비디오신호를 출력하고 로우 레벨일때 음극 아날로그 비디오신호를 출력한다. 짝수번 스위칭회로(SW_E)는 내부 극성제어신호(POL_INT)가 하이 레벨일때 음극 아날로그 비디오신호를 출력하고 로우 레벨일때 양극 아날로그 비디오신호를 출력한다.
도 7은 이와 같은 스위칭회로의 상세한 구성을 나타낸 회로도이다. 스위칭회로의 주요 구성요소는 네 개의 트랜스미션 게이트(TG101∼TG104)와 보호소자인 엔모스 트랜지스터(Q101) 및 피모스 트랜지스터(Q102)이며, 홀수번 스위칭회로(SW_O)와 짝수번 스위칭회로(SW_O)의 구성은 동일하다. 다만 홀수번 스위칭회로(SW_O)와 짝수번 스위칭회로(SW_E)의 다른 점은 서로 반대 위상의 내부 극성제어신호(POL_INT)에 의해 제어된다는 것인데, 도 7의 내부 극성제어신호(POL_INT) 입력단에 각각의 스위칭회로와 입력되는 내부 극성제어신호의 위상의 관계를 표시하였다. 먼저 스위칭회로의 구성을 살펴보면, 트랜스미션 게이트(TG101)에는 음극버퍼(N_BF)에서 출력되는 음극 아날로그 비디오신호가 입력되고, 트랜스미션 게이트(TG103)에는 양극버퍼(P_BF)에서 출력되는 양극 아날로그 비디오신호가 입력된다. 두 개의 트랜스미션 게이트(TG102)(TG104)에는 공통전압(VCOM)이 입력된다. 트랜스미션 게이트(TG101)(TG102)의 출력신호는 모두 엔모스 트랜지스터(Q101)의 소스에 입력된다. 또 다른 트랜스미션 게이트(TG103)(TG104)의 출력신호는 모두 피모스 트랜지스터(Q102)의 소스에 입력된다. 엔모스 트랜지스터(Q101)의 피모스 트랜지스터(Q102)의 각각의 드레인은 하나로 연결되어 출력단(OUT)을 형성한다. 이 출력단(OUT)의 출력신호가 액정표시장치의 채널을 구동하기 위한 신호이다.
이와 같은 기본구성의 스위칭회로는 홀수번 스위칭회로(SW_O)와 짝수번 스위칭회로(SW_E)의 동작이 서로 다르다. 이미 언급하였듯이 홀수번 스위칭회로(SW_O)에서는 음극 아날로그 비디오신호를 출력하고 짝수번 스위칭회로(SW_E)에서는 양극 아날로그 비디오신호를 출력해야 하거나, 홀수번 스위칭회로(SW_O)에서는 양극 아날로그 비디오신호를 출력하고 짝수번 스위칭회로(SW_E)에서는 음극 아날로그 비디오신호를 출력해야 한다. 이와 같은 출력동작을 구현하기 위하여 홀수번 스위칭회로(SW_O)에는 내부 극성제어신호(POL_INT)가 반전되어 입력되고, 짝수번 스위칭회로(SW_E)에는 내부 극성제어신호(POL_INT)의 위상이 그대로 입력되도록 한 것이다. 만약 도 1에 나타낸 액정표시장치에서 첫 번째 열(ODD)의 채널을 구동한다면 제어로직(100)에서는 입력되는 비디오신호의 순서를 바꾸지 않고 그대로 래치에 입력되도록 한다. 또한 스위칭블록(700)에서도 음극신호 처리부와 양극신호 처리부를 통하여 만들어진 음극 아날로그 비디오신호와 양극 아날로그 비디오신호를 순서를 바꾸지 않고 그대로 출력하면 된다. 이와 같은 동작을 구현하기 위해서는 먼저 외부 극성신호(POL)가 로우 레벨이어야 한다. 따라서 내부 극성제어신호(POL_INT)는 로우 레벨의 구간에서 시작하는 펄스신호가 된다. 도 7에 나타낸 스위칭회로가 홀수번 스위칭회로(SW_O)라고 가정한다면 반전된 내부 극성제어신호(/POL_INT)가 입력된다. 만약 내부 극성제어신호(POL_INT)가 로우 레벨인 경우에는 제어로직(100)에서 출력되는 홀수채널 비디오신호와 짝수채널 비디오신호가 입력된 순서 그대로 출력된다. 도 1을 기준으로 할 때 최초로 입력되는 비디오신호는 홀수채널의 음극 비디오신호로 변환되어야 한다. 따라서 이 경우(입력되는 내부 극성제어신호 POL_INT가 로우 레벨인 경우)에 도 7의 스위칭회로에서도 음극 아날로그 비디오신호가 출력되어야 한다. 내부 극성제어신호(POL_INT)가 로우 레벨이므로 반전된 내부 극성제어신호(/POL_INT)는 하이 레벨이다. 이 하이 레벨 신호는 두 개의 트랜스미션 게이트(TG101)(104)를 턴 온시킨다. 피모스 트랜지스터(Q102)의 경우에는 트랜스미션 게이트(TG104)를 통하여 소스에 공통전압(VCOM)이 전달되기 때문에 게이트-소스 사이에 전압차가 발생하지 않아 턴오프된다. 트랜스미션 게이트(TG101)에서는 음극버퍼(N_BF)의 출력신호인 음극 아날로그 비디오신호가 출력되어 엔모스 트랜지스터(Q101)의 소스에 전달된다. 엔모스 트랜지스터(Q101)의 게이트에는 공통전압(VCOM)이 공급되기 때문에 엔모스 트랜지스터(Q101)는 게이트-소스 사이의 전압차(공통전압 VCOM과 음극 아날로그 비디오신호의 전압)에 의해 턴온되어 음극 아날로그 비디오신호를 출력한다.
동일한 조건(내부 극성제어신호 POL_INT가 로우 레벨에서 시작하는 경우)에서 도 7의 스위칭회로가 짝수번 스위칭회로(SW_E)라면 그 출력신호는 양극 아날로그 비디오신호이어야 한다. 짝수번 스위칭회로(SW_E)이므로 로우 레벨의 내부 극성제어신호(POL_INT)가 그대로 입력되어 두 개의 트랜스미션 게이트(TG102)(TG103)가 턴 온된다. 트랜스미션 게이트(TG102)는 엔모스 트랜지스터(Q101)의 소스에 공통전압(VCOM)을 전달하지만 엔모스 트랜지스터(Q101)의 게이트에도 역시 공통전압(VCOM)이 공급되기 때문에 게이트-소스 사이에 전압차가 발생하지 않은 엔모스 트랜지스터(Q101)는 턴오프된다. 그러나 트랜스미션 게이트(TG103)는 피모스 트랜지스터(Q102)의 소스에 양극 아날로그 비디오신호를 전달한다. 게이트에 공통전압(VCOM)이 공급되는 피모스 트랜지스터(Q102)의 게이트-소스 사이에는 양극 아날로그 비디오신호와 공통전압(VCOM)의 전압차가 발생하기 때문에 턴 온되어 양극 아날로그 비디오신호를 출력한다.
이상의 설명을 통하여 외부 극성제어신호(POL)가 로우 레벨인 경우에는 내부 극성제어신호(POL_INT)가 로우 레벨에서 시작하는 펄스신호가 되며, 이 내부 극성제어신호(POL_INT)가 제어로직(100)과 스위칭블록(700)에서 채널단위의 비디오신호의 입출력 순서를 바꾸지 않고 그대로 입력 또는 출력시킴으로써 홀수번 채널에는 음극 아날로그 비디오신호가 전달되고, 짝수번 채널에는 양극 아날로그 비디오신호를 전달하여, 액정표시장치의 하나의 열에서 홀수번 채널과 짝수번 채널을 서로 반대의 극성의 비디오신호로 구동하는 것을 알 수 있다.
도 1의 액정표시장치에서 두 번째 열(EVEN)의 채널을 구동하는 경우, 홀수번 채널을 구동하기 위해서는 양극 비디오신호가 필요하고 짝수번 채널을 구동하기 위해서는 음극 비디오신호가 필요하다. 이 경우에 제어로직에 입력되는 디지탈 비디오신호를 래치블록(300)을 통하여 그대로 레벨쉬프터블록(400)으로 전달하면 비디오신호의 양극과 음극이 서로 뒤바뀐채로 변환되어 액정표시장치에는 실제로 요구되는 극성과는 반대 극성의 비디오신호가 공급된다. 따라서 제어로직(100)에서는 입력되는 비디오신호의 순서를 서로 바꾸어 출력해야한다. 이를 구현하기 위해서는 먼저 외부 극성제어신호(POL)가 하이 레벨로 되어야 한다. 이 때 내부 극성제어신호(POL_INT)는 하이 레벨에서 시작하는 펄스신호가 된다. 이 내부 극성제어신호(POL_INT)에 의해 제어로직(100)에서는 입력된 디지탈 비디오신호의 순서가 바뀌어 출력되도록 한다. 따라서 래치블록(300)의 홀수번 래치(LATCH_O)에는 실제로 짝수번 채널을 구동할 비디오신호가 입력되며, 짝수번 래치(LATCH_E)에는 실제로 홀수번 채널을 구동할 비디오신호가 입력된다. 순서가 바뀌어 래치블록(300)에 입력된 비디오신호는 음극 비디오신호 변환부와 양극 비디오신호 변환부를 통하여 각각 음극 아날로그 비디오신호와 양극 아날로그 비디오신호로 변환된다. 음극 비디오신호 변환부에서 출력되는 음극 아날로그 비디오신호는 홀수번 스위칭회로(SW_O)에 입력되고, 양극 비디오신호 변환부에서 출력되는 양극 아날로그 비디오신호는 짝수번 스위칭회로(SW_E)에 입력된다. 스위칭블록(700)에서는 제어로직(100)에서 바뀌어 출력된 비디오신호의 순서를 본래의 순서대로 복원하는데, 그 복원 동작은 다음과 같이 이루어진다.
먼저 도 7에 나타낸 스위칭회로를 홀수번 스위칭회로(SW_O)라고 가정하면, 입력되는 내부 극성제어신호(POL_INT)는 하이 레벨이다. 이때 반전된 내부 극성제어신호(POL_INT)는 로우 레벨이므로 두 개의 트랜스미션 게이트(TG102)(TG103)가 턴온된다. 엔모스 트랜지스터(Q101)의 소스에는 트랜스미션 게이트(TG102)를 통하여 공통전압(VCOM)이 공급되기 때문에 게이트-소스 사이의 전압차가 발생하지 않아 턴오프된다. 턴온된 트랜스미션 게이트(TG103)를 통하여 양극버퍼(P_BF)의 출력신호인 양극 아날로그 비디오신호가 피모스 트랜지스터(Q102)의 소스에 전달된다. 이때 피모스 트랜지스터(Q102)의 게이트에는 공통전압(VCOM)이 공급되므로 게이트-소스 사이에 전압차(양극 아날로그 비디오신호의 전압과 공통전압 VCOM의 전압차)가 발생하기 때문에 피모스 트랜지스터(Q102)가 턴 온되어 양극 아날로그 비디오신호를 출력한다. 동일한 조건(내부 극성제어신호 POL_INT가 하이 레벨에서 시작하는)에서 도 7의 스위칭회로가 짝수번 스위칭회로(SW_E)라고 가정하면, 입력되는 내부 극성제어신호(POL_INT)는 하이 레벨이다. 내부 극성제어신호(POL_INT)가 하이 레벨이면 트랜스미션 게이트(TG101)(TG104)가 턴 온된다. 피모스 트랜지스터(Q102)의 소스에는 턴온된 트랜스미션 게이트(TG104)를 통하여 공통전압(VCOM)이 공급되기 때문에 게이트-소스 사이의 전압차가 발생하지 않아 턴오프된다. 턴온된 트랜스미션 게이트(TG101)를 통하여 음극버퍼(N_BF)의 출력신호인 음극 아날로그 비디오신호가 엔모스 트랜지스터(Q101)의 소스에 전달된다. 엔모스 트랜지스터(Q101)의 게이트에는 공통전압(VCOM)이 공급되므로 게이트-소스 사이에 전압차(음극 아날로그 비디오신호의 전압과 공통전압 VCOM의 전압차)가 발생하여 턴 온됨으로써 음극 아날로그 비디오신호를 출력한다.
도 8은 위에 설명한 스위칭회로(SW_O)(SW_E)의 내부 극성제어신호(POL_INT)의 입력경로에 소정의 시간지연을 발생시키는 지연부(D1)(D2)가 연결된 것을 나타낸 도면이다. 이 두 개의 지연부(D1)(D2)는 각각의 스위칭회로(SW_O)(SW_E) 내부에 입력되는 내부 극성제어신호(POL_INT)의 로직 천이시간을 증가시키기 위한 장치이다. 먼저 지연부(D1)는 내부 극성제어신호(POL_INT)가 로우 레벨에서 하이 레벨로 천이할 때 소정의 시간지연을 발생시켜서 상승시간을 증가시킨다. 그러나 내부 극성제어신호(POL_INT)가 하이 레벨에서 로우 레벨로 천이할때에는 시간지연없이 즉시 하강한다. 따라서 내부 극성제어신호(POL_INT)가 하이 레벨로 천이하더라도 트랜스미션 게이트(TG101)(102)에는 소정시간이 경과한 후에 하이 레벨의 신호가 전달된다. 또 다른 지연부(D2)는 지연부(D1)와는 반대로 입력되는 내부 극성제어신호(POL_INT)가 하이 레벨에서 로우 레벨로 천이할 때 소정의 시간지연을 발생시켜서 하강시간을 증가시킨다. 그러나 내부 극성제어신호(POL_INT)가 로우 레벨에서 하이 레벨로 천이할때에는 시간지연없이 즉시 상승한다. 따라서 내부 극성제어신호(POL_INT)가 로우 레벨로 천이하더라도 트랜스미션 게이트(TG103)(TG104)에는 소정시간이 경과한 후에 로우 레벨의 신호가 전달된다. 결과적으로 각각의 스위칭회로(SW_O)(SW_E)에 입력되는 내부 극성제어신호(POL_INT)의 천이방향에 따라 트랜스미션 게이트(TG101과 TG102, TG103과 TG104)의 턴 온시점이 달라진다.
두 개의 지연부(D1)(D2)를 통하여 스위칭회로(SW_O)(SW_E)의 트랜스미션 게이트(TG101∼TG104)의 턴 온 시점을 부분적으로 지연시키는 이유는 스위칭회로(SW_O)(SW_E)에서 출력되는 비디오신호의 극성 전환시에 가해지는 순간적인 고전압으로부터 출력단에 연결된 보호소자인 엔모스 트랜지스터(Q101)와 피모스 트랜지스터(Q102)를 보호하기 위한 것이다. 도 9는 내부 극성제어신호(POL_INT)가 지연부(D1)(D2)를 통하여 입력되는 스위칭회로(SW_O)(SW_E)의 동작특성을 보여주는 파형도이다. 도 9의 (1)은 지연부(D1)(D2)를 경유하여 트랜스미션 게이트에 전달되는 내부 극성제어신호(POL_INT)의 파형을 나타낸 것이다. 도 9(2)는 노드A와 노드B의 전압을 나타낸 것이고, 도 9(3)은 출력단(OUT)의 전압을 나타낸 것이다. 도 9의 (1)에 나타낸 바와같이 두 개의 지연부(D1)(D2)에서 출력되는 신호가 모두 로우 레벨인 구간이 있다. 이 로우 레벨 구간은 내부 극성제어신호(POL_INT)의 매 천이시마다 발생하는데, 로우 레벨 구간의 길이는 두 개의 지연부(D1)(D2)의 지연작용에 의해 결정된다. 지연부(D1)(D2)에서 출력되는 신호가 모두 로우 레벨인 구간에서는 두 개의 트랜스미션 게이트(TG102)(TG104) 가운데 적어도 하나가 턴 온된다. 만약 입력되는 내부 극성제어신호(POL_INT)가 로우 레벨에서 하이 레벨로 천이하는 경우에는 두 개의 트랜스미션 게이트(TG101)(TG104)가 모두 턴온된다. 그러나 트랜스미션 게이트(TG101)는 지연부(D1)의 지연작용에 의해 다소 늦게 턴온되지만 또 다른 트랜스미션 게이트(TG104)는 내부 극성제어신호(POL_INT)의 로직 천이와 거의 동시에 턴 온된다. 상대적으로 빨리 턴 온된 트랜스미션 게이트(TG104)는 노드B를 5V의 공통전압(VCOM) 레벨로 프리차지시킨다. 이때 출력단에는 본 발명에 따른 소스드라이버의 도트반전특성에 따라 양극 아날로그 비디오신호의 전압이 출력되고 있는 상태이다. 만약 노드B가 공통전압(VCOM)으로 프리차지되지 않는다면 피모스 트랜지스터(Q102)의 드레인-소스 사이의 전압차가 양극 아날로그 비디오신호(최대 10V)와 음극 아날로그 비디오신호(최소 0V)의 차로 되어 일반적인 CMOS 공정으로 만들어진 피모스 트랜지스터(Q102)는 드레인-소스 사이의 높은 전압차(10V)에 의해 수명이 크게 단축된다. 그러나 이 상태에서 트랜스미션 게이트(TG101)가 턴 온되어 음극 아날로그 비디오신호가 엔모스 트랜지스터(Q101)를 통하여 출력단(OUT)에 전달되면 피모스 트랜지스터(Q102)의 소스와 드레인 사이의 전압차가 음극 아날로그 비디오신호(최소 0V)와 공통전압(VCOM)(5V)의 전압차로 감소하기 때문에 피모스 트랜지스터(Q102)는 고전압의 영향으로부터 보호된다.
반대로 입력되는 내부 극성제어신호(POL_INT)가 하이 레벨에서 로우 레벨로 천이하는 경우에는 두 개의 트랜스미션 게이트(TG102)(TG103)가 모두 턴온된다. 그러나 트랜스미션 게이트(TG103)는 지연부(D2)의 지연작용에 의해 다소 늦게 턴온되지만 또 다른 트랜스미션 게이트(TG102)는 내부 극성제어신호(POL_INT)의 로직 천이와 거의 동시에 턴 온된다. 상대적으로 빨리 턴 온된 트랜스미션 게이트(TG102)는 노드A를 5V의 공통전압(VCOM) 레벨로 프리차지시킨다. 이때 출력단에는 본 발명에 따른 소스드라이버의 도트반전특성에 따라 음극 아날로그 비디오신호의 전압이 출력되고 있는 상태이다. 만약 노드B가 5V의 공통전압(VCOM) 레벨로 프리차지되지 않는다면 엔모스 트랜지스터(Q101)의 드레인-소스 사이의 전압차가 양극 아날로그 비디오신호(최대 10V)와 음극 아날로그 비디오신호(최소 0V)의 차로 되어 일반적인 CMOS 공정으로 만들어진 엔모스 트랜지스터(Q101)는 드레인-소스 사이의 높은 전압차(10V)에 의해 수명이 크게 단축된다. 그러나 노드A가 5V의 공통전압(VCOM) 레벨로 프리차지되어 있는 상태에서 트랜스미션 게이트(TG103)가 턴 온되어 양극 아날로그 비디오신호가 피모스 트랜지스터(Q102)를 통하여 출력단(OUT)에 전달되면 엔모스 트랜지스터(Q101)의 소스와 드레인 사이의 전압차가 양극 아날로그 비디오신호(최대 10V)와 공통전압(VCOM)(5V)의 전압차로 감소하기 때문에 엔모스 트랜지스터(Q101)는 피모스 트랜지스터(Q102)의 경우와 마찬가지로 고전압의 영향으로부터 보호된다.
본 발명은 이웃한 두 개의 채널을 구동하는데 필요한 반대 극성의 비디오신호를 발생시키는데 있어서, 하나의 음극 비디오신호 처리경로와 하나의 양극 비디오신호 처리경로를 공유하도록 함으로써 비디오신호를 처리하는데 필요한 구성요소의 수를 크게 줄이고, 출력버퍼의 최종 출력단을 양극 비디오신호와 음극 비디오신호의 공통전압 레벨로 프리차지(precharge)시켜서 출력버퍼의 출력단에 구비되어 있는 보호소자에 순간적으로 고전압이 가해지는 것을 방지하는 효과를 제공하며, 이를 청구항 1 내지 청구항 10을 통하여 구현하였다. 특히 청구항 5와 청구항 6의 발명을 통하여 이웃한 두 개 채널의 비디오신호가 각각 하나의 음극신호처리부와 양극신호처리부를 공유하도록 함으로써 회로의 레이아웃 면적을 크게 감소시키며, 이를 실현하기 위하여 청구항 2, 3, 4의 발명은 음극 비디오신호 처리부와 양극비디오신호 처리부에 입력될 데이타의 순서를 적절히 결정하고, 청구항 7의 발명은 음극 비디오신호 처리부와 양극 비디오신호 처리부에서 출력되는 비디오신호의 순서를 본래의 순서로 복원한다. 또한 청구항 8 내지 청구항 10의 발명을 통하여 각각의 스위칭회로에 입력되는 내부 극성제어신호에 선택적으로 시간지연을 발생시켜서 출력단을 공통전압 레벨로 프리차지시킴으로써 출력단의 소자를 순간적인 고전압으로부터 보호한다.

Claims (10)

  1. 다수개의 구동채널을 갖는 액정표시장치 소스구동회로에 있어서,
    내부 극성제어신호와 제 1 클럭신호, 제 2 클럭신호가 입력되고, 홀수채널 디지탈 비디오신호와 짝수채널 디지탈 비디오신호로 구분되는 소정 비트의 디지탈 비디오신호가 연속적으로 교번 입력되며, 상기 내부 극성제어신호의 논리값에 따라 교번 입력되는 이웃한 상기 홀수채널 디지탈 비디오신호와 상기 짝수채널 디지탈 비디오신호를 입력된 순서대로 출력하거나, 교번 입력되는 이웃한 상기 홀수채널 디지탈 비디오신호와 상기 짝수채널 디지탈 비디오신호를 입력된 순서대로 또는 역순으로 출력하는 제어로직과;
    다수개의 인에이블신호를 순차적으로 활성화시켜서 출력하는 쉬프트 레지스터와;
    다수개의 래치로 구성되고, 상기 제어로직에서 교번 출력되는 상기 홀수채널 디지탈 비디오신호와 상기 짝수채널 디지탈 비디오신호가 상기 인에이블신호에 동기되어 각각의 래치에 입력되며, 출력인에이블신호가 활성화될 때 입력되어 있는 상기 홀수채널 디지탈 비디오신호와 상기 짝수채널 디지탈 비디오신호를 동시에 출력하는 래치블록과;
    상기 래치블록의 홀수번 래치에서 출력되는 상기 디지탈 비디오신호를 입력받아 공통전압보다 낮은 전압범위를 갖고 전류구동능력이 향상된 음극 아날로그 비디오신호로 변환하는 음극 비디오신호 처리부와;
    상기 래치블록의 짝수번 래치에서 출력되는 상기 디지탈 비디오신호를 입력받아 상기 공통전압보다 높은 전압범위를 갖고 전류구동능력이 향상된 양극 아날로그 비디오신호로 변환하는 양극 비디오신호 처리부와;
    이웃한 상기 음극 비디오신호 처리부와 상기 양극 비디오신호 처리부에서 출력되는 상기 음극 아날로그 비디오신호와 상기 양극 아날로그 비디오신호가 입력되는 다수개의 스위칭회로로 구성되고, 상기 다수개의 스위칭회로 가운데 홀수번 스위칭회로는 상기 내부 극성제어신호가 하이 레벨일때 상기 양극 아날로그 비디오신호를 출력하고 로우 레벨일때 상기 음극 아날로그 비디오신호를 출력하며, 짝수번 스위칭회로는 상기 내부 극성제어신호가 하이 레벨일때 상기 음극 아날로그 비디오신호를 출력하고 로우 레벨일때 상기 양극 아날로그 비디오신호를 출력하는 스위칭블록을 포함하는 액정표시장치 소스구동회로.
  2. 청구항 1에 있어서, 상기 제어로직은,
    상기 제 1 클럭신호의 하강모서리에서 상기 디지탈 비디오신호가 입력되어 저장되고, 상기 제 1 클럭신호의 상승 모서리에서 저장되어 있는 상기 디지탈 비디오신호를 출력하는 제 1 래치와;
    상기 제 2 클럭신호의 하강모서리에서 상기 제 1 래치에서 출력되는 디지탈 비디오신호를 입력받아 저장하고, 상기 제 2 클럭신호의 상승모서리에서 저정되어 있는 상기 디지탈 비디오신호를 출력하는 제 2 래치와;
    상기 제 1 클럭신호의 하강모서리에서 상기 제 1 래치에서 출력되는 디지탈 비디오신호를 입력받아 저장하고, 상기 제 1 클럭신호의 상승모서리에서 저정되어 있는 상기 디지탈 비디오신호를 출력하는 제 3 래치와;
    상기 제 2 클럭신호의 하강모서리에서 상기 제 3 래치에서 출력되는 디지탈 비디오신호를 입력받아 저장하고, 상기 제 2 클럭신호의 상승모서리에서 저정되어 있는 상기 디지탈 비디오신호를 출력하는 제 4 래치와;
    상기 제 1 래치에서 출력되는 디지탈 비디오신호와 상기 제 4 래치에서 출력되는 디지탈 비디오신호를 입력받아, 상기 내부 극성제어신호의 논리값이 0일때는 상기 제 4 래치로부터 입력된 상기 디지탈 비디오신호를 출력하고, 상기 내부 극성제어신호의 논리값이 1일때는 상기 제 2 래치로부터 입력된 상기 디지탈 비디오신호를 출력하는 멀티플렉서를 포함하는 액정표시장치 소스구동회로.
  3. 청구항 2에 있어서, 상기 제 2 클럭신호의 주기가 상기 제 1 클럭신호의 주기의 2배인 것이 특징인 액정표시장치 소스구동회로.
  4. 청구항 2에 있어서, 상기 내부 극성제어신호의 주기와 상기 제 2 클럭신호의 주기가 동일한 것이 특징인 액정표시장치 소스구동회로.
  5. 청구항 1에 있어서, 상기 음극 비디오신호 처리부는,
    상기 래치블록의 홀수번 래치에서 출력되는 상기 디지탈 비디오신호를 상기 공통전압보다 낮은 전압범위를 갖는 음극 디지탈 비디오신호로 변환하여 출력하는 음극 레벨쉬프터와;
    상기 음극 레벨쉬프터에서 출력되는 음극 디지탈 비디오신호를 입력받아 음극 아날로그 비디오신호로 변환하여 출력하는 음극 디지탈-아날로그변환기와;
    상기 음극 디지탈-아날로그변환기에서 출력되는 음극 아날로그 비디오신호의 전류구동능력을 향상시켜서 출력하는 음극 버퍼를 포함하는 액정표시장치 소스구동회로.
  6. 청구항 1에 있어서, 상기 양극 비디오신호 처리부는,
    상기 래치블록의 짝수번 래치에서 출력되는 상기 디지탈 비디오신호를 상기 공통전압보다 높은 전압범위를 갖는 양극 디지탈 비디오신호로 변환하여 출력하는 양극 레벨쉬프터와;
    상기 양극 레벨쉬프터에서 출력되는 양극 디지탈 비디오신호를 입력받아 양극 아날로그 비디오신호로 변환하여 출력하는 양극 디지탈-아날로그변환기와;
    상기 양극 디지탈-아날로그변환기에서 출력되는 양극 아날로그 비디오신호의 전류구동능력을 향상시켜서 출력하는 양극 버퍼를 포함하는 액정표시장치 소스구동회로.
  7. 청구항 1에 있어서, 상기 스위칭블록은,
    상기 음극 비디오신호 처리부에서 출력되는 음극 아날로그 비디오신호가 입력되고, 상기 내부 극성제어신호의 논리값이 0일 때 턴 온되는 제 1 트랜스미션 게이트와;
    상기 공통전압이 입력되고, 상기 내부 극성제어신호의 논리값이 1일 때 턴 온되는 제 2 트랜스미션 게이트와;
    상기 제 1 트랜스미션 게이트의 출력신호와 상기 제 2 트랜스미션 게이트의 출력신호가 소스에 입력되고, 상기 공통전압에 의해 게이트가 제어되는 엔모스 트랜지스터와;
    상기 양극 비디오신호 처리부에서 출력되는 양극 아날로그 비디오신호가 입력되고, 상기 내부 극성제어신호의 논리값이 1일 때 턴 온되는 제 3 트랜스미션 게이트와;
    상기 공통전압이 입력되고, 상기 내부 극성제어신호의 논리값이 0일 때 턴 온되는 제 4 트랜스미션 게이트와;
    상기 제 3 트랜스미션 게이트의 출력신호와 상기 제 4 트랜스미션 게이트의 출력신호가 소스에 입력되고, 상기 공통전압에 의해 게이트가 제어되는 피모스 트랜지스터로 구성되는 스위칭회로를 다수개 포함하는 액정표시장치 소스구동회로.
  8. 청구항 1에 있어서, 상기 스위칭블록은,
    상기 내부 극성제어신호가 병렬연결된 제 1 지연수단과 제 2 지연수단을 경유하여 입력되고,
    상기 음극 비디오신호 처리부에서 출력되는 음극 아날로그 비디오신호가 입력되고, 상기 제 1 지연수단의 출력신호의 논리값이 0일 때 턴 온되는 제 1 트랜스미션 게이트와;
    상기 공통전압이 입력되고, 상기 제 1 지연수단의 출력신호의 논리값이 1일 때 턴 온되는 제 2 트랜스미션 게이트와;
    상기 제 1 트랜스미션 게이트의 출력신호와 상기 제 2 트랜스미션 게이트의 출력신호가 소스에 입력되고, 상기 공통전압에 의해 게이트가 제어되는 엔모스 트랜지스터와;
    상기 양극 비디오신호 처리부에서 출력되는 양극 아날로그 비디오신호가 입력되고, 상기 제 2 지연수단의 출력신호의 논리값이 1일 때 턴 온되는 제 3 트랜스미션 게이트와;
    상기 공통전압이 입력되고, 상기 제 2 지연수단의 출력신호의 논리값이 0일 때 턴 온되는 제 4 트랜스미션 게이트와;
    상기 제 3 트랜스미션 게이트의 출력신호와 상기 제 4 트랜스미션 게이트의 출력신호가 소스에 입력되고, 상기 공통전압에 의해 게이트가 제어되는 피모스 트랜지스터로 구성되는 스위칭회로를 다수개 포함하는 액정표시장치 소스구동회로.
  9. 청구항 8에 있어서, 상기 제 1 지연수단은 상기 내부 극성제어신호의 상승시간을 증가시키는 것이 특징인 액정표시장치 소스구동회로.
  10. 청구항 8에 있어서, 상기 제 2 지연수단은 상기 내부 극성제어신호의 하강시간을 증가시키는 것이 특징인 액정표시장치 소스구동회로.
KR1019980010687A 1998-03-27 1998-03-27 액정표시장치 소스구동회로 KR100304502B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980010687A KR100304502B1 (ko) 1998-03-27 1998-03-27 액정표시장치 소스구동회로
DE19854730A DE19854730A1 (de) 1998-03-27 1998-11-26 LCD-Quellentreiber
US09/277,191 US6335721B1 (en) 1998-03-27 1999-03-26 LCD source driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980010687A KR100304502B1 (ko) 1998-03-27 1998-03-27 액정표시장치 소스구동회로

Publications (2)

Publication Number Publication Date
KR19990076049A KR19990076049A (ko) 1999-10-15
KR100304502B1 true KR100304502B1 (ko) 2001-11-30

Family

ID=19535476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980010687A KR100304502B1 (ko) 1998-03-27 1998-03-27 액정표시장치 소스구동회로

Country Status (3)

Country Link
US (1) US6335721B1 (ko)
KR (1) KR100304502B1 (ko)
DE (1) DE19854730A1 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3777913B2 (ja) * 1999-10-28 2006-05-24 株式会社日立製作所 液晶駆動回路及び液晶表示装置
JP4458594B2 (ja) * 1999-12-28 2010-04-28 日本テキサス・インスツルメンツ株式会社 表示装置用モジュール
KR100350651B1 (ko) * 2000-11-22 2002-08-29 삼성전자 주식회사 멀티 프레임 반전 기능을 갖는 액정 표시 장치와 이의구동 장치 및 방법
JP3965548B2 (ja) * 2001-02-23 2007-08-29 株式会社日立製作所 駆動回路および画像表示装置
KR100814256B1 (ko) * 2001-04-21 2008-03-17 엘지.필립스 엘시디 주식회사 액정패널 구동방법
KR100815897B1 (ko) 2001-10-13 2008-03-21 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100815898B1 (ko) 2001-10-13 2008-03-21 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100864917B1 (ko) 2001-11-03 2008-10-22 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
US7006072B2 (en) * 2001-11-10 2006-02-28 Lg.Philips Lcd Co., Ltd. Apparatus and method for data-driving liquid crystal display
JP3895163B2 (ja) * 2001-11-29 2007-03-22 富士通株式会社 液晶パネルドライバ装置
DE10259326B4 (de) 2001-12-19 2018-11-29 Lg Display Co., Ltd. Flüssigkristallanzeige
TWI286732B (en) * 2001-12-19 2007-09-11 Himax Tech Ltd Method for driving an LCD with a class-A operational amplifier
KR100840675B1 (ko) * 2002-01-14 2008-06-24 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100438785B1 (ko) * 2002-02-23 2004-07-05 삼성전자주식회사 슬루 레이트 (ｓｌｅｗ ｒａｔｅ)를 감소시키는 박막트랜지스터형 액정 표시 장치의 소스 드라이버 회로 및 방법
KR100878280B1 (ko) 2002-11-20 2009-01-13 삼성전자주식회사 4색 구동 액정 표시 장치 및 이에 사용하는 표시판
US6888604B2 (en) * 2002-08-14 2005-05-03 Samsung Electronics Co., Ltd. Liquid crystal display
KR100894643B1 (ko) * 2002-12-03 2009-04-24 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100894644B1 (ko) * 2002-12-03 2009-04-24 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100889234B1 (ko) * 2002-12-16 2009-03-16 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100889541B1 (ko) * 2002-12-30 2009-03-23 엘지디스플레이 주식회사 액정표시장치의 구동회로
US7342566B2 (en) * 2003-03-04 2008-03-11 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and driving method thereof
TW594164B (en) * 2003-03-10 2004-06-21 Sunplus Technology Co Ltd Liquid crystal display and driving method thereof
JP4139719B2 (ja) * 2003-03-31 2008-08-27 シャープ株式会社 液晶表示装置
KR100525003B1 (ko) * 2004-01-29 2005-10-31 삼성전자주식회사 프레임 상쇄 및 하프 디코딩 방법을 채용하는ｔｆｔ－ｌｃｄ 소스 드라이버 및 소스 라인 구동 방법
KR100582381B1 (ko) * 2004-08-09 2006-05-22 매그나칩 반도체 유한회사 소스 드라이버 및 드라이버 내에서 수행되는 화상 데이터압축 전송 방법
KR100780943B1 (ko) * 2005-09-21 2007-12-03 삼성전자주식회사 디스플레이용 구동 집적회로 및 디스플레이 구동방법
TWI287703B (en) * 2005-10-25 2007-10-01 Denmos Technology Inc Data driver, apparatus and method for data driver power on current reducing thereof
KR101308188B1 (ko) 2006-04-04 2013-09-12 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
TW200912839A (en) * 2007-09-04 2009-03-16 Chi Mei Optoelectronics Corp Driving device with polarity inversion of data line signal for liquid display panel and driving method thereof
TW200945310A (en) * 2008-04-29 2009-11-01 Au Optronics Corp Driving unit
TWI390497B (zh) * 2008-06-20 2013-03-21 Novatek Microelectronics Corp 源極驅動器與液晶顯示器
TWI474305B (zh) * 2008-07-31 2015-02-21 Sitronix Technology Corp The polarity switching structure of point conversion system
TW201040908A (en) * 2009-05-07 2010-11-16 Sitronix Technology Corp Source driver system having an integrated data bus for displays
TW201044347A (en) * 2009-06-08 2010-12-16 Sitronix Technology Corp Integrated and simplified source driver system for displays
CN103472605A (zh) 2013-09-13 2013-12-25 合肥京东方光电科技有限公司 一种阵列基板及其驱动方法、显示装置
JP5650297B2 (ja) * 2013-09-26 2015-01-07 ラピスセミコンダクタ株式会社 駆動回路及び表示装置
TWI524324B (zh) * 2014-01-28 2016-03-01 友達光電股份有限公司 液晶顯示器
KR102523421B1 (ko) * 2016-03-03 2023-04-20 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN106960664A (zh) * 2017-05-25 2017-07-18 重庆京东方光电科技有限公司 一种实现极性控制的方法及装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192945A (en) * 1988-11-05 1993-03-09 Sharp Kabushiki Kaisha Device and method for driving a liquid crystal panel
US5510748A (en) 1994-01-18 1996-04-23 Vivid Semiconductor, Inc. Integrated circuit having different power supplies for increased output voltage range while retaining small device geometries
US5973658A (en) * 1996-12-10 1999-10-26 Lg Electronics, Inc. Liquid crystal display panel having a static electricity prevention circuit and a method of operating the same
KR100204909B1 (ko) * 1997-02-28 1999-06-15 구본준 엘씨디 소스 드라이버

Also Published As

Publication number Publication date
US6335721B1 (en) 2002-01-01
KR19990076049A (ko) 1999-10-15
DE19854730A1 (de) 1999-09-30

Similar Documents

Publication Publication Date Title
KR100304502B1 (ko) 액정표시장치 소스구동회로
US6664943B1 (en) Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same
US7463234B2 (en) Liquid crystal display and data latch circuit
US7831010B2 (en) Shift register circuit
KR100847090B1 (ko) 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치
KR100268904B1 (ko) Tft－lcd 구동 회로
US7710373B2 (en) Liquid crystal display device for improved inversion drive
US7639217B2 (en) Scan driving circuit and organic light emitting display device using the same
US10013931B2 (en) Liquid crystal display device and pixel inspection method therefor
KR100278984B1 (ko) 멀티레벨 출력신호를 갖는 멀티플렉서
KR101075546B1 (ko) 디스플레이 디바이스의 구동 회로
US11568831B2 (en) Output circuit, data driver, and display apparatus
US6236256B1 (en) Voltage level converters
US10777112B2 (en) Display driver IC and display apparatus including the same
US7245283B2 (en) LCD source driving circuit having reduced structure including multiplexing-latch circuits
KR101385465B1 (ko) 쉬프트 레지스터 및 이를 포함하는 액정 표시 장치, 이의구동 방법
KR20020058101A (ko) 디지털-아날로그 변환 장치 및 그를 이용한액정표시장치의 데이터 구동회로
KR100353555B1 (ko) 엘시디 소스 드라이버
EP1622123B1 (en) Display device driving circuit
KR100236257B1 (ko) 화상 표시 장치 및 주사 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140618

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160620

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 17

EXPY Expiration of term