KR100204909B1 - 엘씨디 소스 드라이버 - Google Patents

엘씨디 소스 드라이버 Download PDF

Info

Publication number
KR100204909B1
KR100204909B1 KR1019970006594A KR19970006594A KR100204909B1 KR 100204909 B1 KR100204909 B1 KR 100204909B1 KR 1019970006594 A KR1019970006594 A KR 1019970006594A KR 19970006594 A KR19970006594 A KR 19970006594A KR 100204909 B1 KR100204909 B1 KR 100204909B1
Authority
KR
South Korea
Prior art keywords
video signal
output
signal
digital video
latch
Prior art date
Application number
KR1019970006594A
Other languages
English (en)
Other versions
KR19980069503A (ko
Inventor
정관열
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019970006594A priority Critical patent/KR100204909B1/ko
Priority to US09/015,635 priority patent/US6008801A/en
Priority to JP10046993A priority patent/JP2899969B2/ja
Publication of KR19980069503A publication Critical patent/KR19980069503A/ko
Application granted granted Critical
Publication of KR100204909B1 publication Critical patent/KR100204909B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Abstract

본 발명은 엘씨디 소스 드라이버(LCD SOURCE DRIVER)에 관한 것으로, 소정 크기의 디지탈 비디오 신호 블럭이 직렬 입력되어 순차적으로 저장되는 제1 래치와, 상기 제1 래치로부터 출력되는 디지탈 비디오 신호를 입력으로 받아, 입력된 디지탈 비디오 신호 및 반전된 디지탈 비디오 신호를 출력하는 제2 래치와, 상기 제2 래치로부터 출력되는 디지탈 비디오 신호 및 반전된 디지탈 비디오 신호를 입력으로 받아, 극성 제어 신호에 따라 디지탈 비디오 신호 또는 반전된 디지탈 비디오 신호를 출력하는 제1 멀티플렉서와, 상기 제2 래치로부터 출력되는 디지탈 비디오 신호를 입력으로 받고, 또한 상기 제1 멀티플렉서로부터 출력되는 디지탈 비디오 신호 또는 반전된 디지탈 비디오 신호를 입력으로 받아 반전 제어 신호에 따라 제2 래치로부터 출력되는 디지탈 비디오 신호 또는 상기 제1 멀티플렉서로부터 출력되는 디지탈 비디오 신호 또는 반전된 디지탈 비디오 신호를 선택적으로 출력하는 제2 멀티플렉서와, 상기 제2 멀티플렉서로부터 출력되는 디지탈 비디오 신호 또는 반전된 디지탈 비디오 신호를 입력받아 그에 상응하는 (-)극성의 아날로그 신호를 출력하는 저전위 디지탈-아날로그 변환기와, 상기 저전위 디지탈-아날로그 변환기로부터 출력되는 (-)극성의 아날로그 비디오 신호를 입력받아 극성 제어 신호와 반전 제어 신호의 입력에 따라 (-)극성의 아날로그 비디오 신호를 그대로 출력하거나 또는 (-)극성의 아날로그 비디오 신호에 일정 레벨의 직류 전압이 더해진 신호를 출력하는 출력버퍼를 포함하여 이루어져서, 저전위 디지탈-아날로그 변환 회로만으로 라인 반전 방법과 도트 반전 방법을 모두 구현할 수 있도록 함으로써, 칩의 레이아웃 면적과 소비 전력을 크게 감소시키는 효과를 제공한다.

Description

엘씨디 소스 드라이버
본 발명은 엘씨디 소스 드라이버(LCD SOURCE DRIVER)에 관한 것으로, 특히 D/A 변환기(DIGITAL-to-ANALOG CONVERTER)의 크기를 감소시켜서 칩 전체의 레이아웃 크기와 소비 전력을 감소시키도록 하는 엘씨디 소스 드라이버에 관한 것이다.
일반적으로 엘씨디 소스 드라이버는 엘씨디 픽셀 어레이에 비디오 신호를 공급하는 장치이다.
이와 같은 엘씨디 소스 드라이버를 제1도는을 참조하여 설명하면 다음과 같다.
제1도는은 종래의 엘씨디 소스 드라이버를 나타낸 블록도이다.
제1도는에 나타낸 바와 같이, 엘씨디 소스 드라이버에 입력되는 디지탈 비디오 신호는 버스 라인을 통해 래치(110)에 입력된다.
이때, 래치(110)에는 하나의 픽셀을 구동하는데 필요한 일정 크기의 디지탈 비디오 신호 블록이 직렬로 입력된다.
또한 래치(110)에 입력되는 디지탈 비디오 신호는 적색(RED), 녹색(GREEN), 청색(BLUE)을 나타내는 R·G·B의 세 개의 색신호로 구성되고, 각각의 색신호는 6비트로 구성되어 디지탈 비디오 신호는 모두 18비트로 이루어진다.
래치(110)에서 출력되는 디지탈 비디오 신호는 래치 블록(130)에 입력되며, 이와 같은 입력 동작은 쉬프트 레지스터(120)에서 순차적으로 출력되는 n개의 인에이블 신호(E1, E2, …, En)에 동기되어 이루어진다.
즉, 래치(110)에서 출력되는 첫 번째 디지탈 비디오 신호 블록은 쉬프트 레지스터(120)에서 출력되는 첫 번째 인에이블 신호(E1)에 동기되어 래치 블록(130)을 구성하는 래치 회로 모듈 가운데 처음 세 개의 래치 회로 모듈 즉 제1, 제2, 제3 래치 회로 모듈에 입력된다.
다음으로 래치(110)에서 출력되는 두 번째 디지탈 비디오 신호 블록은 쉬프트 레지스터(120)에서 출력되는 두 번째 인에이블 신호(E2)에 동기되어 래치 블록(130)을 구성하는 래치 회로 모듈 가운데 다음 세 개의 래치 회로 모듈 즉 제4, 제5, 제6 래치 회로 모듈에 입력된다.
이와 같은 입력 동작이 래치 블록(130)을 구성하는 모든 래치 회로에 디지탈 비디오 신호가 입력될때까지 연속적으로 이루어진다.
쉬프트 레지스터(120)에서 출력되는 인에이블 신호가 n개인 것은 엘씨디 소스 드라이버의 픽셀 구동 채널 수가 n개인 것에 기인한다.
입력이 완료된 래치 블록(130)의 디지탈 비디오 신호는, 외부 제어 신호에 의하여 또 다른 래치 블록(140)으로 일시에 출력된다.
래치 블록(140)에 입력되어 저장된 디지탈 비디오 신호는 D/A 변환 블록(150)으로 전달되어 아날로그 비디오 신호로 변환된다.
이와 같은 D/A 변환 블록(150)은 다수개의 단위 D/A 변환 회로로 구성되어 있으며, 각각의 D/A 변환 회로는 입력된 디지탈 비디오 신호를 구성하는 R·G·B의 색신호 가운데 하나의 색신호를 입력으로 받아 이를 아날로그 비디오 신호로 변환한다.
D/A 변환 블록(150)에서 출력되는 R·G·B의 아날로그 비디오 신호는 출력 버퍼 블록(160)을 통하여 엘씨디의 픽셀 어레이(170)에 전달되어 각각의 픽셀에 입력된다.
이와 같은 종래의 엘씨디 디스플레이의 D/A 변환 블록(150)은 다수개의 단위 D/A 변환 회로로 구성된다.
이와 같은 D/A 변환 회로를 제2도는를 참조하여 설명하면 다음과 같다.
제2도는는 종래의 엘씨디 소스 드라이버의 도트 반전 방법에 사용되는 D/A 변환 회로를 나타낸 블록도이다.
제2도는에 나타낸 바와 같이, D/A 변환 회로(150')는 저전위 D/A 변환기(151)와 고전위 D/A 변환기(152) 및 멀티플렉서(153)로 구성된다.
저전위 D/A 변환기(151)에는 R·G·B의 디지탈 비디오 신호 가운데 하나의 색상을 나타내는 6비트의 디지탈 신호와, 저전위 기준 전압(VLREF)이 입력되도록 이루어진다.
고전위 D/A 변환기(152)에도 전술한 저전위 D/A 변환기(151)에 입력되는 6비트의 디지탈 신호와 동일한 신호가 입력되며, 기준 전압으로는 고전위 기준 전압(VHREF)이 입력된다.
멀티플렉서(153)에는 상술한 저전위 D/A 변환기(151)에서 출력되는 (-) 극성의 아날로그 비디오 신호와, 고전위 D/A 변환기(152)에서 출력되는 (+)극성의 아날로그 비디오 신호가 입력되도록 이루어진다.
또 멀티플렉서(153)에는 제어 신호(POL)가 입력되어, 저전위 D/A 변환기(151)의 출력 신호 또는 고전위 D/A 변환기(152)의 출력 신호 가운데 하나의 신호를 선택하여 출력 버퍼 블록으로 출력한다.
D/A 변환 회로의 또 다른 구성 예를 제3도는에 나타내었다.
제3도는은 종래의 엘씨디 소스 드라이버의 라인 반전 방법에 사용되는 D/A 변환 회로를 나타낸 블록도로서, 하나의 저전위 D/A 변환기(151)만으로 이루어져서 R·G·B의 디지탈 비디오 신호 가운데 하나의 색상을 나타내는 6비트의 디지탈 신호와, 저전위 기준 전압(VLREF)이 입력된다.
상술한 두 종류의 D/A 변환 회로는 엘씨디 소스 드라이버가 구현하고자 하는 비디오 신호 반전 방법에 따라 선택적으로 사용된다.
제4도는는 엘씨디를 구동하기 위한 비디오 신호의 전압 범위를 나타낸 도면으로, Va도는 액정 셀의 임계 전압이고, Vb도는 신호의 입출력 과정에서 발생하는 오프셋 전압이다.
제5도는는 엘씨디 소스 드라이버의 비디오 신호 반전을 나타낸 도면이다.
제4도는 또는 제5도는에 나타낸 바와 같이, 비디오 신호 반전은 입력된 디지탈 또는 아날로그 비디오 신호를 공통 전압(VCOM)을 중심으로 (+)극성의 비디오 신호와 (-)극성의 비디오 신호로 교번 반전되는데, 이와 같은 비디오 신호 반전은 수평 동기 신호(H-SYNC)에 동기되어 이루어진다.
비디오 신호를 교번 반전시켜 출력하는 이유는, 직류 전압을 인가함으로써 발생하는 액정의 열화와, 필드(FIELD)에 따라 화소 전압이 변화하여 발생하는 플리커(FLICKER)와, 정지 화면이 장시간 출력될 때 나타나는 잔상효과 등을 방지하기 위한 것이다.
이와 같은 비디오 신호 반전 방법에는 라인(LINE) 반전 방법, 컬럼(COLUMN) 반전 방법, 도트(DOT) 반전 방법 등이 있으며, 이를 제6도는에 나타내었다.
제6a도는 라인 반전 방법으로서, 픽셀 어레이의 게이트 라인에 따라서 비디오 신호를 (+)신호와 (-)신호로 교번 인가하여 이웃한 게이트 라인의 화소에 인가되는 전압의 극성이 서로 반대가 되도록 구동하는 방법으로, 수직 방향으로 인접한 두 화소에서 발생된 플리커가 서로 상쇄되어 감소한다.
제6b도는 컬럼 반전 방법으로서, 픽셀 어레이의 데이타 라인에 따라서 비디오 신호를 (+)신호와 (-)신호로 교번 인가하여 이웃한 데이타 라인의 화소에 인가되는 전압의 극성이 서로 반대가 되도록 구동하는 방법으로, 수평 방향으로 인접한 두 화소에서 발생된 플리커가 서로 상쇄되어 감소한다.
제6c도는 도트 반전 방법으로서, 라인 반전 방법과 컬럼 반전 방법을 조합한 구동 방법으로서 수평·수직 방향으로 이웃한 화소의 극성이 서로 반대가 되어 수평·수직 방향의 화소에서 발생된 플리커가 서로 상쇄되어 감소한다.
상술한 라인 반전 방법을 구현하기 위해서는 제3도는에 나타낸 D/A 변환 회로(150)가 사용되고, 도트 반전 방법을 구현하기 위해서는 제2도는에 나타낸 D/A 변환 회로(150')가 사용된다.
라인 반전 방법에서는, 비디오 신호의 범위는 일정하게 유지하고 공통전압(VCOM)의 레벨을 변화시켜서 서로 다른 두 가지 극성의 비디오 신호를 만들어 내는 공통 전압(VCOM) 변조 방법을 사용하면 비디오 신호를 일정 전압 이하로 유지할 수 있으므로, 제3도는에 나타낸 바와 같은 저전위 D/A 변환기(151')만을 이용하여 비디오 신호를 처리할 수 있다.
그러나 도트 반전 방법에서는, (-)극성의 비디오 신호와 (+)극성의 비디오 신호의 범위가 각각 다르기 때문에 제2도는에 나타낸 바와 같이 (-)극성의 비디오 신호를 처리하는 저전위 D/A 변환기(151)와 (+)극성의 비디오 신호를 처리하는 고전위 D/A 변환기(152)가 별도로 구비된 D/A 변환 블록(150)을 사용하여, 두 개의 D/A 변환기(151)(152)에서 출력되는 신호를 멀티플렉서(153)를 통하여 선택적으로 출력한다.
그러나 상술한 종래의 엘씨디 소스 드라이버에서 도트 반전 방법을 구현하고자 하는 경우에는 제2도는에 나타낸 D/A 변환 회로(150')를 사용해야 하므로, 제3도는에 나타낸 D/A 변환 회로(150)를 사용하는 라인 반전 방법과 비교하여 회로의 크기와 동작 전압이 모두 2배 이상이 된다.
이는 라인 반전 방법을 구현할 때 보다 도트 반전 방법을 구현할 때에 칩의 레이아웃 면적과 전체 소비 전력이 증가하는 주된 이유 가운데 하나이다.
따라서 본 발명은 저전위 D/A 변환 회로만으로 라인 인버전 방법과 도트 반전 방법을 모두 구현할 수 있도록 함으로써, 칩의 레이아웃 면적과 전체 소비 전력을 크게 감소시키도록 하는 목적이 있다.
제1도는 종래의 엘씨디 소스 드라이버를 나타낸 블록도.
제2도는 종래의 엘씨디 소스 드라이버의 도트 반전 방법에 사용되는 D/A변환 회로를 나타낸 블록도.
제3도는 종래의 엘씨디 소스 드라이버의 라인 반전 방법에 사용되는 D/A변환 회로를 나타낸 블록도.
제4도는 엘씨디를 구동하기 위한 비디오 신호의 전압 범위를 나타낸 도면.
제5도는 엘씨디 소스 드라이버의 비디오 신호 반전을 나타낸 도면.
제6도는 엘씨디의 화면 반전 방법을 설명하기 위한 도면으로, a도는 라인 반전 방법, b도는 컬럼 반전 방법, c도는 도트 반전 방법을 나타낸 도면.
제7도는 본 발명의 엘씨디 소스 드라이버를 나타낸 블록도.
제8도는 본 발명의 엘씨디 소스 드라이버의 멀티플렉서 블록을 구성하는 단위 멀티플렉서를 나타낸 회로도.
제9도는 본 발명의 엘씨디 소스 드라이버의 또 다른 멀티플렉서 블록을 구성하는 단위 멀티플렉서를 나타낸 회로도.
제10도는 본 발명의 엘씨디 소스 드라이버의 출력 버퍼 블록을 구성하는 단위 출력 버퍼를 나타낸 회로도.
제11도는 본 발명의 엘씨디 소스 드라이버의 출력 버퍼 블록을 구성하는 단위 출력 버퍼의 또 다른 실시예를 나타낸 회로도.
* 도면의 주요부분에 대한 부호의 간단한 설명
120 : 쉬프트 레지스터 130, 140, 230, 240 : 래치 블록
150, 270 : D/A 변환 블록 160, 280 : 출력 버퍼 블록
170, 290 : 픽셀 어레이 250, 260 : 멀티플렉서 블록
이와 같은 목적의 본 발명은 소정 크기의 디지탈 비디오 신호 블록이 직렬 입력되어 순차적으로 저장되는 제1래치와, 상기 제1래치로부터 출력되는 디지탈 비디오 신호를 입력으로 받아, 입력된 디지탈 비디오 신호 및 반전된 디지탈 비디오 신호를 출력하는 제2래치와, 상기 제2래치로부터 출력되는 디지탈 비디오 신호 및 반전된 디지탈 비디오 신호를 입력으로 받아, 극성 제어 신호에 따라 디지탈 비디오 신호 또는 반전된 디지탈 비디오 신호를 출력하는 제1 멀티플렉서와, 상기 제2래치로부터 출력되는 디지탈 비디오 신호를 입력으로 받고, 또한 상기 제1 멀티플렉서로부터 출력되는 디지탈 비디오 신호 및 반전된 디지탈 비디오 신호를 입력으로 받아 반전 제어 신호에 따라 제2 래치로부터 출력되는 디지탈 비디오 신호 또는 상기 제1 멀티플렉서로부터 출력되는 디지탈 비디오 신호 및 반전된 디지탈 비디오 신호를 선택적으로 출력하는 제2멀티플렉서와, 라인 반전 방법을 구현하고자 할 때에는 공통 전압 변조 방법을 통하여 두 개의 서로 다른 극성의 비디오 신호를 출력하고, 도트 반전 방법을 구현하고자 할 때에는 (-)극성의 아날로그 비디오 신호를 출력하는 디지탈-아날로그 변환기와, 라인 반전 방법을 구현하고자 할 때에는 상기 디지탈-아날로그 변환기에서 공통 전압 변조 방법을 통하여 생성된 두 개의 서로 다른 극성의 아날로그 비디오 신호를 그대로 출력하고, 도트 반전 방법을 구현하고자 할 때에는 상기 디지탈-아날로그 변환기에서 출력되는 상기 아날로그 비디오 신호에 일정 레벨의 직류 전압이 더해진 신호를 출력하는 출력 버퍼를 포함하여 이루어진다.
이와같이 이루어진 본 발명의 일실시예를 제7도∼제10도를 참조하여 설명하면 다음과 같다.
제7도는 본 발명의 엘씨디 소스 드라이버를 나타낸 블록도이다.
제7도에 나타낸 바와 같이, 엘씨디 소스 드라이버에 입력되는 디지탈 비디오 신호는 버스 라인을 통해 래치(210)에 입력된다.
이때, 래치(210)에 입력되는 디지탈 비디오 신호는 하나의 픽셀을 구동하는데 필요한 크기로 이루어진 디지탈 비디오 신호 블록이 직렬로 입력된다.
또한, 래치(210)에 입력되는 디지탈 비디오 신호는 적색(RED), 녹색(GREEN), 청색(BLUE)을 나타내는 R·G·B의 세 개의 색신호로 구성되고, 각각의 색신호는 6비트로 구성되어 디지탈 비디오 신호는 모두 18비트로 이루어진다.
래치(210)에서 출력되는 디지탈 비디오 신호는 또 다른 래치 블록(230)에 입력되도록 연결되는데, 디지탈 비디오 신호가 래치 블록(230)에 입력동작은 쉬프트 레지스터(220)에서 순차적으로 출력되는 n개의 인에이블 신호(E1, E2, …, En)에 동기되어 이루어진다.
즉, 래치(210)에서 출력되는 첫 번째 디지탈 비디오 신호 블록은 쉬프트 레지스터(120)에서 출력되는 첫 번째 인에이블 신호(E1)에 동기되어 래치 블록(230)을 구성하는 래치 회로 모듈 가운데 처음 세 개의 래치 회로 모듈 즉 제1, 제2, 제3 래치 회로 모듈에 입력된다.
다음으로 래치(210)에서 출력되는 두 번째 디지탈 비디오 신호 블록은 쉬프트 레지스터(220)에서 출력되는 두 번째 인에이브 신호(E2)에 동기되어 래치 블록(130)을 구성하는 래치 회로 모듈 가운데 다음 세 개의 래치 회로 모듈 즉 제4, 제5, 제6 래치 회로 모듈에 입력된다.
이와같은 입력 동작이 래치 블록(230)을 구성하는 모든 래치 회로에 디지탈 비디오 신호가 입력될때까지 연속적으로 이루어진다.
상술한 쉬프트 레지스터(220)에서 출력되는 인에이블 신호가 n개인 것은 엘씨디 소스 드라이버의 픽셀 구동 채널 수가 n개인 것에 기인한다.
다음으로 입력이 완료된 래치 블록(230)의 디지탈 비디오 신호(Q1∼Qn)는, 제어 신호에 의하여 또 다른 래치 블록(240)으로 일시에 출력되며, 래치 블록(240)에서는 입력된 디지탈 비디오 신호(Q1∼Qn) 및 반전된 디지탈 비디오 신호(Q1∼Qn)가 출력된다.
래치 블록(240)에서 출력되는 디지탈 비디오 신호(Q1∼Qn)와 반전된 디지탈 비디오 신호(Q1∼Qn)는 멀티플렉서 블록(250)에 입력된다.
또 래치 블록(240)에서 출력되는 디지탈 비디오 신호(Q1∼Qn)는 멀티플렉서 블록(260)에도 입력된다.
멀티플렉서 블록(250)에는 출력 신호를 선택하기 위한 제어 신호(POL)가 입력되어, 래치 블록(240)으로부터 입력된 디지탈 비디오 신호(Q1∼Qn)와 반전된 디지탈 비디오 신호(Q1∼Qn) 가운데 하나의 신호가 선택적으로 출력되도록 한다.
그리고 멀티플렉서 블록(260)에도 출력 신호를 선택하기 위한 제어 신호(DOT)가 입력되어, 래치 블록(240)으로부터 입력된 디지탈 비디오 신호(Q1∼Qn)와 멀티플렉서 블록(250)의 출력 신호 가운데 하나가 선택적으로 출력되도록 한다.
이와 같은 멀티플렉서 블록(260)에서 출력되는 디지탈 비디오 신호(Q1∼Qn) 또는 반전된 디지탈 비디오 신호(Q1∼Qn)는 D/A 변환 블록(270)에 입력되어 아날로그 비디오 신호(DAC1∼DACn)로 변환된 다음 출력 버퍼 블록(280)을 통하여 픽셀 어레이(290)를 구성하는 각각의 셀로 전달된다.
상술한 본 발명의 멀티플렉서 블록(250)은 다수개의 단위 멀티플렉서가 결합하여 이루어지는데, 이와 같은 단위 멀티플렉서의 구성을 제8도을 참조하여 설명하면 다음과 같다.
제8도은 본 발명의 엘씨디 소스 드라이버의 멀티플렉서 블록을 구성하는 단위 멀티플렉서를 나타낸 회로도이다.
제8도에 나타낸 바와 같이 단위 멀티플렉서(250')는 두 개의 트랜스미션 게이트(T1)(T2)가 병렬로 연결되어 이루어지는데, 각각의 트랜스미션 게이트는 NMOS 트랜지스터와 PMOS 트랜지스터로 구성된다.
트랜스미션 게이트(T1)의 온·오프 동작을 제어하기 위한 신호로서, NMOS 트랜지스터의 게이트 단자에 제어 신호(POL)가 입력되고, PMOS 트랜지스터의 게이트 단자에는 반전된 제어 신호(POL)가 입력된다.
또다른 트랜스미션 게이트(T2)의 온·오프 동작을 제어하기 위한 신호로서, NMOS 트랜지스터의 게이트 단자에는 반전된 제어 신호(POL)가 입력되고, PMOS 트랜지스터의 게이트 단자에는 제어 신호(POL)가 입력된다.
이와 같은 단위 멀티플렉서 블록(250')는 제어 신호(POL)(POL)에 따라 두 개의 트랜스미션 게이트(T1)(T2) 가운데 하나가 턴 온되어 디지탈 비디오 신호(Q1∼Qn)를 구성하는 R·G·B의 색신호 가운데 하나의 단위 색신호(Q)를 출력하거나, 또는 반전된 디지탈 비디오 신호(Q1∼Qn)를 구성하는 R·G·B의 색신호 가운데 하나의 단위 색신호(Q)를 출력한다.
즉, 트랜스미션 게이트(T1)가 턴온되면 디지탈 비디오 신호(Q)가 출력되고, 또다른 트랜스미션 게이트(T2)가 턴온되면 반전된 디지탈 비디오 신호(Q)가 출력되는 것이다.
상술한 멀티플렉서 블록(250)과 유사한 구성을 갖는 멀티플렉서 블록(260)역시 다수개의 단위 멀티플렉서가 결합하여 이루어지는데, 이와 같은 단위 멀티플렉서의 구성을 제9도를 참조하여 설명하면 다음과 같다.
제9도는 본 발명의 엘씨디 소스 드라이버의 또다른 멀티플렉서 블록을 구성하는 단위 멀티플렉서를 나타낸 회로도이다.
제9도에 나타낸 바와 같이 멀티플렉서 블록(260')는 두 개의 트랜스미션 게이트(T3)(T4)가 병렬로 연결되어 이루어지는데, 각각의 트랜스미션 게이트는 NMOS 트랜지스와 PMOS 트랜지스터로 구성된다.
트랜스미션 게이트(T3)의 온·오프 동작을 제어하기 위한 신호로서, NMOS 트랜지스터의 게이트 단자에 제어 신호(DOT)가 입력되고, PMOS 트랜스미션 게이트 단자에는 반전된 제어 신호(DOT)가 입력된다.
또다른 트랜스미션 게이트(T4)의 온·오프 동작을 제어하기 위한 신호로서, NMOS 트랜스미션 게이트 단자에는 반전된 제어 신호(DOT)가 입력되고, PMOS 트랜스미션 게이트 단자에는 제어 신호(DOT)가 입력된다.
이와 같은 단위 멀티플렉서 블록(260')는 제어 신호(DOT)(DOT)에 따라 두 개의 트랜스미션 게이트(T3)(T4) 가운데 하나가 턴 온되어 멀티플렉서 블록(250)의 출력 신호 또는 래치 블록(240)에서 출력되는 디지탈 비디오 신호(Q1∼Qn)의 단위 색신호(Q)를 선택적으로 출력한다.
즉, 트랜스미션 게이트(T3)가 턴온되면 멀티플렉서 블록(250)의 출력 신호가 출력되고, 또다른 트랜스미션 게이트(T4)가 턴온되면 디지탈 비디오 신호(Q1∼Qn)의 단위 색신호(Q)를 출력하게 되는 것이다.
본 발명의 단위 출력 버퍼(280')는 제10도와 제11도에 나타낸 바와 같다.
제10도와 제11도는 본 발명의 엘씨디 소스 드라이버의 출력 버퍼 블록을 구성하는 단위 출력 버퍼를 나타낸 회로도의 실시예이다.
제10도에 나타낸 바와 같이, 인터버(INV1)는 PMOS 트랜스미션(MP1)와 NMOS 트랜스미션(MN1)가 직렬로 연결되어 이루어지는데, PMOS 트랜지스터(MP1)의 소스 단자에는 공통 전압(VCOM)에 소정의 직류 전압이 더해져서 공급되며, NMOS 트랜지스터(MN1)의 소스 단자는 접지되며, PMOS 트랜지스터(MN1)와 NMOS 트랜지스터(MN1)의 게이트 단자에는 제어 신호(POL)가 입력되어 각각의 트랜지스터를 온·오프 시킨다.
PMOS 트랜지스터(MP1)의 소스 단자에 공급되는 전압은 다음의 표현식으로 나타낼 수 있다.
표현식 직류 전압 = VCOM+Va-Vb+Vr
위의 표현식에서 VCOM,Va, Vb도는 제4도의 설명에서 기술하였으며, Vr은 액정의 전압 극성에 대한 비대칭성에 의해 발생하는 오차를 보상하기 위한 전압을 의미한다.
또다른 인버터(INV2)는 PMOS 트랜지스터(MP2)와 NMOS 트랜지스터(MN2)가 직렬로 연결되어 이루어지는데, PMOS 트랜지스터(MP2)의 소스 단자에는 상술한 인버터(INV1)의 출력 신호가 공급되도록 연결되며, NMOS 트랜지스터(MN2)의 소스 단자는 접지된다.
이와 같은 PMOS 트랜지스터(MP2)와 NMOS 트랜지스터(MN2)의 게이트 단자에는 제어 신호(DOT)가 입력되어 각각의 트랜지스터(MP2)(MN2)를 온·오프 시킨다.
전압 가산기(A1)를 구성하는 연산 증폭기(OP1)의 반전 입력단에는 인버터(INV2)의 출력 신호와 D/A 변환 블록의 출력 신호(DAC)가 각각 저항(R2)(R1)을 통하여 입력되며, 비반전 입력단은 접지된다.
또한 연산 증폭기(OP1)의 출력 신호는 저항(R3)을 통하여 반전 입력단에 피드백되어 입력된다.
반전 증폭기(A2)를 구성하는 연산 증폭기(OP2)의 반전 입력단에는 상술한 전압 가산기(A1)의 출력 신호가 저항(R4)을 통하여 입력되며, 비반전 입력단은 접지된다.
또한 연산 증폭기(OP2)의 출력 신호는 저항(R5)을 통하여 반전 입력단에 피드백되어 입력된다.
제11도는 본 발명의 단위 출력 버퍼의 또 다른 실시예로서, 상술한 실시예의 반전 입력단에 입력되는 신호를 연산 증폭기(OP3)의 비반전 입력단에 입력되도록 하고, 반전 입력단은 접지시킨다.
이와같이 구성된 본 발명의 엘씨디 소스 드라이버의 동작을 도트 반전 방법 구현의 경우를 예로 들어 설명하면 다음과 같다.
래치(210)를 통하여 입력된 디지탈 비디오 신호(Q1∼Qn)rk 래치 블록(230)에 순차적으로 입력된 다음 또다른 래치 블록(240)에 전달되면, 래치 블록(240)에서는 입력된 디지탈 비디오 신호(Q1∼Qn) 및 반전된 디지탈 비디오 신호(Q1∼Qn)를 멀티플렉서 블록(250)으로 출력하게 된다.
이때, 소스 드라이버에 외부에서 발생하여 멀티플렉서 블록(250)에 입력되는 제어 신호(POL)는 출력되는 비디오 신호의 극성을 결정하게 되는데, 제어 신호(POL)가 2진 논리값 1일 때는 (+)극성의 디지탈 비디오 신호(Q1∼Qn)가 출력되며, 제어 신호(POL)가 논리값 0일 때는 (-)극성의 반전된 디지탈 비디오 신호(Q1∼Qn)가 출력된다.
다음으로 멀티플렉서 블록(250)에서 출력되는 디지탈 비디오 신호(Q1∼Qn) 또는 반전된 디지탈 비디오 신호(Q1∼Qn)는 또다른 멀티플렉서 블록(260)에 입력되며, 멀티플렉서 블록(260)에는 래치 블록(240)에서 출력되는 디지탈 비디오 신호(Q1∼Qn)도 입력된다.
이와같이 멀티플렉서 블록(260)에 입력된 디지탈 비디오 신호는 제어 신호(DOT)에 따라 선택적으로 출력되는데, 제어 신호(DOT)가 2진 논리값 1인 경우에는 디지탈 비디오 신호(Q1∼Qn)가 출력되고, 제어 신호(DOT)가 2진 논리값 0인 경우에는 멀티플렉서 블록(250)으로부터 입력된 비디오 신호를 출력한다.
따라서 도트 반전 방법을 구현하기 위해서는 제어 신호(DOT)를 2진 논리값 0으로 고정시킴으로써 멀티플렉서 블록(250)에서 교번 출력되는 디지탈 비디오 신호(Q1∼Qn)와 반전된 디지탈 비디오 신호(Q1∼Qn)가 D/A 변환 블록(270)으로 출력되도록 한다.
본 발명의 D/A 변환 블록(270)은 전술한 저전위 D/A 변환기만으로 구성되어, 라인 반전 방법을 구현하고자 할 때에는 공통 전압(VCOM) 변조 방법을 통하여 두 개의 서로 다른 극성의 비디오 신호를 구현하고, 도트 반전 방법을 구현하고자 할 때에는 (-)극성의 아날로그 비디오 신호를 출력 버퍼(280)로 출력한 다음, 출력 버퍼 블록(280)에서 추가 동작이 이루어져서 도트 반전 방법의 구현에 필요한 비디오 신호를 생성하는 것이다.
이와 같은 도트 반전 방법을 구현하기 위한 출력 버퍼(280)의 동작을 설명하면 다음과 같다.
D/A 변환 블록의 단위 D/A 변환기로부터 출력되는 아날로그 비디오 신호(DAC)는 출력 버퍼 블록(280)을 구성하는 단위 출력 버퍼(280')에 입력된다.
단위 출력 버퍼(280')에서는, 일정 주기의 펄스 신호인 제어 신호(POL)에 의하여 반전 동작하는 인버터(INV1)를 통하여 직류 전압(VCOM+Va-Vb+Vr)과 접지 전압(GND)이 교번 출력된다.
인버터(INV1)의 출력 신호는 또다른 인버터(INV2)를 구성하는 PMOS 트랜지스터의 소스 단자에 입력되는데, 인버터(INV2)에 입력되는 제어 신호(DOT)는 도트 반전 방법을 구현하기 위하여 2진 논리값 0으로 고정되어 있기 때문에 PMOS 트랜지스터는 항상 턴 온 상태를 유지한다.
따라서 인버터(INV2)에서는 또다른 인버터(INV1)로부터 입력된 신호가 그대로 출력된다.
이와같이 인버터(INV2)에서 출력되는 직류 전압(VCOM+Va-Vb+Vr) 또는 접지 전압(GND)은 D/A 변환 블록(270)의 단위 D/A 변환기로부터 입력된 (-)극성의 아날로그 비디오 신호(DAC)와 함께 전압 가산기(A1)에 입력되며, 입력된 두 신호가 더해져서 출력된다.
따라서 전압 가산기(A1)에서는 아날로그 비디오 신호(DAC)가 출력되거나 또는 아날로그 비디오 신호(DAC)와 직류 전압(VCOM+Va-Vb+Vr)이 더해진 신호 (DAC+VCOM+Va-Vb+Vr)가 출력됨으로써 두 개의 서로 다른 극성을 갖는 아날로그 비디오 신호가 출력되는 것이다.
상술한 본 발명의 각 부분의 입출력 신호의 상호 관계를 다음의 표에 나타내었다.
Figure kpo00002
또, 전압 가산기(A1)에서 출력되는 신호는 전압 가산기의 일반적인 특성에 따라 저항(R1)과 저항(R3)의 비율, 그리고 저항(R2)과 저항(R3)의 비율에 따라 적절한 신호의 증폭이 이루어진 다음 그 위상이 반전되어 출력된다.
이와 같은 전압 가산기(A1)에서 출력되는 비디오 신호는 반전 증폭기(A2)에 입력되어 저항(R4)과 저항(R5)의 비율에 따라 적절한 신호의 증폭이 이루어진다.
또 반전 증폭기(A2)에서는 전압 가산기(A1)에 의하여 반전된 신호를 재반전하여 본래의 위상을 갖는 신호를 픽셀 어레이(290)를 구성하는 각각의 단위 액정 셀에 출력한다.
상술한 바와 같이 각각의 단위 출력 버퍼에서 출력되는 아날로그 비디오 신호가 픽셀 어레이를 구성하는 각각의 셀에 전달된다.
각각의 셀에 전달된 비디오 신호는 박막 트랜지스터 등의 스위칭 소자의 소스 단자에 입력되어 액정에 전달됨으로써, 픽셀 어레이를 구성하는 각각의 액정을 구동하는 것이다.
따라서 본 발명은 저전위 D/A 변환 회로만으로 라인 반전 방법과 도트 반전 방법을 모두 구현할 수 있도록 함으로써, 칩의 레이아웃 면적과 소비전력을 크게 감소시키도록 하는 효과가 있다.

Claims (12)

  1. 엘씨디 소스 드라이버에 있어서, 소정 크기의 디지탈 비디오 신호 블록이 직렬 연결되어 순차적으로 저장되는 제1래치와: 상기 제1래치로부터 출력되는 디지탈 비디오 신호를 입력으로 받아, 입력된 디지탈 비디오 신호 및 반전된 디지탈 비디오 신호를 출력하는 제2래치와: 상기 제2래치로부터 출력되는 디지탈 비디오 신호 및 반전된 디지탈 비디오 신호를 입력으로 받아, 극성 제어 신호에 따라 디지탈 비디오 신호 또는 반전된 디지탈 비디오 신호를 출력하는 제1멀티플렉서와; 상기 제2래치로부터 출력되는 디지탈 비디오 신호를 입력으로 받고, 또한 상기 제1멀티플렉서로부터 출력되는 디지탈 비디오 신호 또는 반전된 디지탈 비디오 신호를 입력으로 받아 반전 제어 신호에 따라 제2래치로부터 출력되는 디지탈 비디오 신호 또는 상기 제1멀티플렉서로부터 출력되는 디지탈 비디오 신호 또는 반전된 디지탈 비디오 신호를 선택적으로 출력하는 제2멀티플렉서와; 상기 제2멀티플렉서로부터 출력되는 디지탈 비디오 신호 또는 반전된 디지탈 비디오 신호를 입력으로 받아 그에 상응하는 아날로그 비디오 신호를 출력하는 디지탈-아날로그 변환기와, 상기 디지탈-아날로그 변환기로부터 출력되는 (-)극성의 아날로그 비디오 신호를 입력받아 극성 제어 신호와 반전 제어 신호의 입력에 따라 디지탈-아날로그 변환기로부터 출력되는 아날로그 비디오 신호를 그대로 출력하거나 또는 상기 아날로그 비디오 신호에 일정 레벨의 직류 전압이 더해진 신호를 출력하는 출력 버퍼를 포함하는 것이 특징인 엘씨디 소스 드라이버.
  2. 제1항에 있어서, 상기 제1멀티플렉서는, 상기 극성 제어 신호 또는 반전된 극성 제어 신호에 의하여 온·오프 제어되며, 턴 온 되는 경우 상기 제2래치에서 출력되는 디지탈 비디오 신호를 상기 제2멀티플렉서로 출력하는 제1트랜스미션 게이트와; 상기 극성 제어 신호 또는 반전된 극성 제어 신호에 의하여 온·오프 제어되며, 턴 온되는 경우 상기 제2래치에서 출력되는 반전된 디지탈 비디오 신호를 상기 제2멀티플렉서로 출력하는 제2트랜스미션 게이트를 포함하여 이루어지는 것이 특징인 엘씨디 소스 드라이버.
  3. 제1항에 있어서, 상기 제2멀티플렉서 블록은, 상기 반전 제어 신호 또는 반전 제어 신호의 반전된 신호에 의하여 온·오프 제어되며, 턴 온 되는 경우 상기 제1멀티플렉서에서 출력되는 비디오 신호를 상기 디지탈/아날로그 변환기에 전달하는 제3트랜스미션 게이트와; 상기 반전 제어 신호 또는 반전 제어 신호에 반전된 신호에 의하여 온·오프 제어되며, 턴 온 되는 경우 상기 제2래치에서 출력되는 디지탈 비디오 신호를 상기 디지탈/아날로그 변환기로 전송하는 제4트랜스미션 게이트를 포함하여 이루어지는 것이 특징인 엘씨디 소스 드라이버.
  4. 제1항에 있어서, 상기 디지탈-아날로그 변환기는, 상기 제2멀티플렉서로부터 출력되는 디지탈 비디오 신호 또는 반전된 디지탈 비디오 신호를 입력받아 그에 상응하는 (-)극성의 아날로그 비디오 신호를 출력하는 저전위 디지탈-아날로그 변환기만을 포함하는 것이 특징인 엘씨디 소스 드라이버.
  5. 제1항에 있어서, 상기 출력 버퍼는, 상기 극성 제어 신호에 따라 동작하여 소정 레벨의 직류 전압 또는 접지 전압을 출력하도록 이루어진 제1인버터와; 반전 제어 신호에 따라 동작하여 상기 제1인버터의 출력 신호 또는 접지전압을 출력하도록 이루어진 제2인버터와; 상기 제2인버터의 출력신호와 상기 디지탈-아날로그 변환기의 출력신호를 입력으로 받아, 입력된 두 신호의 가산된 신호를 출력하는 전압 가산기를 포함하여 이루어지는 것이 특징인 엘씨디 소스 드라이버.
  6. 제5항에 있어서, 상기 직류 전압은, 비디오 신호의 극성을 결정하는 기준 전압, 액정 셀의 임계 전압, 비디오 신호의 입출력 과정에서 발생하는 오프셋 전압, 액정의 전압 극성에 대한 비대칭성에 의해 발생하는 오차를 보상하기 위한 보상전압이 더해져서 이루어지는 것이 특징인 엘씨디 소스 드라이버.
  7. 제5항에 있어서, 상기 전압 가산기는, 반전 입력 단자와 비반전 입력 단자를 갖는 제1연산 증폭기와; 상기 제1연산 증폭기의 반전 입력단에 연결된 제1저항 소자와; 상기 제1연산 증폭기의 반전 입력단에 상기 제1저항 소자와 병렬 연결된 제2저항 소자와; 상기 제1연산 증폭기의 출력단과 상기 제1연산 증폭기의 반전 입력단 사이에 연결어 상기 제1연산 증폭기의 출력신호가 상기 제1연산 증폭기의 반전 입력단으로 귀환되도록 하는 제1귀환 저항과; 반전 입력 단자와 비반전 입력단자를 갖는 제2연산 증폭기와; 상기 제2연산 증폭기의 반전 입력단에 연결된 제3저항 소자와; 상기 제2연산 증폭기의 출력단과 상기 제2연산 증폭기의 반전 입력단 사이에 연결되어 상기 제2연산 증폭기의 출력 신호가 상기 제2연산 증폭기의 반전 입력단으로 귀환되도록 하는 제2귀환 저항을 포함하는 것이 특징인 엘씨디 소스 드라이버.
  8. 제5항에 있어서, 상기 전압 가산기는, 반전 입력단과 비반전 입력단을 갖는 제1연산 증폭기와; 상기 제1연산 증폭기의 비반전 입력단에 연결된 제1저항 소자와; 상기 제1연산 증폭기의 비반전 입력단에 상기 제1저항 소자와 병렬 연결된 제2저항 소자와; 상기 제1연산 증폭기의 반전 입력단과 접지된 사이에 연결된 제3저항 소자와; 상기 제1연산 증폭기의 출력 신호가 상기 제1연산 증폭기의 반전 입력단으로 귀환되도록 하는 제1귀환 저항을 포함하는 것이 특징인 엘씨디 소스 드라이버.
  9. 제7항 또는 제8항에 있어서, 상기 제1저항을 통하여 입력되는 신호는 상기 디지탈-아날로그 변환기의 출력 신호인 것이 특징인 엘씨디 소스 드라이버.
  10. 제7항 또는 제8항에 있어서, 상기 제2저항을 통하여 입력되는 신호는 상기 제2인버터의 출력 신호인 것이 특징인 엘씨디 소스 드라이버.
  11. 제7항에 있어서, 상기 제3저항을 통하여 입력되는 신호는 상기 제1연산 증폭기의 출력 신호인 것이 특징인 엘씨디 소스 드라이버.
  12. 제7항에 있어서, 상기 제1연산 증폭기의 비반전 입력단과 상기 제2연산 증폭기의 비반전 입력단이 접지되는 것이 특징인 엘씨디 소스 드라이버.
KR1019970006594A 1997-02-28 1997-02-28 엘씨디 소스 드라이버 KR100204909B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970006594A KR100204909B1 (ko) 1997-02-28 1997-02-28 엘씨디 소스 드라이버
US09/015,635 US6008801A (en) 1997-02-28 1998-01-29 TFT LCD source driver
JP10046993A JP2899969B2 (ja) 1997-02-28 1998-02-27 Ｌｃｄソースドライバー

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970006594A KR100204909B1 (ko) 1997-02-28 1997-02-28 엘씨디 소스 드라이버

Publications (2)

Publication Number Publication Date
KR19980069503A KR19980069503A (ko) 1998-10-26
KR100204909B1 true KR100204909B1 (ko) 1999-06-15

Family

ID=19498379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970006594A KR100204909B1 (ko) 1997-02-28 1997-02-28 엘씨디 소스 드라이버

Country Status (3)

Country Link
US (1) US6008801A (ko)
JP (1) JP2899969B2 (ko)
KR (1) KR100204909B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100441150B1 (ko) * 2002-01-22 2004-07-19 하이 맥스 옵토일렉트로닉스 코포레이션 데이터 신호 산란 변환 장치 및 방법
US9666155B2 (en) 2014-01-24 2017-05-30 Samsung Display Co., Ltd. Data lines driver of display apparatus includng the same and method of driving display panel using the same

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999000786A1 (fr) * 1997-06-30 1999-01-07 Seiko Epson Corporation Circuit de traitement du signal video, affichage video et equipement electronique utilisant tous deux ledit circuit, et procede de reglage des sorties de convertisseurs numeriques-analogiques
JPH1173164A (ja) * 1997-08-29 1999-03-16 Sony Corp 液晶表示装置の駆動回路
KR100239413B1 (ko) * 1997-10-14 2000-01-15 김영환 액정표시소자의 구동장치
KR100304502B1 (ko) * 1998-03-27 2001-11-30 김영환 액정표시장치 소스구동회로
US6304241B1 (en) * 1998-06-03 2001-10-16 Fujitsu Limited Driver for a liquid-crystal display panel
KR100268904B1 (ko) * 1998-06-03 2000-10-16 김영환 Tft－lcd 구동 회로
US6353425B1 (en) * 1999-03-19 2002-03-05 Rockwell Collins, Inc. Method and apparatus for providing separate primary color selection on an active matrix liquid crystal display
US6909411B1 (en) * 1999-07-23 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Display device and method for operating the same
KR100345285B1 (ko) * 1999-08-07 2002-07-25 한국과학기술원 액정표시기용 디지털 구동회로
KR100563826B1 (ko) * 1999-08-21 2006-04-17 엘지.필립스 엘시디 주식회사 액정표시장치의 데이타구동회로
JP3777913B2 (ja) * 1999-10-28 2006-05-24 株式会社日立製作所 液晶駆動回路及び液晶表示装置
JP2001166740A (ja) * 1999-12-03 2001-06-22 Nec Corp 液晶表示装置の駆動回路
US6344814B1 (en) * 1999-12-10 2002-02-05 Winbond Electronics Corporation Driving circuit
JP2001195042A (ja) * 2000-01-05 2001-07-19 Internatl Business Mach Corp <Ibm> 液晶パネル用ソース・ドライバ及びソース・ドライバ出力バラツキの平準化方法
US20010030511A1 (en) * 2000-04-18 2001-10-18 Shunpei Yamazaki Display device
JP4123711B2 (ja) * 2000-07-24 2008-07-23 セイコーエプソン株式会社 電気光学パネルの駆動方法、電気光学装置、および電子機器
KR100379535B1 (ko) * 2001-01-06 2003-04-10 주식회사 하이닉스반도체 액정 표시 장치의 구동 회로
GB0105148D0 (en) * 2001-03-02 2001-04-18 Koninkl Philips Electronics Nv Active Matrix Display Device
JP2002278517A (ja) * 2001-03-15 2002-09-27 Hitachi Ltd 液晶表示装置
JP3579368B2 (ja) * 2001-05-09 2004-10-20 三洋電機株式会社 駆動回路および表示装置
US20020175890A1 (en) * 2001-05-23 2002-11-28 Matsushita Electric Industrial Co., Ltd Liquid crystal driver device and liquid crystal driver unit
JP4789369B2 (ja) 2001-08-08 2011-10-12 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP4841083B2 (ja) * 2001-09-06 2011-12-21 ルネサスエレクトロニクス株式会社 液晶表示装置、及び該液晶表示装置における信号伝送方法
KR100815897B1 (ko) * 2001-10-13 2008-03-21 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동 장치 및 방법
US7006072B2 (en) 2001-11-10 2006-02-28 Lg.Philips Lcd Co., Ltd. Apparatus and method for data-driving liquid crystal display
DE10259326B4 (de) * 2001-12-19 2018-11-29 Lg Display Co., Ltd. Flüssigkristallanzeige
KR100864971B1 (ko) * 2002-06-05 2008-10-23 엘지디스플레이 주식회사 액정표시소자의 구동방법 및 장치
US6664907B1 (en) * 2002-06-14 2003-12-16 Dell Products L.P. Information handling system with self-calibrating digital-to-analog converter
JP3799307B2 (ja) * 2002-07-25 2006-07-19 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置及びその駆動方法
TWI284876B (en) * 2002-08-19 2007-08-01 Toppoly Optoelectronics Corp Device and method for driving liquid crystal display
JP4147872B2 (ja) * 2002-09-09 2008-09-10 日本電気株式会社 液晶表示装置及びその駆動方法並びに液晶プロジェクタ装置
KR100905330B1 (ko) * 2002-12-03 2009-07-02 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100915092B1 (ko) * 2002-12-30 2009-09-02 매그나칩 반도체 유한회사 박막 트랜지스터-액정표시소자용 소오스 드라이버회로
JP4085324B2 (ja) * 2003-01-24 2008-05-14 ソニー株式会社 ラッチ、ラッチの駆動方法、フラットディスプレイ装置
KR100498489B1 (ko) * 2003-02-22 2005-07-01 삼성전자주식회사 면적을 감소시키는 구조를 가지는 ｌｃｄ의 소스 구동 회로
TW594164B (en) * 2003-03-10 2004-06-21 Sunplus Technology Co Ltd Liquid crystal display and driving method thereof
CN100363971C (zh) * 2003-06-03 2008-01-23 友达光电股份有限公司 数字型数据驱动器及液晶显示器
KR100525000B1 (ko) * 2004-01-14 2005-10-31 삼성전자주식회사 셀프 번-인 테스트를 수행하는 ｔｆｔ-ｌｃｄ 소스드라이버 및 그 테스트 방법
KR100531417B1 (ko) * 2004-03-11 2005-11-28 엘지.필립스 엘시디 주식회사 액정패널의 구동장치 및 그 구동방법
KR101090248B1 (ko) * 2004-05-06 2011-12-06 삼성전자주식회사 칼럼 드라이버 및 이를 갖는 평판 표시 장치
KR101037084B1 (ko) 2004-05-31 2011-05-26 엘지디스플레이 주식회사 액정표시장치의 데이터 구동장치 및 방법
KR100618853B1 (ko) * 2004-07-27 2006-09-01 삼성전자주식회사 증폭기 제어회로 및 증폭기 제어방법
JP4690681B2 (ja) * 2004-09-07 2011-06-01 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR101137844B1 (ko) * 2005-06-30 2012-04-23 엘지디스플레이 주식회사 액정표시장치
JP4878795B2 (ja) * 2005-08-16 2012-02-15 ルネサスエレクトロニクス株式会社 表示制御回路および表示制御方法
TWI345745B (en) * 2006-04-13 2011-07-21 Novatek Microelectronics Corp Thin film transistor liquid crystal display panel driving device and method thereof
US20080001898A1 (en) * 2006-06-30 2008-01-03 Himax Technologies, Inc. Data bus power down for low power lcd source driver
US7782287B2 (en) * 2006-10-24 2010-08-24 Ili Technology Corporation Data accessing interface having multiplex output module and sequential input module between memory and source to save routing space and power and related method thereof
CN101819737B (zh) * 2007-01-15 2013-04-10 乐金显示有限公司 液晶显示器及其驱动方法
KR101274704B1 (ko) * 2007-12-13 2013-06-12 엘지디스플레이 주식회사 데이터 구동장치 및 이를 이용한 액정 표시장치
TWI395187B (zh) 2008-06-26 2013-05-01 Novatek Microelectronics Corp 資料驅動器
KR100952390B1 (ko) * 2008-06-30 2010-04-14 주식회사 실리콘웍스 액정표시장치의 구동회로 및 그 구동방법
KR101528750B1 (ko) * 2009-01-07 2015-06-15 삼성전자주식회사 표시 장치 및 표시 장치의 구동 회로
TW201040908A (en) * 2009-05-07 2010-11-16 Sitronix Technology Corp Source driver system having an integrated data bus for displays
TW201044347A (en) * 2009-06-08 2010-12-16 Sitronix Technology Corp Integrated and simplified source driver system for displays
US8810268B2 (en) * 2010-04-21 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Built-in self-test circuit for liquid crystal display source driver
US8717274B2 (en) * 2010-10-07 2014-05-06 Au Optronics Corporation Driving circuit and method for driving a display
TWI459348B (zh) * 2012-03-09 2014-11-01 Raydium Semiconductor Corp 源極驅動器
US9430984B2 (en) * 2014-04-15 2016-08-30 Boe Technology Group Co., Ltd. Display panel driving circuit, driving method thereof, and display device
US10068512B2 (en) 2015-07-07 2018-09-04 Texas Instruments Incorporated Modulator for a MUX LCD
KR20230085321A (ko) * 2021-12-07 2023-06-14 주식회사 엘엑스세미콘 디스플레이패널 구동을 위한 게이트구동장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68920531T2 (de) * 1988-10-04 1995-05-04 Sharp Kk Ansteuerschaltung für ein Matrixanzeigegerät.
US5596349A (en) * 1992-09-30 1997-01-21 Sanyo Electric Co., Inc. Image information processor
JP2962985B2 (ja) * 1993-12-22 1999-10-12 シャープ株式会社 液晶表示装置
JP2759108B2 (ja) * 1993-12-29 1998-05-28 カシオ計算機株式会社 液晶表示装置
US5739805A (en) * 1994-12-15 1998-04-14 David Sarnoff Research Center, Inc. Matrix addressed LCD display having LCD age indication, and autocalibrated amplification driver, and a cascaded column driver with capacitor-DAC operating on split groups of data bits

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100441150B1 (ko) * 2002-01-22 2004-07-19 하이 맥스 옵토일렉트로닉스 코포레이션 데이터 신호 산란 변환 장치 및 방법
US9666155B2 (en) 2014-01-24 2017-05-30 Samsung Display Co., Ltd. Data lines driver of display apparatus includng the same and method of driving display panel using the same

Also Published As

Publication number Publication date
US6008801A (en) 1999-12-28
KR19980069503A (ko) 1998-10-26
JPH10240204A (ja) 1998-09-11
JP2899969B2 (ja) 1999-06-02

Similar Documents

Publication Publication Date Title
KR100204909B1 (ko) 엘씨디 소스 드라이버
US5774106A (en) Liquid crystal driver and liquid crystal display device using the same
USRE40739E1 (en) Driving circuit of display device
US7936328B2 (en) Display panel including amplifier with offset canceling by reversing polarity of amplifier offset
US8581824B2 (en) Hybrid digital to analog converter, source driver, and liquid crystal display device
KR970006863B1 (ko) 액티브 매트릭스형 액정 표시 장치
US7656419B2 (en) Drive circuit for display apparatus and display apparatus
KR101126487B1 (ko) 액정표시장치의 데이터 구동 장치 및 방법
KR100516870B1 (ko) 표시 구동 장치 및 그것을 이용한 표시 장치
KR100375309B1 (ko) 감마 보정 특성을 변경시킬 수 있는 계조표시 기준전압발생회로 및 그를 이용한 액정구동장치
US7477227B2 (en) Method and driving circuit for driving liquid crystal display, and portable electronic device
US8009134B2 (en) Display device
US20090309857A1 (en) Operational amplifter circuit, and driving method of liquid crystal display using the same
JP2000183747A (ja) Ｄａ変換器およびそれを用いた液晶駆動装置
JP2007286526A (ja) 表示装置および表示装置の駆動回路
KR20050054447A (ko) 표시 장치, 표시 장치의 구동 회로 및 표시 장치의 구동방법
US9129579B2 (en) Display drive circuit, display device and method for driving display drive circuit
KR100456762B1 (ko) 표시 구동 장치 및 그것을 이용하는 액정 표시 장치
JP2008134496A (ja) 階調電位発生回路、表示装置のデータドライバ、及びその表示装置
JP3405333B2 (ja) 電圧供給装置並びにそれを用いた半導体装置、電気光学装置及び電子機器
JP4348318B2 (ja) 階調表示基準電圧発生回路および液晶駆動装置
JPH0968695A (ja) 階調電圧生成回路および液晶表示装置
JP2007086153A (ja) 駆動回路、電気光学装置及び電子機器
KR20050097032A (ko) 액정표시장치의 구동장치 및 방법
JP2001343944A (ja) 液晶表示装置の駆動方法および駆動装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 18