JP4878795B2 - 表示制御回路および表示制御方法 - Google Patents

Description

本発明は、表示デバイスを駆動制御する表示制御回路に関し、特に、他の論理回路部分より高い電圧を必要とする表示デバイスを駆動する表示制御回路に関する。

図１は、特開平１１−１８４４４４号公報に開示されている従来の表示制御回路の構成を示すブロック図である。従来の表示制御回路１００は、ラッチ部１１２、レベルシフト部１１３、ＤＡコンバータ部（Ｄ／Ａ部）１１４、出力バッファ部（ＡＭＰ部）１１５を具備し、表示デバイス１１８を駆動する。

表示デバイス１１８は、論理回路部分より高い電圧で駆動される。表示制御回路１００は、論理回路（図示せず）と表示デバイス１１８との中間に位置するため、論理回路の電圧レベル（低い電圧）と表示デバイスの電圧レベル（高い電圧）とを扱うことになる。論理回路に接続されるラッチ部１１２は、低い電圧を扱う低電圧部に属する。レベルシフト部１１３、ＤＡコンバータ部１１４、出力バッファ部１１５は、表示デバイス１１８の表示用電圧レベルを扱うため、高電圧部に属する。

ラッチ部１１２は、ラッチ回路１２２−１〜−ｎを備え、図示されていない論理回路から入力される表示データＤ−１〜−ｎを保持する。レベルシフト部１１３は、レベルシフト回路１２３−１〜−ｎを備える。レベルシフト部１１３は、低電圧部に属するラッチ部１１２から出力される信号の電圧レベルをＤＡコンバータ部１１４に供給するためにレベルシフトする。ＤＡコンバータ部１１４は、ＤＡコンバータ回路１２４−１〜−ｎを備える。ＤＡコンバータ部１１４は、レベルシフト部１１３から供給されるレベルシフトされたデジタル信号の表示データＤ−１〜−ｎをアナログ信号に変換し、選択階調信号ＶＳ−１〜−ｎとして出力する。出力バッファ部１１５は、出力バッファ回路１２５−１〜−ｎを備える。出力バッファ部１１５は、選択階調信号ＶＳ−１〜−ｎをインピーダンス変換して表示出力信号Ｖｏｕｔとして出力する。表示デバイス１１８は、この表示出力信号Ｖｏｕｔにより駆動される。

ここで、符号の“−”以降に付される番号は回路番号を示し、それぞれの回路は表示デバイス１１８の画素に対応して機能する。ここでは、１度に表示する画素をｎ個とし、回路番号は、“−１”から“−ｎ”までとする。各回路は、それぞれ同じように動作するため、回路の各々が区別されない場合、各回路は“−”以降を省略されて説明される。

従来の表示制御回路１００は、出力バッファ部１１５に電圧増幅の機能を持たせている。そのため、出力バッファ回路１２５は、増幅率βの増幅回路の構成となっている。出力バッファ回路１２５は、図２に示されるように、演算増幅器１３１と、増幅率決定用抵抗１３２、１３３とを備える。抵抗１３２の抵抗値をＲｆ、抵抗１３３の抵抗値をＲ１とすると、増幅率βは、β＝１＋Ｒｆ／Ｒ１となる。出力バッファ回路１２５の増幅率がβであるため、ＤＡコンバータ回路１２４の出力の電圧レベルを１／βにすることが可能となる。したがって、ＤＡコンバータ回路１２４は、動作電圧を引き下げることができる。

動作電圧の引き下げにより、回路を構成するトランジスタは、耐圧を下げることができる。出力バッファ１２５が増幅機能を持っていない場合、ＤＡコンバータ回路１２４は、高耐圧トランジスタで構成されなければならない。上述のように、出力バッファ回路１２５が増幅機能を有することによりＤＡコンバータ回路１２４は、通常プロセスのトランジスタで構成することができる。したがって、ＤＡコンバータ回路１２４は、より小さな面積で構成され、チップ面積は縮小化される。

出力バッファ回路１２５の増幅率βは、ＤＡコンバータ回路１２４が生成する選択階調信号ＶＳの電圧レベルと、表示デバイス１１８が必要とする駆動電圧レベルとに依存する。したがって、表示する白レベル／黒レベルを調整する場合、対応する白レベル電圧／黒レベル電圧を調整する必要があり、出力バッファ回路１２５の増幅率βを調整することにより行われることになる。増幅率βの調整は、抵抗１３２、１３３の抵抗値Ｒｆ、Ｒ１を換えることにより行われる。そのため、調整用の抵抗と、その調整用の抵抗を入れ替え接続の為に切替回路が必要になる。細かな調整をするためにはより多くの調整用抵抗、切替回路が出力バッファ回路１２５に付属することになる。また、白レベル、黒レベルの一方のみを調整する場合には、増幅率βの調整だけではできず、オフセット調整が必要になる。したがって、回路は複雑になる。

特開平１１−１８４４４４号公報

このように、従来の表示制御回路では、耐圧の高い出力バッファ回路１２５は調整機能を持つことになり、チップ面積が増加してしまう。また、増幅率の変更による調整であるため、その回路は、複雑になりやすい。

以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の観点では、表示制御回路は、ガンマ電圧生成回路（１１）と、ＤＡコンバータ部（１４）と、出力バッファ部（１５）とを具備する。ガンマ電圧生成回路（１１）は、第１電圧範囲の基準電圧（Ｖ_Ｗ、Ｖ_Ｂ）に基づいて第２電圧範囲のガンマ電圧群（ＶＧ）を生成する。第２電圧範囲の最大電圧は、表示デバイス（１８）に印加されるべき第１電圧範囲の最大電圧より低い。ＤＡコンバータ部（１４）は、表示デバイス（１８）に表示される表示データ（Ｄ）に対応する選択ガンマ電圧（ＶＧ_Ｘ）をガンマ電圧群（ＶＧ）から選択してデジタルアナログ変換する。出力バッファ部（１５）は、選択ガンマ電圧（ＶＧ_Ｘ）を第１電圧範囲の電圧レベルに変換して表示デバイス（１８）に供給する。したがって、ＤＡコンバータ部（１４）は、第２電圧範囲の電圧レベルの信号を扱うことになり、従来の高耐圧は必要ではなくなる。

本発明の他の観点では、表示制御方法は、調整ステップと、ガンマ電圧生成ステップと、ＤＡ変換ステップと、昇圧ステップとを備える。調整ステップは、第１電圧範囲の基準電圧（Ｖ_Ｗ、Ｖ_Ｂ）に基づいて第２電圧範囲の基準電圧に降圧する。この第２電圧範囲の最大電圧は、表示デバイス（１８）に印加されるべき第１電圧範囲の最大電圧より低い。ガンマ電圧生成ステップは、第２電圧範囲の基準電圧からガンマ電圧信号群（ＶＧ）を生成する。ＤＡ変換ステップは、ガンマ電圧信号群（ＶＧ）のうちの表示デバイス（１８）に表示される表示データに対応する選択ガンマ電圧信号（ＶＧ_Ｘ）を選択する。昇圧ステップは、選択ガンマ電圧信号（ＶＧ_Ｘ）を第１電圧範囲の表示ガンマ電圧信号に昇圧する。したがって、本発明の表示制御方法は、ＤＡ変換ステップでは、扱う電圧レベルを下げることができる。

本発明によれば、耐圧の高い出力バッファ回路に調整機能を持たないため、チップ面積を削減することができる。また、簡単な回路構成によりガンマ調整が容易な表示制御回路を提供することができる。

（第１の実施の形態）
図を参照して、単色の濃淡により表示データを表示デバイスに表示させる表示制御回路を例として第１の実施の形態が説明される。図３に表示制御回路の構成を示すブロック図が示される。表示制御回路１０は、ガンマ電圧生成回路１１と、ラッチ部１２と、ＤＡコンバータ部１４と、出力バッファ部１５とを具備する。

表示デバイス１８は、論理回路部分より高い電圧で駆動される。表示制御回路１０は、論理回路（図示せず）と表示デバイス１８との中間に位置するため、論理回路の電圧レベル（低い電圧）と表示デバイスの電圧レベル（高い電圧）とを扱うことになる。論理回路に接続されるラッチ部１２、ＤＡコンバータ部１４は、低い電圧を扱う低電圧部に属する。ガンマ電圧生成回路１１と出力バッファ部１５は、表示デバイス１８の表示用電圧レベルを扱うため、高電圧部に属する。

ラッチ部１２は、ラッチ回路２２−１〜−ｎを備え、入力される表示データＤ−１〜−ｎを保持する。ＤＡコンバータ部１４は、ＤＡコンバータ回路２４−１〜−ｎを備え、ラッチ部１２から出力されるデジタルの表示データＤ−１〜−ｎをアナログ電圧の選択階調信号ＶＳ−１〜−ｎに変換して出力する。ガンマ電圧生成回路１１は、ガンマ調整回路２１を備え、白レベル電圧Ｖ_ｗと黒レベル電圧Ｖ_Ｂに基づいて、表示デバイス１８のガンマカーブに対応するガンマ電圧ＶＧ_１〜ＶＧ_Ｈを生成する。詳細は後述されるが、ガンマ電圧ＶＧ_１〜ＶＧ_Ｈは、表示デバイス１８に印加されるべきガンマ電圧Ｖ_１〜Ｖ_Ｈの１／（α＋１）になっている。出力バッファ部１５は、出力バッファ回路２５−１〜−ｎを備え、ＤＡコンバータ部１４から出力される選択階調信号ＶＳ−１〜−ｎを電力増幅し、表示出力信号Ｖｏｕｔ−１〜−ｎとして表示デバイス１８に出力する。

符号の“−”以降に付される番号は回路番号を示し、それぞれの回路は表示デバイス１８の画素に対応して機能する。ここでは、一度に表示する画素をｎ個とし、回路番号は、“−１”から“−ｎ”までとする。各回路はそれぞれ同じように動作するため、回路の各々を区別しない場合、各回路は“−”以降を省略されて説明される。

ガンマ電圧生成回路１１は、図４に示されるように、ガンマ調整回路２１と、抵抗群３８とを備える。ガンマ調整回路２１は、抵抗３１〜３４と、バッファ回路３６、３７とを備えている。ガンマ調整回路２１は、直列に接続される抵抗３１と抵抗３２とにより白レベル電圧Ｖ_Ｗを分圧する。バッファ回路３６は、インピーダンス変換して、その分圧された電圧を抵抗群３８の一端に印加する。抵抗３２の抵抗値をＲとすると、抵抗３１の抵抗値は、α倍のαＲに設定される。したがって、抵抗群３８の一端に印加される電圧は、Ｖ_Ｗ／（α＋１）となる。

黒レベル電圧Ｖ_Ｂに対しても同様に、ガンマ調整回路２１は、直列に接続される抵抗３３と抵抗３４とにより黒レベル電圧Ｖ_Ｂを分圧する。バッファ回路３７は、分圧された電圧を抵抗群３８の他端に印加する。抵抗３４の抵抗値をＲとすると、抵抗３３の抵抗値は、αＲに設定される。したがって、抵抗群３８の他端に印加される電圧は、Ｖ_Ｂ／（α＋１）となる。

即ち、抵抗群３８の両端には、電圧Ｖ_Ｗ／（α＋１）と電圧Ｖ_Ｂ／（α＋１）とが印加される。抵抗群３８は、表示デバイス１８のガンマカーブに合せて各抵抗値が設定されている。抵抗群３８は、その両端に印加される電圧を抵抗分圧して、所定のガンマ電圧ＶＧ_１〜ＶＧ_Ｈを生成する。したがって、ガンマ電圧ＶＧ_１〜ＶＧ_Ｈは、ガンマ調整回路２１が無い場合に比較して１／（α＋１）の電圧になる。このガンマ電圧ＶＧ_１〜ＶＧ_Ｈは、通常のプロセスで製造される素子が扱うことができる十分低い電圧に設定される。このガンマ電圧群ＶＧを扱う回路の耐圧は、ガンマ調整回路２１が無い場合の１／（α＋１）、即ち、通常の論理回路と同じ耐圧でよいことになる。

抵抗３１と抵抗３２、及び、抵抗３３と抵抗３４は、その抵抗値の比をα：１に設定されている。ガンマ電圧生成回路１１から出力されるガンマ電圧群ＶＧは、その抵抗値の比により設定される。この抵抗値の比は、抵抗素子のサイズ比に転換でき、精度よく実現される。したがって、ガンマ電圧生成回路１１は、ガンマ電圧群ＶＧを精度よく生成することができる。また、抵抗値の絶対値を設定する場合と異なり、所定比の抵抗素子は、実現され易い。

ＤＡコンバータ回路２４は、図５に示されるように、デコーダ回路４１と、セレクタ回路４３とを備える。デコーダ回路４１は、ラッチ回路２２から出力されるデジタルの表示データＤをデコードして選択信号ＳＥＬを生成する。セレクタ回路４３は、デコーダ回路４１から出力される選択信号ＳＥＬに基づいて、ガンマ電圧ＶＧ_１〜ＶＧ_Ｈの中から一つを選択し、選択階調信号ＶＳとして出力する。したがって、ＤＡコンバータ回路２４は、デジタル表示データＤに対応するアナログ電圧の選択階調信号ＶＳを出力する。

ガンマ電圧ＶＧ_１〜ＶＧ_Ｈもラッチ回路が出力する表示データＤも、通常のプロセスで製造される素子が扱うことができる十分低い電圧であり、ＤＡコンバータ回路２４は、耐圧の低い素子により構成することが可能となる。したがって、ＤＡコンバータ回路２４の占めるチップ面積は縮小される。

出力バッファ回路２５は、図６に示されるように、演算増幅器５１と、抵抗５２、５３とを備える。抵抗５２、５３は直列に接続されて、演算増幅器５１の出力端子とグランドとの間に接続される。演算増幅器５１の反転入力端子（−）は、抵抗５２と抵抗５３との接続ノードに接続される。抵抗５２は、演算増幅器５１の帰還抵抗となる。演算増幅器５１は、正転入力端子（＋）に選択階調信号ＶＳを入力され、出力端子から表示出力信号Ｖｏｕｔを出力する。即ち、出力バッファ回路２５は、入力信号と出力信号が同相である非反転増幅器になっている。抵抗５３の抵抗値をＲ、抵抗５２の抵抗値をそのα倍のαＲとすると、増幅率は、（α＋１）となる。即ち、選択階調信号ＶＳの（α＋１）倍の電圧の信号が、表示出力信号Ｖｏｕｔとして出力される。

先に説明したガンマ電圧生成回路１１は、白レベル電圧Ｖ_Ｗ、黒レベル電圧Ｖ_Ｂの１／（α＋１）倍を基準とするガンマ電圧群ＶＧを出力する。そのガンマ電圧群ＶＧから選択された選択階調信号ＶＳが、出力バッファ回路２５に入力される。出力バッファ回路２５は、選択階調信号ＶＳを（α＋１）倍して出力する。選択階調信号ＶＳが、ガンマ電圧群ＶＧのうちのガンマ電圧ＶＧ_Ｘが選択された信号であるとすると、ガンマ電圧ＶＧ_Ｘは、表示デバイス１８に印加されるべきガンマ電圧Ｖ_Ｘの１／（α＋１）であるから、
ＶＳ＝ＶＧ_Ｘ＝Ｖ_Ｘ／（α＋１）
となる。表示出力信号Ｖｏｕｔは、
Ｖｏｕｔ＝ＶＳ（α＋１）＝ＶＧ_Ｘ（α＋１）＝Ｖ_Ｘ
である。したがって、表示出力信号Ｖｏｕｔは、白レベル電圧Ｖ_Ｗ、黒レベル電圧Ｖ_Ｂを基準として生成された表示デバイス１８に印加されるべきガンマ電圧と等しくなる。

演算増幅器５１と、抵抗５２、５３とを備える非反転増幅器は、抵抗５２と抵抗５３の抵抗値の比により利得を設定される。この抵抗値の比は、抵抗素子のサイズ比に転換でき、精度よく実現される。抵抗値の絶対値を設定する場合と異なり、所定比の抵抗素子は実現し易い。したがって、ガンマ電圧生成回路１１で１／（α＋１）に電圧圧縮されたガンマ電圧を伸張する利得（α＋１）の非反転増幅器は、容易に実現される。

以上説明したように、ガンマ電圧生成回路１１は、ガンマ調整回路２１により、白レベル電圧Ｖ_Ｗと黒レベル電圧Ｖ_Ｂの１／（α＋１）の電圧を基準として、ガンマ電圧ＶＧ_１〜ＶＧ_Ｈを生成する。このガンマ電圧ＶＧ_１〜ＶＧ_Ｈは、通常のプロセスで製造される素子が扱うことができる十分低い電圧であり、表示デバイス１８に印加されるべき電圧Ｖ_１〜Ｖ_Ｈの１／（α＋１）の電圧である。このガンマ電圧群ＶＧから選択された選択階調信号ＶＳは、出力バッファ回路２５により（α＋１）倍され、表示出力信号Ｖｏｕｔとして表示デバイス１８に出力される。したがって、表示出力信号Ｖｏｕｔは、表示デバイス１８に印加されるべき元の電圧レベルとなる。また、表示の濃淡に対応する白レベル、黒レベルを調整する場合、ガンマ電圧生成回路１１に供給される白レベル電圧Ｖ_Ｗ、黒レベル電圧Ｖ_Ｂが調整されるだけで良い。したがって、出力バッファ回路２５にそれを調整する調整用回路は必要無い。

（第２の実施の形態）
図７を参照して、第２の実施の形態が説明される。表示制御回路１０の構成は、第１の実施の形態と同じであり、説明は省略される。第２の実施の形態は、出力バッファ回路２５の構成が第１の実施の形態と異なる。

第２の実施の形態に係る出力バッファ回路２５は、図７に示されるように、演算増幅器５１と、抵抗値αＲの抵抗５２と、抵抗値Ｒの抵抗５３と、コンデンサ５４と、スイッチ５５〜５９とを備える。抵抗５２と抵抗５３は、直列に接続されて演算増幅器５１の出力端子とスイッチ５６との間に接続される。演算増幅器５１の反転入力端子（−）は、抵抗５２と抵抗５３との接続ノードに接続される。抵抗５２は、演算増幅器５１の帰還抵抗となる。抵抗５３は、スイッチ５６を介してグランドに接続される。演算増幅器５１の正転入力端子（＋）は、ＤＡコンバータ回路２４にスイッチ５５を介して接続され、コンデンサ５４にスイッチ５８を介して接続される。演算増幅器５１の出力端子は、帰還抵抗５２に接続されるとともに、スイッチ５７を介してコンデンサ５４に接続され、スイッチ５９を介して表示デバイス１８に接続される。コンデンサ５４の他端は、グランドに接続される。スイッチ５５、５６、５７は、タイミング信号φａに同期して開閉する。スイッチ５８、５９は、タイミング信号φｂに同期して開閉する。タイミング信号φｂは、タイミング信号φａの逆相の信号である。各スイッチは、タイミング信号φａ、φｂがレベルＨｉのとき閉成し、レベルＬｏｗのとき開放する。

タイミング信号φａがレベルＨｉ、タイミング信号φｂがレベルＬｏｗのとき、スイッチ５５、５６、５７は回路を閉成し、スイッチ５８、５９は回路を開放する。このとき、演算増幅器５１の正転入力端子（＋）は、ＤＡコンバータ回路２４から選択階調信号ＶＳを供給される。抵抗５２と抵抗５３は、直列に接続されて、演算増幅器５１の出力端子とグランドとの間に接続される。演算増幅器５１の反転入力端子（−）は、抵抗５２と抵抗５３の接続ノードに接続される。コンデンサ５４は、演算増幅器５１の出力端子とグランドとの間に接続される。演算増幅器５１の出力端子と表示デバイス１８との接続は、スイッチ５９により遮断される。即ち、演算増幅器５１は、増幅率（α＋１）の非反転増幅器となり、入力される選択階調信号ＶＳの（α＋１）倍の電圧を出力してコンデンサ５４を充電する。

タイミング信号φａがレベルＬｏｗ、タイミング信号φｂがレベルＨｉのとき、スイッチ５５、５６、５７は回路を開放し、スイッチ５８、５９は回路を閉成する。このとき、出力バッファ回路２５は、演算増幅器５１の正転入力端子（＋）にコンデンサ５４が接続され、演算増幅器５１の出力端子が抵抗５２を介して反転入力端子（−）に接続されたボルテージフォロワ回路になる。したがって、コンデンサ５４の電圧が、演算増幅器５１によりインピーダンス変換されて、表示出力信号Ｖｏｕｔとして表示デバイス１８に印加される。

図８を参照して、第２の実施の形態に係る出力バッファ回路２５の動作が説明される。タイミング信号φａとタイミング信号φｂとは、図８（ａ）、（ｂ）に示されるように、逆相の信号である。期間Ｐ１において、タイミング信号φａはレベルＨｉ、タイミング信号φｂはレベルＬｏｗになる。スイッチ５５は、回路を閉成し、選択階調信号ＶＳをＤＡコンバータ回路２４から演算増幅器５１に供給する。スイッチ５６は、回路を閉成し、抵抗５３をグランドに接続する。スイッチ５７は回路を閉成し、スイッチ５８は回路を開放するため、コンデンサ５４は、演算増幅器５１の出力端子とグランドとの間に接続されることになる。スイッチ５９は回路を開放し、出力バッファ回路２５の出力を遮断する。

したがって、演算増幅器５１の正転入力端子（＋）には、選択階調信号ＶＳが印加される。このとき、表示デバイス１８に印加されるべきガンマ電圧Ｖ_Ｘに対応する選択階調信号ＶＳは、ガンマ電圧ＶＧ_１〜ＶＧ_Ｈのうちの電圧ＶＧ_Ｘであったとすると、図８（ｃ）に示されるように、ＶＳ＝ＶＧ_Ｘ＝Ｖ_Ｘ／（α＋１）である。この電圧ＶＧ_Ｘが、図８（ｄ）に示されるように、入力信号Ｖｉとして演算増幅器５１の正転入力端子（＋）に印加される。演算増幅器５１は、抵抗値αＲの抵抗５２と抵抗値Ｒの抵抗５３とに基づいて利得を設定され、その出力信号Ｖｏは、入力Ｖｉの（１＋αＲ／Ｒ）＝（α＋１）倍になる。即ち、出力信号Ｖｏは、図８（ｅ）に示されるように、Ｖｏ＝ＶＧ_Ｘ（α＋１）＝Ｖ_Ｘとなる。コンデンサ５４は、スイッチ５７を介して演算増幅器５１の出力端子に接続されているため、充電されて電圧Ｖ_Ｘ＝ＶＧ_Ｘ（α＋１）になる。

次に、図８（ａ）、（ｂ）の期間Ｐ２に示されるように、タイミング信号φａがレベルＬｏｗ、タイミング信号φｂがレベルＨｉになる。スイッチ５５、５７は回路を開放し、スイッチ５８は回路を閉成する。そのため、演算増幅回路５１の正転入力端子（＋）に印加される入力信号Ｖｉは、選択階調信号ＶＳからコンデンサ５４の充電電圧に変わる。コンデンサ５４は、充電状態から放電状態に移行する。このとき、コンデンサ５４の電圧は、選択階調信号ＶＳの（α＋１）倍、即ち、電圧ＶＧ_Ｘ×（α＋１）＝Ｖ_Ｘ／（α＋１）×（α＋１）＝Ｖ_Ｘになっている。したがって、入力信号Ｖｉは、図８（ｄ）に示されるように、電圧ＶＧ_Ｘ（α＋１）に変化する。また、コンデンサ５４は、放電状態ではあるが、演算増幅器５１の入力インピーダンスが大きいため、殆ど電荷を放電せず、ほぼ一定の電圧を保つ。即ち、コンデンサ５４は、期間Ｐ１で記憶した電圧を期間Ｐ２で出力するアナログメモリとして機能している。

一方、スイッチ５６は回路を開放し、演算増幅器５１は、ボルテージフォロワ回路になる。したがって、演算増幅器５１の出力信号Ｖｏは、図８（ｅ）に示されるように、電圧ＶＧ_Ｘ（α＋１）のまま維持される。演算増幅器５１の出力信号Ｖｏは、スイッチ５９を介して表示デバイス１８に供給される。したがって、出力バッファ回路２５の出力信号Ｖｏｕｔは、図８（ｆ）に示されるように、期間Ｐ２において電圧Ｖ_Ｘとなる。なお、出力信号Ｖｏｕｔは、Ｐ１期間において破線で示されている。これはスイッチ５９が開放されているため、線間容量等により電圧が保持されていることが示されている。

このように、出力バッファ回路２５は、ガンマ電圧生成回路１１により生成される（α＋１）分の１に圧縮されたガンマ電圧ＶＧ_Ｘを（α＋１）倍し、表示デバイス１８に印加されるべきガンマ電圧Ｖ_Ｘに増幅して出力する。また、タイミング信号φｂがレベルＨｉである電圧ホールド時に、演算増幅器５１の出力端子は、スイッチ５６の開放によりグランドと遮断されている。したがって、その期間は抵抗５２、５３を介して流れる電流は殆どなくなり、出力バッファ回路２５は、消費電力を削減することができる。

（第３の実施の形態）
図９〜図１１を参照して、第３の実施の形態が説明される。表示制御回路１０の構成は、第１の実施の形態と同じであり、説明は省略される。第３の実施の形態は、ガンマ電圧生成回路１１と出力バッファ回路２５の構成が第１の実施の形態と異なる。

ガンマ電圧生成回路１１は、図９に示されるように、ガンマ調整回路６０と抵抗群３８とを備える。ガンマ調整回路６０は、演算増幅器６１Ｗとコンデンサ６２Ｗ、６３Ｗとスイッチ６５Ｗ〜６８Ｗと、演算増幅器６１Ｂとコンデンサ６２Ｂ、６３Ｂとスイッチ６５Ｂ〜６８Ｂとを備える。

抵抗群３８は、表示デバイス１８のガンマカーブに合せて各抵抗値が設定されている。抵抗群３８は、その両端に印加される電圧を抵抗分圧して、所定のガンマ電圧ＶＧ_１〜ＶＧ_Ｈを生成する。

演算増幅器６１Ｗの正転入力端子（＋）に白レベル電圧Ｖ_Ｗが印加される。演算増幅器６１Ｗの出力端子は、並列に接続されているコンデンサ６２Ｗとスイッチ６５Ｗとを介して演算増幅器６１Ｗの反転入力端子（−）に接続されるとともに、スイッチ６８Ｗを介して抵抗群３８に接続され、スイッチ６７Ｗの一端に接続される。演算増幅器６１Ｗの反転入力端子（−）は、さらにコンデンサ６３Ｗを介してスイッチ６７Ｗの他端とスイッチ６６Ｗに接続される。スイッチ６６Ｗの他端は、グランドに接続されている。コンデンサ６２Ｗとコンデンサ６３Ｗの容量比は、１：αであり、コンデンサ６２Ｗの容量をＣとすると、コンデンサ６３Ｗの容量はαＣで表わせる。

演算増幅器６１Ｂの正転入力端子（＋）に黒レベル電圧Ｖ_Ｂが印加される。演算増幅器６１Ｂの出力端子は、並列に接続されているコンデンサ６２Ｂとスイッチ６５Ｂとを介して演算増幅器６１Ｂの反転入力端子（−）に接続されるとともに、スイッチ６８Ｂを介して抵抗群３８に接続され、スイッチ６７Ｂの一端に接続される。演算増幅器６１Ｂの反転入力端子（−）は、さらにコンデンサ６３Ｂを介してスイッチ６７Ｂの他端とスイッチ６６Ｂに接続される。スイッチ６６Ｂの他端は、グランドに接続されている。コンデンサ６２Ｂとコンデンサ６３Ｂの容量比は、１：αであり、コンデンサ６２Ｂの容量をＣとすると、コンデンサ６３Ｂの容量はαＣで表わせる。

出力バッファ回路２５は、図１０に示されるように、演算増幅器７１と、コンデンサ７２、７３と、スイッチ７５〜７８とを備える。コンデンサ７３の容量は、コンデンサ７２の容量Ｃのα倍であり、容量αＣであるとする。スイッチ７５、７６はタイミング信号φａに同期して開閉し、スイッチ７７、７８はタイミング信号φｂに同期して開閉する。

演算増幅器７１の正転入力端子（＋）には、選択階調信号ＶＳが入力される。コンデンサ７２とスイッチ７５とは、並列に接続されて、演算増幅器７１の出力端子と反転入力端子（−）との間に挿入接続される。演算増幅器７１の反転入力端子（−）は、さらに、コンデンサ７３を介してスイッチ７６、７７の接続ノードに接続される。スイッチ７６の他端は、演算増幅器７１の出力端子に接続され、スイッチ７８を介して表示デバイス１８に接続され、表示出力信号Ｖｏｕｔを出力する。スイッチ７７の他端は、グランドに接続される。

図１１を参照して、ガンマ電圧生成回路１１と出力バッファ回路２５の動作が説明される。図１１（ａ）、（ｂ）に示されるように、タイミング信号φｂは、タイミング信号φａの逆相の信号であり、各スイッチはそれぞれのタイミング信号がレベルＨｉのとき回路を閉成し、レベルＬｏｗのとき回路を開放する。

まず、ガンマ電圧生成回路１１では、スイッチ６５Ｗ、６６Ｗは、タイミング信号φａに同期して回路を開閉し、スイッチ６７Ｗ、６８Ｗは、タイミング信号φｂに同期して回路を開閉する。タイミング信号φａがレベルＨｉのとき、即ち、スイッチ６５Ｗ、６６Ｗが閉じている時、スイッチ６７Ｗ、６８Ｗは回路を開放している。この期間を期間Ｐ１とする。このとき演算増幅器６１Ｗは、出力信号Ｖｏ１がスイッチ６５Ｗを介して反転入力端子（−）に印加される、ボルテージフォロワ回路の構成になる。コンデンサ６２Ｗは、スイッチ６５Ｗにより短絡され、充電電圧はリセットされる。コンデンサ６３Ｗは、演算増幅器６１Ｗの出力端子とグランドとの間に接続される。演算増幅器６１Ｗの出力信号Ｖｏ１は、図１１（ｃ）に示されるように、白レベル電圧Ｖ_Ｗに等しくなり、コンデンサ６３Ｗは白レベル電圧Ｖ_Ｗまで充電される。したがって、コンデンサ６３Ｗには、白レベル電圧Ｖ_Ｗ×容量値（αＣ）分の電荷が充電されている。このとき、スイッチ６８Ｗは回路を開放しているため、抵抗群３８に出力信号Ｖｏ１（白レベル電圧Ｖ_Ｗと同じ電圧）は印加されない（図１１（ｄ）破線）。

図１１（ａ）、（ｂ）に示されるように、タイミング信号φｂがレベルＨｉの期間Ｐ２において、タイミング信号φａはレベルＬｏｗである。スイッチ６７Ｗ、６８Ｗは回路を閉成し、スイッチ６５Ｗ、６６Ｗは回路を開放する。コンデンサ６３Ｗはグランドとの接続が開放され、コンデンサ６２Ｗとコンデンサ６３Ｗは並列接続の構成になる。即ち、容量（Ｃ＋αＣ）＝Ｃ（１＋α）のコンデンサが演算増幅器６１Ｗの出力端子と反転入力端子（−）との間に接続されたことになる。

コンデンサ６２Ｗとコンデンサ６３Ｗとに充電されている電荷量は、期間Ｐ１においてコンデンサ６３Ｗに充電されていた電荷量と等しいことから、
Ｖ_Ｗ×αＣ＝（Ｖ_Ｗ−Ｖｏ１）×（Ｃ＋αＣ）
が成立する。この式をＶｏ１について解くと、
Ｖｏ１＝Ｖ_Ｗ／（α＋１）
となる。即ち、入力電圧Ｖ_Ｗの１／（α＋１）の電圧が出力電圧となる。

黒レベル電圧Ｖ_Ｂに関連する回路は、白レベル電圧Ｖ_Ｗに関連する回路と同じ構成であり、同じ動作をする。印加される電圧が異なるだけであり、上述の説明において符号に付されるＷをＢに読み替えればよいので、説明を省略する。

期間Ｐ２において、白レベル電圧Ｖ_Ｗが入力される演算増幅器６１Ｗの出力信号Ｖｏ１は、図１１（ｃ）に示されるように、Ｖ_Ｗ／（α＋１）となる。期間Ｐ２のとき、スイッチ６８が閉じて抵抗群３８の両端に演算増幅器６１Ｗ、６１Ｂの出力が印加される。したがって、抵抗群３８の白レベル電圧Ｖ_Ｗ側では、図１１（ｄ）に実線で示されるように、電圧Ｖ_Ｗ／（α＋１）が印加され、黒レベル電圧Ｖ_Ｂ側では、電圧Ｖ_Ｂ／（α＋１）が印加される。なお、ガンマ電圧生成回路１１からＤＡコンバータ部１４に殆ど電流が流れないものとすると、スイッチ６８Ｗ、６８Ｂが開放されたとき（期間Ｐ１）、図１１（ｄ）に破線で示されるように、この入力電圧の１／（α＋１）の電圧が、維持されたままとなる。電圧Ｖ_Ｗ／（α＋１）と電圧Ｖ_Ｂ／（α＋１）とが印加された抵抗群３８は、表示デバイスのガンマ曲線に合せたガンマ電圧ＶＧ_１〜ＶＧ_Ｈを生成する。

このように、容量比１：αのコンデンサと、スイッチ素子と、演算増幅器とを組み合わせることにより、元の基準電圧の１／（α＋１）のガンマ電圧ＶＧ_１〜ＶＧ_Ｈを生成することが可能となる。このとき、コンデンサ６２Ｗ、６３Ｗを流れる電流、コンデンサ６２Ｂ、６３Ｂを流れる電流は、コンデンサ６３Ｗ、６３Ｂを充電するための電流だけであり、抵抗分割型の分圧回路と異なって常時電流を流しておく必要がない。したがって、消費電力は削減される。

一方、出力バッファ回路２５では、スイッチ７５、７６はタイミング信号φａに同期し、スイッチ７７、７８はタイミング信号φｂに同期して回路を開閉する。選択階調信号ＶＳは、表示データＤに基づいて、期間Ｐ１の先頭を基準として切り替わる。したがって、演算増幅器７１の入力信号Ｖｉは、図１１（ｅ）に示されるように、期間Ｐ１の先頭で切り替わり、期間Ｐ２まで電圧ＶＳ＝ＶＧ_Ｘ＝Ｖ_Ｘ／（α＋１）を維持する。次の期間Ｐ１において、ＤＡコンバータ回路２４が、表示データＤ’に基づいて選択階調信号を変化させるため、選択階調信号の電圧は、電圧ＶＳ’に変わる。

期間Ｐ１では、スイッチ７５、７６が閉じ、スイッチ７７、７８が開いているため、演算増幅器７１は、ボルテージフォロワ回路になる。出力信号Ｖｏがスイッチ７５を介して反転入力端子（−）に印加される。それとともに、コンデンサ７２、７３は短絡され、充電された電荷は全て放電される。したがって、演算増幅器７１の出力信号Ｖｏは、図１１（ｆ）に示されるように、入力電圧ＶＳ＝Ｖ_Ｘ／（α＋１）と同じ電圧となる。スイッチ７８は回路を開放しているため、表示出力信号Ｖｏｕｔは、図１１（ｇ）破線で示されるように、その前の電圧を維持している。

期間Ｐ２になると、スイッチ７５、７６は回路を開放し、スイッチ７７、７８は回路を閉成するため、コンデンサ７２とコンデンサ７３が、演算増幅器７１の出力端子とグランドとの間に直列に接続される。コンデンサ７２とコンデンサ７３の接続ノードが、演算増幅器７１の反転入力端子（−）に接続される。演算増幅器７１の反転入力端子（−）は、仮想短絡により正転入力端子（＋）と同じ電圧と見なせるため、コンデンサ７２には電圧（Ｖｏ−Ｖｉ）、コンデンサ７３には電圧Ｖｉが印加される。即ち、コンデンサ７２は電荷（Ｖｏ−Ｖｉ）Ｃを持ち、コンデンサ７３は電荷（Ｖｉ×αＣ）を持つことになる。これらの電荷は、等しく、（Ｖｏ−Ｖｉ）Ｃ＝（Ｖｉ×αＣ）が成り立つ。これをＶｏについて解くと、Ｖｏ＝（α＋１）Ｖｉとなる。即ち、入力電圧の（α＋１）倍の電圧が出力される。したがって、期間Ｐ２になると、演算増幅器７１の出力Ｖｏは、図１１（ｆ）に示されるように、ＶＳ（α＋１）となる。選択階調信号ＶＳは、ＶＳ＝ＶＧ_Ｘ＝Ｖ_Ｘ／（α＋１）であるから、出力電圧Ｖｏは、Ｖｏ＝Ｖ_Ｘとなる。期間Ｐ２において、スイッチ７８は閉じ、図１１（ｇ）に示されるように、表示出力信号Ｖｏｕｔ＝Ｖ_Ｘが表示デバイス１８に出力される。即ち、白レベル電圧Ｖ_Ｗ、黒レベル電圧Ｖ_Ｂから生成される表示デバイス１８に印加されるべきガンマ電圧Ｖ_１〜Ｖ_Ｈと同じレベルの電圧が、表示デバイス１８に供給されることになる。

このように、出力バッファ回路２５は、入力信号の（α＋１）倍の信号を出力することができる。したがって、１／（α＋１）に電圧圧縮されたガンマ電圧は、元の電圧レベルに電圧伸張されて表示デバイス１８に供給される。

このように、ガンマ電圧生成部１１は、表示デバイス１８に印加されるべき電圧レベルの１／（α＋１）のガンマ電圧を生成する。出力バッファ回路２５は、入力される階調選択信号ＶＳを（α＋１）倍した表示出力信号を期間Ｐ２において出力する。したがって、表示デバイス１８に印加されるべき電圧レベルのガンマ電圧が、表示デバイス１８に印加されることになる。ＤＡコンバータ回路２４は、表示デバイス１８に印加されるべき電圧の１／（α＋１）の電圧、通常の論理回路の電圧が印加される。表示デバイス１８に印加されるべき電圧の１／（α＋１）の電圧を通常の論理回路の電圧と同程度の電圧となるようにαを設定することにより、ＤＡコンバータ回路２４は、他の論理回路と同程度の耐圧の素子により構成される。したがって、高耐圧の素子による回路に比べて、ＤＡコンバータ回路２４は、回路の面積を削減できる。

また、表示デバイス１８に表示される白レベル、黒レベルを調整する場合、ガンマ電圧生成回路１１に供給される白レベル電圧、黒レベル電圧が調整されるだけでよい。個々のガンマ電圧の調整は不要であり、リニアな電圧調整が可能となる。

さらに、第３の実施の形態における出力バッファ回路２５は、第１、第２の実施の形態における出力バッファ回路に示されるような抵抗素子を備えていない。抵抗５２と抵抗５３との抵抗値の和（α＋１）Ｒが１メガオームで、出力電圧Ｖｏｕｔが５ボルトとすると、演算増幅器５１の出力端子からグランドに流れる電流は、５マイクロアンペアとなる。即ち、表示出力Ｖｏｕｔの使用の如何によらず、常時５マイクロアンペアの電流が流れていることになる。したがって、第３の実施の形態における出力バッファ回路２５は、余分に電流を流すことがなく、より低電力化を可能とする。

このように、第１から第３の実施の形態において、ガンマ電圧生成部１１は、表示デバイス１８に印加されるべき電圧レベルの１／（α＋１）のガンマ電圧を生成する。出力バッファ部１５は、入力される選択階調信号ＶＳを（α＋１）倍した表示出力信号Ｖｏｕｔを生成することにより、表示デバイス１８に所望のガンマ電圧を供給することができる。したがって、ＤＡコンバータ部１４は、１／（α＋１）のガンマ電圧を扱うことになり、従来に比べて低電圧回路で構成することが可能となる。即ち、ＤＡコンバータ部１４は、通常プロセスにより製造可能な回路によって構成できるようになる。したがって、ＤＡコンバータ部１４の占めるチップ面積は削減される。また、ＤＡコンバータ部１４の電源は、その前段のラッチ部１２と同一の電源を使用できるため、レベルシフト回路は必要ではなくなる。レベルシフト回路が削除されるため、さらに回路の省面積化が可能となる。

また、ガンマ電圧生成部１１において電圧圧縮された白レベル電圧Ｖ_Ｗ、黒レベル電圧Ｖ_Ｂは、出力バッファ部１５において元の電圧レベルに伸張されるため、表示する白レベル、黒レベルを設定する電圧調整が容易になる。さらに、抵抗比或いはコンデンサの容量比により電圧圧縮、電圧伸張の比率が設定できるため、出力バッファ部１５に絶対値電圧を調整するための調整機能は不要となる。したがって、従来の懸念点であったチップ面積の増加という問題も解消される。

従来の表示制御回路の構成を示すブロック図である。 従来の表示制御回路に属する出力バッファ回路を示す図である。 本発明の第１の実施の形態に係る表示制御回路の構成を示すブロック図である。 同ガンマ電圧生成回路の構成を示すブロック図である。 同ＤＡコンバータ回路の構成を示すブロック図である。 同出力バッファ回路の構成を示すブロック図である。 本発明の第２の実施の形態に係る出力バッファ回路の構成を示すブロック図である。 同出力バッファ回路の動作を示すタイミング図である。 本発明の第３の実施の形態に係るガンマ電圧生成回路の構成を示すブロック図である。 同出力バッファ回路の構成を示すブロック図である。 同ガンマ電圧生成回路と出力バッファ回路の動作を示すタイミング図である。

符号の説明

１１ ガンマ電圧生成回路
１２ ラッチ部
１４ ＤＡコンバータ部
１５ 出力バッファ部
１８ 表示デバイス
２１ ガンマ調整回路
２２−１〜−ｎ ラッチ回路
２４、２４−１〜−ｎ ＤＡコンバータ回路
２５、２５−１〜−ｎ 出力バッファ回路
３１、３２、３３、３４ 抵抗
３６、３７ バッファ回路
３８ 抵抗群
４１ デコーダ回路
４３ セレクタ回路
５１ 演算増幅器
５２、５３ 抵抗
５４ コンデンサ
５５、５６、５７ スイッチ
５８、５９ スイッチ
６０ ガンマ調整回路
６１、６１Ｗ、６１Ｂ 演算増幅器演算増幅器
６２、６２Ｗ、６２Ｂ コンデンサ
６３、６３Ｗ、６３Ｂ コンデンサ
６５、６６、６５Ｗ、６６Ｗ、６５Ｂ、６６Ｂ スイッチ
６７、６８、６７Ｗ、６８Ｗ、６７Ｂ、６８Ｂ スイッチ
７１ 演算増幅器
７２、７３ コンデンサ
７５、７６ スイッチ
７７、７８ スイッチ

Claims (11)

1. 表示データを保持するラッチ回路と、
   第１の参照電圧と、前記第１の参照電圧より低い第２の参照電圧との間を分圧して複数の表示電圧を生成するガンマ電圧生成回路と、
   前記表示データに基づいて前記複数の表示電圧の中から一の表示電圧を選択して出力するＤＡコンバータ部と、
   前記一の表示電圧を所定の増幅率である（α＋１）倍に増幅して表示デバイスに供給する出力バッファ部と、
   前記表示デバイスに表示される白レベルを調整する白レベル電圧を１／（α＋１）倍に降圧して前記第１の参照電圧を生成すると共に、前記表示デバイスに表示される黒レベルを調整する黒レベル電圧を１／（α＋１）倍に降圧して前記第２の参照電圧を生成する調整回路と
   を具備する表示制御回路。
2. 第１電圧範囲の基準電圧に基づいて第２電圧範囲のガンマ電圧群を生成するガンマ電圧生成回路と、前記第２電圧範囲の最大電圧は、前記第１電圧範囲の最大電圧より低く、
   表示デバイスに表示される表示データに対応する選択ガンマ電圧を前記ガンマ電圧群から選択するＤＡコンバータ部と、
   前記選択ガンマ電圧を前記第１電圧範囲の電圧レベルに変換して前記表示デバイスに供給する出力バッファ部と
   を具備し、
   前記ガンマ電圧生成回路は、前記第１電圧範囲の基準電圧を前記第２電圧範囲の基準電圧に降圧する調整回路を備え、前記第２電圧範囲の基準電圧に基づいて前記ガンマ電圧群を生成し、
   前記調整回路は、
   容量比が１：αである第１及び第２コンデンサと、
   前記第１コンデンサを放電する第１スイッチと、
   前記第２コンデンサに前記第１電圧範囲の基準電圧まで充電する第２スイッチと、
   前記第１コンデンサと前記第２コンデンサとを並列接続させる第３スイッチと
   を備え、
   前記第１電圧範囲の基準電圧から前記第２電圧範囲の基準電圧を時分割的に降圧して生成する
   表示制御回路。
3. 前記出力バッファ部は、フィードバックループに抵抗回路を備える増幅器を具備し、
   前記増幅器の増幅率は、前記抵抗回路に含まれる抵抗の抵抗値の比により設定される
   請求項２に記載の表示制御回路。
4. 前記抵抗回路は、抵抗値の比が１：αである第３抵抗と第４抵抗とを含み、
   前記出力バッファ部は、前記選択ガンマ電圧を（α＋１）倍して前記表示デバイスに供給する
   請求項３に記載の表示制御回路。
5. 前記出力バッファ部は、さらに、
   前記増幅器に入力される入力信号を切り替える選択回路と、
   アナログ電圧を記憶するアナログメモリと、
   前記アナログメモリに前記増幅器の出力を接続する第４スイッチと、
   前記増幅器の増幅率を１または（α＋１）に切り替える第５スイッチと
   を備え、
   前記第５スイッチが前記増幅器の増幅率を（α＋１）に切り替えた時、前記アナログメモリは、前記第４スイッチを介して前記増幅器から出力される前記選択ガンマ電圧の（α＋１）倍の電圧を記憶し、
   前記第５スイッチが前記増幅器の増幅率を１に切り替えた時、前記アナログメモリは、記憶した電圧を、前記選択回路を介して前記増幅器に出力する
   請求項４に記載の表示制御回路。
6. 前記アナログメモリは、コンデンサを備える
   請求項５に記載の表示制御回路。
7. 前記出力バッファ部は、フィードバックループにキャパシタ回路を備える増幅器を具備し、
   前記増幅器の増幅率は、前記キャパシタ回路に含まれるコンデンサの容量比により設定される
   請求項２に記載の表示制御回路。
8. 前記キャパシタ回路は、
   容量比が１：αである第３及び第４コンデンサと、
   前記第３コンデンサと前記第４コンデンサとを並列接続する第６スイッチと、
   並列接続された前記第３コンデンサと第４コンデンサとを放電する第７スイッチと、
   前記第４コンデンサの前記増幅器に接続されない側の端子を接地する第８スイッチと
   を備え、
   前記増幅器は、前記第８スイッチを閉成し、第６スイッチと第７スイッチとを開放する時に増幅率（α＋１）となる
   請求項７に記載の表示制御回路。
9. 第１電圧範囲の基準電圧を１／（α＋１）倍して第２電圧範囲の基準電圧に降圧する調整ステップと、前記第２電圧範囲の最大電圧は、前記第１電圧範囲の最大電圧より低く、
   前記第２電圧範囲の基準電圧からガンマ電圧信号群を生成するガンマ電圧生成ステップと、
   前記ガンマ電圧信号群のうちの前記表示デバイスに表示される表示データに対応する選択ガンマ電圧信号を選択するＤＡ変換ステップと、
   前記選択ガンマ電圧信号を（α＋１）倍して前記第１電圧範囲の表示ガンマ電圧信号に昇圧する昇圧ステップと
   を備え、
   前記調整ステップは、
   第１コンデンサを放電する放電ステップと、
   第２コンデンサを前記第１電圧範囲の基準電圧まで充電する充電ステップと、
   前記第１コンデンサと前記第２コンデンサとを並列接続させて前記第１電圧範囲の基準電圧を降圧する降圧ステップと
   を具備し、
   前記第１電圧範囲の基準電圧を前記第２電圧範囲の基準電圧に時分割的に降圧する
   表示制御方法。
10. 前記昇圧ステップは、
    並列接続される第３コンデンサと第４コンデンサと放電する並列放電ステップと、
    前記第３コンデンサと前記第４コンデンサとの接続を並列／直列に切り替えて増幅器の増幅率を１または（α＋１）に切り替える増幅率切替ステップと、
    前記増幅率が（α＋１）のとき、前記増幅器から出力される前記選択ガンマ電圧信号の（α＋１）倍の電圧を記憶する電圧記憶ステップと、
    前記増幅率が１のとき、前記電圧記憶ステップで記憶した電圧を前記増幅器に出力する記憶電圧出力ステップと
    を備え、
    時分割的に前記選択ガンマ電圧信号を（α＋１）倍に昇圧した前記表示ガンマ電圧信号を前記表示デバイスに供給する
    請求項９に記載の表示制御方法。
11. 前記第１電圧範囲の基準電圧を変更して前記表示デバイスに表示される濃淡を調整する濃淡調整ステップを備える
    請求項９または請求項１０に記載の表示制御方法。

Images