JP3294057B2 - 信号増幅器、信号線駆動回路および画像表示装置 - Google Patents

信号増幅器、信号線駆動回路および画像表示装置

Info

Publication number
JP3294057B2
JP3294057B2 JP14227895A JP14227895A JP3294057B2 JP 3294057 B2 JP3294057 B2 JP 3294057B2 JP 14227895 A JP14227895 A JP 14227895A JP 14227895 A JP14227895 A JP 14227895A JP 3294057 B2 JP3294057 B2 JP 3294057B2
Authority
JP
Japan
Prior art keywords
amplifier
signal
switching element
capacitor
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14227895A
Other languages
English (en)
Other versions
JPH08335059A (ja
Inventor
靖 久保田
憲一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP14227895A priority Critical patent/JP3294057B2/ja
Priority to US08/554,286 priority patent/US5734366A/en
Publication of JPH08335059A publication Critical patent/JPH08335059A/ja
Priority to US09/004,327 priority patent/US6054976A/en
Application granted granted Critical
Publication of JP3294057B2 publication Critical patent/JP3294057B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、高精度の信号増幅器、
および、オフセット補正機能を内蔵した信号増幅器に係
るものである。また、本発明は、このような信号増幅器
を備えた信号線駆動回路、および、アクティブ・マトリ
クス駆動方式の画像表示装置に係るものである。
【0002】
【従来の技術】信号増幅器は、極めて広い分野で利用さ
れており、それぞれの利用分野に適した回路方式が採用
されている。
【0003】以下では、アクティブ・マトリクス駆動方
式の画像表示装置を例に挙げ、そこで用いられる信号増
幅器について説明するが、これに限らず、他の幾つかの
分野においても適用できるものである。
【0004】アクティブ・マトリクス駆動方式の画像表
示装置は、図17に示すように、データ信号線駆動回路
SDと走査信号線駆動回路GDと表示部とからなってい
る。
【0005】表示部は、多数の走査信号線GLjと多数
のデータ信号線SLiとを走査信号線とデータ信号線と
が交差する状態で備え、隣接する2つの走査信号線GL
j、GLj+1 と隣接する2つのデータ信号線SLi、SL
i+1とで包囲された部分に、画素PIXがマトリクス状
に配置されている。
【0006】データ信号線駆動回路SDは、入力された
映像信号をサンプリングし、必要に応じて増幅して、各
データ信号線SLiに書き込む働きをする。走査信号線
駆動回路GDは、走査信号線GLjを順次選択し、画素
PIX内にあるスイッチング素子の開閉を制御すること
により、各データ信号線SLiに書き込まれた映像信号
(データ)を各画素PIXに書き込むとともに、各画素
PIXに書き込まれたデータを保持する働きをする。
【0007】画像表示装置として、例えば液晶表示装置
における各画素PIXは、図18に示すように、TFT
(薄膜トランジスター)等のスイッチング素子SWと、
画素容量(液晶容量CLおよび必要によって付加される
補助容量CSよりなる)とによって構成される。同図に
おいて、スイッチング素子SWのドレイン及びソースを
介してデータ信号線SLiと画素容量の一方の電極とが
接続され、スイッチング素子SWのゲートは走査信号線
GLjに接続され、画素容量の他方の電極(対向電極)
は全画素に共通の共通電極線に接続されている。そし
て、各液晶容量CLに印可された電圧により、液晶の透
過率または反射率が変調され、表示に供する。
【0008】アクティブ・マトリクス型液晶表示装置で
は、画素PIX内のスイッチング素子SWの基板材料と
して、透明基板上に形成された非晶質シリコン薄膜が用
いられてきた。また、走査信号線駆動回路GDやデータ
信号線駆動回路SDはそれぞれ外付けの駆動用IC(集
積回路)で構成されてきた。しかし、近年では、大画面
化に伴うスイッチング素子SWの駆動力向上や、駆動用
ICの実装コストの低減等の要求から、多結晶シリコン
薄膜上にモノリシックに画素アレイや駆動回路を形成す
る技術が報告されている。そして、その基板としては石
英基板やガラス基板が用いられているが、将来はプラス
チック基板が用いられる可能性もある。
【0009】上記のデータ信号線駆動回路SDの一例を
図19に示す。このデータ信号線駆動回路SDは、アナ
ログ・ドライバーと呼ばれている。
【0010】データ信号線駆動回路SDは、シフトレジ
スターSR…からなる走査回路と、ラッチ回路LAT
…、2種類のサンプリング・スイッチSWT…、及び、
利得がほぼ1の信号増幅器AMP…などから構成されて
いる。信号増幅器AMPの具体的回路構成例を図20に
示す。
【0011】映像信号線に入力されたアナログ映像信号
DATは、シフトレジスターSR…の各段からの出力パ
ルスに同期して開閉するサンプリンング・スイッチSW
Tにより、サンプリング・コンデンサーCsmpに蓄え
られる。そして、次の水平走査帰線期間において、ホー
ルド・コンデンサーChへ転送され、次の水平走査期間
において信号増幅器AMPを介してデータ信号線SLi
に出力される。
【0012】上記のデータ信号線駆動回路SDによれ
ば、データ信号線SLiへの書き込みに、ほぼ1水平走
査期間を充てることができるので、充分な書き込み特性
が得られ、その結果、良好な表示品位を得ることができ
る。また、この駆動回路SDでは、映像信号DATとし
てアナログ信号を扱っているので、原理的には、無限の
階調表示が可能である。
【0013】ところで、上述のデータ信号線駆動回路S
Dにおいて、映像信号DATを一旦サンプリング・コン
デンサーCsmpに蓄えた後、信号増幅器AMPに転送
するが、この時、信号増幅器AMPの入力部のホールド
・コンデンサーChの容量との容量分割により、信号
(電荷量)が減少する。従って、この減少分を回復させ
る必要がある場合には、利得が1以上の信号増幅器AM
Pを用いることが有効である。
【0014】利得が1以上の信号増幅器AMPの一例と
して、非反転増幅器の構成を図21に示す。また、この
信号増幅器AMPの具体的回路構成例を図22に示す。
【0015】この信号増幅器AMPは、オペアンプ51
と、オペアンプ51の出力端子と入力端子との間に接続
された抵抗素子52aと、出力端子と電源端子との間に
接続された抵抗素子52bとからなる非反転増幅器であ
り、利得(入力電圧に対する出力電圧の比)は、(Rs
+Rf)/Rsとなる。ここで、Rf、Rsは、それぞ
れ抵抗素子52a、52bの抵抗である。
【0016】利得が1以上の信号増幅器AMPの他の例
として、反転増幅器の構成を図23に示す。また、この
信号増幅器AMPの具体的回路構成例を図24に示す。
【0017】この信号増幅器AMPは、オペアンプ51
と、オペアンプ51の出力端子と入力端子との間に接続
された抵抗素子53aと、入力端子と信号入力源との間
に接続された抵抗素子54bとからなる非反転増幅器で
あり、利得(入力電圧に対する出力電圧の比)は、Rf
/Rsとなる。ここで、Rf、Rsは、それぞれ抵抗素
子53a、53bの抵抗である。
【0018】これらの信号増幅器AMPでは、抵抗素子
52a、52bの抵抗または、抵抗素子53a、53b
の抵抗を適当な値に設定することにより、所望の利得が
得られる。
【0019】
【発明が解決しようとする課題】しかしながら、上記従
来の信号増幅器AMPでは、オフセット電圧が生ずる可
能性があるという問題点を有している。
【0020】例えば、多結晶シリコン薄膜トランジスタ
ーでは、結晶の粒径とトランジスターのチャネル長とが
同オーダーであるため、閾値電圧や相互コンダクタン
ス、サブスレショールド係数などの特性が、トランジス
ター毎に異なっている。このように特性のばらついたト
ランジスター(多結晶シリコン薄膜トランジスター等)
で信号増幅器AMPを構成した場合、信号増幅器AMP
にオフセット電圧が生ずる可能性がある。ここで、オフ
セット電圧とは、信号増幅器AMPの入力側と出力側の
電圧差であり、信号増幅器AMPの入出力特性を表す曲
線では、平行移動の量(原点を通らなくなる)として現
れる。
【0021】例えば、前述の図20の信号増幅器AMP
において、トランジスターTR1aとTR1b、および
TR1cとTR1dが、それぞれ、対になっている。し
たがって、これらの対となるトランジスターの特性にア
ンバランスがあると、その特性バラツキの大きさに応じ
て、信号増幅器AMPの出力にオフセット電圧が生ずる
のである。
【0022】更に問題は、データ信号線駆動回路SD
(図19)のように複数の信号増幅器AMP…を備えた
回路において、オフセット電圧が各信号増幅器AMP毎
に、特性バラツキに対応したランダムな値をとることで
ある。
【0023】このようなオフセット電圧は、従来の単結
晶シリコン基板上に形成された駆動用ICにおいても見
られるが、それは数mV程度以下に抑えられていたた
め、大きな問題とはなっていなかった。しかし、上述の
ように多結晶シリコン薄膜トランジスターでは特性のバ
ラツキが大きいために、このオフセット電圧は、1V以
上に達することがある。例えば、液晶の駆動電圧(ダイ
ナミック・レンジ)を5Vとすると、1Vのオフセット
電圧の相違があると、4階調以上の表示は不可能とな
る。
【0024】また、利得が1以上の信号増幅器AMP
(図21または図23)を、多結晶シリコン薄膜トラン
ジスターの技術で製造しようとすると、抵抗素子52
a、52b(または53a、53b)のバラツキが問題
となってくる。すなわち、通常、抵抗素子52a、52
bは、トランジスターを形成するのと同じ半導体薄膜を
用いて形成されるので、その抵抗値Rf、Rsに、非常
に大きなバラツキを生じ、その結果、信号増幅器AMP
毎に利得に差が発生する。これは、信号増幅器AMPの
入出力特性を表す曲線では、傾きのバラツキとして現れ
る。
【0025】上記のような問題を解決するために、特開
平4−142591号公報に開示された液晶表示装置で
は、各信号増幅器のオフセット電圧を相殺する電圧を補
正データとして、予めメモリに記憶させておき、この補
正データと映像信号とを加算した信号をデータ信号線駆
動回路に入力することにより、オフセット電圧を相殺さ
せ、バラツキの影響をなくしている。
【0026】しかしながら、この方式では、上述のよう
に、各データ信号線毎にオフセット量が異なるために、
デバイス完成後に全ての信号線出力のオフセットを測定
し、その結果をメモリに記憶させる必要がある。これ
は、デバイスの測定およびメモリへの書き込み作業に伴
うコスト・アップに加え、駆動用ICに不揮発性メモリ
を組み込むことに伴うプロセス・コストの上昇をも招
く。
【0027】また、半導体のフェルミ・レベルやキャリ
ア移動度は、温度に対して大きく変化するため、画像表
示装置の動作環境温度によって、上記信号増幅器AMP
の特性が変化する。特に多結晶シリコン薄膜トランジス
ターのようにトランジスタ特性に大きなバラツキがある
場合には、その温度依存性にもバラツキが生じる可能性
が大きい。
【0028】更に、多結晶シリコン薄膜トランジスター
では、多結晶シリコン粒界およびゲート絶縁膜−多結晶
シリコン界面に多数の局在準位が存在するとともに、T
FT(薄膜トランジスター)基板が浮遊電位状態にある
ため、単結晶シリコン基板上に形成されるトランジスタ
ーよりも、トランジスター特性の経時変化が大きい。そ
の結果、信号増幅器の特性(オフセット電圧や入出力特
性の傾き等)にも、経時変化をきたすことが予想され
る。
【0029】以上のような温度変化や経時変化の問題に
対して、各信号増幅器AMPのオフセット電圧を予めメ
モリに記憶させておく上記従来の方法(特開平4−14
2591号公報)では、ほとんど対応できない。何故な
ら、画像表示装置のユーザーが、頻繁に、各信号増幅器
AMPのオフセット電圧を測定し、その値に応じてメモ
リ内容を書き換えることは、現実的には不可能だからで
ある。
【0030】以上のように、信号増幅器AMPでは、そ
のオフセット電圧や入出力特性の傾きにおいてバラツキ
が存在し、特に、多結晶シリコン薄膜からなるトランジ
スターで信号増幅器AMPを形成した場合、このバラツ
キが大きくなるという問題点を有している。また、この
ようなバラツキを有する信号増幅器AMPを画像表示装
置に用いた場合、信号増幅器AMP毎にオフセット電圧
や入出力特性の傾きが異なるため、高品質の画像表示が
困難になるという問題点を有している。
【0031】本発明は、このような従来技術の課題を解
決すべくなされたものであり、素子特性のバラツキの大
きい多結晶シリコン薄膜トランジスターのようなデバイ
スにおいても、オフセット電圧や入出力特性の傾きのバ
ラツキをなくした信号増幅器AMP、及び、これを用い
ることにより高品質表示を可能にした画像表示装置を提
供すること目的とする。
【0032】
【課題を解決するための手段】請求項1に係る信号増幅
器は、上記の課題を解決するために、アンプと、アンプ
に基準電圧を入力したときのアンプの出力電圧と基準電
圧との差をオフセット電圧として検出し、入力信号のレ
ベルをオフセット電圧分だけシフトさせた第1の信号に
対応し第1の信号が減衰した信号である補正信号をアン
プに入力することにより、アンプのオフセット電圧を低
減する補正手段とが備えられており、アンプの利得は、
第1の信号と補正信号との振幅比に設定されていること
を特徴としている。
【0033】請求項2に係る信号増幅器は、上記の課題
を解決するために、請求項1の信号増幅器であって、入
力信号はクロック信号に同期して入力され、補正手段に
よるオフセット電圧の低減がクロック毎に行われること
を特徴としている。
【0034】請求項3に係る信号増幅器は、上記の課題
を解決するために、請求項2の信号増幅器であって、補
正手段は、第1のコンデンサーと第1ないし第5のスイ
ッチング素子からなり、アンプの入力端子は、第1のス
イッチング素子を介して基準電圧の入力端子に接続され
ているとともに、第2のスイッチング素子を介して第1
のコンデンサーの一方の電極に接続されており、第1の
コンデンサーの一方の電極は第3のスイッチング素子を
介して入力信号の入力端子に接続されており、第1のコ
ンデンサーの他方の電極は第4のスイッチング素子を介
してアンプの出力端子に接続されているとともに、第5
のスイッチング素子を介して基準電圧の入力端子に接続
されていることを特徴としている。
【0035】請求項4に係る信号増幅器は、上記の課題
を解決するために、請求項2の信号増幅器であって、補
正手段は、第1および第2のコンデンサーと第2ないし
第7のスイッチング素子からなり、アンプの入力端子
は、第2のスイッチング素子を介して第1のコンデンサ
ーの一方の電極に接続されているとともに、第7のスイ
ッチング素子と第2のコンデンサーを介して定電圧端子
に接続されており、第1のコンデンサーの一方の電極は
第3のスイッチング素子を介して入力信号の入力端子に
接続されているとともに、第6のスイッチング素子を介
して基準電圧の入力端子に接続されており、第1のコン
デンサーの他方の電極は第4のスイッチング素子を介し
てアンプの出力端子に接続されているとともに、第5の
スイッチング素子を介して基準電圧の入力端子に接続さ
れていることを特徴としている。
【0036】請求項5に係る信号増幅器は、上記の課題
を解決するために、請求項2の信号増幅器であって、補
正手段は、第1および第3のコンデンサーと第1および
第3ないし第5のスイッチング素子からなり、アンプの
入力端子は、第1のスイッチング素子を介して基準電圧
の入力端子に接続されているとともに、第1のコンデン
サーの一方の電極に接続されており、第1のコンデンサ
ーの一方の電極は第3のスイッチング素子を介して入力
信号の入力端子に接続されており、第1のコンデンサー
の他方の電極は第4のスイッチング素子を介して信号増
幅器の出力端子に接続されているとともに、第5のスイ
ッチング素子を介して基準電圧の入力端子に接続されて
おり、さらに、第3のコンデンサーを介して定電圧端子
に接続されていることを特徴としている。
【0037】請求項6に係る信号増幅器は、上記課題を
解決するために、利得が1より大きい値Mの非反転型の
アンプと、第1のコンデンサー、並びに、第1ないし第
5の スイッチング素子からなる補正手段とを備え、上記
アンプの入力端子は、第1のスイッチング素子を介して
基準電圧の入力端子に接続されているとともに、第2の
スイッチング素子を介して第1のコンデンサーの第1の
電極に接続されており、上記第1のコンデンサーの第1
の電極は第3のスイッチング素子を介して入力信号の入
力端子に接続されており、上記第1のコンデンサーの第
2の電極は第4のスイッチング素子を介してアンプの出
力端子に接続されているとともに、第5のスイッチング
素子を介して基準電圧の入力端子に接続されており、上
記第1および第2のスイッチング素子が導通状態、上記
第4のスイッチング素子が導通状態、さらに、上記第5
のスイッチング素子が遮断状態にあることで、上記第1
のコンデンサーの第1の電極およびアンプの入力端子を
基準電圧にするとともに、基準電圧を印加したときの上
記アンプの出力電圧を上記第1のコンデンサーの第2の
電極に印加し、次いで、上記第2のスイッチング素子が
遮断状態になると共に、上記第3のスイッチング素子が
導通状態になることにより、上記第1のコンデンサーの
第1の電極に入力信号の電圧を書き込み、しかる後に、
上記第3のスイッチング素子を遮断状態にした後、第4
のスイッチング素子を遮断状態にすると共に、第5のス
イッチング素子を導通状態にすることにより、第1のコ
ンデンサーの第1の電極の電位を、当該第1のコンデン
サーの第2の電極の電位変化分だけシフトさせ、その
後、上記第1のスイッチング素子が遮断状態になり、上
記第2のスイッチング素子が導通状態になることによ
り、入力信号の電圧をVi、基準電圧が上記アンプに入
力されたときのアンプの出力電圧と基準電圧との差をΔ
Vとするとき、(Vi−ΔV)/Mの電圧を、上記アン
プに入力することを特徴としている。
【0038】請求項7に係る信号増幅器は、上記課題を
解決するために、利得が1より大きい値Mの反転型のア
ンプと、第1のコンデンサー、並びに、第1ないし第5
のスイッチング素子からなる補正手段とを備え、上記ア
ンプの入力端子は、第1のスイッチング素子を介して基
準電圧の入力端子に接続されているとともに、第2のス
イッチング素子を介して第1のコンデンサーの第1の電
極に接続されており、上記第1のコンデンサーの第1の
電極は第3のスイッチング素子を介して入力信 号の入力
端子に接続されており、上記第1のコンデンサーの第2
の電極は第4のスイッチング素子を介してアンプの出力
端子に接続されているとともに、第5のスイッチング素
子を介して基準電圧の入力端子に接続されており、上記
第1および第2のスイッチング素子が導通状態、上記第
4のスイッチング素子が遮断状態、さらに、上記第5の
スイッチング素子が導通状態にあることで、上記第1の
コンデンサーの第1および第2の電極、並びに、上記ア
ンプの入力端子を基準電圧にするとともに、次いで、上
記第2のスイッチング素子が遮断状態になると共に、上
記第3のスイッチング素子が導通状態になることによ
り、上記第1のコンデンサーの第1の電極に入力信号の
電圧を書き込み、しかる後に、上記第3のスイッチング
素子を遮断状態にした後、第5のスイッチング素子を遮
断状態にすると共に、第4のスイッチング素子を導通状
態にすることにより、第1のコンデンサーの第2の電極
の電位を、上記アンプの出力電位とするとともに、第1
のコンデンサーの第1の電極の電位を、当該第2の電極
の電位変化分だけシフトさせ、 その後、上記第1および
第4のスイッチング素子が遮断状態になり、上記第2の
スイッチング素子が導通状態になることにより、入力信
号の電圧をVi、基準電圧が上記アンプに入力されたと
きのアンプの出力電圧と基準電圧との差をΔVとすると
き、(Vi+ΔV)/Mの電圧を、上記アンプに入力す
ることを特徴としている。
【0039】請求項8に係る信号増幅器は、上記課題を
解決するために、利得が1より大きい値Mの非反転型の
アンプと、第1および第2のコンデンサー、並びに、第
2ないし第7のスイッチング素子からなる補正手段とを
備え、上記アンプの入力端子は、第2のスイッチング素
子を介して第1のコンデンサーの第1の電極に接続され
ているとともに、第7のスイッチング素子と第2のコン
デンサーを介して定電圧端子に接続されており、上記第
1のコンデンサーの第1の電極は第3のスイッチング素
子を介して入力信号の入力端子に接続されているととも
に、第6のスイッチング素子を介して基準電圧の入力端
子に接続されており、上記第1のコンデンサーの第2の
電極は第4のスイッチング素子を介してアンプの出力端
子に接続されているとともに、第5のスイッチング素子
を介して基準電圧の入力端子に接 続されており、上記第
2、第6および第7のスイッチング素子が導通状態、上
記第4のスイッチング素子が導通状態、さらに、上記第
5のスイッチング素子が遮断状態にあることで、上記第
1のコンデンサーの第1の電極およびアンプの入力端子
を基準電圧にするとともに、基準電圧を印加したときの
上記アンプの出力電圧を上記第1のコンデンサーの第2
の電極に印加し、次いで、上記第2および第6のスイッ
チング素子が遮断状態になると共に、上記第3のスイッ
チング素子が導通状態になることにより、上記第1のコ
ンデンサーの第1の電極に入力信号の電圧を書き込み、
しかる後に、上記第3のスイッチング素子を遮断状態に
した後、第4のスイッチング素子を遮断状態にすると共
に、第5のスイッチング素子を導通状態にすることによ
り、第1のコンデンサーの第1の電極の電位を、当該第
1のコンデンサーの第2の電極の電位変化分だけシフト
させ、その後、上記第7のスイッチング素子が遮断状態
になり、上記第2のスイッチング素子が導通状態になる
ことにより、入力信号の電圧をVi、基準電圧が上記ア
ンプに入力されたときのアンプの出力電圧と基準電圧と
の差をΔVとするとき、(Vi−ΔV)/Mの電圧を、
上記アンプに入力することを特徴としている。
【0040】請求項9に係る信号増幅器は、上記課題を
解決するために、利得が1より大きい値Mの反転型のア
ンプと、第1および第2のコンデンサー、並びに、第2
ないし第7のスイッチング素子からなる補正手段とを備
え、上記アンプの入力端子は、第2のスイッチング素子
を介して第1のコンデンサーの第1の電極に接続されて
いるとともに、第7のスイッチング素子と第2のコンデ
ンサーを介して定電圧端子に接続されており、上記第1
のコンデンサーの第1の電極は第3のスイッチング素子
を介して入力信号の入力端子に接続されているととも
に、第6のスイッチング素子を介して基準電圧の入力端
子に接続されており、上記第1のコンデンサーの第2の
電極は第4のスイッチング素子を介してアンプの出力端
子に接続されているとともに、第5のスイッチング素子
を介して基準電圧の入力端子に接続されており、上記第
2、第5、第6および第7のスイッチング素子が導通状
態、上記第4のスイッチング素子が遮断状態にあること
で、上記第1のコンデンサーの第1および第2の電極、
並びに、上記アンプの入力端子を基準電圧にするとと
に、次いで、上記第2および第6のスイッチング素子が
遮断状態になると共に、上記第3のスイッチング素子が
導通状態になることにより、上記第1のコンデンサーの
第1の電極に入力信号の電圧を書き込み、しかる後に、
上記第3のスイッチング素子を遮断状態にした後、第5
のスイッチング素子を遮断状態にすると共に、第4のス
イッチング素子を導通状態にすることにより、第1のコ
ンデンサーの第2の電極の電位を、上記アンプの出力電
位とするとともに、第1のコンデンサーの第1の電極の
電位を、当該第2の電極の電位変化分だけシフトさせ、
その後、上記第4および第7のスイッチング素子が遮断
状態になり、上記第2のスイッチング素子が導通状態に
なることにより、入力信号の電圧をVi、基準電圧が上
記アンプに入力されたときのアンプの出力電圧と基準電
圧との差をΔVとするとき、(Vi+ΔV)/Mの電圧
を、上記アンプに入力することを特徴としている。
【0041】請求項10に係る信号増幅器は、上記課題
を解決するために、利得が1より大きい値Mの非反転型
のアンプと、第1および第3のコンデンサー、並びに、
第1および第3ないし第5のスイッチング素子からなる
補正手段とを備え、上記アンプの入力端子は、第1のス
イッチング素子を介して基準電圧の入力端子に接続され
ているとともに、第1のコンデンサーの第1の電極に接
続されており、上記第1のコンデンサーの第1の電極は
第3のスイッチング素子を介して入力信号の入力端子に
接続されており、上記第1のコンデンサーの第2の電極
は第4のスイッチング素子を介して信号増幅器の出力端
子に接続されているとともに、第5のスイッチング素子
を介して基準電圧の入力端子に接続されており、さら
に、第3のコンデンサーを介して定電圧端子に接続され
ており、上記第1および第4のスイッチング素子が導通
状態、さらに、上記第5のスイッチング素子が遮断状態
にあることで、上記第1のコンデンサーの第1の電極お
よびアンプの入力端子を基準電圧にするとともに、基準
電圧を印加したときの上記アンプの出力電圧を、上記第
1のコンデンサーの第2の電極に印加し、次いで、上記
第1および第4のスイッチング素子が遮断状態になると
共に、上記第3のスイッチング素子が導通状態になるこ
とにより、上記第1のコンデンサーの第1の電極に入力
信号の電圧を書 き込み、しかる後に、上記第3のスイッ
チング素子を遮断状態にした後、第5のスイッチング素
子を導通状態にすることにより、上記第1のコンデンサ
ーの第2の電極を基準電位にすることで、入力信号の電
圧をVi、基準電圧が上記アンプに入力されたときのア
ンプの出力電圧と基準電圧との差をΔVとするとき、
(Vi−ΔV)/Mの電圧を、上記アンプに入力するこ
とを特徴としている。
【0042】請求項11に係る信号増幅器は、上記の課
題を解決するために、請求項1、2、3、4、5、6、
8または10の信号増幅器であって、上記アンプには、
オペアンプと、オペアンプの利得を設定する第4および
第5のコンデンサーとが備えられており、第4のコンデ
ンサーはオペアンプの反転入力端子と出力端子との間に
接続されており、第5のコンデンサーはオペアンプの反
転入力端子と定電圧源との間に接続されており、非反転
入力端子に入力された入力信号を非反転増幅することに
より得られた出力信号を出力端子から出力することを特
徴としている。
【0043】請求項12に係る信号増幅器は、上記の課
題を解決するために、請求項11の信号増幅器であっ
て、反転入力端子と出力端子とを定電圧源に接続するス
イッチング手段が備えられていることを特徴としてい
る。
【0044】請求項13に係る信号増幅器は、上記の課
題を解決するために、請求項1、2、3、4、7または
9の信号増幅器であって、上記アンプには、オペアンプ
と、オペアンプの利得を設定する第4および第5のコン
デンサーとが備えられており、第4のコンデンサーはオ
ペアンプの反転入力端子と出力端子との間に接続されて
おり、非反転入力端子は定電圧源に接続されており、信
号源から第5のコンデンサーを介して反転入力端子に入
力された入力信号を反転増幅することにより得られた出
力信号を出力端子から出力することを特徴としている。
【0045】請求項14に係る信号増幅器は、上記の課
題を解決するために、請求項13の信号増幅器であっ
て、反転入力端子と出力端子とを信号源に接続するスイ
ッチング手段が備えられていることを特徴としている。
【0046】請求項15に係る信号増幅器は、上記の課
題を解決するために、請求項12または14の信号増幅
器であって、入力信号は第1のクロック信号に同期して
入力され、スイッチング手段は第2のクロック信号に同
期してオンにされることを特徴としている。
【0047】請求項16に係る信号増幅器は、上記の課
題を解決するために、請求項15の信号増幅器であっ
て、第1のクロック信号と第2のクロック信号は同一周
波数であり、入力信号が入力される毎に、その直前にス
イッチング手段がオンにされることを特徴としている。
【0048】請求項17に係る信号増幅器は、上記の課
題を解決するために、請求項1ないし16のいずれか1
項に記載の信号増幅器であって、アンプの出力端子に基
準電圧を印加する第8のスイッチング素子が設けられて
いることを特徴としている。
【0049】請求項18に係る信号増幅器は、上記の課
題を解決するために、請求項1ないし16のいずれか1
項に記載の信号増幅器であって、アンプの出力端子と外
部の負荷とを電気的に切り離す第9のスイッチング素子
が設けられていることを特徴としている。
【0050】請求項19に係る信号線駆動回路は、上記
の課題を解決するために、クロック信号に同期して映像
信号を取り込むサンプリング手段と、サンプリングされ
た映像信号を他のクロック信号に同期して一括してデー
タ信号線に出力する出力手段とを備えた信号線駆動回路
において、上記出力手段が、請求項1ないし18のいず
れか1項に記載の信号増幅器であることを特徴としてい
る。
【0051】請求項20に係る画像表示装置は、上記の
課題を解決するために、マトリクス状に配列して表示画
素からなる表示部と、映像信号をサンプリングしてデー
タ信号線に出力する第1の信号線駆動回路と、走査信号
線を順次選択してデータ信号線上の映像信号を表示画素
に書き込む第2の信号線駆動回路とを備えた画像表示装
置において、上記第1の信号線駆動回路は請求項19
記載の信号線駆動回路であり、表示画素と第1の信号線
駆動回路とが同一基板上に形成されており、かつ、第1
の信号線駆動回路は薄膜トランジスターからなることを
特徴としている。
【0052】
【作用】請求項1の構成によれば、アンプと、アンプに
基準電圧を入力したときのアンプの出力電圧と基準電圧
との差をオフセット電圧として検出し、入力信号のレベ
ルをオフセット電圧分だけシフトさせた第1の信号に対
応し第1の信号が減衰した信号である補正信号をアンプ
に入力することにより、アンプのオフセット電圧を低減
する補正手段とが備えられており、アンプの利得は、第
1の信号と補正信号との振幅比に設定されているので、
アンプのオフセット電圧を低減できる。これにより、入
力信号とほぼ同一レベルの出力信号を得ることができ
る。
【0053】請求項2の構成によれば、請求項1の信号
増幅器であって、入力信号はクロック信号に同期して入
力され、補正手段によるオフセット電圧の低減がクロッ
ク毎に行われるので、請求項1の作用に加え、信号増幅
器の動作環境(温度など)の変化や諸特性の経時変化に
よりオフセット電圧が変動しても、常に、オフセット電
圧を相殺することが可能になる。
【0054】請求項3ないし5の構成によれば、請求項
の作用に加え、単純な回路構成で、オフセット電圧を
低減する機能を有する信号増幅器を実現することができ
る。
【0055】請求項6ないし10の構成によれば、単純
な回路構成で、オフセット電圧を低減する機能を有する
信号増幅器を実現することができる。
【0056】請求項11の構成によれば、上記アンプに
は、オペアンプと、オペアンプの利得を設定する第4お
よび第5のコンデンサーとが備えられており、第4のコ
ンデ ンサーはオペアンプの反転入力端子と出力端子との
間に接続されており、第5のコンデンサーはオペアンプ
の反転入力端子と定電圧源との間に接続されており、非
反転入力端子に入力された入力信号を非反転増幅するこ
とにより得られた出力信号を出力端子から出力するの
で、第4および第5のコンデンサーのキャパシタンスに
よって信号増幅器の利得を設定することができる。した
がって、抵抗によって利得を設定する従来の信号増幅器
と比較して高精度に利得を設定することが可能な非反転
型の信号増幅器を実現できる。特に、多結晶シリコン薄
膜等の半導体薄膜上に信号増幅器を作製する場合、従来
よりもはるかに高精度な利得を有する非反転型の信号増
幅器を実現できる。
【0057】請求項12の構成によれば、請求項11の
信号増幅器であって、反転入力端子と出力端子とを定電
圧源に接続するスイッチング手段が備えられているの
で、請求項11の作用に加え、反転入力端子と出力端子
とを定電圧源の電位にリセットできる。これにより、信
号増幅器の利得は、(Ca+Cb)/Caにより定ま
る。ここで、Ca、Cbは、それぞれ第4および第5の
コンデンサーのキャパシタンスである。
【0058】請求項13の構成によれば、上記アンプに
は、オペアンプと、オペアンプの利得を設定する第4お
よび第5のコンデンサーとが備えられており、第4のコ
ンデンサーはオペアンプの反転入力端子と出力端子との
間に接続されており、非反転入力端子は定電圧源に接続
されており、信号源から第5のコンデンサーを介して反
転入力端子に入力された入力信号を反転増幅することに
より得られた出力信号を出力端子から出力するので、第
4および第5のコンデンサーのキャパシタンスによって
信号増幅器の利得を設定することができる。これによ
り、抵抗によって利得を設定する従来の信号増幅器と比
較して高精度に利得を設定することが可能な反転型の信
号増幅器を実現できる。特に、多結晶シリコン薄膜等の
半導体薄膜上に信号増幅器を作製する場合、従来よりも
はるかに高精度な利得を有する反転型の信号増幅器を実
現できる。
【0059】請求項14の構成によれば、請求項13の
信号増幅器であって、反転入力端子と出力端子とを信号
源に接続するスイッチング手段が備えられているので、
請求項13の作用に加え、反転入力端子と出力端子とを
信号源の電位にリセットできる。これにより、信号増幅
器の利得は、Cb/Caにより定まる。ここで、Ca、
Cbは、それぞれ第4、第5のコンデンサーのキャパシ
タンスである。
【0060】請求項15の構成によれば、請求項12ま
たは14の信号増幅器であって、入力信号は第1のクロ
ック信号に同期して入力され、スイッチング手段は第2
のクロック信号に同期してオンにされるので、請求項1
2または14の作用に加え、第4、第5のコンデンサー
に蓄えられた電荷のリークがあっても、一定した利得を
維持できる。
【0061】請求項16の構成によれば、請求項15の
信号増幅器であって、第1のクロック信号と第2のクロ
ック信号は同一周波数であり、入力信号が入力される毎
に、その直前にスイッチング手段がオンにされるので、
請求項15の作用に加え、より安定した利得を維持でき
る。
【0062】請求項17の構成によれば、請求項1ない
し16のいずれか1項に記載の信号増幅器であって、ア
ンプの出力端子に基準電圧を印加する第8のスイッチン
グ素子が設けられているので、請求項1ないし16のい
ずれか1項の作用に加え、信号増幅器の負荷を軽減する
ことができる。このため、オフセット電圧の補正に要す
る時間を短縮することができる。
【0063】請求項18の構成によれば、請求項1ない
し16のいずれか1項に記載の信号増幅器であって、ア
ンプの出力端子と外部の負荷とを電気的に切り離す第9
のスイッチング素子が設けられているので、請求項1な
いし16のいずれか1項の作用に加え、信号増幅器の負
荷を軽減することができる。このため、オフセット電圧
の補正に要する時間を短縮することができる。
【0064】請求項19の構成によれば、クロック信号
に同期して映像信号を取り込むサンプリング手段と、サ
ンプリングされた映像信号を他のクロック信号に同期し
て一括してデータ信号線に出力する出力手段とを備えた
信号線駆動回路において、上記出力手段が、請求項1な
いし18のいずれか1項に記載の信号増幅器であるの
で、サンプリングされた映像信号とほぼ同一レベルの信
号をデータ信号線に出力することができる。
【0065】請求項20の構成によれば、マトリクス状
に配列して表示画素からなる表示部と、映像信号をサン
プリングしてデータ信号線に出力する第1の信号線駆動
回路と、走査信号線を順次選択してデータ信号線上の映
像信号を表示画素に書き込む第2の信号線駆動回路とを
備えた画像表示装置において、上記第1の信号線駆動回
路は請求項19に記載の信号線駆動回路であるので、入
力された映像信号とほぼ同一レベルの信号をデータ信号
線に出力することができる。これにより、高品質の画像
表示が可能となる。しかも、表示画素と第1の信号線駆
動回路とが同一基板上に形成されており、かつ、第1の
信号線駆動回路は薄膜トランジスターからなるので、透
過型の画像表示装置を構成することができるとともに、
信号増幅器を含む実用的な駆動回路を構成することがで
きる。
【0066】
【実施例】本発明に係る帰還型の非反転信号増幅器につ
いて図1ないし図4に基づいて説明すれば、以下の通り
である。
【0067】この信号増幅器は、図1に示すように、オ
ペアンプ1と、コンデンサー2a、2b(第4、第5の
コンデンサー)とからなっている。オペアンプ1の反転
入力端子と出力端子との間にはコンデンサー2aが接続
されており、反転入力端子と外部の定電圧源との間には
コンデンサー2bが接続されている。入力信号は非反転
入力端子に入力され、出力信号はオペアンプ1の出力端
子から出力される。
【0068】上記の構成において、入力信号を非反転入
力端子に入力する。出力端子の電位と反転入力端子の電
位との差(すなわち、コンデンサー2aに印加される電
圧)および反転入力端子の電位と定電圧源の電位Vre
fとの差(すなわち、コンデンサー2bに印加される電
圧)は、コンデンサー2a、2bのキャパシタンスC
a、Cbに反比例する。その結果、 Vo=Vi×(Ca+Cb)/Ca −−− (1) となる。ここで、Vo、Viは、それぞれ、定電圧源の
電位Vrefを基準とした出力信号の電圧、入力信号の
電圧である。
【0069】式(1)より、本発明の信号増幅器の利得
はキャパシタンスCa、Cbにより決定されることが分
かる。換言すれば、コンデンサー2a、2bのキャパシ
タンスCa、Cbを変えることにより、任意の利得に設
定できる。
【0070】上記の非反転信号増幅器の具体的回路例を
図2に示す。
【0071】ところで、式(1)は、入力信号を非反転
入力端子に入力する直前にオペアンプ1の出力端子の電
位および反転入力端子の電位が定電圧源の電位Vref
に等しく、かつ、反転入力端子の電位が電荷のリーク等
により変化しない場合、正確に成り立つ。このため、一
定期間毎に、反転入力端子を出力端子と定電圧源の電圧
端子とに短絡することが望ましい。
【0072】具体的には例えば、図3に示すように、反
転入力端子の電位と出力端子の電位とを定電圧源の電位
Vrefにリセットするためのスイッチング素子3を設
け、一定期間毎に入力されるリセット信号RSTでスイ
ッチング素子3をオンにすればよい。特に、入力信号が
一定期間(1サイクル期間)毎に入力される場合には、
図4に示すように、入力信号が入力される直前にリセッ
ト期間を設け、反転入力端子の電位をリセットすること
が有効である。
【0073】従来の信号増幅器では、利得を決定する素
子として抵抗を用いてきたが、本発明の信号増幅器で
は、利得を決定する素子としてコンデンサー2a、2b
を用いている。これは、抵抗を用いた場合に較べて、信
号増幅器の利得を精密に制御できるからである。
【0074】信号増幅器では、利得を制御する抵抗やコ
ンデンサーの値にバラツキがあると、利得が設計値から
ずれてしまうが、一般に、半導体集積回路内において
は、抵抗よりもコンデンサーの方が安定した値を得るこ
とができる。なぜなら、抵抗の値は、半導体層の結晶性
や不純物濃度およびその活性化率などが関係し、変動要
因が大きいのに対し、コンデンサーの容量値は、良好な
均一性が期待できる絶縁膜の膜厚と誘電率のみで決定さ
れるからである。
【0075】特に、信号増幅器を薄膜トランジスターで
構成する場合には、結晶性のバラツキが大きくなるた
め、抵抗の値は不安定になり、設計通りの利得を得るこ
とは困難になる。更に、信号増幅器を、多結晶シリコン
薄膜トランジスターで構成する場合には、抵抗の不安定
性はより顕著になるので、本発明のようにコンデンサー
2a、2bを用いる構成のメリットが大きくなる。
【0076】本発明に係る帰還型の反転信号増幅器につ
いて図5ないし図7に基づいて説明すれば、以下の通り
である。なお、説明の便宜上、前記の非反転信号増幅器
の図面に示した部材と同一の機能を有する部材には、同
一の符号を付記し、その説明を省略する。
【0077】この信号増幅器は、図5に示すように、オ
ペアンプ1と、コンデンサー3a、3b(第4、第5の
コンデンサー)とからなっている。オペアンプ1の反転
入力端子と出力端子との間にはコンデンサー3aが接続
されており、非反転入力端子は外部の定電圧源に接続さ
れている。入力信号はコンデンサー3bを介して反転入
力端子に入力され、出力信号はオペアンプ1の出力端子
から出力される。
【0078】上記の構成において、入力信号をコンデン
サー3bを介して反転入力端子に入力する。出力端子の
電位と反転入力端子の電位との差(すなわち、コンデン
サー3aに印加される電圧)および反転入力端子の電位
と入力信号源の電位との差(すなわち、コンデンサー3
bに印加される電圧)は、コンデンサー3a、3bのキ
ャパシタンスCa、Cbに反比例する。その結果、 Vo=Vi×Cb/Ca −−− (2) となる。ここで、Vo、Viは、それぞれ、定電圧源の
電位Vrefを基準とした出力信号の電圧、入力信号の
電圧である。
【0079】式(2)より、本発明の信号増幅器の利得
はキャパシタンスCa、Cbにより決定されることが分
かる。換言すれば、コンデンサー3a、3bのキャパシ
タンスCa、Cbを変えることにより、任意の利得に設
定できる。
【0080】上記の反転信号増幅器の具体的回路例を図
6に示す。
【0081】ところで、式(2)は、入力信号を入力す
る直前にオペアンプ1の出力端子の電位および入力信号
源の電位が反転入力端子の電位(=定電圧源の電位Vr
ef)に等しく、かつ、反転入力端子の電位が電荷のリ
ーク等により変化しない場合、正確に成り立つ。このた
め、一定期間毎に、反転入力端子を出力端子と入力信号
源とに短絡することが望ましい。
【0082】具体的には例えば、図7に示すように、出
力端子と入力信号源とを反転入力端子の電位にリセット
するためのスイッチング素子4を設け、一定期間毎に入
力されるリセット信号RSTでスイッチング素子4をオ
ンにすればよい。特に、入力信号が一定期間(1サイク
ル期間)毎に入力される場合には、入力信号が入力され
る直前にリセット期間を設け、反転入力端子の電位をリ
セットすることが有効である(図4参照)。
【0083】本発明の反転信号増幅器においても、上記
の非反転信号増幅器と同様の理由により、利得を精密に
制御できるというメリットがある。
【0084】本発明に係るオフセット補正機能を内蔵し
た信号増幅器について図8ないし図16に基づいて説明
すれば、以下の通りである。
【0085】この信号増幅器は、図8に示すように、ア
ンプ11と、アンプ11のオフセット電圧を補正する補
正手段12とを備えている。アンプ11は、非反転型で
あっても反転型であってよいが、その利得は1以上であ
る。
【0086】補正手段12は、アンプ11に基準電圧V
refを入力し、このときのアンプ11の出力電圧(V
ref+ΔV)と、基準電圧Vrefとの差をオフセッ
ト電圧ΔVとして検出するようになっている。そして、
アンプ11として非反転型を使用した場合、入力信号の
電圧Viからオフセット電圧ΔVを減算した電圧(第1
信号の電圧)をアンプ11に入力するようになってお
り、アンプ11として反転型を使用した場合、入力信号
の電圧Viにオフセット電圧ΔVを加算した電圧(第1
信号の電圧)をアンプ11に入力するようになってい
る。
【0087】ところで、補正手段12は、後述するよう
に、複数のスイッチング素子やコンデンサーなどで構成
されている。このため、内部の寄生容量が無視できな
い。特に、入力信号を一旦取り込んで、それにオフセッ
ト電圧ΔVの補正をしようとした場合、電荷量の容量分
割によって、入力信号の電圧Viだけでなく、検出した
オフセット電圧ΔVも減少してしまう。例えば、アンプ
11として非反転型を使用した場合、アンプ11に入力
される電圧Via(補正信号の電圧)は、電圧Vref
を基準として、 Via=(Vi−ΔV)/M −−− (3) となる。ここで、Mは寄生容量等による電圧の減衰を表
すパラメーターであり、M>1である。
【0088】信号増幅器の利得が1であれば、出力信号
の電圧Voは、 Vo=Via+ΔV =(Vi/M)+((M−1)/M)×ΔV −−− (4) となる。したがって、オフセット電圧は完全には相殺さ
れない。
【0089】そこで、本発明に係る信号増幅器では、ア
ンプ11の利得をパラメーターM(第1信号と補正信号
との振幅比)に等しい値に設定している。これによれ
ば、出力信号の電圧Voは、 Vo=Via×M+ΔV =(Vi−ΔV)+ΔV =Vi −−− (5) となる。したがって、オフセット電圧ΔVは完全には相
殺され、入力信号の電圧Viに等しい電圧Voを有する
出力信号を得ることができる。
【0090】パラメーターMは、信号増幅器を構成する
トランジスターやコンデンサー、配線などの容量値から
決定されるものであり、回路構成やレイアウト・パター
ン、プロセス・パラメーターから容易に算出できる。
【0091】上記信号増幅器において、オフセット電圧
ΔVの検出は、信号増幅器の動作開始時に行ってもよい
が、入力信号が一定期間毎に(クロック信号に同期し
て)入力される場合には、クロック毎に行うことが望ま
しい。
【0092】オフセット電圧ΔVをクロック毎に補正す
ると、信号増幅器の動作環境の変化(例えば、温度変化
など)、あるいは、信号増幅器の諸特性の経時変化によ
りオフセット電圧ΔVが変動しても、常に、オフセット
電圧ΔVを相殺することが可能となる。
【0093】ところで、上記信号増幅器は、単結晶シリ
コン基板上のトランジスターで構成された信号増幅器を
用いた場合においても効果があるが、信号増幅器を構成
するスイッチング素子として、特性バラツキの大きい薄
膜トランジスター、特に、多結晶シリコン薄膜トランジ
スターを用いた場合に、より有効である。
【0094】上記オフセット補正機能を内蔵した信号増
幅器の具体的な回路構成例を図9に示す。
【0095】この信号増幅器の補正手段12は、コンデ
ンサーC1(第1のコンデンサー)と5個のスイッチン
グ素子TR1〜5(第1〜第5のスイッチング素子)と
からなっている。アンプ11の入力端子は、スイッチン
グ素子TR1を介して基準電圧Vrefに接続されてい
ると共に、スイッチング素子TR2を介してコンデンサ
ーC1の第1の電極に接続されている。そして、このコ
ンデンサーC1の第1の電極は、スイッチング素子TR
3を介して、本信号増幅器の入力端子に接続されてい
る。一方、コンデンサーC1の第2の電極は、スイッチ
ング素子TR4を介してアンプ11の出力端子に接続さ
れていると共に、スイッチング素子TR5を介して基準
電圧Vrefに接続されている。
【0096】尚、信号レベルの安定化のために、アンプ
11の入力端に、小容量のコンデンサーを付加してもよ
い。これは、アンプ11とスイッチング素子TR1及び
TR2の寄生容量や配線容量だけでは、信号レベルを安
定化することが不充分な場合に有効である。
【0097】アンプ11は、前述のように、非反転型で
あっても反転型であってもよい。アンプ11は、ある入
力電圧範囲において、常に一定のオフセット電圧(Δ
V)があるとする。すなわち、ある入力Vに対して、そ
の出力は(M×V+ΔV)であるとする。
【0098】次に、上記の信号増幅器の動作について説
明する。図10は、図9の信号増幅器を駆動する際の各
制御信号の波形である。図10(a)は、アンプ11が
非反転型の場合の波形であり、図10(b)は、アンプ
11が反転型の場合の波形である。
【0099】図10に示された波形は、スイッチング素
子TR1〜TR5がnチャネル型トランジスターの場合
のものであり、pチャネル型トランジスターの場合に
は、位相を逆にした波形となる。更に、電荷の転送をよ
り完全に、かつ、効率的に行うためには、スイッチング
素子TR1〜TR5をCMOS構成(nチャネル型トラ
ンジスターとpチャネル型トランジスターとを並列に接
続した構成)とすることが望ましい。その場合には、そ
れぞれに対応した制御信号が必要となる。
【0100】また、図10において、ある制御信号の波
形の立ち上がりと、他の制御信号の立ち下がりが同時で
あるように図示されているが、実際には、制御信号のレ
ベル変化には有限の時間を要するので、制御信号の立ち
上がりを僅かに遅らせて、立ち上がりと立ち下がりの重
なりをなくすことが好ましい。これにより、スイッチン
グ素子における電荷のリークを防ぎ、オフセット電圧の
精度の高い補正を行うことができる。以上は、後述の実
施例においても同様である。
【0101】アンプ11が非反転型の場合の動作を、図
10(a)を参照して説明する。
【0102】まず、スイッチング素子TR2およびスイ
ッチング素子TR1を導通状態にし、コンデンサーC1
の第1の電極とアンプ11の入力端子を基準電圧(Vr
ef)にする。その結果、アンプ11の出力端子には、
アンプ11のオフセット電圧分だけシフトした電圧(V
ref+ΔV)が出力される。このとき、スイッチング
素子TR5は遮断状態にあり、スイッチング素子TR4
が導通状態にあるので、この出力(Vref+ΔV)は
コンデンサーC1の第2の電極に印加される。
【0103】次いで、スイッチング素子TR2を遮断状
態にすると共に、スイッチング素子TR3を導通状態に
して、コンデンサーC1の第1の電極に例えば映像デー
タ(入力信号の電圧Vi)を書き込む。
【0104】しかる後に、スイッチング素子TR3を遮
断状態にした後、スイッチング素子TR4を遮断状態に
すると共に、スイッチング素子TR5を導通状態にする
ことにより、コンデンサーC1の第2の電極を基準電位
(Vref)にする。このとき、コンデンサーC1の第
1の電極の電位は、コンデンサーC1の第2の電極の電
位変化分(−ΔV)だけシフトした値(Vi−ΔV)を
とる。
【0105】その後、スイッチング素子TR1を遮断状
態にする共に、スイッチング素子TR2を導通状態にす
ることにより、オフセット電圧分だけシフトさせた映像
データ(Vi−ΔV)を、アンプ11の入力端子に与え
る。
【0106】各スイッチング素子TR1〜TR5及び配
線の寄生容量が充分に小さければ、コンデンサーC1に
記憶されたデータ(電荷量)への影響を無視することが
でき、アンプ11への入力電圧も(Vi−ΔV)となる
が、実際には、寄生容量のために、入力電圧は1/Mに
減少し、(Vi−ΔV)/Mとなる。この信号電圧を、
オフセット電圧がΔVで利得がMのアンプ11に入力す
ることにより、オフセット電圧ΔVが相殺されて、入力
映像データ(入力信号の電圧Vi)と同電圧の信号(V
o)が出力端子に出力される。
【0107】アンプ11には、前述の図1の非反転信号
増幅器を使用することができるが、これに限らず、従来
技術として示した図22の非反転信号増幅器を含むあら
ゆる構成の非反転信号増幅器を使用することもできる。
尚、これは以下においても同様である。
【0108】次に、アンプ11が反転型の場合の動作
を、図10(b)を参照して説明する。
【0109】まず、スイッチング素子TR2およびスイ
ッチング素子TR1を導通状態にし、コンデンサーC1
の第1の電極とアンプ11の入力端子を基準電位(Vr
ef)にする。その結果、アンプ11の出力端子には、
アンプ11のオフセット電圧分だけシフトした電圧(V
ref+ΔV)が出力される。このとき、スイッチング
素子TR4は遮断状態にあり、スイッチング素子TR5
が導通状態にあるので、基準電位Vrefはコンデンサ
ーC1の第2の電極に印加される。
【0110】次いで、スイッチング素子TR2を遮断状
態にすると共に、スイッチング素子TR3を導通状態に
して、コンデンサーC1の第1の電極に映像データ(V
i)を書き込む。しかる後に、スイッチング素子TR3
を遮断状態にした後、スイッチング素子TR5を遮断状
態にすると共に、スイッチング素子TR4を導通状態に
することにより、コンデンサーC1の第2の電極を、ア
ンプ11の出力電位(Vref+ΔV)とする。このと
き、コンデンサーC1の第1の電極の電位は、コンデン
サーC1の第2の電極の電位変化分(ΔV)だけシフト
した値(Vi+ΔV)をとる。
【0111】その後、スイッチング素子TR1およびT
R4を遮断状態にすると共に、スイッチング素子TR2
を導通状態にすることにより、オフセット電圧分だけシ
フトさせた映像データ(Vi+ΔV)を、アンプ11の
入力端子に与える。
【0112】各スイッチング素子TR1〜TR5及び配
線の寄生容量が十分に小さければ、コンデンサーC1に
記憶されたデータへの影響を無視することができ、アン
プ11への入力電圧も(Vi+ΔV)となるが、実際に
は、寄生容量のために、入力電圧は1/Mに減少し、
(Vi+ΔV)/Mとなる。この信号電圧を、オフセッ
ト電圧がΔVで利得がMの反転型アンプ11に入力する
ことにより、オフセット電圧が相殺されて、入力映像デ
ータ(Vi)と逆極性(Vrefを基準として)で同電
圧の信号(−Vo)が出力端子に出力される。
【0113】アンプ11には、前述の図5の反転信号増
幅器を使用することができるが、これに限らず、従来技
術として示した図24の反転信号増幅器を含むあらゆる
構成の反転信号増幅器を使用することもできる。尚、こ
れは以下においても同様である。
【0114】上記の信号増幅器(以下の実施例における
信号増幅器にも当てはまる)において、オフセット電圧
ΔVを補正するためには、ある時間を要する。これを、
短くするためには、アンプ11の負荷を軽くすればよ
い。何故なら、この補正期間において、最も時間を要す
るのは、基準電圧Vrefに対するアンプ11の出力電
圧(Vref+ΔV)が安定するまでの時間であるから
である。特に、オフセット電圧の補正前の入力信号のレ
ベルが、基準電圧Vrefから大きく異なっていた場
合、この時間が長くなる。
【0115】具体的には、図11に示すように、アンプ
11の出力端子に、基準電圧Vrefを印加するための
スイッチング素子TR8(第8のスイッチング素子)を
付加してもよい。スイッチング素子TR8はON抵抗が
十分に小さく設計されており、アンプ11の入力端子に
基準電圧Vrefが入力される直前に、このスイッチン
グ素子TR8を導通させることにより、予め、容量性負
荷の大きい出力端子を充電させておくことができる。
【0116】他の方法としては、図12に示すように、
アンプ11の出力端子の直後に、スイッチング素子TR
9(第9のスイッチング素子)を設け、本来の出力信号
が出力されない期間は、負荷を切り離すことも有効であ
る。
【0117】上記オフセット補正機能を内蔵した信号増
幅器(図8)の他の具体的な回路構成例を図13に示
す。
【0118】この信号増幅器の補正手段12は、2個の
コンデンサーC1〜2(第1〜第2のコンデンサー)と
6個のスイッチング素子TR2〜7(第2〜第7のスイ
ッチング素子)とからなっている。この信号増幅器は、
前記の信号増幅器(図9)から、スイッチング素子TR
1を取り除き、コンデンサーC1の一方の電極に基準電
圧Vrefを印加するためのスイッチング素子TR6
と、アンプ11の入力端子の電位を保持するためのスイ
ッチング素子TR7とコンデンサーC2とを追加したも
のである。ここで、コンデンサーC2の第2の電極に印
加される電圧V0は、一定であればいかなる電圧であっ
ても構わない。
【0119】この信号増幅器においても、アンプ11
は、非反転型と反転型のいずれであってもよい。
【0120】次に、上記の信号増幅器の動作について説
明する。図14は、図13の信号増幅回路を駆動する際
の各制御信号の波形である。図14(a)は、アンプ1
1が非反転型の場合の波形であり、図14(b)は、ア
ンプ11が反転型の場合の波形である。
【0121】アンプ11が非反転型の場合の動作を、図
10(a)を参照して説明する。
【0122】まず、スイッチング素子TR2およびTR
6、TR7を導通状態にし、コンデンサーC1の第1の
電極とコンデンサーC2の第1の電極に基準電位Vre
fとなり、その結果、アンプ11の出力端子には、アン
プ11のオフセット電圧分だけシフトした電圧(Vre
f+ΔV)が出力される。このとき、スイッチング素子
TR5は遮断状態にあり、スイッチング素子TR4が導
通状態にあるので、この出力(Vref+ΔV)はコン
デンサーC1の第2の電極に印加される。
【0123】次いで、スイッチング素子TR2およびT
R6を遮断状態にすると共に、スイッチング素子TR3
を導通状態にして、コンデンサーC1の第1の電極に映
像データ(Vi)を書き込む。
【0124】しかる後に、スイッチング素子TR3を遮
断状態にした後、スイッチング素子TR4を遮断状態に
すると共に、スイッチング素子TR5を導通状態にする
ことにより、コンデンサーC1の第2の電極を基準電位
(Vref)にする。このとき、コンデンサーC1の第
1の電極の電位は、コンデンサーC1の第2の電極の電
位変化分(−ΔV)だけシフトした値(Vi−ΔV)を
とる。
【0125】その後、スイッチング素子TR7を遮断状
態にすると共に、スイッチング素子TR2を導通状態に
することにより、オフセット電圧分だけシフトさせた映
像データ(Vi−ΔV)を、アンプ11の入力端子に与
える。
【0126】各スイッチング素子TR2〜TR7及び配
線の寄生容量が十分に小さければ、コンデンサーC1に
記憶されたデータへの影響を無視することができ、アン
プ11への入力電圧も(Vi−ΔV)となるが、実際に
は、寄生容量のために、入力電圧は1/Mに減少し、
(Vi−ΔV)/Mとなる。この信号電圧を、オフセッ
ト電圧がΔVで利得がMのアンプ11に入力することに
より、オフセット電圧が相殺されて、入力映像データ
(Vi)と同電圧の信号(Vo)が出力端子に出力され
る。
【0127】次に、アンプ11が反転型の場合の動作
を、図14(b)を参照して説明する。
【0128】まず、スイッチング素子TR2およびTR
5〜7を導通状態にし、コンデンサーC1の第1の電極
とコンデンサーC2の第1の電極に基準電位Vrefを
書き込む。このとき、アンプ11の入力端子も基準電位
(Vref)となり、その結果、アンプ11の出力端子
には、アンプ11のオフセット電圧分だけシフトした電
圧(Vref+ΔV)が出力される。このとき、スイッ
チング素子TR4は遮断状態にあり、スイッチング素子
TR5が導通状態にあるので、基準電位Vrefはコン
デンサーC1の第2の電極に印加される。
【0129】次いで、スイッチング素子TR2およびT
R6を遮断状態にすると共に、スイッチング素子TR3
を導通状態にして、コンデンサーC1の第1の電極に映
像データ(Vi)を書き込む。
【0130】しかる後に、スイッチング素子TR3を遮
断状態にした後、スイッチング素子TR5を遮断状態に
すると共に、スイッチング素子TR4を導通状態にする
ことにより、コンデンサーC1の第2の電極を、アンプ
11の出力電位(Vref+ΔV)とする。このとき、
コンデンサーC1の第1の電極の電位は、コンデンサー
C1の第2の電極の電位変化分(ΔV)だけシフトした
値(Vi+ΔV)をとる。
【0131】その後、スイッチング素子TR4およびT
R7を遮断状態にすると共に、スイッチング素子TR2
を導通状態とすることにより、オフセット電圧だけシフ
トさせた映像データ(Vi+ΔV)を、アンプ11の入
力端子に与える。
【0132】各スイッチング素子TR2〜TR7及び配
線の寄生容量が十分に小さければ、コンデンサーC1に
記憶されたデータへの影響を無視することができ、アン
プ11への入力電圧も(Vi+ΔV)となるが、実際に
は、寄生容量のために、入力電圧は1/Mに減少し、
(Vi+ΔV)/Mとなる。この信号電圧を、オフセッ
ト電圧がΔVで利得がMのアンプ11に入力することに
より、オフセット電圧が相殺されて、入力映像データ
(Vi)と逆極性(Vrefを基準として)で同電圧の
信号(−Vo)が出力端子に出力される。
【0133】上記オフセット補正機能を内蔵した信号増
幅器(図8)のその他の具体的な回路構成例を図15に
示す。
【0134】この信号増幅器の補正手段12は、2個の
コンデンサーC1およびC3(第1および第3のコンデ
ンサー)と4個のスイッチング素子TR1およびTR3
〜5とからなっている。この信号増幅器は、前記の信号
増幅器(図9)から、スイッチング素子TR2を取り除
き、スイッチング素子TR4とコンデンサーC1の第2
の電極との間に、信号増幅器の出力電位を保持するため
のコンデンサーC3を追加したものである。ここで、コ
ンデンサーC3の第2の電極に印加される電圧は、一定
であればいかなる電圧V0であっても構わない。
【0135】この信号増幅器においては、アンプ11
は、非反転型である必要がある。
【0136】次に、上記の信号増幅器の動作について説
明する。図16は、図15の信号増幅器を駆動する際の
各制御信号の波形である。
【0137】まず、スイッチング素子TR1およびTR
4を導通状態にし、コンデンサーC1の第1の電極とア
ンプ11の入力端子に基準電位Vrefを書き込む。そ
の結果、アンプ11の出力端子には、アンプ11のオフ
セット電圧分だけシフトした電圧(Vref+ΔV)が
出力される。このとき、スイッチング素子TR5は遮断
状態にあり、スイッチング素子TR4が導通状態にある
ので、この電圧(Vref+ΔV)が、コンデンサーC
3の第1の電極とコンデンサーC1の第2の電極に印加
される。
【0138】次いで、スイッチング素子TR1およびT
R4を遮断状態にすると共に、スイッチング素子TR3
を導通状態にして、コンデンサーC1の第1の電極に映
像データ(Vi)を書き込む。このとき、コンデンサー
C3がコンデンサーC1に比べて充分に大きければ、コ
ンデンサーC1の第2の電極の電位は、コンデンサーC
1の第1の電極の電位変化の影響を受けず電圧(Vre
f+ΔV)を維持する。
【0139】しかる後に、スイッチング素子TR3を遮
断状態にした後、スイッチング素子TR5を導通状態に
することにより、コンデンサーC1の第2の電極を基準
電位(Vref)にする。このとき、コンデンサーC1
の第1の電極の電位は、コンデンサーC1の第2の電極
の電位変化分(−ΔV)だけシフトした値(Vi−Δ
V)をとる。こうして、アンプ11への入力電圧も(V
i−ΔV)となるが、実際には、寄生容量のために、入
力電圧は1/Mに減少し、(Vi−ΔV)/Mとなる。
この信号電圧を、オフセット電圧がΔVで利得がMのア
ンプ11に入力することにより、オフセット電圧が相殺
されて、入力映像データ(Vi)と同電圧の信号(V
o)が出力端子に出力される。
【0140】次に、上記の信号増幅器(図1または図
5)の応用例として、データ信号線駆動回路について説
明する。
【0141】このデータ信号線駆動回路は、クロック信
号に同期して映像信号DATを取り込むサンプリング回
路(SWT)…と、サンプリングされた映像信号を他の
クロック信号TRFに同期して、一括してデータ信号線
SLmに出力する出力回路(AMP)…とを備えてお
り、出力回路…として、上記の利得が1より大きい信号
増幅器を採用している点を除き、従来技術で説明したデ
ータ信号線駆動回路(図19)と同一構成を有してい
る。
【0142】サンプリングされた映像信号DATは、一
旦、コンデンサーCsmpに書き込まれ、その後、コン
デンサーChへ転送されるので、容量に比例して電荷が
分割され、信号電圧がCsmp/(Csmp+Ch)に
減衰する。その量は、コンデンサーCsmpおよびCh
の比により決まるので、予め、信号の減衰量を補償する
ような利得((Csmp+Ch)/Csmp)を有する
信号増幅器を出力回路として用いることにより、サンプ
リングされた信号と同レベルの出力を得ることが可能と
なる。
【0143】また、出力回路の利得をより大きくするこ
とにより、データ信号線駆動回路に入力される映像信号
の振幅を、本来必要とされるものよりも小さくすること
も可能である。このような構成にした場合には、映像信
号DATを取り込むサンプリング回路などの駆動電圧を
小さくすることができるので、回路の低消費電力化を図
ることができる。
【0144】さらにまた、多結晶シリコン薄膜トランジ
スター等の薄膜トランジスターで出力回路を構成した場
合においても、利得を制御する素子としてバラツキの少
ないコンデンサーを利用することにより、利得を高精度
に設定できる。したがって、高品質のデータ信号線駆動
回路を実現できる。
【0145】上記のデータ信号線駆動回路の出力回路…
として、図1または図5の信号増幅器の代わりに、図8
のオフセット補正機能を内蔵した信号増幅器を応用した
場合、信号増幅器のオフセット電圧、およびそのバラツ
キを低減させることができるので、多数の信号線に対応
した信号線駆動回路の出力のバラツキを抑制することが
可能となる。
【0146】したがって、多結晶シリコン薄膜トランジ
スター等の薄膜トランジスターで出力回路を構成した場
合、オフセット電圧のバラツキが顕著になるため、特に
有効である。
【0147】次に、上記の信号増幅器(図1、図5また
は図8)を備えたデータ信号線駆動回路の応用例とし
て、アクティグマトリクス型液晶表示装置について説明
する。但し、本発明の技術は、液晶表示装置以外の画像
表示装置、例えば、プラズマディスプレイやLED(発
光ダイオード)ディスプレイ、FED(電界放出素子)
ディスプレイ等にも適用可能である。
【0148】この液晶表示装置は、上記のデータ信号線
駆動回路を採用している点を除き、従来技術で説明した
液晶表示装置と同一構成を有している。
【0149】上記のデータ信号線駆動回路を採用したこ
とにより、各データ信号線の出力(常時に供する映像信
号)のバラツキが低減され、良好な多階調表示を実現す
ることができる。
【0150】近年、駆動回路やその実装に伴うコストの
低減や、実装箇所の信頼性向上を目的として開発が進ん
でいる。モノリシック構成(画素アレイと駆動回路を同
一基板上に一体形成した構成)においては、駆動回路は
単結晶或いは多結晶、非晶質シリコンの薄膜トランジス
ターで構成されることが多い(透過型ディスプレイの場
合)。このため、前述のように、素子のバラツキによる
出力電圧のバラツキが懸念されるので、本発明の信号増
幅器あるいは信号増幅器を内蔵した信号線駆動回路を用
いることが、画像表示装置のモノリシック化に極めて有
効である。
【0151】以上のように、本発明の信号増幅器におい
ては、利得を制御する素子がコンデンサーであるので、
トランジスターや抵抗素子の特性バラツキが大きい薄膜
トランジスター回路においても、信号増幅器の利得を高
精度に制御することができる。
【0152】また、本発明のオフセット補正機能を内蔵
した信号増幅器は、これを構成する信号増幅器の利得が
1より大きいので、補正手段において信号が減衰した場
合にも、高精度にオフセット補正を行うことが可能とな
る。
【0153】また、本発明の信号線駆動回路において
は、これを構成する信号増幅器として、上述の信号増幅
器、或いは、オフセット補正機能を内蔵した信号増幅器
を用いているので、入力信号と同レベルの信号を、精度
よく、かつ、バラツキなく出力することができる。
【0154】さらにまた、本発明の画像表示装置におい
ては、これを構成するデータ信号線駆動回路として、上
述の信号線駆動回路を用いているので、画像表示に供す
る信号のバラツキを抑制することができ、高品位の多階
調画像表示を実現することができる。
【0155】
【発明の効果】請求項1に係る信号増幅器は、以上のよ
うに、アンプと、アンプに基準電圧を入力したときのア
ンプの出力電圧と基準電圧との差をオフセット電圧とし
て検出し、入力信号のレベルをオフセット電圧分だけシ
フトさせた第1の信号に対応し第1の信号が減衰した信
号である補正信号をアンプに入力することにより、アン
プのオフセット電圧を低減する補正手段とが備えられて
おり、アンプの利得は、第1の信号と補正信号との振幅
比に設定されている構成である。
【0156】これによれば、アンプのオフセット電圧を
低減できる。これにより、入力信号とほぼ同一レベルの
出力信号を得ることができるという効果を奏する。
【0157】請求項2に係る信号増幅器は、以上のよう
に、請求項1の信号増幅器であって、入力信号はクロッ
ク信号に同期して入力され、補正手段によるオフセット
電圧の低減がクロック毎に行われる構成である。
【0158】これによれば、請求項1の効果に加え、信
号増幅器の動作環境(温度など)の変化や諸特性の経時
変化によりオフセット電圧が変動しても、常に、オフセ
ット電圧を相殺することが可能になるという効果を奏す
る。
【0159】請求項3ないし5に係る信号増幅器は、以
上のように、請求項2の効果に加え、単純な回路構成
で、オフセット電圧を低減する機能を有する信号増幅器
を実現することができるという効果を奏する。
【0160】請求項6ないし10に係る信号増幅器は、
以上のように、単純な回路構成で、オフセット電圧を低
減する機能を有する信号増幅器を実現することができる
という効果を奏する。
【0161】請求項11に係る信号増幅器は、以上のよ
うに、請求項1、2、3、4、5、6、8または10記
載の信号増幅器であって、上記アンプには、オペアンプ
と、オペアンプの利得を設定する第4および第5のコン
デンサーとが備えられており、第4のコンデンサーはオ
ペアンプの反転入力端子と出力端子との間に接続されて
おり、第5のコンデンサーはオペアンプの反転入力端子
と定電圧源との間に接続されており、非反転入力端子に
入力された入力信号を非反転増幅することにより得られ
た出力信号を出力端子から出力する構成である。
【0162】これによれば、第4および第5のコンデン
サーのキャパシタンスによって信号増幅器の利得を設定
することができる。したがって、抵抗によって利得を設
定する従来の信号増幅器と比較して高精度に利得を設定
することが可能な非反転型の信号増幅器を実現できる。
特に、多結晶シリコン薄膜等の半導体薄膜上に信号増
器を作製する場合、従来よりもはるかに高精度な利得を
有する非反転型の信号増幅器を実現できるという効果を
奏する。
【0163】請求項12に係る信号増幅器は、以上のよ
うに、請求項11の信号増幅器であって、反転入力端子
と出力端子とを定電圧源に接続するスイッチング手段が
備えられている構成である。
【0164】これによれば、請求項11の効果に加え、
反転入力端子と出力端子とを定電圧源の電位にリセット
できる。これにより、信号増幅器の利得は、(Ca+C
b)/Caにより定まるという効果を奏する。ここで、
Ca、Cbは、それぞれ第4および第5のコンデンサー
のキャパシタンスである。
【0165】請求項13に係る信号増幅器は、以上のよ
うに、請求項1、2、3、4、7または9記載の信号増
幅器であって、上記アンプには、オペアンプと、オペア
ンプの利得を設定する第4および第5のコンデンサーと
が備えられており、第4のコンデンサーはオペアンプの
反転入力端子と出力端子との間に接続されており、非反
転入力端子は定電圧源に接続されており、信号源から第
5のコンデンサーを介して反転入力端子に入力された入
力信号を反転増幅することにより得られた出力信号を出
力端子から出力する構成である。
【0166】これによれば、第4および第5のコンデン
サーのキャパシタンスによって信号増幅器の利得を設定
することができる。これにより、抵抗によって利得を設
定する従来の信号増幅器と比較して高精度に利得を設定
することが可能な反転型の信号増幅器を実現できる。特
に、多結晶シリコン薄膜等の半導体薄膜上に信号増幅器
を作製する場合、従来よりもはるかに高精度な利得を有
する反転型の信号増幅器を実現できるという効果を奏す
る。
【0167】請求項14に係る信号増幅器は、以上のよ
うに、請求項13の信号増幅器であって、反転入力端子
と出力端子とを信号源に接続するスイッチング手段が備
えら れている構成である。
【0168】これによれば、請求項13の効果に加え、
反転入力端子と出力端子とを信号源の電位にリセットで
きるという。これにより、信号増幅器の利得は、Cb/
Caにより定まるという効果を奏する。ここで、Ca、
Cbは、それぞれ第4、第5のコンデンサーのキャパシ
タンスである。
【0169】請求項15に係る信号増幅器は、以上のよ
うに、請求項12または14の信号増幅器であって、入
力信号は第1のクロック信号に同期して入力され、スイ
ッチング手段は第2のクロック信号に同期してオンにさ
れる構成である。
【0170】これによれば、請求項12または14の効
果に加え、第4、第5のコンデンサーに蓄えられた電荷
のリークがあっても、一定した利得を維持できるという
効果を奏する。
【0171】請求項16に係る信号増幅器は、以上のよ
うに、請求項15の信号増幅器であって、第1のクロッ
ク信号と第2のクロック信号は同一周波数であり、入力
信号が入力される毎に、その直前にスイッチング手段が
オンにされる構成である。
【0172】これによれば、請求項15の効果に加え、
より安定した利得を維持できるという効果を奏する。
【0173】請求項17に係る信号増幅器は、以上のよ
うに、請求項1ないし16のいずれか1項に記載の信号
増幅器であって、アンプの出力端子に基準電圧を印加す
る第8のスイッチング素子が設けられている構成であ
る。
【0174】これによれば、請求項1ないし16のいず
れか1項の効果に加え、信号増幅器の負荷を軽減するこ
とができる。このため、オフセット電圧の補正に要する
時間を短縮することができるという効果を奏する。
【0175】請求項18に係る信号増幅器は、以上のよ
うに、請求項1ないし16のいずれか1項に記載の信号
増幅器であって、アンプの出力端子と外部の負荷とを電
気的に切り離す第9のスイッチング素子が設けられてい
る構成である。
【0176】これによれば、請求項1ないし16のいず
れか1項の効果に加え、信号増幅器の負荷を軽減するこ
とができる。このため、オフセット電圧の補正に要する
時間を短縮することができるという効果を奏する。
【0177】請求項19に係る信号線駆動回路は、以上
のように、出力手段が、請求項1ないし18のいずれか
1項に記載の信号増幅器である構成である。
【0178】これによれば、サンプリングされた映像信
号とほぼ同一レベルの信号をデータ信号線に出力するこ
とができるという効果を奏する。
【0179】請求項20に係る画像表示装置は、以上の
ように、第1の信号線駆動回路は請求項19に記載の信
号線駆動回路であり、表示画素と第1の信号線駆動回路
とが同一基板上に形成されており、かつ、第1の信号線
駆動回路は薄膜トランジスターからなるので、透過型の
画像表示装置を構成することができるとともに、信号増
幅器を含む実用的な駆動回路を構成することができると
いう効果を奏する。
【図面の簡単な説明】
【図1】本発明に係る帰還型の非反転信号増幅器の構成
を示すブロック図である。
【図2】図1の非反転信号増幅器の具体例を示す回路図
である。
【図3】図1の非反転信号増幅器の反転入力端子を出力
端子と定電圧源の電圧端子とに短絡する装置の具体例を
示す回路図である。
【図4】図3の非反転信号増幅器に入力される信号を示
す波形図である。
【図5】本発明に係る帰還型の反転信号増幅器の構成を
示すブロック図である。
【図6】図5の反転信号増幅器の具体例を示す回路図で
ある。
【図7】図5の反転信号増幅器の反転入力端子を出力端
子と入力信号源とに短絡する装置の具体例を示す回路図
である。
【図8】本発明に係るオフセット補正機能を内蔵した信
号増幅器の構成を示すブロック図である。
【図9】図8の信号増幅器の一具体例を示す回路図であ
る。
【図10】図9の信号増幅器に入力される制御信号の波
形図であり、(a)は非反転型アンプを備えた信号増幅
器に入力される制御信号の波形図であり、(b)は反転
型アンプを備えた信号増幅器に入力される制御信号の波
形図である。
【図11】図9の信号増幅器に、出力端子に基準電圧を
印加するためのスイッチング素子を付加した信号増幅器
を示す回路図である。
【図12】図9の信号増幅器に、負荷を出力端子から切
り離すためのスイッチング素子を付加した信号増幅器を
示す回路図である。
【図13】図8の信号増幅器の他の具体例を示す回路図
である。
【図14】図13の信号増幅器に入力される制御信号の
波形図であり、(a)は非反転型アンプを備えた信号増
幅器に入力される制御信号の波形図であり、(b)は反
転型アンプを備えた信号増幅器に入力される制御信号の
波形図である。
【図15】図8の信号増幅器のその他の具体例を示す回
路図である。
【図16】図15の信号増幅器に入力される制御信号の
波形図である。
【図17】従来のアクティブ・マトリクス駆動方式の画
像表示装置の構成を示すブロック図である。
【図18】図17の画像表示装置における画素の一例と
して、液晶画素の構成を示す回路図である。
【図19】図17の画像表示装置におけるデータ信号線
駆動回路の構成を示すブロック図である。
【図20】図19のデータ信号線駆動回路に使用され
る、利得がほぼ1の信号増幅器の一例を示す回路図であ
る。
【図21】図19のデータ信号線駆動回路に使用され
る、利得が1以上である非反転型信号増幅器の一例を示
すブロック図である。
【図22】図21の非反転型信号増幅器の具体例を示す
回路図である。
【図23】図19のデータ信号線駆動回路に使用され
る、利得が1以上である反転型信号増幅器の一例を示す
ブロック図である。
【図24】図23の反転型信号増幅器の具体例を示す回
路図である。
【符号の説明】
1 オペアンプ 2a コンデンサー(第4のコンデンサー) 2b コンデンサー(第5のコンデンサー) 3a コンデンサー(第4のコンデンサー) 3b コンデンサー(第5のコンデンサー) 11 アンプ 12 補正手段 AMP 出力回路(出力手段) C1 コンデンサー(第1のコンデンサー) C2 コンデンサー(第2のコンデンサー) C3 コンデンサー(第3のコンデンサー) SWT サンプリング回路(サンプリング手段) TR1 スイッチング素子(第1のスイッチング素子) TR2 スイッチング素子(第2のスイッチング素子) TR3 スイッチング素子(第3のスイッチング素子) TR4 スイッチング素子(第4のスイッチング素子) TR5 スイッチング素子(第5のスイッチング素子) TR6 スイッチング素子(第6のスイッチング素子) TR7 スイッチング素子(第7のスイッチング素子) TR8 スイッチング素子(第8のスイッチング素子) TR9 スイッチング素子(第9のスイッチング素子)
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−251956(JP,A) 特開 昭59−163903(JP,A) 特開 平7−162788(JP,A) 特開 平4−371997(JP,A) 特開 平5−297830(JP,A) 特開 平3−167977(JP,A) 特開 平2−1893(JP,A) 江藤純,OPアンプの周辺回路設計 法,トランジスタ技術,日本,CQ出版 社,1992年7月1日,334,316 (58)調査した分野(Int.Cl.7,DB名) G09G 3/00 - 3/38 G02F 1/133 H03F 3/20 - 3/36

Claims (20)

    (57)【特許請求の範囲】
  1. 【請求項1】アンプと、アンプに基準電圧を入力したと
    きのアンプの出力電圧と基準電圧との差をオフセット電
    圧として検出し、入力信号のレベルをオフセット電圧分
    だけシフトさせた第1の信号に対応し第1の信号が減衰
    した信号である補正信号をアンプに入力することによ
    り、アンプのオフセット電圧を低減する補正手段とが備
    えられており、アンプの利得は、第1の信号と補正信号
    との振幅比に設定されていることを特徴とする信号増幅
    器。
  2. 【請求項2】入力信号はクロック信号に同期して入力さ
    れ、補正手段によるオフセット電圧の低減がクロック毎
    に行われることを特徴とする請求項1記載の信号増幅
    器。
  3. 【請求項3】補正手段は、第1のコンデンサーと第1な
    いし第5のスイッチング素子からなり、 アンプの入力端子は、第1のスイッチング素子を介して
    基準電圧の入力端子に接続されているとともに、第2の
    スイッチング素子を介して第1のコンデンサーの一方の
    電極に接続されており、 第1のコンデンサーの一方の電極は第3のスイッチング
    素子を介して入力信号の入力端子に接続されており、 第1のコンデンサーの他方の電極は第4のスイッチング
    素子を介してアンプの出力端子に接続されているととも
    に、第5のスイッチング素子を介して基準電圧の入力端
    子に接続されていることを特徴とする請求項2記載の信
    号増幅器。
  4. 【請求項4】補正手段は、第1および第2のコンデンサ
    ーと第2ないし第7のスイッチング素子からなり、 アンプの入力端子は、第2のスイッチング素子を介して
    第1のコンデンサーの一方の電極に接続されているとと
    もに、第7のスイッチング素子と第2のコンデ ンサーを
    介して定電圧端子に接続されており、 第1のコンデンサーの一方の電極は第3のスイッチング
    素子を介して入力信号の入力端子に接続されているとと
    もに、第6のスイッチング素子を介して基準電圧の入力
    端子に接続されており、 第1のコンデンサーの他方の電極は第4のスイッチング
    素子を介してアンプの出力端子に接続されているととも
    に、第5のスイッチング素子を介して基準電圧の入力端
    子に接続されていることを特徴とする請求項2記載の信
    号増幅器。
  5. 【請求項5】補正手段は、第1および第3のコンデンサ
    ーと第1および第3ないし第5のスイッチング素子から
    なり、 アンプの入力端子は、第1のスイッチング素子を介して
    基準電圧の入力端子に接続されているとともに、第1の
    コンデンサーの一方の電極に接続されており、 第1のコンデンサーの一方の電極は第3のスイッチング
    素子を介して入力信号の入力端子に接続されており、 第1のコンデンサーの他方の電極は第4のスイッチング
    素子を介して信号増幅器の出力端子に接続されていると
    ともに、第5のスイッチング素子を介して基準電圧の入
    力端子に接続されており、さらに、第3のコンデンサー
    を介して定電圧端子に接続されていることを特徴とする
    請求項2記載の信号増幅器。
  6. 【請求項6】利得が1より大きい値Mの非反転型のアン
    プと、第1のコンデンサー、並びに、第1ないし第5の
    スイッチング素子からなる補正手段とを備え、 上記アンプの入力端子は、第1のスイッチング素子を介
    して基準電圧の入力端子に接続されているとともに、第
    2のスイッチング素子を介して第1のコンデンサーの第
    1の電極に接続されており、 上記第1のコンデンサーの第1の電極は第3のスイッチ
    ング素子を介して入力信号の入力端子に接続されてお
    り、 上記第1のコンデンサーの第2の電極は第4のスイッチ
    ング素子を介してアンプの出力端子に接続されていると
    ともに、第5のスイッチング素子を介して基準電圧の入
    力端子に接続されており、 上記第1および第2のスイッチング素子が導通状態、上
    記第4のスイッチング素子が導通状態、さらに、上記第
    5のスイッチング素子が遮断状態にあることで、上記第
    1のコンデンサーの第1の電極およびアンプの入力端子
    を基準電圧にするとともに、基準電圧を印加したときの
    上記アンプの出力電圧を上記第1のコンデンサーの第2
    の電極に印加し、 次いで、上記第2のスイッチング素子が遮断状態になる
    と共に、上記第3のスイッチング素子が導通状態になる
    ことにより、上記第1のコンデンサーの第1の電極に入
    力信号の電圧を書き込み、 しかる後に、上記第3のスイッチング素子を遮断状態に
    した後、第4のスイッチング素子を遮断状態にすると共
    に、第5のスイッチング素子を導通状態にすることによ
    り、第1のコンデンサーの第1の電極の電位を、当該第
    1のコンデンサーの第2の電極の電位変化分だけシフト
    させ、 その後、上記第1のスイッチング素子が遮断状態にな
    り、上記第2のスイッチング素子が導通状態になること
    により、入力信号の電圧をVi、基準電圧が上記アンプ
    に入力されたときのアンプの出力電圧と基準電圧との差
    をΔVとするとき、(Vi−ΔV)/Mの電圧を、上記
    アンプに入力することを特徴とする信号増幅器。
  7. 【請求項7】利得が1より大きい値Mの反転型のアンプ
    と、第1のコンデンサー、並びに、第1ないし第5のス
    イッチング素子からなる補正手段とを備え、 上記アンプの入力端子は、第1のスイッチング素子を介
    して基準電圧の入力端子に接続されているとともに、第
    2のスイッチング素子を介して第1のコンデンサーの第
    1の電極に接続されており、 上記第1のコンデンサーの第1の電極は第3のスイッチ
    ング素子を介して入力信号の入力端子に接続されてお
    り、 上記第1のコンデンサーの第2の電極は第4のスイッチ
    ング素子を介してアンプの出力端子に接続されていると
    ともに、第5のスイッチング素子を介して基準電圧の入
    力端子に接続されており、 上記第1および第2のスイッチング素子が導通状態、上
    記第4のスイッチング 素子が遮断状態、さらに、上記第
    5のスイッチング素子が導通状態にあることで、上記第
    1のコンデンサーの第1および第2の電極、並びに、上
    記アンプの入力端子を基準電圧にするとともに、 次いで、上記第2のスイッチング素子が遮断状態になる
    と共に、上記第3のスイッチング素子が導通状態になる
    ことにより、上記第1のコンデンサーの第1の電極に入
    力信号の電圧を書き込み、 しかる後に、上記第3のスイッチング素子を遮断状態に
    した後、第5のスイッチング素子を遮断状態にすると共
    に、第4のスイッチング素子を導通状態にすることによ
    り、第1のコンデンサーの第2の電極の電位を、上記ア
    ンプの出力電位とするとともに、第1のコンデンサーの
    第1の電極の電位を、当該第2の電極の電位変化分だけ
    シフトさせ、 その後、上記第1および第4のスイッチング素子が遮断
    状態になり、上記第2のスイッチング素子が導通状態に
    なることにより、入力信号の電圧をVi、基準電圧が上
    記アンプに入力されたときのアンプの出力電圧と基準電
    圧との差をΔVとするとき、(Vi+ΔV)/Mの電圧
    を、上記アンプに入力することを特徴とする信号増幅
    器。
  8. 【請求項8】利得が1より大きい値Mの非反転型のアン
    プと、第1および第2のコンデンサー、並びに、第2な
    いし第7のスイッチング素子からなる補正手段とを備
    え、 上記アンプの入力端子は、第2のスイッチング素子を介
    して第1のコンデンサーの第1の電極に接続されている
    とともに、第7のスイッチング素子と第2のコンデンサ
    ーを介して定電圧端子に接続されており、 上記第1のコンデンサーの第1の電極は第3のスイッチ
    ング素子を介して入力信号の入力端子に接続されている
    とともに、第6のスイッチング素子を介して基準電圧の
    入力端子に接続されており、 上記第1のコンデンサーの第2の電極は第4のスイッチ
    ング素子を介してアンプの出力端子に接続されていると
    ともに、第5のスイッチング素子を介して基準電圧の入
    力端子に接続されており、 上記第2、第6および第7のスイッチング素子が導通状
    態、上記第4のスイッ チング素子が導通状態、さらに、
    上記第5のスイッチング素子が遮断状態にあることで、
    上記第1のコンデンサーの第1の電極およびアンプの入
    力端子を基準電圧にするとともに、基準電圧を印加した
    ときの上記アンプの出力電圧を上記第1のコンデンサー
    の第2の電極に印加し、 次いで、上記第2および第6のスイッチング素子が遮断
    状態になると共に、上記第3のスイッチング素子が導通
    状態になることにより、上記第1のコンデンサーの第1
    の電極に入力信号の電圧を書き込み、 しかる後に、上記第3のスイッチング素子を遮断状態に
    した後、第4のスイッチング素子を遮断状態にすると共
    に、第5のスイッチング素子を導通状態にすることによ
    り、第1のコンデンサーの第1の電極の電位を、当該第
    1のコンデンサーの第2の電極の電位変化分だけシフト
    させ、 その後、上記第7のスイッチング素子が遮断状態にな
    り、上記第2のスイッチング素子が導通状態になること
    により、入力信号の電圧をVi、基準電圧が上記アンプ
    に入力されたときのアンプの出力電圧と基準電圧との差
    をΔVとするとき、(Vi−ΔV)/Mの電圧を、上記
    アンプに入力することを特徴とする信号増幅器。
  9. 【請求項9】利得が1より大きい値Mの反転型のアンプ
    と、第1および第2のコンデンサー、並びに、第2ない
    し第7のスイッチング素子からなる補正手段とを備え、 上記アンプの入力端子は、第2のスイッチング素子を介
    して第1のコンデンサーの第1の電極に接続されている
    とともに、第7のスイッチング素子と第2のコンデンサ
    ーを介して定電圧端子に接続されており、 上記第1のコンデンサーの第1の電極は第3のスイッチ
    ング素子を介して入力信号の入力端子に接続されている
    とともに、第6のスイッチング素子を介して基準電圧の
    入力端子に接続されており、 上記第1のコンデンサーの第2の電極は第4のスイッチ
    ング素子を介してアンプの出力端子に接続されていると
    ともに、第5のスイッチング素子を介して基準電圧の入
    力端子に接続されており、 上記第2、第5、第6および第7のスイッチング素子が
    導通状態、上記第4の スイッチング素子が遮断状態にあ
    ることで、上記第1のコンデンサーの第1および第2の
    電極、並びに、上記アンプの入力端子を基準電圧にする
    とともに、 次いで、上記第2および第6のスイッチング素子が遮断
    状態になると共に、上記第3のスイッチング素子が導通
    状態になることにより、上記第1のコンデンサーの第1
    の電極に入力信号の電圧を書き込み、 しかる後に、上記第3のスイッチング素子を遮断状態に
    した後、第5のスイッチング素子を遮断状態にすると共
    に、第4のスイッチング素子を導通状態にすることによ
    り、第1のコンデンサーの第2の電極の電位を、上記ア
    ンプの出力電位とするとともに、第1のコンデンサーの
    第1の電極の電位を、当該第2の電極の電位変化分だけ
    シフトさせ、 その後、上記第4および第7のスイッチング素子が遮断
    状態になり、上記第2のスイッチング素子が導通状態に
    なることにより、入力信号の電圧をVi、基準電圧が上
    記アンプに入力されたときのアンプの出力電圧と基準電
    圧との差をΔVとするとき、(Vi+ΔV)/Mの電圧
    を、上記アンプに入力することを特徴とする信号増幅
    器。
  10. 【請求項10】利得が1より大きい値Mの非反転型のア
    ンプと、第1および第3のコンデンサー、並びに、第1
    および第3ないし第5のスイッチング素子からなる補正
    手段とを備え、 上記アンプの入力端子は、第1のスイッチング素子を介
    して基準電圧の入力端子に接続されているとともに、第
    1のコンデンサーの第1の電極に接続されており、 上記第1のコンデンサーの第1の電極は第3のスイッチ
    ング素子を介して入力信号の入力端子に接続されてお
    り、 上記第1のコンデンサーの第2の電極は第4のスイッチ
    ング素子を介して信号増幅器の出力端子に接続されてい
    るとともに、第5のスイッチング素子を介して基準電圧
    の入力端子に接続されており、さらに、第3のコンデン
    サーを介して定電圧端子に接続されており、 上記第1および第4のスイッチング素子が導通状態、さ
    らに、上記第5のスイ ッチング素子が遮断状態にあるこ
    とで、上記第1のコンデンサーの第1の電極およびアン
    プの入力端子を基準電圧にするとともに、基準電圧を印
    加したときの上記アンプの出力電圧を、上記第1のコン
    デンサーの第2の電極に印加し、 次いで、上記第1および第4のスイッチング素子が遮断
    状態になると共に、上記第3のスイッチング素子が導通
    状態になることにより、上記第1のコンデンサーの第1
    の電極に入力信号の電圧を書き込み、 しかる後に、上記第3のスイッチング素子を遮断状態に
    した後、第5のスイッチング素子を導通状態にすること
    により、上記第1のコンデンサーの第2の電極を基準電
    位にすることで、入力信号の電圧をVi、基準電圧が上
    記アンプに入力されたときのアンプの出力電圧と基準電
    圧との差をΔVとするとき、(Vi−ΔV)/Mの電圧
    を、上記アンプに入力することを特徴とする信号増幅
    器。
  11. 【請求項11】上記アンプには、オペアンプと、オペア
    ンプの利得を設定する第4および第5のコンデンサーと
    が備えられており、第4のコンデンサーはオペアンプの
    反転入力端子と出力端子との間に接続されており、第5
    のコンデンサーはオペアンプの反転入力端子と定電圧源
    との間に接続されており、非反転入力端子に入力された
    入力信号を非反転増幅することにより得られた出力信号
    を出力端子から出力することを特徴とする請求項1、
    2、3、4、5、6、8または10記載の信号増幅器。
  12. 【請求項12】反転入力端子と出力端子とを定電圧源に
    接続するスイッチング手段が備えられていることを特徴
    とする請求項11記載の信号増幅器。
  13. 【請求項13】上記アンプには、オペアンプと、オペア
    ンプの利得を設定する第4および第5のコンデンサーと
    が備えられており、第4のコンデンサーはオペアンプの
    反転入力端子と出力端子との間に接続されており、非反
    転入力端子は定電圧源に接続されており、信号源から第
    5のコンデンサーを介して反転入力端子に入力された入
    力信号を反転増幅することにより得られた出力信号を出
    力端子から出力することを特徴とする請求項1、2、
    3、4、7または9記載の信号増幅器。
  14. 【請求項14】反転入力端子と出力端子とを信号源に接
    続するスイッチング手段が備えられていることを特徴と
    する請求項13記載の信号増幅器。
  15. 【請求項15】入力信号は第1のクロック信号に同期し
    て入力され、スイッチング手段は第2のクロック信号に
    同期してオンにされることを特徴とする請求項12また
    は14に記載の信号増幅器。
  16. 【請求項16】第1のクロック信号と第2のクロック信
    号は同一周波数であり、入力信号が入力される毎に、そ
    の直前にスイッチング手段がオンにされることを特徴と
    する請求項15記載の信号増幅器。
  17. 【請求項17】アンプの出力端子に基準電圧を印加する
    第8のスイッチング素子が設けられていることを特徴と
    する請求項1ないし16のいずれか1項に記載の信号増
    幅器。
  18. 【請求項18】アンプの出力端子と外部の負荷とを電気
    的に切り離す第9のスイッチング素子が設けられている
    ことを特徴とする請求項1ないし16のいずれか1項に
    記載の信号増幅器。
  19. 【請求項19】クロック信号に同期して映像信号を取り
    込むサンプリング手段と、サンプリングされた映像信号
    を他のクロック信号に同期して一括してデータ信号線に
    出力する出力手段とを備えた信号線駆動回路において、 上記出力手段が、請求項1ないし18のいずれか1項に
    記載の信号増幅器であることを特徴とする信号線駆動回
    路。
  20. 【請求項20】マトリクス状に配列して表示画素からな
    る表示部と、映像信号をサンプリングしてデータ信号線
    に出力する第1の信号線駆動回路と、走査信号線を順次
    選択してデータ信号線上の映像信号を表示画素に書き込
    む第2の信号線駆動回路とを備えた画像表示装置におい
    て、 上記第1の信号線駆動回路は請求項19に記載の信号線
    駆動回路であり、表示画素と第1の信号線駆動回路とが
    同一基板上に形成されており、かつ、第1の信号線駆動
    回路は薄膜トランジスターからなることを特徴とする画
    像表示装置。
JP14227895A 1993-12-09 1995-06-08 信号増幅器、信号線駆動回路および画像表示装置 Expired - Fee Related JP3294057B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP14227895A JP3294057B2 (ja) 1995-06-08 1995-06-08 信号増幅器、信号線駆動回路および画像表示装置
US08/554,286 US5734366A (en) 1993-12-09 1995-11-06 Signal amplifier, signal amplifier circuit, signal line drive circuit and image display device
US09/004,327 US6054976A (en) 1993-12-09 1998-01-08 Signal amplifier, signal amplifier circuit, signal line drive circuit and image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14227895A JP3294057B2 (ja) 1995-06-08 1995-06-08 信号増幅器、信号線駆動回路および画像表示装置

Publications (2)

Publication Number Publication Date
JPH08335059A JPH08335059A (ja) 1996-12-17
JP3294057B2 true JP3294057B2 (ja) 2002-06-17

Family

ID=15311651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14227895A Expired - Fee Related JP3294057B2 (ja) 1993-12-09 1995-06-08 信号増幅器、信号線駆動回路および画像表示装置

Country Status (1)

Country Link
JP (1) JP3294057B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247261A (zh) * 2013-04-25 2013-08-14 京东方科技集团股份有限公司 外部补偿感应电路及其感应方法、显示装置
US9601050B2 (en) 2013-03-14 2017-03-21 Boe Technology Group Co., Ltd. External compensation sensing circuit and sensing method thereof, display device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09329806A (ja) 1996-06-11 1997-12-22 Toshiba Corp 液晶表示装置
JP4535537B2 (ja) * 1999-10-27 2010-09-01 東芝モバイルディスプレイ株式会社 負荷駆動回路および液晶表示装置
KR100543036B1 (ko) * 1998-07-08 2006-03-23 삼성전자주식회사 액정 표시 장치의 구동 회로
US6756962B1 (en) 2000-02-10 2004-06-29 Hitachi, Ltd. Image display
JP3880416B2 (ja) 2002-02-13 2007-02-14 シャープ株式会社 アクティブマトリクス基板
JP4878795B2 (ja) * 2005-08-16 2012-02-15 ルネサスエレクトロニクス株式会社 表示制御回路および表示制御方法
KR101394927B1 (ko) * 2007-07-20 2014-05-14 엘지디스플레이 주식회사 아날로그 증폭기와 그의 구동방법 및, 아날로그 증폭기를구비한 액정표시장치
JP7431766B2 (ja) 2021-02-25 2024-02-15 ルネサスエレクトロニクス株式会社 分圧回路、負帰還回路、及びパワーオンリセット回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
江藤純,OPアンプの周辺回路設計法,トランジスタ技術,日本,CQ出版社,1992年7月1日,334,316

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601050B2 (en) 2013-03-14 2017-03-21 Boe Technology Group Co., Ltd. External compensation sensing circuit and sensing method thereof, display device
CN103247261A (zh) * 2013-04-25 2013-08-14 京东方科技集团股份有限公司 外部补偿感应电路及其感应方法、显示装置

Also Published As

Publication number Publication date
JPH08335059A (ja) 1996-12-17

Similar Documents

Publication Publication Date Title
KR100187342B1 (ko) 신호증폭회로 및 이를 이용한 화상표시장치
US6054976A (en) Signal amplifier, signal amplifier circuit, signal line drive circuit and image display device
JP4449189B2 (ja) 画像表示装置およびその駆動方法
US7733337B2 (en) Circuit for signal amplification and use of the same in active matrix devices
JP3442449B2 (ja) 表示装置及びその駆動回路
US5701136A (en) Liquid crystal display driver with threshold voltage drift compensation
JP3297347B2 (ja) アクティブマトリクスディスプレイ
JPH0635414A (ja) アクティブマトリクス型液晶表示装置とその駆動方法
US5459483A (en) Electronic device with feedback loop
CN109949757B (zh) 扫描信号补偿方法、扫描信号补偿电路及显示器
JP3294057B2 (ja) 信号増幅器、信号線駆動回路および画像表示装置
KR100391728B1 (ko) 비디오디스플레이장치
JP2002055660A (ja) 電子装置
KR100762026B1 (ko) 액정표시장치
US6329976B1 (en) Electro-optical display device with temperature-dependent drive means
CN100334609C (zh) 可补偿阈值电压的源极跟随器
KR100206584B1 (ko) 데이타 신호 지연을 보상하기 위한 게이트 온 전압 발생회로
JP2006010897A (ja) 表示装置および表示装置の駆動方法
JP2002250938A (ja) 液晶表示装置
KR20050003253A (ko) 아날로그 버퍼 및 그 구동방법
JP3750595B2 (ja) 液晶表示装置
JP3717536B2 (ja) 信号増幅器および画像表示装置
JPH05313609A (ja) 液晶駆動装置
JPH11231845A (ja) 表示装置の駆動回路
KR20070013576A (ko) 액정 표시 장치의 구동 장치

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080405

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090405

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090405

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100405

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100405

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110405

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120405

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120405

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130405

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130405

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees