JP3297347B2 - アクティブマトリクスディスプレイ - Google Patents
アクティブマトリクスディスプレイInfo
- Publication number
- JP3297347B2 JP3297347B2 JP11400997A JP11400997A JP3297347B2 JP 3297347 B2 JP3297347 B2 JP 3297347B2 JP 11400997 A JP11400997 A JP 11400997A JP 11400997 A JP11400997 A JP 11400997A JP 3297347 B2 JP3297347 B2 JP 3297347B2
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- matrix display
- buffer amplifier
- amplifier
- display according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/104—Materials and properties semiconductor poly-Si
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0833—Several active elements per pixel in active matrix panels forming a linear amplifier or follower
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
- G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クスディスプレイに関し、特にマトリクス内のアクティ
ブ素子として低温ポリシリコン薄膜トランジスタを用い
ている液晶アクティブマトリクスディスプレイに関す
る。
クスディスプレイに関し、特にマトリクス内のアクティ
ブ素子として低温ポリシリコン薄膜トランジスタを用い
ている液晶アクティブマトリクスディスプレイに関す
る。
【０００２】
【従来の技術】従来知られているアクティブマトリクス
ディスプレイは、液晶などの表示材料の光学特性を制御
するために、マトリクス状に配置されたアドレス配線内
にアクティブ回路を有している。図１は、典型的なアク
ティブマトリクスディスプレイの構成を示している。１
は、絵素（ピクセル）が規則的に配置された矩形状のア
レイである。ピクセルアレイ１の行のアドレスは、スキ
ャンドライバ２によって行われ、列のアドレスはデータ
ドライバ３によって行われる。４は、典型的なピクセル
の回路を示している。
ディスプレイは、液晶などの表示材料の光学特性を制御
するために、マトリクス状に配置されたアドレス配線内
にアクティブ回路を有している。図１は、典型的なアク
ティブマトリクスディスプレイの構成を示している。１
は、絵素（ピクセル）が規則的に配置された矩形状のア
レイである。ピクセルアレイ１の行のアドレスは、スキ
ャンドライバ２によって行われ、列のアドレスはデータ
ドライバ３によって行われる。４は、典型的なピクセル
の回路を示している。
【０００３】各ピクセルは、ホールドキャパシタ５に並
列に接続された表示素子（図示せず）を有している。ホ
ールドキャパシタ５は、薄膜電界効果トランジスタ６の
ソースと、コモン配線または１つ前のゲート配線との間
に接続されている。トランジスタ６のゲートは、そのピ
クセルが属する行の全てのピクセルに共通のスキャン電
極８に接続されている。また、トランジスタ６のドレイ
ンは、そのピクセルが属する列の全てのピクセルに共通
のデータ電極７に接続されている。各スキャン電極８
は、スキャンドライバ２の出力のうちの対応するものに
接続されており、各データ電極７は、データドライバ３
の出力のうちの対応するものに接続されている。
列に接続された表示素子（図示せず）を有している。ホ
ールドキャパシタ５は、薄膜電界効果トランジスタ６の
ソースと、コモン配線または１つ前のゲート配線との間
に接続されている。トランジスタ６のゲートは、そのピ
クセルが属する行の全てのピクセルに共通のスキャン電
極８に接続されている。また、トランジスタ６のドレイ
ンは、そのピクセルが属する列の全てのピクセルに共通
のデータ電極７に接続されている。各スキャン電極８
は、スキャンドライバ２の出力のうちの対応するものに
接続されており、各データ電極７は、データドライバ３
の出力のうちの対応するものに接続されている。
【０００４】動作時には、各行のピクセル表示データ
が、スキャンドライバ２からスキャン電極８に周期的に
繰り返して与えられるスキャンパルスに同期して、デー
タドライバ３からデータ電極７に与えられる。このた
め、同じ行のピクセルは、全ての行がリフレッシュされ
て１フレームの表示データのリフレッシュが完了するま
で同時にリフレッシュされる。その後、次のフレームの
データについてこのプロセスが繰り返される。
が、スキャンドライバ２からスキャン電極８に周期的に
繰り返して与えられるスキャンパルスに同期して、デー
タドライバ３からデータ電極７に与えられる。このた
め、同じ行のピクセルは、全ての行がリフレッシュされ
て１フレームの表示データのリフレッシュが完了するま
で同時にリフレッシュされる。その後、次のフレームの
データについてこのプロセスが繰り返される。
【０００５】各ピクセルのスキャン電極８がスキャンド
ライバ２からスキャンパルスを受け取ると、データ電極
７の電圧によってホールドキャパシタ５が充電される。
スキャンパルスが除かれると、トランジスタ６はホール
ドキャパシタ５をデータ電極７から切り離す。それによ
り関連する表示素子の光学特性は、そのピクセルが次の
フレームでリフレッシュされるまでホールドキャパシタ
５に印加された電圧に対応したものとなる。
ライバ２からスキャンパルスを受け取ると、データ電極
７の電圧によってホールドキャパシタ５が充電される。
スキャンパルスが除かれると、トランジスタ６はホール
ドキャパシタ５をデータ電極７から切り離す。それによ
り関連する表示素子の光学特性は、そのピクセルが次の
フレームでリフレッシュされるまでホールドキャパシタ
５に印加された電圧に対応したものとなる。
【０００６】アクティブマトリクス液晶ディスプレイで
は、ホールドキャパシタ５に蓄積された電圧は、液晶層
の光学特性を変調するために用いられる。従来知られて
いるディスプレイでは、スイッチング素子として用いら
れるトランジスタ６はアモルファスシリコン薄膜トラン
ジスタで構成される。各ピクセルのリフレッシュサイク
ルの間、キャパシタ５に蓄積された電圧の動的な振るま
いは、画質を決定する上でかなり重要である。
は、ホールドキャパシタ５に蓄積された電圧は、液晶層
の光学特性を変調するために用いられる。従来知られて
いるディスプレイでは、スイッチング素子として用いら
れるトランジスタ６はアモルファスシリコン薄膜トラン
ジスタで構成される。各ピクセルのリフレッシュサイク
ルの間、キャパシタ５に蓄積された電圧の動的な振るま
いは、画質を決定する上でかなり重要である。
【０００７】たいていの液晶装置では、印加電圧と液晶
上の表面電荷との間の関係は非線形であり、時間依存性
を有している。これは誘電率異方性として知られてい
る。このことは、液晶装置の実効容量が印加電圧と液晶
の応答速度との関数であることを示唆している。従来の
アクティブマトリクス液晶装置のピクセルでは、理想的
ではない液晶容量Ｃｌｃ（図２に９で示されている）が
固定された蓄積容量Ｃｓに並列に接続されている。スキ
ャンパルスをスキャン電極８に与えることによってピク
セルにアドレスすると、そのピクセルのトランジスタ６
のゲート電圧は比較的短い時間ハイになり、それにより
表示素子は、目に見えるフリッカを防ぐのに十分な速さ
でリフレッシュされる。したがって、並列に接続された
キャパシタ５と表示素子９との組み合わせを有する容量
の充電時間は、液晶容量Ｃｌｃの電圧依存性が実質的に
何の影響も及ぼさないほど十分に短い。このため液晶容
量Ｃｌｃはスキャンパルスが継続している間一定である
としてもよい。しかしながら、スキャンパルスとスキャ
ンパルスとの間では、トランジスタ６はキャパシタ５お
よび表示素子９を実質的に切り離してしまうので、並列
に接続されたキャパシタ５および表示素子９全体の電荷
は実質的に一定のままである。液晶が印加電圧に応答す
ると、液晶容量Ｃｌｃが変わるため、表示素子にかかる
最終的な電圧は、パルスの振幅とは等しくなくなり、ゆ
えにピクセルのスキャン中にデータ電極７に与えられる
データ電圧には対応しなくなる。液晶が正の誘電率異方
性を有している場合には、容量が増えて液晶表示素子に
かかる電圧は低下する。
上の表面電荷との間の関係は非線形であり、時間依存性
を有している。これは誘電率異方性として知られてい
る。このことは、液晶装置の実効容量が印加電圧と液晶
の応答速度との関数であることを示唆している。従来の
アクティブマトリクス液晶装置のピクセルでは、理想的
ではない液晶容量Ｃｌｃ（図２に９で示されている）が
固定された蓄積容量Ｃｓに並列に接続されている。スキ
ャンパルスをスキャン電極８に与えることによってピク
セルにアドレスすると、そのピクセルのトランジスタ６
のゲート電圧は比較的短い時間ハイになり、それにより
表示素子は、目に見えるフリッカを防ぐのに十分な速さ
でリフレッシュされる。したがって、並列に接続された
キャパシタ５と表示素子９との組み合わせを有する容量
の充電時間は、液晶容量Ｃｌｃの電圧依存性が実質的に
何の影響も及ぼさないほど十分に短い。このため液晶容
量Ｃｌｃはスキャンパルスが継続している間一定である
としてもよい。しかしながら、スキャンパルスとスキャ
ンパルスとの間では、トランジスタ６はキャパシタ５お
よび表示素子９を実質的に切り離してしまうので、並列
に接続されたキャパシタ５および表示素子９全体の電荷
は実質的に一定のままである。液晶が印加電圧に応答す
ると、液晶容量Ｃｌｃが変わるため、表示素子にかかる
最終的な電圧は、パルスの振幅とは等しくなくなり、ゆ
えにピクセルのスキャン中にデータ電極７に与えられる
データ電圧には対応しなくなる。液晶が正の誘電率異方
性を有している場合には、容量が増えて液晶表示素子に
かかる電圧は低下する。
【０００８】図３（ａ）〜（ｃ）は誘電率異方性の影響
を示すグラフであり、いずれも時間に対するゲート電圧
およびディスプレイの透過率を示している。図３（ａ）
は、１リフレッシュ期間に１つのパルスを与えたときの
液晶の応答を示している。データ電極の電圧は、ゲート
電圧を比較的継続期間が短いパルスの形で提供する。こ
の図では実現したい透過率の値を左側の縦軸上に示して
いるが、実際の液晶表示素子の透過特性は実現したい透
過率よりも低くなっている。つまり、液晶が電圧に応答
すると、容量が増えて液晶にかかる電圧が低下し、結果
として透過率が所望の値に達しない。
を示すグラフであり、いずれも時間に対するゲート電圧
およびディスプレイの透過率を示している。図３（ａ）
は、１リフレッシュ期間に１つのパルスを与えたときの
液晶の応答を示している。データ電極の電圧は、ゲート
電圧を比較的継続期間が短いパルスの形で提供する。こ
の図では実現したい透過率の値を左側の縦軸上に示して
いるが、実際の液晶表示素子の透過特性は実現したい透
過率よりも低くなっている。つまり、液晶が電圧に応答
すると、容量が増えて液晶にかかる電圧が低下し、結果
として透過率が所望の値に達しない。
【０００９】図３（ｂ）は、図３（ａ）に対応するグラ
フであり、複数のリフレッシュ期間（図では３回のリフ
レッシュ期間）にわたってピクセルに同じデータ信号を
与えたときの影響を示している。このように、一連のス
キャンパルスをピクセルに与えることによって所望の透
過率を実現することができる。
フであり、複数のリフレッシュ期間（図では３回のリフ
レッシュ期間）にわたってピクセルに同じデータ信号を
与えたときの影響を示している。このように、一連のス
キャンパルスをピクセルに与えることによって所望の透
過率を実現することができる。
【００１０】図３（ｃ）は、図３（ａ）および（ｂ）に
対応しており、より低いインピーダンスの電源からの液
晶容量の充電の影響を示している。これは、例えばトラ
ンジスタ６をより長い期間にわたってオン状態にし、そ
れによりホールドキャパシタ５および液晶容量Ｃｌｃを
比較的低い出力インピーダンスを有するデータドライバ
３の各出力から充電することによって実現され得る。し
たがって液晶表示素子は所望の透過率を実現することが
できるが、ディスプレイをリフレッシュすることができ
るレートは大幅に減少し、フリッカなどの望ましくない
現象が観察されるようになる。
対応しており、より低いインピーダンスの電源からの液
晶容量の充電の影響を示している。これは、例えばトラ
ンジスタ６をより長い期間にわたってオン状態にし、そ
れによりホールドキャパシタ５および液晶容量Ｃｌｃを
比較的低い出力インピーダンスを有するデータドライバ
３の各出力から充電することによって実現され得る。し
たがって液晶表示素子は所望の透過率を実現することが
できるが、ディスプレイをリフレッシュすることができ
るレートは大幅に減少し、フリッカなどの望ましくない
現象が観察されるようになる。
【００１１】理想的でない容量の影響を減少させる方法
として、ホールドキャパシタの容量Ｃｓを理想的ではな
い液晶容量Ｃｌｃよりもかなり大きくするという方法が
知られている。このアプローチは、典型的には１０-4Ｃ
／ｍ2の表面電荷密度を有する典型的なネマティック材
料に対して用いることができる。しかしながら、切り替
えられる状態によって大きく表面電荷密度が異なる液晶
モードもある。このような材料を従来のアクティブマト
リクス駆動方法を用いて駆動するには、スキャン電極が
ハイになっている期間中にこの高い値の電荷を供給する
ことが必要である。スキャン期間の間は、液晶材料が応
答するのに十分な時間がないため、これには、非常に大
きな蓄積キャパシタ、非常に高いデータ電圧と従来のサ
イズのキャパシタ、あるいはこれらの手法を折衷した手
法が必要とされる。一般に、このような条件のもとで従
来のアクティブマトリクス駆動方法を用いることを検討
するのは、実用的ではない。なぜなら、大きな容量およ
び／または電圧を組み合わせると、開口率やディスプレ
イの消費電力に悪影響が及び得るからである。このよう
な材料には、例えば、表面安定化強誘電液晶のような自
発分極を有する液晶装置、あるいは、電傾（electrocli
nics）、ヘリオエレクトリック（helioelectrics）、変
形らせん強誘電、反強誘電、ランダム相およびカラムナ
ーのような電界誘起自発分極を有する液晶装置が含まれ
る。
として、ホールドキャパシタの容量Ｃｓを理想的ではな
い液晶容量Ｃｌｃよりもかなり大きくするという方法が
知られている。このアプローチは、典型的には１０-4Ｃ
／ｍ2の表面電荷密度を有する典型的なネマティック材
料に対して用いることができる。しかしながら、切り替
えられる状態によって大きく表面電荷密度が異なる液晶
モードもある。このような材料を従来のアクティブマト
リクス駆動方法を用いて駆動するには、スキャン電極が
ハイになっている期間中にこの高い値の電荷を供給する
ことが必要である。スキャン期間の間は、液晶材料が応
答するのに十分な時間がないため、これには、非常に大
きな蓄積キャパシタ、非常に高いデータ電圧と従来のサ
イズのキャパシタ、あるいはこれらの手法を折衷した手
法が必要とされる。一般に、このような条件のもとで従
来のアクティブマトリクス駆動方法を用いることを検討
するのは、実用的ではない。なぜなら、大きな容量およ
び／または電圧を組み合わせると、開口率やディスプレ
イの消費電力に悪影響が及び得るからである。このよう
な材料には、例えば、表面安定化強誘電液晶のような自
発分極を有する液晶装置、あるいは、電傾（electrocli
nics）、ヘリオエレクトリック（helioelectrics）、変
形らせん強誘電、反強誘電、ランダム相およびカラムナ
ーのような電界誘起自発分極を有する液晶装置が含まれ
る。
【００１２】誘電率異方性の影響に加えて、薄膜トラン
ジスタ６のリーク電流の影響も視覚的に望ましくない現
象を起こす要因の１つである。リーク電流はゲート電圧
が閾値電圧よりも下であるときにトランジスタのチャネ
ルを流れる電流である。リーク電流が高すぎると、液晶
表示素子にかかる電圧はフレーム期間の間に大幅に低下
する。その結果、表示素子の透過特性は、リフレッシュ
とリフレッシュとの間で著しく変わることになり、ディ
スプレイを観察している観察者にフリッカが見えるよう
になる。
ジスタ６のリーク電流の影響も視覚的に望ましくない現
象を起こす要因の１つである。リーク電流はゲート電圧
が閾値電圧よりも下であるときにトランジスタのチャネ
ルを流れる電流である。リーク電流が高すぎると、液晶
表示素子にかかる電圧はフレーム期間の間に大幅に低下
する。その結果、表示素子の透過特性は、リフレッシュ
とリフレッシュとの間で著しく変わることになり、ディ
スプレイを観察している観察者にフリッカが見えるよう
になる。
【００１３】近年の薄膜トランジスタ製造技術の進展に
よって、高性能のポリシリコン薄膜トランジスタの開発
が進んでいる。特に、現在では、このようなトランジス
タを、ディスプレイに用いられるガラス基板に適合する
ほど低い温度で作製することが可能である。さらに、こ
のようなトランジスタは、従来のアモルファスシリコン
薄膜トランジスタに比べて駆動能力も向上しており、そ
れゆえにディスプレイの各ピクセル内だけではなく、ド
ライバ２および３のような高速の周辺駆動回路にも用い
られるようになっている。これにより、駆動回路を搭載
したディスプレイの製造コストを低減することができ
る。
よって、高性能のポリシリコン薄膜トランジスタの開発
が進んでいる。特に、現在では、このようなトランジス
タを、ディスプレイに用いられるガラス基板に適合する
ほど低い温度で作製することが可能である。さらに、こ
のようなトランジスタは、従来のアモルファスシリコン
薄膜トランジスタに比べて駆動能力も向上しており、そ
れゆえにディスプレイの各ピクセル内だけではなく、ド
ライバ２および３のような高速の周辺駆動回路にも用い
られるようになっている。これにより、駆動回路を搭載
したディスプレイの製造コストを低減することができ
る。
【００１４】ピクセルレベルでは、ポリシリコントラン
ジスタは、アモルファスシリコントランジスタよりも小
さくすることができ、それにより開口率を高め、スキャ
ン電圧のフィードスルーを減少させることができる。し
かしながら、ポリシリコン薄膜トランジスタのリーク電
流はアモルファスシリコン薄膜トランジスタよりもかな
り大きく、トランジスタ６のゲート−ソース間の電圧と
ドレイン−ソース間の電圧とに非常に依存しているオフ
状態でのリークは、ディスプレイパネル内で最もばらつ
くパラメータの１つになっている。したがってこれらの
特性は、アクティブマトリクス液晶ディスプレイパネル
にスイッチング素子としてポリシリコン薄膜トランジス
タを用いる際の主要な問題となっている。
ジスタは、アモルファスシリコントランジスタよりも小
さくすることができ、それにより開口率を高め、スキャ
ン電圧のフィードスルーを減少させることができる。し
かしながら、ポリシリコン薄膜トランジスタのリーク電
流はアモルファスシリコン薄膜トランジスタよりもかな
り大きく、トランジスタ６のゲート−ソース間の電圧と
ドレイン−ソース間の電圧とに非常に依存しているオフ
状態でのリークは、ディスプレイパネル内で最もばらつ
くパラメータの１つになっている。したがってこれらの
特性は、アクティブマトリクス液晶ディスプレイパネル
にスイッチング素子としてポリシリコン薄膜トランジス
タを用いる際の主要な問題となっている。
【００１５】図４は、２種類の異なる温度および２種類
のドレイン−ソース電圧について、ゲート−ソース電圧
に対するドレイン電流を示しており、ドレイン電流は対
数をとったもので示している。ドレイン−ソース電圧を
下げると、いずれの温度でもリーク電流は指数的に減少
する。このため、知られているように、トランジスタの
ドレインでの電界を小さくすることによってリーク電流
を低減することができる。これを実現するための手法と
して、F.Okumura and K. Sera, A.M.L.C.D., p24-27 (1
994)には、低濃度ドープドレイン（ＬＤＤ）構造、オフ
セットゲート（ＯＧ）構造、アクティブゲート（ＡＧ）
構造およびマルチゲート構造が開示されている。
のドレイン−ソース電圧について、ゲート−ソース電圧
に対するドレイン電流を示しており、ドレイン電流は対
数をとったもので示している。ドレイン−ソース電圧を
下げると、いずれの温度でもリーク電流は指数的に減少
する。このため、知られているように、トランジスタの
ドレインでの電界を小さくすることによってリーク電流
を低減することができる。これを実現するための手法と
して、F.Okumura and K. Sera, A.M.L.C.D., p24-27 (1
994)には、低濃度ドープドレイン（ＬＤＤ）構造、オフ
セットゲート（ＯＧ）構造、アクティブゲート（ＡＧ）
構造およびマルチゲート構造が開示されている。
【００１６】ＬＤＤ構造およびＯＧ構造は、ドレインで
の電界を低減するだけではなく、オン電流に悪影響を及
ぼし、結果としてトランジスタの速度を下げる。したが
って、このような構造は、一体型ディスプレイには理想
的ではない。一体型ディスプレイでは、オフ電流の低減
が重要であるピクセルトランジスタと、高速化が重要で
ある駆動回路用のトランジスタとを異なるプロセスで作
製する必要が生じるからである。このように余分な工程
が生じてしまうことは望ましくないし、また製造コスト
の増加にもつながりかねない。
の電界を低減するだけではなく、オン電流に悪影響を及
ぼし、結果としてトランジスタの速度を下げる。したが
って、このような構造は、一体型ディスプレイには理想
的ではない。一体型ディスプレイでは、オフ電流の低減
が重要であるピクセルトランジスタと、高速化が重要で
ある駆動回路用のトランジスタとを異なるプロセスで作
製する必要が生じるからである。このように余分な工程
が生じてしまうことは望ましくないし、また製造コスト
の増加にもつながりかねない。
【００１７】マルチゲート構造を採用した場合には、図
５に示すように、直列に接続された２以上の薄膜トラン
ジスタを用いることになる。図５に示す構成では、図１
および２に示されている構成における単一のゲートを有
するトランジスタ６が、トランジスタ６ａおよび６ｂに
等価であるマルチプルゲートトランジスタに置き換わっ
ている。しかしながら、この構成では、余分なリーク電
流を防ぐため十分に電界を低減させることができないこ
とがあり、そのためにこの構造はしばしばＬＤＤ構造と
ともに用いられる。
５に示すように、直列に接続された２以上の薄膜トラン
ジスタを用いることになる。図５に示す構成では、図１
および２に示されている構成における単一のゲートを有
するトランジスタ６が、トランジスタ６ａおよび６ｂに
等価であるマルチプルゲートトランジスタに置き換わっ
ている。しかしながら、この構成では、余分なリーク電
流を防ぐため十分に電界を低減させることができないこ
とがあり、そのためにこの構造はしばしばＬＤＤ構造と
ともに用いられる。
【００１８】その他に知られている手法を図６に示す。
この手法では、マルチゲート構造の接合部（実際にはト
ランジスタ６ａおよび６ｂの間）にホールドキャパシタ
１０を付加している。しかし、このような構成によっ
て、望ましくない視覚的な現象を生じさせることなくポ
リシリコン薄膜トランジスタをディスプレイにおいて用
いることを可能にするほど十分なホールド時間が提供さ
れ得るかどうかは疑わしいところである。
この手法では、マルチゲート構造の接合部（実際にはト
ランジスタ６ａおよび６ｂの間）にホールドキャパシタ
１０を付加している。しかし、このような構成によっ
て、望ましくない視覚的な現象を生じさせることなくポ
リシリコン薄膜トランジスタをディスプレイにおいて用
いることを可能にするほど十分なホールド時間が提供さ
れ得るかどうかは疑わしいところである。
【００１９】図７は、特開平5-142573号公報に開示され
ているホールド時間を数フレームにわたって引き延ばす
手法を適用した回路を示している。この回路は、ユニテ
ィゲインを有するアンプ１１の入力をキャパシタ５およ
び表示素子９に接続し、出力をトランジスタ６ａおよび
６ｂの間の接合部に接続することによって、フィードバ
ック機能を有している。これによって、キャパシタ５お
よび表示素子９に印加される電圧は直列に接続された薄
膜トランジスタ６ａおよび６ｂの接合部に現れる。バッ
ファアンプ１１が理想的であり、かつ、キャパシタ５お
よび表示素子９の容量から電荷が出されなければ、液晶
からのリークはなくなる。
ているホールド時間を数フレームにわたって引き延ばす
手法を適用した回路を示している。この回路は、ユニテ
ィゲインを有するアンプ１１の入力をキャパシタ５およ
び表示素子９に接続し、出力をトランジスタ６ａおよび
６ｂの間の接合部に接続することによって、フィードバ
ック機能を有している。これによって、キャパシタ５お
よび表示素子９に印加される電圧は直列に接続された薄
膜トランジスタ６ａおよび６ｂの接合部に現れる。バッ
ファアンプ１１が理想的であり、かつ、キャパシタ５お
よび表示素子９の容量から電荷が出されなければ、液晶
からのリークはなくなる。
【００２０】EP 0 586 155は、図８に示すようなアクテ
ィブマトリクス液晶ディスプレイを開示している。この
アクティブマトリクス液晶ディスプレイは、図１に示し
たものとほぼ同様の構成を有しているが、ユニティゲイ
ンを有するバッファアンプ１１が各ピクセルのアクティ
ブ回路に設けられているという点で図１に示したディス
プレイとは異なっている。アンプ１１の入力はトランジ
スタ６のソースとホールドキャパシタ５とに接続されて
おり、出力は液晶表示素子９に接続されている。アンプ
１１は、非常に高い入力インピーダンスと比較的低い出
力インピーダンスとを有している。
ィブマトリクス液晶ディスプレイを開示している。この
アクティブマトリクス液晶ディスプレイは、図１に示し
たものとほぼ同様の構成を有しているが、ユニティゲイ
ンを有するバッファアンプ１１が各ピクセルのアクティ
ブ回路に設けられているという点で図１に示したディス
プレイとは異なっている。アンプ１１の入力はトランジ
スタ６のソースとホールドキャパシタ５とに接続されて
おり、出力は液晶表示素子９に接続されている。アンプ
１１は、非常に高い入力インピーダンスと比較的低い出
力インピーダンスとを有している。
【００２１】スキャン電極８にスキャンパルスを与える
ことによってピクセルをアドレスすると、トランジスタ
６はオン状態に切り替わり、ホールドキャパシタ５はデ
ータ電極７に印加されている電圧まで充電される。電極
８に印加されるスキャンパルスとスキャンパルスとの間
では、トランジスタ６はオフ状態に切り替わる。アンプ
１１の出力はキャパシタ５に印加されている電圧にした
がい、表示素子９にこの電圧を供給する。
ことによってピクセルをアドレスすると、トランジスタ
６はオン状態に切り替わり、ホールドキャパシタ５はデ
ータ電極７に印加されている電圧まで充電される。電極
８に印加されるスキャンパルスとスキャンパルスとの間
では、トランジスタ６はオフ状態に切り替わる。アンプ
１１の出力はキャパシタ５に印加されている電圧にした
がい、表示素子９にこの電圧を供給する。
【００２２】アンプ１１の出力インピーダンスが比較的
低いので、表示素子９は電圧駆動される。したがって表
示素子９に印加される電圧は実質的には一定のままであ
る。このため、フレームリフレッシュ期間全体にわたっ
て液晶に印加される電圧がステップ状になる。
低いので、表示素子９は電圧駆動される。したがって表
示素子９に印加される電圧は実質的には一定のままであ
る。このため、フレームリフレッシュ期間全体にわたっ
て液晶に印加される電圧がステップ状になる。
【００２３】EP 0 586 155は、連続したリフレッシュ間
で表示素子に印加される電圧の低下を引き起こす表示素
子９の電極間のリーク電流の影響をなくすことに関連し
てはいるが、液晶の誘電率異方性の影響もまた実質的に
低減されるか、あるいはなくなり得る。
で表示素子に印加される電圧の低下を引き起こす表示素
子９の電極間のリーク電流の影響をなくすことに関連し
てはいるが、液晶の誘電率異方性の影響もまた実質的に
低減されるか、あるいはなくなり得る。
【００２４】
【発明が解決しようとする課題】図８に示すEP 0 586 1
55において開示されている回路では、アンプ１１を用い
て、表示素子９にかかる電圧をホールドキャパシタ５に
かかる電圧と強制的に同じにすることによって、液晶の
誘電率が変化しても表示素子９の電圧が変化しないよう
にしている。しかしこの回路では、ホールドキャパシタ
５に蓄積された電荷がトランジスタ６を介して逃げてし
まい得るため、キャパシタ５にかかる電圧が低下してし
まい、その結果表示素子９にかかる電圧も低下してしま
い得る。つまり、EP 0 586 155に開示されている回路で
は、トランジスタ６のオフ時のリーク電流に起因する表
示電圧の低下を防ぐことはできない。
55において開示されている回路では、アンプ１１を用い
て、表示素子９にかかる電圧をホールドキャパシタ５に
かかる電圧と強制的に同じにすることによって、液晶の
誘電率が変化しても表示素子９の電圧が変化しないよう
にしている。しかしこの回路では、ホールドキャパシタ
５に蓄積された電荷がトランジスタ６を介して逃げてし
まい得るため、キャパシタ５にかかる電圧が低下してし
まい、その結果表示素子９にかかる電圧も低下してしま
い得る。つまり、EP 0 586 155に開示されている回路で
は、トランジスタ６のオフ時のリーク電流に起因する表
示電圧の低下を防ぐことはできない。
【００２５】本発明はこのような現状に鑑みてなされた
ものであり、液晶の誘電率異方性が表示に及ぼす影響を
実質的になくすとともに、各ピクセルのゲートにおける
リーク電流が表示に及ぼす影響をも実質的になくすこと
ができるアクティブマトリクスディスプレイを提供する
ことを目的とする。
ものであり、液晶の誘電率異方性が表示に及ぼす影響を
実質的になくすとともに、各ピクセルのゲートにおける
リーク電流が表示に及ぼす影響をも実質的になくすこと
ができるアクティブマトリクスディスプレイを提供する
ことを目的とする。
【００２６】
【課題を解決するための手段】本発明によれば、データ
入力されるデータ電極に接続されるとともに、スキャン
電極に接続されたゲートをそれぞれが有している複数の
絵素と、該ゲートの出力に接続されているホールドキャ
パシタと、該ホールドキャパシタに接続されている入力
を有するバッファアンプと、該バッファアンプの出力に
接続されている表示素子と、を備えているアクティブマ
トリクスディスプレイであって、該ゲートは、直列に接
続された第１および第２の半導体スイッチを有してお
り、該バッファアンプの出力は該第１および第２の半導
体スイッチの間のノードに直接接続されて、該第１およ
び第２の半導体スイッチのノードとバッファアンプの出
力との間は初期充電の経路になっている。
入力されるデータ電極に接続されるとともに、スキャン
電極に接続されたゲートをそれぞれが有している複数の
絵素と、該ゲートの出力に接続されているホールドキャ
パシタと、該ホールドキャパシタに接続されている入力
を有するバッファアンプと、該バッファアンプの出力に
接続されている表示素子と、を備えているアクティブマ
トリクスディスプレイであって、該ゲートは、直列に接
続された第１および第２の半導体スイッチを有してお
り、該バッファアンプの出力は該第１および第２の半導
体スイッチの間のノードに直接接続されて、該第１およ
び第２の半導体スイッチのノードとバッファアンプの出
力との間は初期充電の経路になっている。
【００２７】これにより、半導体装置のリーク電流の望
ましくない影響だけではなく液晶の誘電率異方性の影響
をも実質的に低減されているか、あるいは、影響のない
ディスプレイを提供することが可能である。このディス
プレイではリフレッシュ速度を上げてもよく、フリッカ
のような視覚的な望ましくない現象を低減することがで
きる。他の手法を用いた表示素子については、ホールド
キャパシタは、そうでない場合に表示素子によって引き
起こされ得るいかなる望ましくない影響から実質的に切
り離されている。半導体装置は、ピクセル用とディスプ
レイに一体的に搭載される駆動回路用とで同じプロセス
工程を用いて作製してもよい。それによって、実質的に
製造コストを増やすことがない。
ましくない影響だけではなく液晶の誘電率異方性の影響
をも実質的に低減されているか、あるいは、影響のない
ディスプレイを提供することが可能である。このディス
プレイではリフレッシュ速度を上げてもよく、フリッカ
のような視覚的な望ましくない現象を低減することがで
きる。他の手法を用いた表示素子については、ホールド
キャパシタは、そうでない場合に表示素子によって引き
起こされ得るいかなる望ましくない影響から実質的に切
り離されている。半導体装置は、ピクセル用とディスプ
レイに一体的に搭載される駆動回路用とで同じプロセス
工程を用いて作製してもよい。それによって、実質的に
製造コストを増やすことがない。
【００２８】表示素子のそれぞれは、液晶表示素子であ
ってもよい。
ってもよい。
【００２９】アンプは、ポリシリコンアクティブ素子を
備えていてもよい。アクティブ素子は、ポリシリコン薄
膜トランジスタを備えていてもよい。
備えていてもよい。アクティブ素子は、ポリシリコン薄
膜トランジスタを備えていてもよい。
【００３０】好ましくは、アンプはユニティゲインを有
している。
している。
【００３１】第１および第２のスイッチのそれぞれは、
トランジスタを備えていてもよい。
トランジスタを備えていてもよい。
【００３２】アンプは、ソースフォロワを備えていても
よい。ソースフォロワは一定電流にするための負荷を備
えていてもよい。
よい。ソースフォロワは一定電流にするための負荷を備
えていてもよい。
【００３３】アンプは、非反転入力がホールドキャパシ
タに接続されており、反転入力が出力に接続されている
差動アンプであってもよい。差動アンプは、共通の負荷
に接続されている第１および第２のトランジスタを備え
ていてもよい。共通の負荷は定電流発生器であってもよ
い。アンプは、第１および第２のトランジスタのドレイ
ンに接続されている電流ミラーを備えていてもよい。
タに接続されており、反転入力が出力に接続されている
差動アンプであってもよい。差動アンプは、共通の負荷
に接続されている第１および第２のトランジスタを備え
ていてもよい。共通の負荷は定電流発生器であってもよ
い。アンプは、第１および第２のトランジスタのドレイ
ンに接続されている電流ミラーを備えていてもよい。
【００３４】絵素は、複数の行として配置されてもよ
い。この場合には、各行の絵素のスキャン入力は対応す
る共通のスキャン電極に接続され、各行の絵素のアンプ
は、隣接する行に対応するスキャン電極の間に接続され
た電源端子を有し得る。隣接する行の絵素は、逆の導電
型の半導体装置を備えていてもよい。
い。この場合には、各行の絵素のスキャン入力は対応す
る共通のスキャン電極に接続され、各行の絵素のアンプ
は、隣接する行に対応するスキャン電極の間に接続され
た電源端子を有し得る。隣接する行の絵素は、逆の導電
型の半導体装置を備えていてもよい。
【００３５】本発明の好ましい実施形態では、アクティ
ブバッファがアクティブマトリクスディスプレイの各ピ
クセルに設けられる。このアクティブバッファは、入力
がホールドキャパシタに、出力が液晶セルに接続される
ように、ホールドキャパシタと液晶セルとの間に設けら
れる。さらに、フィードバックループがバッファの出力
から２つの直列に接続されたポリシリコン薄膜トランジ
スタの接続部に接続される。これら２つの直列に接続さ
れたポリシリコン薄膜トランジスタは、データ配線から
ホールドキャパシタへのパスゲートとして機能する。ホ
ールドキャパシタは、比較的小さな容量であり、各行を
スキャンする期間中に充電され、バッファの入力に参照
電圧を与える。続いてバッファは、フレーム期間の残り
の期間、液晶セルを一定の電圧で駆動する。このような
配置を採用すれば、非常に長い期間電荷がバッファから
供給されるので、非常に高い表面電荷密度を有する材料
を駆動することが可能である。したがって高電圧および
／あるいは大容量のホールドキャパシタを用いる必要は
なくなり、消費電力や開口率という点から見れば有利で
ある。バッファの出力は、２個直列に接続されたトラン
ジスタの間のノードにフィードバックされるように接続
されており、それによってノードの電圧をバッファの出
力電圧に実質的に等しくしている。バッファは、ホール
ドキャパシタの電圧に従い、液晶容量とパストランジス
タの接合部とを同時に駆動する。このような状況下で、
理想的なバッファを用いれば、液晶容量に近い側のトラ
ンジスタのドレイン−ソース電圧は実質的にゼロにな
り、それゆえにリーク電流も実質的になくなる。
ブバッファがアクティブマトリクスディスプレイの各ピ
クセルに設けられる。このアクティブバッファは、入力
がホールドキャパシタに、出力が液晶セルに接続される
ように、ホールドキャパシタと液晶セルとの間に設けら
れる。さらに、フィードバックループがバッファの出力
から２つの直列に接続されたポリシリコン薄膜トランジ
スタの接続部に接続される。これら２つの直列に接続さ
れたポリシリコン薄膜トランジスタは、データ配線から
ホールドキャパシタへのパスゲートとして機能する。ホ
ールドキャパシタは、比較的小さな容量であり、各行を
スキャンする期間中に充電され、バッファの入力に参照
電圧を与える。続いてバッファは、フレーム期間の残り
の期間、液晶セルを一定の電圧で駆動する。このような
配置を採用すれば、非常に長い期間電荷がバッファから
供給されるので、非常に高い表面電荷密度を有する材料
を駆動することが可能である。したがって高電圧および
／あるいは大容量のホールドキャパシタを用いる必要は
なくなり、消費電力や開口率という点から見れば有利で
ある。バッファの出力は、２個直列に接続されたトラン
ジスタの間のノードにフィードバックされるように接続
されており、それによってノードの電圧をバッファの出
力電圧に実質的に等しくしている。バッファは、ホール
ドキャパシタの電圧に従い、液晶容量とパストランジス
タの接合部とを同時に駆動する。このような状況下で、
理想的なバッファを用いれば、液晶容量に近い側のトラ
ンジスタのドレイン−ソース電圧は実質的にゼロにな
り、それゆえにリーク電流も実質的になくなる。
【００３６】
【発明の実施の形態】図９に示されているアクティブマ
トリクス液晶ディスプレイは、図８に示すディスプレイ
とほぼ同様の構成を有しているが、トランジスタ６が直
列に接続されたトランジスタ６ａおよび６ｂに置き換わ
っている点が異なっている。これらのトランジスタ６ａ
および６ｂは、例えば図５から７に示されているように
マルチゲートトランジスタとして機能する。さらに、図
９のディスプレイでは、アンプ１１の出力がトランジス
タ６ａのソースとトランジスタ６ｂのドレインとの間の
接続部に接続されている。
トリクス液晶ディスプレイは、図８に示すディスプレイ
とほぼ同様の構成を有しているが、トランジスタ６が直
列に接続されたトランジスタ６ａおよび６ｂに置き換わ
っている点が異なっている。これらのトランジスタ６ａ
および６ｂは、例えば図５から７に示されているように
マルチゲートトランジスタとして機能する。さらに、図
９のディスプレイでは、アンプ１１の出力がトランジス
タ６ａのソースとトランジスタ６ｂのドレインとの間の
接続部に接続されている。
【００３７】トランジスタ６ａのソースとアンプ１１と
の間の接続部は、データ配線からの初期充電の経路とな
る。ピクセルを含む配線のスキャンの後、アンプ１１の
出力およびトランジスタ６ｂのドレインは、ホールドキ
ャパシタ５と同じ電位になる。このため、表示素子９に
かかる電圧は、アンプ１１によって強制的にホールドキ
ャパシタ５にかかる電圧と同じに保たれ、仮に液晶の誘
電率が変化したとしても表示素子９の電圧は変化しな
い。また、表示素子９に近い側のトランジスタ６ｂのド
レイン側の電位をアンプ１１の出力電位と同じ電位にす
ることによって、トランジスタ６ｂのソース−ドレイン
電圧は実質的にゼロに等しくなり、それによりトランジ
スタ６ｂのリーク電流ｉｌは実質的にゼロに等しくな
る。このために、従来問題であったスイッチング素子の
リーク電流に起因するホールドキャパシタ５の電圧低下
を防ぐことができ、その結果リーク電流が表示に悪影響
を及ぼすことが実質的になくなる。
の間の接続部は、データ配線からの初期充電の経路とな
る。ピクセルを含む配線のスキャンの後、アンプ１１の
出力およびトランジスタ６ｂのドレインは、ホールドキ
ャパシタ５と同じ電位になる。このため、表示素子９に
かかる電圧は、アンプ１１によって強制的にホールドキ
ャパシタ５にかかる電圧と同じに保たれ、仮に液晶の誘
電率が変化したとしても表示素子９の電圧は変化しな
い。また、表示素子９に近い側のトランジスタ６ｂのド
レイン側の電位をアンプ１１の出力電位と同じ電位にす
ることによって、トランジスタ６ｂのソース−ドレイン
電圧は実質的にゼロに等しくなり、それによりトランジ
スタ６ｂのリーク電流ｉｌは実質的にゼロに等しくな
る。このために、従来問題であったスイッチング素子の
リーク電流に起因するホールドキャパシタ５の電圧低下
を防ぐことができ、その結果リーク電流が表示に悪影響
を及ぼすことが実質的になくなる。
【００３８】ユニティゲインを有するバッファアンプ１
１を実現するにはさまざまな構成が考えられ、どの構成
を採用するかは、アンプの面積、効率および許容誤差等
のさまざまな検討によって決定される。
１を実現するにはさまざまな構成が考えられ、どの構成
を採用するかは、アンプの面積、効率および許容誤差等
のさまざまな検討によって決定される。
【００３９】図１０は、バッファアンプ１１の一構成例
を示しており、この例ではアンプ１１はソースフォロワ
の形で実現されている。ソースフォロワは、電圧供給配
線ＶｄｄとＶｓｓとの間に直列に接続されたエンハンス
メントトランジスタ１２および１３を有している。トラ
ンジスタ１２のゲートはキャパシタ５に接続されたアン
プの入力を構成し、トランジスタ１２のソースはアンプ
の出力を構成する。トランジスタ１３のゲートはバイア
ス電圧Ｖｂに接続されており、トランジスタ１２を一定
電流にするための負荷を構成する。
を示しており、この例ではアンプ１１はソースフォロワ
の形で実現されている。ソースフォロワは、電圧供給配
線ＶｄｄとＶｓｓとの間に直列に接続されたエンハンス
メントトランジスタ１２および１３を有している。トラ
ンジスタ１２のゲートはキャパシタ５に接続されたアン
プの入力を構成し、トランジスタ１２のソースはアンプ
の出力を構成する。トランジスタ１３のゲートはバイア
ス電圧Ｖｂに接続されており、トランジスタ１２を一定
電流にするための負荷を構成する。
【００４０】図１０に示されているソースフォロワに
は、液晶表示素子９の容量Ｃｌｃの変化に追従するため
に必要となる電流とリークを補償するのに必要な電流と
を供給することだけが要求される。このため、このソー
スフォロワの電流の要件はきわめて小さい。
は、液晶表示素子９の容量Ｃｌｃの変化に追従するため
に必要となる電流とリークを補償するのに必要な電流と
を供給することだけが要求される。このため、このソー
スフォロワの電流の要件はきわめて小さい。
【００４１】図１１に示すように、ソースフォロワをデ
プレッショントランジスタ１２ａおよび１３ａで構成し
てもよい。この場合には、トランジスタ１３ａのゲート
がソースに接続されて定電流発生器を構成する。このた
め、バイアス電圧Ｖｂは必要なくなり、余分な電圧供給
配線を省略することができる。
プレッショントランジスタ１２ａおよび１３ａで構成し
てもよい。この場合には、トランジスタ１３ａのゲート
がソースに接続されて定電流発生器を構成する。このた
め、バイアス電圧Ｖｂは必要なくなり、余分な電圧供給
配線を省略することができる。
【００４２】図１２は、ユニティゲインを有するバッフ
ァアンプの他の構成例を示す図である。この例では、ポ
リシリコンエンハンスメント薄膜トランジスタを用いた
差動アンプによってユニティゲインを有するバッファア
ンプを構成している。アンプは、差動入力トランジスタ
２０および２１と、トランジスタ２２を有する定電流ソ
ースとを備えている。トランジスタ２２のゲートは、バ
イアス電圧Ｖｂを受け取るように接続されている。トラ
ンジスタ２０のドレインは電流ミラーの入力に接続され
ており、電流ミラーの出力はトランジスタ２１のドレイ
ンに接続されている。電流ミラーは、トランジスタ２
０、２１および２２とは逆の導電型のトランジスタ２３
および２４から構成されている。差動アンプの非反転入
力としては、ホールドキャパシタ５に接続されているト
ランジスタ２０のゲートが用いられる。トランジスタ２
１のゲートは差動アンプの反転入力として用いられ、ア
ンプの出力に接続されている。アンプの出力は、トラン
ジスタ２１のドレインとトランジスタ２４のドレインと
の間の接続部に形成される。トランジスタは、アンプの
閉ループゲインが１に非常に近くなるように、サブ閾値
電流で動作する。スキャンパルスとスキャンパルスとの
間の動作中に、トランジスタ６ｂのチャネルにかかる電
位差は、アンプ１１の入力オフセット電圧に等しくな
り、これは非常に小さい値である。
ァアンプの他の構成例を示す図である。この例では、ポ
リシリコンエンハンスメント薄膜トランジスタを用いた
差動アンプによってユニティゲインを有するバッファア
ンプを構成している。アンプは、差動入力トランジスタ
２０および２１と、トランジスタ２２を有する定電流ソ
ースとを備えている。トランジスタ２２のゲートは、バ
イアス電圧Ｖｂを受け取るように接続されている。トラ
ンジスタ２０のドレインは電流ミラーの入力に接続され
ており、電流ミラーの出力はトランジスタ２１のドレイ
ンに接続されている。電流ミラーは、トランジスタ２
０、２１および２２とは逆の導電型のトランジスタ２３
および２４から構成されている。差動アンプの非反転入
力としては、ホールドキャパシタ５に接続されているト
ランジスタ２０のゲートが用いられる。トランジスタ２
１のゲートは差動アンプの反転入力として用いられ、ア
ンプの出力に接続されている。アンプの出力は、トラン
ジスタ２１のドレインとトランジスタ２４のドレインと
の間の接続部に形成される。トランジスタは、アンプの
閉ループゲインが１に非常に近くなるように、サブ閾値
電流で動作する。スキャンパルスとスキャンパルスとの
間の動作中に、トランジスタ６ｂのチャネルにかかる電
位差は、アンプ１１の入力オフセット電圧に等しくな
り、これは非常に小さい値である。
【００４３】図１３は、上述した配置に関して、ホール
ドキャパシタ電圧の低下を時間に対して示したものであ
る。曲線３０は、図１に示されている回路の性能を示し
ており、ピクセルの電圧は比較的急速に低下していくこ
とがわかる。フレームリフレッシュ期間が２０ミリ秒オ
ーダーである標準的な映像表示を考えると、ピクセルの
電圧は、入力値１０ボルトから約６ボルトまで低下する
ことになる。曲線３１は図５に示されている回路の性能
を示しており、曲線３２は図６に示されている回路の性
能を示している。同様にリフレッシュ期間を２０ミリ秒
と考えると、ピクセル電圧は１０ボルトから約８．５ボ
ルトに低下する。これらの電圧低下が、目に見えるくら
いの視覚的な悪影響につながる。
ドキャパシタ電圧の低下を時間に対して示したものであ
る。曲線３０は、図１に示されている回路の性能を示し
ており、ピクセルの電圧は比較的急速に低下していくこ
とがわかる。フレームリフレッシュ期間が２０ミリ秒オ
ーダーである標準的な映像表示を考えると、ピクセルの
電圧は、入力値１０ボルトから約６ボルトまで低下する
ことになる。曲線３１は図５に示されている回路の性能
を示しており、曲線３２は図６に示されている回路の性
能を示している。同様にリフレッシュ期間を２０ミリ秒
と考えると、ピクセル電圧は１０ボルトから約８．５ボ
ルトに低下する。これらの電圧低下が、目に見えるくら
いの視覚的な悪影響につながる。
【００４４】曲線３３は図９、１０および１１に示され
ている本発明のアクティブマトリクスディスプレイにお
いて用いられる回路の性能を示している。この曲線か
ら、リフレッシュ期間中の電圧の低下は比較的小さく、
０．５ボルト以下であることがわかる。曲線３４は図１
２に示されている本発明のアクティブマトリクスディス
プレイにおいて用いられる回路の性能を示しており、こ
の回路については２０ミリ秒のリフレッシュ期間中の電
圧低下は無視できる量である。
ている本発明のアクティブマトリクスディスプレイにお
いて用いられる回路の性能を示している。この曲線か
ら、リフレッシュ期間中の電圧の低下は比較的小さく、
０．５ボルト以下であることがわかる。曲線３４は図１
２に示されている本発明のアクティブマトリクスディス
プレイにおいて用いられる回路の性能を示しており、こ
の回路については２０ミリ秒のリフレッシュ期間中の電
圧低下は無視できる量である。
【００４５】このように本発明によれば、液晶の誘電率
異方性の影響を実質的になくし、それにより目に見える
視覚的な悪影響が表示に現れないようなアクティブマト
リクスディスプレイ提供することができる。ゲーティン
グトランジスタのリーク電流の影響も大幅に低減する
か、あるいは実質的になくすことができる。したがっ
て、ポリシリコン薄膜トランジスタを各ピクセルのアク
ティブ回路や、スキャンドライバ２およびデータドライ
バ３のような周辺駆動回路において使用することが可能
になる。このため、全ての回路を同一の製造プロセスに
よって作製することができ、余分なプロセスを追加する
必要はなくなる。
異方性の影響を実質的になくし、それにより目に見える
視覚的な悪影響が表示に現れないようなアクティブマト
リクスディスプレイ提供することができる。ゲーティン
グトランジスタのリーク電流の影響も大幅に低減する
か、あるいは実質的になくすことができる。したがっ
て、ポリシリコン薄膜トランジスタを各ピクセルのアク
ティブ回路や、スキャンドライバ２およびデータドライ
バ３のような周辺駆動回路において使用することが可能
になる。このため、全ての回路を同一の製造プロセスに
よって作製することができ、余分なプロセスを追加する
必要はなくなる。
【００４６】ピクセルにバッファアンプ１１を設けるこ
との欠点として考えられるとすれば、電圧供給配線Ｖｄ
ｄおよびＶｓｓへの電源を設けなければならないことで
ある。余分な配線を設けると、それにより高精細ディス
プレイでは開口率が著しく下がるし、電極をマトリクス
状に形成するためにはある電極や配線が他の電極や配線
をまたぐように配置しなければならない場合が生じ、欠
陥の可能性が増大する。このような問題が生じるのを防
ぐためには、余分な配線を付加する必要のない配置が好
ましい。
との欠点として考えられるとすれば、電圧供給配線Ｖｄ
ｄおよびＶｓｓへの電源を設けなければならないことで
ある。余分な配線を設けると、それにより高精細ディス
プレイでは開口率が著しく下がるし、電極をマトリクス
状に形成するためにはある電極や配線が他の電極や配線
をまたぐように配置しなければならない場合が生じ、欠
陥の可能性が増大する。このような問題が生じるのを防
ぐためには、余分な配線を付加する必要のない配置が好
ましい。
【００４７】図１４に余分な配線を追加する必要のない
配置の例を示す。図１４では、アクティブマトリクスデ
ィスプレイのピクセル１列分の一部のみを示している。
各ピクセルは、図９に示されているディスプレイとほぼ
同様に構成されているが、ある行のピクセルと隣の行の
ピクセルとではアクティブ素子の極性が逆である点で図
９のディスプレイとは異なっている。つまり、ｉ行目の
トランジスタ６ａiおよび６ｂiが例えばｐ型であるとす
ると、ｉ＋１行目のトランジスタ６ａi+1および６ｂi+1
はｎ型である。ｉ行目のｐ型トランジスタ６ａiおよび
６ｂiは、対応するスキャン配線ｉ（ｉ番目のスキャン
配線）がネガティブになるとオン状態になり、スキャン
配線ｉがポジティブになるとオフ状態になる。一方、ｉ
＋１行目のｎ型のトランジスタ６ａi+1および６ｂ
i+1は、対応するスキャン配線であるｉ＋１番目のスキ
ャン配線ｉ＋１がポジティブになるとオン状態になり、
スキャン配線ｉ＋１がネガティブになるとオフ状態にな
る。
配置の例を示す。図１４では、アクティブマトリクスデ
ィスプレイのピクセル１列分の一部のみを示している。
各ピクセルは、図９に示されているディスプレイとほぼ
同様に構成されているが、ある行のピクセルと隣の行の
ピクセルとではアクティブ素子の極性が逆である点で図
９のディスプレイとは異なっている。つまり、ｉ行目の
トランジスタ６ａiおよび６ｂiが例えばｐ型であるとす
ると、ｉ＋１行目のトランジスタ６ａi+1および６ｂi+1
はｎ型である。ｉ行目のｐ型トランジスタ６ａiおよび
６ｂiは、対応するスキャン配線ｉ（ｉ番目のスキャン
配線）がネガティブになるとオン状態になり、スキャン
配線ｉがポジティブになるとオフ状態になる。一方、ｉ
＋１行目のｎ型のトランジスタ６ａi+1および６ｂ
i+1は、対応するスキャン配線であるｉ＋１番目のスキ
ャン配線ｉ＋１がポジティブになるとオン状態になり、
スキャン配線ｉ＋１がネガティブになるとオフ状態にな
る。
【００４８】このように、スキャンパルスが印加されて
いないときにはスキャン配線は１本おきにネガティブで
あり、残りのスキャン配線はポジティブである。したが
って、図１４に示すように、スキャン配線に電圧供給配
線ＶｄｄおよびＶｓｓを接続して、アンプ１１iおよび
１１i+1への電圧供給源としても用いることが可能とな
る。このようにして、各ピクセルのアクティブ回路に
は、そのピクセルが属する行の両側の行（１つ前の行と
１つ後の行）のピクセルに対応するスキャン配線とが静
止状態にある間、つまり１つ前の行のピクセルのリフレ
ッシュと１つ後の行のピクセルのリフレッシュとの間の
期間全体にわたって、電圧が供給されることになる。し
たがって、余分な配線を設けることなく、アンプに電圧
を供給することが可能になる。
いないときにはスキャン配線は１本おきにネガティブで
あり、残りのスキャン配線はポジティブである。したが
って、図１４に示すように、スキャン配線に電圧供給配
線ＶｄｄおよびＶｓｓを接続して、アンプ１１iおよび
１１i+1への電圧供給源としても用いることが可能とな
る。このようにして、各ピクセルのアクティブ回路に
は、そのピクセルが属する行の両側の行（１つ前の行と
１つ後の行）のピクセルに対応するスキャン配線とが静
止状態にある間、つまり１つ前の行のピクセルのリフレ
ッシュと１つ後の行のピクセルのリフレッシュとの間の
期間全体にわたって、電圧が供給されることになる。し
たがって、余分な配線を設けることなく、アンプに電圧
を供給することが可能になる。
【００４９】
【発明の効果】以上説明したように、本発明によれば、
液晶の誘電率異方性が表示に及ぼす、例えばフリッカの
ような悪影響、およびスイッチング回路のスイッチング
素子におけるリーク電流が表示に及ぼす悪影響の両方を
大幅に低減、または実質的になくすことができる。
液晶の誘電率異方性が表示に及ぼす、例えばフリッカの
ような悪影響、およびスイッチング回路のスイッチング
素子におけるリーク電流が表示に及ぼす悪影響の両方を
大幅に低減、または実質的になくすことができる。
【図面の簡単な説明】
【図１】 従来のアクティブマトリクスディスプレイの
構成を概略的に示す図である。
構成を概略的に示す図である。
【図２】 図１のアクティブマトリクスディスプレイの
アクティブ素子の構成を示す図である。
アクティブ素子の構成を示す図である。
【図３】 （ａ）から（ｃ）は異なるゲート波形につい
て液晶の誘電率異方性の影響を示す図である。
て液晶の誘電率異方性の影響を示す図である。
【図４】 典型的なポリシリコン薄膜トランジスタにつ
いて、バイアス電圧に対するリーク電流を示す図であ
る。
いて、バイアス電圧に対するリーク電流を示す図であ
る。
【図５】 リーク電流を低減するための公知の手法を適
用したアクティブマトリクスディスプレイの主要部の構
成を示す図である。
用したアクティブマトリクスディスプレイの主要部の構
成を示す図である。
【図６】 リーク電流を低減するための公知の他の手法
を適用したアクティブマトリクスディスプレイの主要部
の構成を示す図である。
を適用したアクティブマトリクスディスプレイの主要部
の構成を示す図である。
【図７】 リーク電流を低減するための公知のさらに他
の手法を適用したアクティブマトリクスディスプレイの
主要部の構成を示す図である。
の手法を適用したアクティブマトリクスディスプレイの
主要部の構成を示す図である。
【図８】 従来の他のアクティブマトリクスディスプレ
イの構成を概略的に示す図である。
イの構成を概略的に示す図である。
【図９】 本発明の一実施形態におけるアクティブマト
リクスディスプレイの構成を概略的に示す図である。
リクスディスプレイの構成を概略的に示す図である。
【図１０】 図９のディスプレイにおいて用いられるア
ンプの構成を示す図である。
ンプの構成を示す図である。
【図１１】 図９のディスプレイにおいて用いられるア
ンプの他の構成を示す図である。
ンプの他の構成を示す図である。
【図１２】 図９のディスプレイにおいて用いられるア
ンプの他の構成を示す図である。
ンプの他の構成を示す図である。
【図１３】 異なるアクティブ回路についてリーク電流
の影響を示す図である。
の影響を示す図である。
【図１４】 本発明のアクティブマトリクスディスプレ
イにおいて、ピクセルのアクティブ回路に電圧を供給す
るためにスキャン配線を用いる構成を示す図である。
イにおいて、ピクセルのアクティブ回路に電圧を供給す
るためにスキャン配線を用いる構成を示す図である。
１ ピクセルアレイ ２ スキャンドライバ ３ データドライバ ４ ピクセル ５ ホールドキャパシタ ６ａ、６ｂ トランジスタ ７ データ電極 ８ スキャン電極 ９ 表示素子 １１ バッファアンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 久保田 靖 奈良県桜井市朝倉台西５−1093−267 (72)発明者 足立 昌浩 奈良県奈良市朱雀４−３−４ ローレル コート高の原ダブリュー305 (56)参考文献 特開 平５−142573（ＪＰ，Ａ) 特開 平５−173175（ＪＰ，Ａ) 特開 平４−154312（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/136 G02F 1/133
Claims (14)
- 【請求項１】 データ入力されるデータ電極に接続され
るとともに、スキャン電極に接続されたゲートをそれぞ
れが有している複数の絵素と、 該ゲートの出力に接続されているホールドキャパシタ
と、 該ホールドキャパシタに接続されている入力を有するバ
ッファアンプと、 該バッファアンプの出力に接続されている表示素子と、 を備えているアクティブマトリクスディスプレイであっ
て、 該ゲートは、直列に接続された第１および第２の半導体
スイッチを有しており、該バッファアンプの出力は該第
１および第２の半導体スイッチの間のノードに直接接続
されて、該第１および第２の半導体スイッチのノードと
バッファアンプの出力との間は初期充電の経路になって
いる、アクティブマトリクスディプレイ。 - 【請求項２】 前記表示素子は液晶表示素子である、請
求項１に記載のアクティブマトリクスディスプレイ。 - 【請求項３】 前記ゲートおよび前記バッファアンプは
ポリシリコンアクティブ素子である、請求項１または２
に記載のアクティブマトリクスディスプレイ。 - 【請求項４】 前記アクティブ素子はポリシリコン薄膜
トランジスタである、請求項３に記載のアクティブマト
リクスディスプレイ。 - 【請求項５】 前記バッファアンプはユニティゲインを
有している、請求項１から４のいずれか１つに記載のア
クティブマトリクスディスプレイ。 - 【請求項６】 前記第１および第２の半導体スイッチの
それぞれはトランジスタから構成されている、請求項１
から５のいずれか１つに記載のアクティブマトリクスデ
ィスプレイ。 - 【請求項７】 前記バッファアンプはソースフォロワで
構成されている、請求項１から６のいずれか１つに記載
のアクティブマトリクスディスプレイ。 - 【請求項８】 前記ソースフォロワは一定電流にするた
めの負荷を有している、請求項７に記載のアクティブマ
トリクスディスプレイ。 - 【請求項９】 前記バッファアンプは、前記ホールドキ
ャパシタに接続された非反転入力と、前記出力に接続さ
れた反転入力とを有する差動アンプである、請求項１か
ら６のいずれか１つに記載のアクティブマトリクスディ
スプレイ。 - 【請求項１０】 前記差動アンプは、共通の負荷を有す
る第１および第２のトランジスタを備えている、請求項
９に記載のアクティブマトリクスディスプレイ。 - 【請求項１１】 前記共通の負荷は、定電流発生器であ
る、請求項１０に記載のアクティブマトリクスディスプ
レイ。 - 【請求項１２】 前記バッファアンプは、前記第１およ
び第２のトランジスタのドレインに接続されている電流
ミラーで構成されている、請求項１０または１１に記載
のアクティブマトリクスディスプレイ。 - 【請求項１３】 前記複数の絵素は複数の行として配置
されており、該複数の行のそれぞれの絵素のスキャン入
力は共通の対応するスキャン電極に接続されており、 該複数の行のそれぞれの絵素のバッファアンプは、該行
に隣接する一対の行に対応するスキャン電極の間に接続
された電源端子を有している、請求項１から１２のいず
れか１つに記載のアクティブマトリクスディスプレイ。 - 【請求項１４】 前記複数の行のうちの隣接する行の絵
素のゲートは、互いに逆の導電型の半導体装置を有して
いる、請求項１３に記載のアクティブマトリクスディス
プレイ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9609064.2 | 1996-05-01 | ||
| GB9609064A GB2312773A (en) | 1996-05-01 | 1996-05-01 | Active matrix display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1062817A JPH1062817A (ja) | 1998-03-06 |
| JP3297347B2 true JP3297347B2 (ja) | 2002-07-02 |
Family
ID=10792978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11400997A Expired - Fee Related JP3297347B2 (ja) | 1996-05-01 | 1997-05-01 | アクティブマトリクスディスプレイ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6064362A (ja) |
| EP (1) | EP0807918B1 (ja) |
| JP (1) | JP3297347B2 (ja) |
| KR (1) | KR100251689B1 (ja) |
| DE (1) | DE69723501T2 (ja) |
| GB (1) | GB2312773A (ja) |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3897873B2 (ja) * | 1997-09-11 | 2007-03-28 | 株式会社半導体エネルギー研究所 | 液晶表示装置の駆動回路 |
| JPH11133926A (ja) * | 1997-10-30 | 1999-05-21 | Hitachi Ltd | 半導体集積回路装置および液晶表示装置 |
| JP3279238B2 (ja) * | 1997-12-01 | 2002-04-30 | 株式会社日立製作所 | 液晶表示装置 |
| JPH11242207A (ja) * | 1997-12-26 | 1999-09-07 | Sony Corp | 電圧発生回路、光学空間変調素子、画像表示装置並びに画素の駆動方法 |
| JP3042493B2 (ja) * | 1998-05-13 | 2000-05-15 | 日本電気株式会社 | 液晶表示装置およびその駆動方法 |
| US6392620B1 (en) * | 1998-11-06 | 2002-05-21 | Canon Kabushiki Kaisha | Display apparatus having a full-color display |
| US6489952B1 (en) * | 1998-11-17 | 2002-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type semiconductor display device |
| EP1737054B1 (en) * | 1999-01-29 | 2012-04-11 | Seiko Epson Corporation | Piezoelectric transducer |
| US6278428B1 (en) * | 1999-03-24 | 2001-08-21 | Intel Corporation | Display panel |
| TW459275B (en) * | 1999-07-06 | 2001-10-11 | Semiconductor Energy Lab | Semiconductor device and method of fabricating the same |
| US7379039B2 (en) | 1999-07-14 | 2008-05-27 | Sony Corporation | Current drive circuit and display device using same pixel circuit, and drive method |
| KR100347558B1 (ko) * | 1999-07-23 | 2002-08-07 | 닛본 덴기 가부시끼가이샤 | 액정표시장치 및 그 구동방법 |
| TW494382B (en) * | 2000-03-22 | 2002-07-11 | Toshiba Corp | Display apparatus and driving method of display apparatus |
| JP4150998B2 (ja) * | 2000-03-30 | 2008-09-17 | セイコーエプソン株式会社 | 表示装置 |
| JP4183222B2 (ja) * | 2000-06-02 | 2008-11-19 | 日本電気株式会社 | 携帯電話機の省電力駆動方法 |
| JP4449189B2 (ja) * | 2000-07-21 | 2010-04-14 | 株式会社日立製作所 | 画像表示装置およびその駆動方法 |
| JP2002229532A (ja) * | 2000-11-30 | 2002-08-16 | Toshiba Corp | 液晶表示装置及び液晶表示装置の駆動方法 |
| KR100832049B1 (ko) * | 2000-11-30 | 2008-06-04 | 톰슨 라이센싱 | 디스플레이 유닛 및 디스플레이 유닛용 디스플레이 드라이버 |
| AU2002219961A1 (en) * | 2000-11-30 | 2002-06-11 | Thomson Licensing S.A. | Method and apparatus for uniform brightness in displays |
| US6900852B2 (en) * | 2001-01-31 | 2005-05-31 | Matsushita Electric Industrial Co., Ltd. | Active matrix liquid crystal display element |
| US8564514B2 (en) | 2001-04-18 | 2013-10-22 | Fujitsu Limited | Driving method of liquid crystal display device and liquid crystal display device |
| US20040027321A1 (en) * | 2001-11-29 | 2004-02-12 | O'donnell Eugene Murphy | Switched amplifier drive circuit for liquid crystal displays |
| JP3813869B2 (ja) * | 2001-12-20 | 2006-08-23 | 松下電器産業株式会社 | 電界効果トランジスタスイッチ回路 |
| JP3845579B2 (ja) * | 2001-12-26 | 2006-11-15 | 株式会社東芝 | 表示装置の駆動方法 |
| KR20030066051A (ko) * | 2002-02-04 | 2003-08-09 | 일진다이아몬드(주) | 폴리 박막 트랜지스터를 이용한 액정 디스플레이 장치 |
| US7187373B2 (en) * | 2002-10-11 | 2007-03-06 | Mitsubishi Denki Kabushiki Kaisha | Display apparatus |
| DE10392192T5 (de) * | 2002-11-06 | 2005-01-05 | Mitsubishi Denki K.K. | Abtast-Halte-Schaltung und Bildanzeigevorrichtung, die diese verwendet |
| US6911964B2 (en) * | 2002-11-07 | 2005-06-28 | Duke University | Frame buffer pixel circuit for liquid crystal display |
| JP4531343B2 (ja) | 2003-03-26 | 2010-08-25 | 株式会社半導体エネルギー研究所 | 駆動回路 |
| US6919863B2 (en) * | 2003-10-06 | 2005-07-19 | Northrop Grumman Corporation | Integrated reflector and boom |
| US7274350B2 (en) * | 2004-01-22 | 2007-09-25 | Au Optronics Corp. | Analog buffer for LTPS amLCD |
| US20050184407A1 (en) * | 2004-02-20 | 2005-08-25 | Takahiro Korenari | Transistor circuit, thin film transistor circuit and display device |
| TWI273532B (en) * | 2004-05-21 | 2007-02-11 | Au Optronics Corp | Data driving circuit and active matrix organic light emitting diode display |
| KR20060010223A (ko) * | 2004-07-27 | 2006-02-02 | 삼성전자주식회사 | 어레이 기판과, 이를 갖는 표시 장치와, 이의 구동 장치및 구동 방법 |
| JP4797592B2 (ja) * | 2005-11-21 | 2011-10-19 | 富士電機株式会社 | 電流サンプリング回路 |
| JP4508166B2 (ja) * | 2006-07-04 | 2010-07-21 | セイコーエプソン株式会社 | 表示装置およびそれを用いた表示システム |
| TWI363322B (en) * | 2007-01-11 | 2012-05-01 | Ind Tech Res Inst | Pixel driving circuit |
| JP4395622B2 (ja) * | 2007-08-31 | 2010-01-13 | カシオ計算機株式会社 | 光センサ及びそれを備える表示装置 |
| JP5011514B2 (ja) * | 2009-03-19 | 2012-08-29 | 奇美電子股▲ふん▼有限公司 | 液晶表示装置の駆動方法及び液晶表示装置 |
| US8866802B2 (en) | 2009-12-10 | 2014-10-21 | Sharp Kabushiki Kaisha | Pixel circuit and display device |
| WO2011114580A1 (ja) | 2010-03-19 | 2011-09-22 | シャープ株式会社 | 画素回路及び表示装置 |
| GB2481008A (en) | 2010-06-07 | 2011-12-14 | Sharp Kk | Active storage pixel memory |
| JP5189147B2 (ja) * | 2010-09-02 | 2013-04-24 | 奇美電子股▲ふん▼有限公司 | ディスプレイ装置及びこれを有する電子機器 |
| JP5230841B2 (ja) * | 2010-10-28 | 2013-07-10 | パナソニック株式会社 | 表示装置 |
| CN102656624B (zh) | 2010-10-28 | 2014-11-26 | 松下电器产业株式会社 | 有源矩阵基板的检查方法 |
| US8896512B2 (en) | 2011-08-04 | 2014-11-25 | Sharp Kabushiki Kaisha | Display device for active storage pixel inversion and method of driving the same |
| US8836680B2 (en) | 2011-08-04 | 2014-09-16 | Sharp Kabushiki Kaisha | Display device for active storage pixel inversion and method of driving the same |
| KR102063642B1 (ko) * | 2013-08-07 | 2020-01-09 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 구비한 표시 장치 |
| CN108877655A (zh) * | 2018-07-03 | 2018-11-23 | 深圳吉迪思电子科技有限公司 | 一种像素电路、显示屏及电子设备 |
| CN209571217U (zh) * | 2018-10-08 | 2019-11-01 | 惠科股份有限公司 | 一种显示面板的像素驱动电路和显示装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2524679B1 (fr) * | 1982-04-01 | 1990-07-06 | Suwa Seikosha Kk | Procede d'attaque d'un panneau d'affichage a cristaux liquides a matrice active |
| JPS59113420A (ja) * | 1982-12-21 | 1984-06-30 | Citizen Watch Co Ltd | マトリクス表示装置の駆動方法 |
| US5589847A (en) * | 1991-09-23 | 1996-12-31 | Xerox Corporation | Switched capacitor analog circuits using polysilicon thin film technology |
| JP3053276B2 (ja) * | 1991-11-22 | 2000-06-19 | 株式会社東芝 | 液晶表示装置 |
| JPH05173175A (ja) * | 1991-12-25 | 1993-07-13 | Toshiba Corp | 液晶表示装置 |
| US5627557A (en) * | 1992-08-20 | 1997-05-06 | Sharp Kabushiki Kaisha | Display apparatus |
| JP2669591B2 (ja) * | 1992-10-30 | 1997-10-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | データ・ライン・ドライバ |
| GB9314849D0 (en) * | 1993-07-16 | 1993-09-01 | Philips Electronics Uk Ltd | Electronic devices |
| JP2974564B2 (ja) * | 1993-12-20 | 1999-11-10 | シャープ株式会社 | 液晶電子装置およびその駆動方法 |
| JP3442449B2 (ja) * | 1993-12-25 | 2003-09-02 | 株式会社半導体エネルギー研究所 | 表示装置及びその駆動回路 |
| CN1161646C (zh) * | 1994-06-02 | 2004-08-11 | 株式会社半导体能源研究所 | 有源矩阵显示器和电光元件 |
| US5726678A (en) * | 1995-03-06 | 1998-03-10 | Thomson Consumer Electronics, S.A. | Signal disturbance reduction arrangement for a liquid crystal display |
| US5701136A (en) * | 1995-03-06 | 1997-12-23 | Thomson Consumer Electronics S.A. | Liquid crystal display driver with threshold voltage drift compensation |
| GB9524071D0 (en) * | 1995-11-24 | 1996-01-24 | Philips Electronics Nv | Active matrix diplay device |
-
1996
- 1996-05-01 GB GB9609064A patent/GB2312773A/en not_active Withdrawn
-
1997
- 1997-04-28 US US08/848,132 patent/US6064362A/en not_active Expired - Lifetime
- 1997-05-01 JP JP11400997A patent/JP3297347B2/ja not_active Expired - Fee Related
- 1997-05-01 DE DE69723501T patent/DE69723501T2/de not_active Expired - Lifetime
- 1997-05-01 KR KR1019970016924A patent/KR100251689B1/ko not_active IP Right Cessation
- 1997-05-01 EP EP97303008A patent/EP0807918B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69723501D1 (de) | 2003-08-21 |
| EP0807918B1 (en) | 2003-07-16 |
| GB9609064D0 (en) | 1996-07-03 |
| EP0807918A1 (en) | 1997-11-19 |
| KR100251689B1 (ko) | 2000-04-15 |
| JPH1062817A (ja) | 1998-03-06 |
| GB2312773A (en) | 1997-11-05 |
| US6064362A (en) | 2000-05-16 |
| KR970076450A (ko) | 1997-12-12 |
| DE69723501T2 (de) | 2004-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3297347B2 (ja) | アクティブマトリクスディスプレイ | |
| US7733337B2 (en) | Circuit for signal amplification and use of the same in active matrix devices | |
| JP2775040B2 (ja) | 電気光学表示装置およびその駆動方法 | |
| KR100347558B1 (ko) | 액정표시장치 및 그 구동방법 | |
| JP4140808B2 (ja) | アクティブマトリクスデバイスおよびディスプレイ | |
| US5815134A (en) | Liquid crystal electro-optical device and driving method thereof | |
| US20060232505A1 (en) | Active matrix-type liquid crystal display device | |
| JP2002041001A (ja) | 画像表示装置およびその駆動方法 | |
| KR101013522B1 (ko) | 액정 셀을 충전하기 위한 구동 회로 및 방법 | |
| US7545355B2 (en) | Image display apparatus and driving method thereof | |
| JP5342657B2 (ja) | 表示装置 | |
| US6107980A (en) | Cell circuit for active matrix liquid crystal displays using high polarization, analog response liquid crystals | |
| US20030030617A1 (en) | Analog buffer and method of driving the same | |
| JP5329670B2 (ja) | メモリ装置およびメモリ装置を備えた液晶表示装置 | |
| US20040066360A1 (en) | Image display unit | |
| WO2011033811A1 (ja) | 表示装置および表示装置の駆動方法 | |
| US20100020001A1 (en) | Active matrix array device | |
| TWI396169B (zh) | 液晶顯示裝置及電子裝置 | |
| JPH05265042A (ja) | アクティブマトリクス型表示装置 | |
| JP2003228345A (ja) | 液晶表示装置 | |
| JP3224730B2 (ja) | 半導体装置及び半導体装置の駆動方法 | |
| JPH05216007A (ja) | 液晶素子およびその駆動方法 | |
| US5943034A (en) | Method for driving a display device | |
| JP2002250938A (ja) | 液晶表示装置 | |
| JP3103161B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020402 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080412 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110412 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120412 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120412 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130412 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |