JP5189147B2 - ディスプレイ装置及びこれを有する電子機器 - Google Patents

Description

本発明は、行及び列のマトリクス状に配置された複数の画素と、画素の行又は列ごとに設けられる複数の信号線とを有するディスプレイ装置、及びこれを有する電子機器に関する。

行及び列のマトリクス状に配置された複数の画素を有するディスプレイ装置において、各画素は、信号線（「ソースライン」とも呼ばれる。）と走査線（「ゲートライン」とも呼ばれる。）との交差領域に設けられたスイッチング素子を有する。各画素は、更に、スイッチング素子と同じ基板上に形成される画素電極と、これに対向する基板上に形成される共通電極とを有する。共通電極は、全ての画素に共通な定電圧源に接続されている。スイッチング素子は、その画素が属する画素の行に対して設けられているゲートライン上の走査信号に応答して導通する。スイッチング素子が導通する期間は、一般的に「走査期間」と呼ばれる。走査期間中、画素電極は、スイッチング素子により、その画素が属する画素の行又は列に対して設けられているソースラインに接続され、信号電圧を印加される。これにより、画素電極と共通電極との間に電位差が生じ、画素が駆動され得る。

ディスプレイ装置は、信号電圧を生成する信号電圧生成手段を有する。信号電圧生成手段は、一般に「ソースドライバ」と呼ばれており、マトリクス状に配置された複数の画素が形成される表示パネルとは別個のドライバ集積回路（ＩＣ）に組み込まれている。

ソースドライバは、ソースラインを介して各画素と結合されているので、ドライバＩＣから各画素への信号電圧の供給に要する電力は、ソースラインの容量に信号電圧の振幅を乗じたものに比例して増大する。従って、信号電圧の低電圧化が望まれている。信号電圧の低電圧化のために、画素を駆動するための駆動電圧を下げるか、又はドライバＩＣの出力電圧を下げることが考えられている（例えば、特開２００９−１８１０６６号公報（特許文献1）及び特開２００７−２２５８４３号公報（特許文献２）等を参照。）。

特開２００９−１８１０６６号公報 特開２００７−２２５８４３号公報

しかし、画素の駆動電圧は、表示素子として用いられる物質の性質により決まっており、温度や輝度等の他の条件との関係で容易に下げることができない。また、近年、開発によりドライバＩＣの低消費電力化が進み、ドライバＩＣが出力可能な電圧も低電圧化が進んでいるが、画素の駆動電圧を下げることに限界があることから、そのような低電圧出力可能なドライバＩＣは、ディスプレイ装置で有効に利用されていないのが現状である。

本願発明は、このような現状の問題を鑑み、消費電力の低減が可能なディスプレイ装置及びこれを有する電子機器を提供することを目的とする。

上記目的を達成するために、本発明の実施形態に係るディスプレイ装置は、行及び列のマトリクス状に配置された複数の画素と、該複数の画素の行又は列ごとに設けられる複数の信号線とを有するディスプレイ装置であって、前記複数の信号線を介して前記複数の画素と結合され、前記複数の信号線の夫々に印加する信号電圧を生成する信号電圧生成手段と、前記信号電圧供給手段によって生成された前記信号電圧を、前記複数の画素の夫々を駆動するために必要な駆動電圧まで増幅する信号電圧増幅手段とを更に有する。

これにより、消費電力の低減が可能なディスプレイ装置を提供することができる。

１つの実施形態で、当該ディスプレイ装置は、前記複数の画素に分割されている表示パネルを更に有し、該表示パネルは基板を有し、該基板の面には、前記複数の画素の夫々に設けられる各画素の駆動を制御するための回路が形成されている。このとき、前記信号電圧生成手段は、前記表示パネルの外部に設けられたドライバ集積回路に含まれ、前記信号電圧増幅手段は、前記回路とともに前記基板に形成される。

本発明の実施形態に係るディスプレイ装置で、前記信号電圧増幅手段は、前記複数の画素の夫々に設けられ、各画素内に形成される。代替の実施形態で、前記信号電圧増幅手段は、前記複数の信号線の夫々の途中に設けられてよい。

本発明の実施形態に係るディスプレイ装置で、前記信号電圧増幅手段は夫々、当該信号電圧増幅手段が形成されている画素が複数の副画素に分割される場合に、当該信号電圧増幅手段の出力段に、当該信号電圧増幅手段によって増幅された前記信号電圧を前記複数の画素の夫々に分配する電圧分配手段を有する。前記電圧分配手段は、デマルチプレクサを有してよい。

本発明の実施形態に係るディスプレイ装置で、前記信号電圧増幅手段は、演算増幅器を有する増幅回路、又はチャージポンプ回路であってよい。

１つの実施形態で、当該ディスプレイ装置は、各画素内に形成され、当該画素に印加された前記駆動電圧を保持する保持容量と、前記複数の画素行又は列ごとに設けられ、前記保持容量に接続されている複数の保持容量線と、前記複数の画素の夫々の駆動に同期して前記複数の保持容量線を駆動する保持容量線駆動手段とを更に有する。

１つの実施形態で、当該ディスプレイ装置は、液晶ディスプレイ装置、有機発光ダイオードディスプレイ装置、又は電子ペーパーであってよい。

１つの実施形態で、当該ディスプレイ装置は、例えば、テレビ受像機、ラップトップ型若しくはデスクトップ型のパーソナルコンピュータ（ＰＣ）、携帯電話機、パーソナルデジタルアシスタント（ＰＤＡ）、カーナビゲーション装置、ポータブルゲーム機、又はオーロラビジョンのような、ユーザへの画像提示のためにディスプレイ装置を備える電子機器で用いられてよい。

本開示の実施形態により、消費電力の低減が可能なディスプレイ装置及びこれを有する電子機器を提供することが可能となる。

本発明の第１実施形態に係るディスプレイ装置のブロック構成を表す。 本発明の第１実施形態に係るディスプレイ装置の各画素の回路構成の例を表す。 図２に表される画素内増幅回路の動作を説明するためのタイミング図である。 本発明の第１実施形態に係るディスプレイ装置における各画素の回路構成の第２の例を表す。 図４に示される画素回路の変形例を表す。 本発明の第１実施形態に係るディスプレイ装置における各画素の回路構成の第３の例を表す。 図６に表される画素内増幅回路の動作を説明するためのタイミング図である。 本発明の第２実施形態に係るディスプレイ装置のブロック構成を表す。 本発明の第２実施形態に係るディスプレイ装置において各ソースラインに設けられる信号電圧増幅回路の回路構成を表す。 図９に表されるソースライン内増幅回路の動作を説明するためのタイミング図である。 本発明の第３実施形態に係るディスプレイ装置のブロック構成を表す。 本発明の実施形態に係る構成をＣＣドライブと組み合わせた場合の効果を説明するための図である。 本発明の実施形態に係る電子機器の例を示す。

本発明を実施するための形態を、以下、添付の図面を参照して説明する。

図１は、本発明の第１実施形態に係るディスプレイ装置の構成を表すブロック図である。図１のディスプレイ装置１０は、表示パネル１１と、ソースドライバ１２と、ゲートドライバ１３と、増幅回路制御部１４と、コントローラ１５とを有する。

表示パネル１１は、行及び列のマトリクス状に配置されている複数の画素Ｐ_１１〜Ｐ_ｎｍ（ｍ、ｎは整数）を有する。表示パネル１１は、更に、画素の列又は行ごとに設けられている複数のソースライン１６−１〜１６−ｍと、ソースライン１６−１〜１６−ｍと直交するよう画素の行又は列ごとに設けられている複数のゲートライン１７−１〜１７−ｎとを有する。

ソースドライバ１２は、ソースライン１６−１〜１６−ｍの夫々へ印加する信号電圧を生成する。ゲートドライバ１３は、ゲートライン１７−１〜１７−ｎを通じて、画素Ｐ_１１〜Ｐ_ｎｍの夫々について、ソースライン１６−１〜１６−ｍ上の電圧の各画素への印加を制御する。具体的に、ゲートドライバ１３は、インターレース方式又はプログレッシブ方式等の走査方式に従って、行又は列単位（図１に示される例では、行単位）で画素を駆動し、それらの画素にソースラインを介して信号電圧が印加されるようにする。例えば液晶ディスプレイ装置では、信号電圧の印加により生ずる液晶分子の配向の変化を利用して、バックライト光又は外光（反射光）を偏光して画像を表示させることができる。

増幅回路制御部１４は、各画素の駆動に同期して、すなわち、ゲートドライバ１３によるゲートライン１７−１〜１７−ｎへの走査信号の印加に同期して、各画素内に設けられた信号電圧増幅部を制御し、各画素に印加される信号電圧を増幅させる。

コントローラ１５は、ソースドライバ１２、ゲートドライバ１３及び増幅回路制御部１４を同期させ、それらの動作を制御する。

図２は、本発明の第１実施形態に係るディスプレイ装置における各画素の回路構成を表す。ディスプレイ装置は、液晶ディスプレイ装置（ＬＣＤ）、有機発光ダイオードディスプレイ装置（ＯＬＥＤ）又は電子ペーパー等のいずれのタイプのディスプレイ装置であってもよいが、ここでは、液晶ディスプレイ装置を例として説明する。

画素Ｐ_ｊｉ（ｉ及びｊは整数であり、１≦ｉ≦ｍ且つ１≦ｊ≦ｎ。）は、その画素が属するｉ番目の列に対して設けられているソースライン１６−ｉと、その画素が属するｊ番目の行に対して設けられているゲートライン１７−ｊとの交差領域に配置されている。

画素Ｐ_ｊｉは、画素電極２０と、画素電極と同じ基板上に形成されるスイッチング素子２１及び増幅回路２２と、液晶層を介して画素電極２０と対向する基板上に形成される共通電極２３とを有する。明瞭さのために、図２では、画素電極２０と共通電極２３との間にキャパシタの形で液晶表示素子Ｃ_Ｌが表されている。共通電極２３は、全ての画素Ｐ_１１〜Ｐ_ｎｍに共通な定電圧源（図示せず。例えば、接地）に接続されている。

スイッチング素子２１は、制御端子をゲートライン１７−ｊに接続されており、ゲートライン１７−ｊ上の走査信号に応答して導通する。スイッチング素子２１が導通している走査期間中、画素電極２０は、スイッチング素子２１により、増幅回路２２を介してソースライン１６−ｉに接続される。

増幅回路２２は、ソースライン１６−ｉからスイッチング素子２１を介して画素電極２０に印加される信号電圧を、表示素子Ｃ_Ｌを駆動させるために必要な駆動電圧まで増幅する。増幅回路２２は、スイッチトキャパシタを用いた負帰還増幅回路であり、演算増幅器ＯＰ２１と、キャパシタＣ２１及びＣ２２と、スイッチＳＷ２１、ＳＷ２２及びＳＷ２３とを有する。第１のキャパシタＣ２１は、演算増幅器ＯＰ２１の入力に配置され、第２のキャパシタＣ２２は、演算増幅器ＯＰ２１の入力と出力との間に配置されている。第１のスイッチＳＷ２１は、スイッチング素子２１と第１のキャパシタＣ２１との間に配置され、第２のスイッチＳＷ２２は、演算増幅器ＯＰ２１の入力と出力との間に第２のキャパシタＣ２２と並列に配置され、第３のスイッチＳＷ２３は、第１のスイッチＳＷ２１と第１のキャパシタＣ２１との間の接続点と共通電極２３との間に配置されている。スイッチＳＷ２１〜ＳＷ２３は夫々、増幅回路制御部１４から供給される制御信号に応答してオン・オフが切り替わる。

このようにして、画素電極２０に増幅された信号電圧が印加され、画素電極２０と共通電極２３との間に電位差が生じ、液晶表示素子Ｃ_Ｌが駆動される。

画素Ｐ_ｊｉは、更に、走査期間の終了後から次の走査期間までの間、すなわち、画像データ書換の１周期（１フレーム期間）の間、増幅された信号電圧を電荷として保持するための保持キャパシタＣ_Ｓを有する。保持キャパシタＣ_Ｓは、一方の端子を画素電極２０に接続され、他方の端子をＣＳライン１８−ｊに接続されている。ＣＳライン１８−ｊは所定の一定電位に保たれており、保持キャパシタＣ_Sは、ＣＳライン１８−ｊに代えて、共通電極２２に接続されてもよい。

図３は、図２に表される増幅回路２２の動作を説明するためのタイミング図である。

図３に示される例で、ゲートドライバ１３は、ｊ行目の画素Ｐ_ｊ１〜Ｐ_ｊｍを駆動するようゲートライン１７−ｊに走査信号３０を印加する。走査信号３０が印加されている走査期間Ｔの間、スイッチング素子２１はオンしている。

走査期間Ｔの開始前、第１のスイッチＳＷ２１及び第３のスイッチＳＷ２３はオフされており、第２のスイッチＳＷ２２のみがオンされている。

走査期間Ｔの開始から時間ｔ１が経過するまで、増幅回路制御部１４は第１のスイッチＳＷ２１をオンする。このとき、第２のスイッチＳＷ２２はオンされたままであり、一方、第３のスイッチＳＷ２３はオフされたままである。負帰還増幅回路の入力がソースライン１６−ｉと接続され、これにより、ソースドライバ１２によってソースライン１６−ｉに印加されている信号電圧により第１のキャパシタＣ２１が充電される。

時間ｔ１が経過した後、時間ｔ２が経過するまで、増幅回路制御部１４は第１のスイッチＳＷ２１及び第２のスイッチＳＷ２２をオフし、一方、第３のスイッチＳＷ２３をオンする。負帰還増幅回路はソースライン１６−ｉから切り離され、増幅した信号電圧を画素電極２０に供給する。これにより、液晶表示素子Ｃ_Ｌが駆動される。

時間ｔ２が経過し、走査期間Ｔが終了すると、増幅回路制御部１４は第２のスイッチＳＷ２２を再びオンし、一方、第３のスイッチＳＷ２３をオフする。このとき、第１のスイッチＳＷ２１はオフされたままである。これにより、保持キャパシタＣ_Ｓは、次に画素Ｐ_ｊｉが走査されるまで、増幅された信号電圧を電荷として保持する。

図２及び図３を参照して記載したように、各画素内に信号電圧を増幅するための回路を設けることにより、ソースドライバ１２からソースライン１６−１〜１６−ｍを介して各画素に供給される信号電圧の電位を下げることが可能である。従って、本実施形態に係るディスプレイ装置は、装置全体の消費電力を低減することができる。

図４は、本発明の第１実施形態に係るディスプレイ装置における各画素の回路構成の第２の例を表す。図４の画素は、図２に示される画素Ｐ_ｉｊと異なり、３つの副画素ＳＰ１、ＳＰ２及びＳＰ３に分割されている。副画素ＳＰ１、ＳＰ２及びＳＰ３は夫々、画素電極２０_１、２０_２及び２０_３を有し、各画素電極と共通電極２３との間に表示キャパシタＣ_Ｌ１、Ｃ_Ｌ２及びＣ_Ｌ３が形成されている。副画素ＳＰ１、ＳＰ２及びＳＰ３は夫々、各画素電極とＣＳライン１８−ｊとの間に接続されている保持キャパシタＣ_Ｓ１、Ｃ_Ｓ２及びＣ_Ｓ３を更に有する。スイッチング素子２１及び増幅回路２２は、全ての副画素ＳＰ１、ＳＰ２及びＳＰ３に共有され、開口を妨げないように３つの副画素ＳＰ１、ＳＰ２及びＳＰ３にまたがって形成される。

図４の画素は、更に、全ての副画素ＳＰ１、ＳＰ２及びＳＰ３に共有される電圧分配部４０を有する。電圧分配部４０は、増幅回路２２の出力段に設けられ、増幅回路２２によって増幅された信号電圧を各画素電極に分配して供給する。例えば、電圧分配部４０はデマルチプレクサであってよい。デマルチプレクサ４０は、ゲートドライバ１３からゲートライン１７−ｊを介して供給される走査信号に応答してオン・オフが切り替わるよう構成されてよく、このような構成では、スイッチング素子２１は、図５に示されるように、省略されてよい。

図６は、本発明の第１実施形態に係るディスプレイ装置における各画素の回路構成の第３の例を表す。図６の画素Ｐ_ｊｉ’は、増幅回路６０が負帰還増幅回路ではなくチャージポンプ回路を有する点を除いて、図２の画素Ｐ_ｊｉと同じ構成を有する。

増幅回路６０は、キャパシタＣ６１と、スイッチＳＷ６１、ＳＷ６２、ＳＷ６３及びＳＷ６４とを有する。第１のスイッチＳＷ６１は、スイッチング素子２１とキャパシタＣ６１の第１端子との間に配置され、第２のスイッチＳＷ６２は、スイッチング素子２１とキャパシタＣ６１の第２端子との間に配置され、第３のスイッチＳＷ６３は、共通電極２３とキャパシタＣ６１の第２端子との間に配置され、第４のスイッチＳＷ６４は、画素電極２０とキャパシタＣ６１の第１端子との間に配置されている。

図７は、図６に表される増幅回路６０の動作を説明するためのタイミング図である。

図７に示される例で、ゲートドライバ１３は、ｊ行目の画素Ｐ_ｊ１〜Ｐ_ｊｍを駆動するようゲートライン１７−ｊに走査信号３０を印加する。走査信号３０が印加されている走査期間Ｔの間、スイッチング素子２１はオンしている。

走査期間Ｔの開始前、第１のスイッチＳＷ６１及び第３のスイッチＳＷ６３はオフされており、第２のスイッチＳＷ６２及び第４のスイッチＳＷ６４はオンされている。

走査期間Ｔの開始から時間ｔ１が経過するまで、増幅回路制御部１４は第１のスイッチＳＷ６１をオンし、一方、第４のスイッチＳＷ６４をオフする。このとき、第２のスイッチＳＷ６２はオンされたままであり、一方、第３のスイッチＳＷ６３はオフされたままである。チャージポンプ回路は、表示キャパシタＣ_Ｌ及び保持キャパシタＣ_Ｓから切り離され、ソースライン１６−ｉと接続される。これにより、キャパシタＣ６１は、ソースドライバ１２によってソースライン１６−ｉに印加されている信号電圧により充電される。

時間ｔ１が経過した後、時間ｔ２が経過するまで、増幅回路制御部１４は第１のスイッチＳＷ６１及び第２のスイッチＳＷ６２をオフし、一方、第３のスイッチＳＷ６３及び第４のスイッチＳＷ６４をオンする。チャージポンプ回路は、ソースライン１６−ｉから切り離され、表示キャパシタＣ_Ｌ及び保持キャパシタＣ_Ｓと接続される。これにより、増幅された信号電圧がチャージポンプ回路から画素電極２０に印加され、液晶表示素子Ｃ_Ｌが駆動される。

時間ｔ２が経過し、走査期間Ｔが終了すると、増幅回路制御部１４は第２のスイッチＳＷ６２を再びオンし、一方、第３のスイッチＳＷ６３をオフする。このとき、第１のスイッチＳＷ６１はオフされたままであり、一方、第４のスイッチＳＷ６４はオンされたままである。これにより、保持キャパシタＣ_Ｓは、次に画素Ｐ_ｊｉ’が走査されるまで、増幅された信号電圧を電荷として保持する。

図６及び図７を参照して記載したように、各画素内に設けられる信号電圧増幅回路は、負帰還増幅回路に代えてチャージポンプ回路により構成されてよい。当然、負帰還増幅回路又はチャージポンプ回路に限られず、異なる増幅回路が信号電圧を増幅するために画素内に設けられてよい。また、負帰還増幅回路及びチャージポンプ回路に関しても、本願で開示されるような回路構成に限られない。例えば、負帰還増幅回路は、スイッチトキャパシタに代えて抵抗を用いて構成されてよい。

図８は、本発明の第２実施形態に係るディスプレイ装置の構成を表すブロック図である。図８のディスプレイ装置８０は、表示パネル１１と、ソースドライバ１２と、ゲートドライバ１３と、増幅回路制御部１４と、コントローラ１５とを有する。

図８のディスプレイ装置８０は、増幅回路制御部１４が、ソースドライバ１２によってソースライン１６−１〜１６−ｍに印加される信号電圧を、ソースドライバ１２と画素の列との間の、ソースライン１６−１〜１６−ｍの夫々の途中に設けられている信号電圧増幅部を制御することにより増幅させる点を除いて、図１のディスプレイ装置１０と同じ構成を有する。

図９は、本発明の第２実施形態に係るディスプレイ装置において各ソースラインに設けられる信号電圧増幅回路の回路構成を表す。

図９の増幅回路９０は、ソースドライバ１２と画素の列との間に各ソースラインごとに設けられ、ソースドライバ１２によってソースライン１６−ｉに印加される信号電圧を、ソースライン１６−ｉと接続されている画素Ｐ_１ｉ〜Ｐ_ｎｉを駆動させるために必要な駆動電圧まで増幅する。増幅回路９０は、スイッチトキャパシタを用いた負帰還増幅回路であり、演算増幅器ＯＰ９１と、キャパシタＣ９１及びＣ９２と、スイッチＳＷ９１、ＳＷ９２及びＳＷ９３とを有する。第１のキャパシタＣ９１は、演算増幅器ＯＰ９１の入力に配置され、第２のキャパシタＣ９２は、演算増幅器ＯＰ９１の入力と出力との間に配置されている。第１のスイッチＳＷ９１は、増幅回路９０の入力部、すなわち、ソースドライバ１２の出力部と第１のキャパシタＣ９１との間に配置され、第２のスイッチＳＷ９２は、演算増幅器ＯＰ９１の入力と出力との間に第２のキャパシタＣ９２と並列に配置され、第３のスイッチＳＷ９３は、第１のスイッチＳＷ９１と第１のキャパシタＣ９１との間の接続点と定電圧源ＶＳＳ（例えば、接地ＧＮＤ）との間に配置されている。スイッチＳＷ９１〜ＳＷ９３は夫々、増幅回路制御部１４から供給される制御信号に応答してオン・オフが切り替わる。

このようにして、ソースライン１６−ｉと接続されている画素Ｐ_１ｉ〜Ｐ_ｎｉの夫々に増幅された信号電圧が印加され、画素Ｐ_１ｉ〜Ｐ_ｎｉの夫々は駆動される。

図１０は、図９に表される増幅回路９０の動作を説明するためのタイミング図である。

図１０に示される例で、ソースドライバ１２は、コントローラ１５からのクロック信号に応答して、ソースライン１６−１〜１６−ｍの夫々へ時分割で信号電圧を分配する。

ソースライン１６−ｉに信号電圧１００が印加される前、すなわち、図１０に示される期間Ｔ’の前に、第１のスイッチＳＷ９１及び第３のスイッチＳＷ９３はオフされており、第２のスイッチＳＷ９２のみがオンされている。

ソースライン１６−ｉへの信号電圧１００の印加の開始から、すなわち、図１０に示される期間Ｔ’の開始から、時間ｔ１’が経過するまで、増幅回路制御部１４は第１のスイッチＳＷ９１をオンする。このとき、第２のスイッチＳＷ９２はオンされたままであり、一方、第３のスイッチＳＷ９３はオフされたままである。負帰還増幅回路の入力がソースドライバ１２の出力と接続され、これにより、ソースドライバ１２によってソースライン１６−ｉに印加されている信号電圧１００により第１のキャパシタＣ９１が充電される。

次いで、時間ｔ１’経過後、時間ｔ２’が経過するまで、増幅回路制御部１４は第１のスイッチＳＷ９１及び第２のスイッチＳＷ９２をオフし、一方、第３のスイッチＳＷ９３をオンする。負帰還増幅回路はソースドライバ１２から切り離され、増幅した信号電圧をソースライン１６−ｉと接続されている画素Ｐ_１ｉ〜Ｐ_ｎｉの夫々に供給する。これにより、画素Ｐ_１ｉ〜Ｐ_ｎｉの夫々が駆動される。

更に時間ｔ２’が経過し、期間Ｔ’が終了すると、ソースライン１６−ｉへの信号電圧１００の印加が終了すると、増幅回路制御部１４は第２のスイッチＳＷ９２を再びオンし、一方、第３のスイッチＳＷ９３をオフする。このとき、第１のスイッチＳＷ９１はオフされたままである。以降、増幅回路９０は、ソースライン１６−ｉに信号電圧１００が印加されるたびに、同様の増幅動作を行う。

図９及び図１０を参照して記載したように、各ソースラインの途中に信号電圧を増幅するための回路を設けることにより、ソースドライバ１２から出力される信号電圧の電位を下げることが可能である。従って、本実施形態に係るディスプレイ装置は、装置全体の消費電力を低減することができる。

なお、各ソースラインの途中に設けられる信号電圧増幅回路は、負帰還増幅回路に代えてチャージポンプ回路等の異なる増幅回路により構成されてよい。また、負帰還増幅回路に関しても、本願で開示されるような回路構成に限られず、例えば、スイッチトキャパシタに代えて抵抗を用いて構成されてよい。

図１１は、本発明の第３実施形態に係るディスプレイ装置の構成を表すブロック図である。図１１のディスプレイ装置１１０は、表示パネル１１と、ソースドライバ１２と、ゲートドライバ１３と、増幅回路制御部１４と、コントローラ１５とを有する。

図１１のディスプレイ装置１１０は、ゲートライン１７−１〜１７−ｎと平行に画素の行又は列ごとに設けられている保持容量ライン（一般に「ＣＳライン」と呼ばれる。）１８−１〜１８−ｎと、各画素の駆動に同期して、すなわち、ソースドライバ１３によるゲートライン１７−１〜１７−ｎへの走査信号の印加に同期して、ＣＳライン１８−１〜１８−ｎを駆動するＣＳドライバ１９とを更に有する点を除いて、図１のディスプレイ装置１０と同じ構成を有する。

ＣＳドライバ１９は、ゲートライン１７−１〜１７−ｎへの走査信号の印加に同期してＣＳライン１８−１〜１８−ｎを駆動するようコントローラ１５により制御される。これにより、各ＣＳラインの電位は、対応する画素の行の駆動と同期して２又はそれ以上の値の間で切り替わる。ＣＳライン１８−１〜１８−ｎは夫々、各画素の保持キャパシタＣ_Ｓに接続されており、画素電極での電位は、容量結合の働きによりＣＳライン１８−１〜１８−ｎの駆動に応じてシフトする。

このようにＣＳラインを駆動して画素電位をシフトさせる方法は、一般に、ＣＣドライブとして知られている。図１〜１０を参照して記載される本発明の実施形態に係る構成は、このＣＣドライブと組み合わせて用いられることも可能である。

図１２は、本発明の実施形態に係る構成がＣＣドライブと組み合わされた場合の効果を説明するための図である。

（ａ）、（ｂ）及び（ｃ）の各グラフは、本発明の実施形態に係る構成のみが用いられる場合、ＣＣドライブのみが用いられる場合、及び本発明の実施形態に係る構成がＣＣドライブと組み合わされた場合の夫々について、画素への印加電圧（Ｖ）と透過率（Ｔ）との関係を表す。また、各グラフにおいて、斜線で示された範囲は、用いられるドライバＩＣの出力電圧範囲を示す。

従来のディスプレイ装置では、画素の透過率が変化し始める閾値以上の電圧を出力可能なドライバＩＣが用いられる。しかし、（ａ）のグラフから分かるように、本発明の実施形態に係る構成が用いられる場合には、ソースドライバから供給される信号電圧を増幅するための回路が用いられるので、閾値に満たない低電圧を出力可能なＩＣドライバを用いることができる。

他方、ＣＣドライブが用いられる場合には、用いられるドライバＩＣは従来のものであるが、（ｂ）のグラフから分かるように、画素の透過率が変化しない閾値未満の不感帯域にあるドライバＩＣの電圧範囲をシフトさせることができる。

従って、本発明の実施形態に係る構成がＣＣドライブと組み合わされた場合には、（ｃ）のグラフから分かるように、低電圧出力可能なＩＣドライバを用いながら、画素の透過率が変化しない閾値未満の不感帯域にある増幅された電圧範囲をシフトさせることができる。このように、本願発明に係る構成は、有利にＣＣドライブと組み合わされて用いられてよい。

図１３は、本発明の実施形態に係る電子機器の例である。図１３の電子機器１３０は、ラップトップ型パーソナルコンピュータ（ＰＣ）として表されているが、例えば、テレビ受像機、携帯電話機、腕時計、パーソナルデジタルアシスタント（ＰＤＡ）、デスクトップ型ＰＣ、カーナビゲーション装置、ポータブルゲーム機、又はオーロラビジョン等の他の電子機器であってもよい。

ラップトップ型ＰＣ１３０は、情報を画像として表示可能な表示パネルを備えたディスプレイ装置１３１を有する。ディスプレイ装置１３１は、図１〜１２を参照して記載されたディスプレイ装置であって、ソースドライバから出力された信号電圧を増幅するための回路を有する。従って、ディスプレイ装置１３１は、表示素子を駆動するために用いるドライバＩＣとして低電圧出力可能なものを用いることができ、ひいては、装置全体の消費電力を低減することができる。

以上、発明を実施するための最良の形態について説明を行ったが、本発明は、この最良の形態で述べた実施の形態に限定されるものではない。本発明の主旨を損なわない範囲で変更することが可能である。

例えば、本発明は主に液晶ディスプレイ装置を例に説明されたが、有機発光ダイオードディスプレイ装置や電子ペーパー等の他のディスプレイ装置にも適用され得る。特に、電子ペーパーでは、液晶ディスプレイ装置よりも高い駆動電圧を必要とする表示素子が用いられるので、液晶ディスプレイ装置等で汎用されている安価なドライバＩＣを用いることができないという問題があるが、本発明の構成を適用することにより安価な汎用のドライバＩＣを用いることが可能となる。

１０，８０，１１０，１３１ ディスプレイ装置
１１ 表示パネル
１２ ソースドライバ
１３ ゲートドライバ
１４ 増幅回路制御部
１５ コントローラ
１６−１〜１６−ｍ ソースライン
１７−１〜１７−ｎ ゲートライン
１８−１〜１８−ｎ ＣＳライン
１９ ＣＳドライバ
２０ 画素電極
２１ スイッチング素子
２２，９０ 増幅回路
２３ コモン電極
３０ 走査信号
４０ 電圧分配部
１００ 信号電圧
１３０ 電子機器
Ｃ_Ｌ 液晶表示素子
Ｃ_Ｓ 保持キャパシタ
Ｃ２１，Ｃ２２，Ｃ６１，Ｃ９１，Ｃ９２ キャパシタ
ＯＰ２１，ＯＰ９１ 演算増幅器
Ｐ_ｊｉ，Ｐ_ｊｉ’ 画素
ＳＷ２１〜ＳＷ２３，ＳＷ６１〜ＳＷ６４，ＳＷ９１〜ＳＷ９３ スイッチ
ＳＰ１〜ＳＰ３ 副画素

Claims (6)

1. 行及び列のマトリクス状に配置された複数の画素と、該複数の画素の行又は列ごとに設けられる複数の信号線とを有するディスプレイ装置であって、
   前記複数の信号線を介して前記複数の画素と結合され、前記複数の信号線の夫々に印加する信号電圧を生成する信号電圧生成手段と、
   前記信号電圧生成手段によって生成された前記信号電圧を、前記複数の画素の夫々を駆動するために必要な駆動電圧まで増幅する信号電圧増幅手段と、
   前記複数の画素の夫々に設けられる各画素の駆動を制御するための回路が形成された面を有する基板を有し、前記複数の画素に分割されている表示パネルと
   を更に有し、
   前記信号電圧生成手段は、前記表示パネルの外部に設けられたドライバ集積回路に含まれ、
   前記信号電圧増幅手段は、前記回路とともに前記表示パネルの前記基板に形成され、
   前記信号電圧増幅手段は、前記複数の画素の夫々に設けられ、スイッチトキャパシタを用いた負帰還増幅回路として各画素内に形成され、
   各画素が複数の副画素に分割されており、前記信号電圧増幅手段は夫々、当該信号電圧増幅手段が形成されている画素において、当該信号電圧増幅手段の出力段に、当該信号電圧増幅手段によって増幅された前記信号電圧を前記複数の副画素の夫々に分配する電圧分配手段を有する、
   ディスプレイ装置。
2. 前記電圧分配手段は、デマルチプレクサを有する、請求項１に記載のディスプレイ装置。
3. 前記信号電圧増幅手段は、演算増幅器を有する増幅回路である、請求項１又は２に記載のディスプレイ装置。
4. 各画素内に形成され、当該画素に印加された前記駆動電圧を保持する保持容量と、
   前記複数の画素の行又は列ごとに設けられ、前記保持容量に接続されている複数の保持容量線と、
   前記複数の画素の夫々の駆動に同期して前記複数の保持容量線を駆動する保持容量線駆動手段と
   を更に有する、請求項１乃至３のうちいずれか一項に記載のディスプレイ装置。
5. 液晶ディスプレイ装置、有機発光ダイオードディスプレイ装置、又は電子ペーパーである、請求項１乃至４のうちいずれか一項に記載のディスプレイ装置。
6. 請求項１乃至５のうちいずれか一項に記載のディスプレイ装置を有する電子機器。

Images