JP7208509B2 - 位相変調装置、及び位相変調方法 - Google Patents

Description

本発明は、位相変調装置、及び位相変調方法に関する。

従来より、例えば特許文献１に開示されているように、ＬＣＯＳ（Liquid Crystal On Silicon）を用いた位相変調装置が提案されている。特許文献１の段落［００１５］等には、ＬＣＯＳ素子の各画素に印加する電圧を制御して、入射した光を位相変調することが開示されている。

特開２０１４－５６００４号公報

赤外域の光を扱う装置では、長波長の光を十分に変調させなければならない。そのために、高い変調率を確保する手段としては、基本として高い屈折率異方性を持つ液晶材料を用いることが挙げられるが、その他に、第一に液晶層を厚くする、第二に液晶への印加電圧を高くすることが挙げられる。液晶層を厚くする方法では、液晶の配向が乱れやすくなるといったデメリットが生じる。

一方、上述した特許文献１に開示された技術では、駆動回路より各画素に供給する電圧が限られているため、位相を変調する際の変調量を大きくすることができない。駆動回路より出力する電圧を高めると、回路素子の耐圧を高める必要があり、更には消費電力が高まるという問題が発生する。

本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、液晶層の厚みの増加を抑制するとともに、列データ線から画素回路に供給する電圧を高めることなく、液晶への印加電圧を高めることにより、赤外光においても十分な位相変調量を確保することが可能な位相変調装置、及び位相変調方法を提供することにある。

上記目的を達成するため、本発明に係る位相変調装置は、入射光を所望の角度に反射させる位相変調装置であって、互いに直交する複数の列データ線と複数の行走査線とがそれぞれ交差する位置に設けられた複数の画素回路、及び複数の反射画素と、前記反射画素に対応して設けられ、前記画素回路より供給される駆動電圧により入射光に対する屈折率が変化する液晶と、前記画素回路を制御する制御回路と、を備え、前記列データ線は、前記画素回路に所定の最大電圧までの範囲で変化する制御電圧を出力し、前記画素回路は、前記制御電圧を増幅するチャージポンプと、前記制御電圧または前記チャージポンプで増幅された制御電圧を増幅するソースフォロワと、を備え、更に、前記制御回路は、前記液晶に供給する前記駆動電圧が前記最大電圧以下の場合には、前記制御電圧を前記ソースフォロワに出力し、前記液晶に供給する駆動電圧が前記最大電圧を超える場合には、前記チャージポンプで増幅された電圧を前記ソースフォロワに出力する制御を行うチャージポンプ制御部を有し、前記ソースフォロワのウェルとソースが接続され、ウェル電位とソース電位が同電位とされていることを特徴とする。

また、他の発明に係る位相変調装置は、入射光を所望の角度に反射させる位相変調装置であって、互いに直交する複数の列データ線と複数の行走査線とがそれぞれ交差する位置に設けられた複数の画素回路、及び複数の反射画素と、前記反射画素に対応して設けられ、前記画素回路より供給される駆動電圧により入射光に対する屈折率が変化する液晶と、前記画素回路を制御する制御回路と、を備え、前記列データ線は、前記画素回路に所定の最大電圧までの範囲で変化する制御電圧を出力し、前記画素回路は、前記列データ線より出力される制御電圧を増幅するソースフォロワと、前記ソースフォロワの出力電圧を増幅するチャージポンプと、を備え、更に、前記制御回路は、前記液晶に供給する前記駆動電圧が前記最大電圧以下の場合には、前記ソースフォロワの出力を出力電圧とし、前記液晶に供給する駆動電圧が前記最大電圧を超える場合には、前記チャージポンプで増幅された電圧を出力電圧として、前記液晶に供給する制御を行うチャージポンプ制御部を有し、前記ソースフォロワのウェルとソースが接続され、ウェル電位とソース電位が同電位とされていることを特徴とする。

本発明に係る位相変調方法は、入射光を所望の角度に反射させる位相変調方法であって、互いに直交する複数の列データ線と複数の行走査線とがそれぞれ交差する位置に設けられた複数の画素回路に、所定の最大電圧までの範囲で変化する制御電圧を出力するステップと、前記各画素回路において、入力する駆動電圧に応じて入射光に対する屈折率が変化する液晶に供給する駆動電圧が、前記最大電圧以下の場合には、前記制御電圧をチャージポンプにて増幅しない電圧を、ソースフォロワで増幅して前記供給点に出力するステップと、前記液晶に供給する駆動電圧が、前記最大電圧を超える場合には、前記制御電圧をチャージポンプにて増幅した電圧を、前記ソースフォロワで増幅して前記供給点に出力するステップと、を備え、前記ソースフォロワのウェルとソースが接続され、ウェル電位とソース電位が同電位とされていることを特徴とする。

他の発明に係る位相変調方法は、入射光を所望の角度に反射させる位相変調方法であって、互いに直交する複数の列データ線と複数の行走査線とがそれぞれ交差する位置に設けられた複数の画素回路に、所定の最大電圧までの範囲で変化する制御電圧を出力するステップと、前記制御電圧をソースフォロワにて増幅するステップと、前記各画素回路において、入力する駆動電圧に応じて入射光に対する屈折率が変化する液晶に供給する駆動電圧が、前記最大電圧以下の場合には、前記ソースフォロワの出力電圧をチャージポンプにて増幅せずに供給点に出力するステップと、前記液晶に供給する駆動電圧が、前記最大電圧を超える場合には、前記ソースフォロワの出力電圧を前記チャージポンプにて増幅して前記供給点に出力するステップと、を備え、前記ソースフォロワのウェルとソースが接続され、ウェル電位とソース電位が同電位とされていることを特徴とする。

本発明によれば、列データ線から画素回路に供給する制御電圧を大きくすることなく、反射光の位相変調量を大きく設定することが可能となる。これにより、位相変調量の確保のための液晶層の厚化と、この液晶層の厚化による液晶配向の乱れを抑えることができる。

図１は、本発明の実施形態に係る位相変調装置の構成を示す平面図である。 図２は、本発明の実施形態に係る位相変調装置の構成を示す側面方向の断面図である。 図３は、本発明の実施形態に係る位相変調装置の回路図である。 図４は、本発明の第１実施形態に係る位相変調装置に設けられる各画素回路の構成を示す回路図である。 図５Ａ（ａ）は、ソースフォロワＱ４のウェルをグランドに接続したときの回路図、（ｂ）はＶinとＶoutの関係を示すグラフである。 図５Ｂ（ａ）は、ソースフォロワＱ４のウェルとソースを接続したときの回路図、（ｂ）はＶinとＶoutの関係を示すグラフである。 図６は、画素回路で反射する反射光の方向を示す説明図であり、ｓａ１はチャージポンプがオフの場合、ｓｂ１はチャージポンプがオンの場合を示す。 図７（ａ）はマトリクス状に配置された各画素回路を示し、図７（ｂ）は各画素回路から液晶に供給される駆動電圧を示すグラフである。 図８Ａは、液晶に設定する階調と、画素回路に供給する制御電圧の関係を示すグラフである。 図８Ｂは、液晶に設定する階調と、該液晶に供給する駆動電圧との関係を示すグラフである。 図９Ａは、本発明の第１実施形態に係る位相変調装置において、チャージポンプを作動させないときの、各画素回路に設けられるトランジスタＱ２、及びスイッチＳ１～Ｓ４、第１切替スイッチＳ６、第２切替スイッチＳ５の作動を示すタイミングチャートである。 図９Ｂは、本発明の第１実施形態に係る位相変調装置において、チャージポンプを作動させるときの、各画素回路に設けられるトランジスタＱ２、及びスイッチＳ１～Ｓ４、第１切替スイッチＳ６、第２切替スイッチＳ５の作動を示すタイミングチャートである。 図１０は、本発明の第２実施形態に係る位相変調装置に設けられる各画素回路の構成を示す回路図である。 図１１Ａは、本発明の第２実施形態に係る位相変調装置において、チャージポンプを作動させないときの、各画素回路に設けられるトランジスタＱ２、及びスイッチＳ１～Ｓ４、第１切替スイッチＳ６の作動を示すタイミングチャートである。 図１１Ｂは、本発明の第２実施形態に係る位相変調装置において、チャージポンプを作動させるときの、各画素回路に設けられるトランジスタＱ２、及びスイッチＳ１～Ｓ４、第１切替スイッチＳ６の作動を示すタイミングチャートである。

［第１実施形態の説明］
以下、本発明の実施形態について図面を参照して説明する。図１は、本発明の第１実施形態に係る位相変調装置の平面図、図２は側面方向の断面図である。図１、図２に示すように、本実施形態に係る位相変調装置１０１は、反射基板１１と、液晶層１２と、対向基板１３とを備えたＬＣＯＳパネル構造を有している。そして、対向基板１３側（図２の矢印Ｙ１の方向）から入射した光を反射させて、それぞれ位相が異なる複数の反射光に分別するものである。なお以下では、反射基板１１、及び対向基板１３の光が入射する側の面を「光入射面」とする。

反射基板１１の光入射面には、光を反射する金属（例えば、アルミニウムなど）で形成される複数の反射画素が設けられ、更に、反射画素ごとにそれぞれ画素回路が設けられている。画素回路２１は、図３にて後述するように、水平方向、及び垂直方向にそれぞれ複数配置されている。各画素回路２１は、制御回路２２の制御により作動する。

対向基板１３は、反射基板１１の光入射面側に一定の間隔を持って平行に配置されており、透明部材（例えば、透明なガラス材）で形成されている。即ち、対向基板１３は、透明基板としての機能を備えている。更に、対向基板１３には透明電極が設けられている。従って、対向基板１３の光入射面側から入射する光は、透明部材及び透明電極を通過して、液晶層１２、及び反射基板１１に入射することになる。

液晶層１２は、反射基板１１及び対向基板１３に挟まれた空間に配置され、周囲はシール材１４により封止されている。また、以下の説明の便宜上、液晶層１２を各反射画素（即ち、各画素回路２１）上で区分した液晶４２（後述する図４参照）と考える。液晶４２は、光反射性を有する画素電極（後述の図４に示すｑ１、即ち反射画素）と、画素電極に離間して対向配置された共通電極（後述の図４に示すｑ２、即ち透明電極）との間に充填封止されて構成されている。そして、画素電極ｑ１には、画素回路２１より出力される電圧（以下、「駆動電圧」とする）が供給され、共通電極ｑ２には、予め設定された共通電極電圧が供給される。

従って、各画素回路２１により印加される駆動電圧と、共通電極ｑ２に印加される共通電極電圧との間の電位差により、各反射画素上の液晶４２の入射光に対する屈折率を、個別の液晶４２ごと或いは所定数のグループごとに変化させ、対向基板１３の光入射面側から入射した入射光を所望の方向に反射させることができる。
ある複数の連続した反射画素上の液晶４２の屈折率を段階的に大から小（或いは、小から大）と変化させることで、そこに入射した入射光の速度（位相の進みや遅れ）に差が生じることから、入射した光は曲がって進み、ある角度を持った反射光を得ることができる。

次に、各画素回路２１、及び各画素回路２１を制御する制御回路２２の構成を、図３に示すブロック図、及び図４に示す回路図を参照して説明する。図３において、制御回路２２は、マトリクス状に配置された複数（ｍ列、ｎ行）の画素回路２１と、水平走査回路２３と、垂直走査回路２４と、スイッチ制御部２５（チャージポンプ制御部、切替スイッチ制御部）と、を備えている。そして、制御回路２２は、各画素回路２１に電気信号を出力して各画素回路２１を駆動させ、各画素回路２１より液晶４２に駆動電圧を印加する。従って、各反射画素上の液晶４２の入射光に対する屈折率が所望の値になるように制御される。

画素回路２１は、互いに直交するｍ本の列データ線（Ｄ１～Ｄｍ）と、ｎ本の行走査線（Ｇ１～Ｇｎ）との各交差部（交差する位置）にマトリクス状に複数個（ｍ×ｎ個）配置されている。複数の画素回路２１は、全て同一に構成されている。更に、行走査線（Ｇ１～Ｇｎ）に並行して、駆動線（Ｌ１～Ｌｎ）、及び制御線（Ｋ１～Ｋｎ）が設けられている。駆動線（Ｌ１～Ｌｎ）、制御線（Ｋ１～Ｋｎ）は、スイッチ制御部２５に接続されている。

また、行走査線（Ｇ１～Ｇｎ）に並行して短絡線（Ｊ１～Ｊｎ）が設けられている。短絡線（Ｊ１～Ｊｎ）には、図４に示すように、互いに隣接する画素回路２１間での短絡、開放を切り替える第１切替スイッチ（図４におけるＳ６、Ｓ６’）が設けられている。
なお、図３に示す例では縦方向（図中、上下方向）に向けて光の屈折率が変化するように制御する。従って、この方向に直交する方向である横方向（図中、左右方向）に向けて短絡線（Ｊ１～Ｊｎ）を設けている。

駆動線（Ｌ１～Ｌｎ）は、各画素回路２１に設けられるトランジスタＱ２（短絡スイッチ；図４参照）のオン、オフを切り替えるための制御信号を送信する配線である。また、制御線（Ｋ１～Ｋｎ）は、各画素回路２１に設けられたスイッチＳ１～Ｓ４（図４参照）のオン、オフを切り替えるための制御信号、及び上述した第１切替スイッチＳ６、及び第２切替スイッチＳ５（図４参照）のオン、オフを切り替えるための制御信号を送信する配線である。制御線（Ｋ１～Ｋｎ）は、図４に示すようにそれぞれ複数本（図では、Ｋ１-1、Ｋ１-2、Ｋ１-3、Ｋ１-4の４本）設けられているが、図３では１本の制御線Ｋ１で簡略化して示している。

図４に示すように、制御線Ｋ１-1は、チャージポンプ３１のスイッチＳ１、Ｓ４のオン、オフを制御する制御信号を出力する。制御線Ｋ１-2は、チャージポンプ３１のスイッチＳ２、Ｓ３のオン、オフを制御する制御信号を出力する。制御線Ｋ１-3は、第１切替スイッチＳ６、Ｓ６’のオン、オフを制御する制御信号を出力する。なお、Ｓ６’は、隣接する画素回路に設けられる第１切替スイッチである。制御線Ｋ１-4は、第２切替スイッチＳ５のオン、オフを制御する制御信号を出力する。
列データ線（Ｄ１～Ｄｍ）は、電圧供給線Ｘ１より出力されるアナログの電圧（以下、「制御電圧」という）を各画素回路２１に供給するための配線である。行走査線（Ｇ１～Ｇｎ）は、各画素回路２１に、行選択信号（走査信号）を出力するための配線である。

図４は、画素回路２１の詳細な構成を示す回路図である。なお、ここでは図３に示す列データ線Ｄ１と行走査線Ｇ１の交差部に配置された画素回路２１（これを、画素回路２１ａとする）の構成について説明する。図４に示すように、画素回路２１ａは、トランジスタＱ１、Ｑ２と、チャージポンプ３１と、出力キャパシタＣ２と、を備えている。更に、ソースフォロワＱ４（第１ソースフォロワ）と、負荷トランジスタＱ５と、第２切替スイッチＳ５と、付加キャパシタＣ３と、第１切替スイッチＳ６と、を備えている。

トランジスタＱ１は、スイッチングトランジスタであり、例えばＮチャネルのＭＯＳＦＥＴ（電界効果トランジスタ）で構成されている。該トランジスタＱ１の一方の端子（例えば、ドレイン）は列データ線Ｄ１に接続され、他方の端子（例えば、ソース）はチャージポンプ３１の入力端子ｐ１に接続されている。また、トランジスタＱ１の制御端子（例えば、ゲート）は、行走査線Ｇ１に接続されている。従って、行走査線Ｇ１が選択され、且つ列データ線Ｄ１より制御電圧が入力された場合には、この制御電圧はチャージポンプ３１の入力端子ｐ１に供給されることになる。

トランジスタＱ２についても前述したトランジスタＱ１と同様にスイッチングトランジスタであり、例えばＮチャネルのＭＯＳＦＥＴ（電界効果トランジスタ）で構成されている。該トランジスタＱ２の一方の端子（例えば、ドレイン）はチャージポンプ３１の入力端子ｐ１に接続され、他方の端子（例えば、ソース）はチャージポンプ３１の出力端子ｐ２に接続されている。

また、制御端子（例えば、ゲート）は、駆動線Ｌ１に接続されている。従って、駆動線Ｌ１に「Ｈ」レベルの電圧が供給されると、トランジスタＱ２がオンとなってチャージポンプ３１の入力端子ｐ１と出力端子ｐ２が短絡される。即ち、チャージポンプ３１の機能を停止させることができる。これとは反対に、駆動線Ｌ１に「Ｌ」レベルの電圧が供給されると、トランジスタＱ２がオフとなる。このため、チャージポンプ３１の入力端子ｐ１と出力端子ｐ２が開放され、チャージポンプ３１を作動させることができる。

即ち、トランジスタＱ２は、チャージポンプ３１に制御電圧が供給される入力端子ｐ１と、チャージポンプ３１から液晶４２に電圧（駆動電圧）を出力する出力端子ｐ２とを短絡する短絡スイッチとしての機能を備えている。そして、液晶４２を所望の屈折率に設定するための駆動電圧が、列データ線Ｄ１より供給される最大電圧ＶＬＣ（最大電圧）以下の場合には、スイッチ制御部２５（図３参照）の制御により、トランジスタＱ２を短絡する。即ち、チャージポンプ３１による制御電圧の増幅を行わない。また、上記駆動電圧が最大電圧ＶＬＣを超える場合には、トランジスタＱ２を開放する。即ち、チャージポンプ３１による制御電圧の増幅が可能な状態とする。

チャージポンプ３１は、４つのスイッチＳ１～Ｓ４と、電荷を蓄積するキャパシタＣ１を備えており、入力端子ｐ１に供給される制御電圧を増幅して出力端子ｐ２に出力する。

スイッチＳ１（第１スイッチ）とスイッチＳ３（第３スイッチ）は互いに直列接続され、スイッチＳ１側の端部は入力端子ｐ１に接続され、スイッチＳ３側の端部は出力端子ｐ２に接続されている。また、スイッチＳ２（第２スイッチ）とスイッチＳ４（第４スイッチ）は互いに直列接続され、スイッチＳ２側の端部は入力端子ｐ１に接続され、スイッチＳ４側の端部はグランドに接続されている。

更に、スイッチＳ１とＳ３の接続点と、スイッチＳ２とＳ４の接続点との間にはキャパシタＣ１（第１キャパシタ）が設けられている。即ち、キャパシタＣ１の一端は、スイッチＳ１、Ｓ３に接続され、キャパシタＣ１の他端は、スイッチＳ２、Ｓ４に接続されている。

出力端子ｐ２は、出力キャパシタＣ２を介してグランドに接続され、更に、ソースフォロワＱ４のゲートに接続されている。また、前述したように、液晶４２の共通電極ｑ２は、透明ガラスに設けられた透明電極である。透明電極には、共通電極電圧が印加される。

更に、スイッチＳ１、Ｓ４には制御線Ｋ１-1が接続され、スイッチＳ２、Ｓ３には制御線Ｋ１-2が接続されている。そして、各制御線Ｋ１-1、Ｋ１-2より供給される制御信号により、各スイッチＳ１～Ｓ４のオン、オフが制御される。

また、画素回路２１には、ソースフォロワＱ４と負荷トランジスタＱ５との直列接続回路が設けられており、チャージポンプ３１の出力端子ｐ２はソースフォロワＱ４のゲートに接続され、負荷トランジスタＱ５のソースはグランドに接続されている。

負荷トランジスタＱ５は、ソースフォロワＱ４のゲートに電圧（トランジスタＱ１を経由して供給される制御電圧、或いはチャージポンプ３１の出力電圧）が供給されているときに、オンとなるように制御される。なお、負荷トランジスタＱ５を制御するための制御線については図示を省略している。

ソースフォロワＱ４と負荷トランジスタＱ５の接続点（ソースフォロワＱ４の出力点ｑ３）は、第２切替スイッチＳ５を介して画素電極ｑ１（供給点）に接続されている。更に、該画素電極ｑ１は付加キャパシタＣ３を介してグランドに接続され、且つ、短絡線Ｊ１に接続されている。短絡線Ｊ１には、隣接する画素回路における画素電極との短絡（オン）、開放（オフ）を切り替えるための第１切替スイッチＳ６が設けられている。

付加キャパシタＣ３は、ソースフォロワＱ４より第２切替スイッチＳ５を介して出力される電圧を蓄積する。
なお、上述したソースフォロワＱ４、負荷トランジスタＱ５、第２切替スイッチＳ５、付加キャパシタＣ３は、チャージポンプ３１で増幅した後の電圧が供給されて駆動するので、高耐圧の素子を用いている。

各第１切替スイッチＳ６は、スイッチ制御部２５より制御線Ｋ１-3を介して出力される制御信号により、オン、オフが制御される。第２切替スイッチＳ５は、スイッチ制御部２５より制御線Ｋ１-4を介して出力される制御信号により、オン、オフが制御される。

ソースフォロワＱ４は、ＰＭＯＳ、或いはＮＭＯＳを用いることができる。該ソースフォロワＱ４のウェル領域は、周囲のウェルと分離され且つソースが接続されている。このため、ウェル電位とソース電位が同電位となっている。このような構成とすることにより、ソースフォロワＱ４のゲート直下の空乏層は（ゲート電圧Ｖin）～（ソース電圧Ｖout）の間の電圧に保持されるので、基板バイアス効果が発生しない。

以下、詳細に説明する。図５Ａは、ソースフォロワＱ４がＮＭＯＳであり、基板電位がグランドである場合（即ち、ウェル領域とソースが接続されていない場合）の回路を示している。ソースフォロワＱ４のゲートに入力する電圧Ｖinが増加すると、ソースフォロワＱ４のゲート～基板間の電圧が大きくなり、ゲート直下に形成される空乏層が大きくなり、ソースフォロワＱ４のしきい値電圧Ｖth（ゲート～ソース間のしきい値）が上昇する。

一方、ソースフォロワＱ４には負荷トランジスタＱ５が接続され、該負荷トランジスタＱ５により定電流負荷となっているので、しきい値電圧Ｖthが上昇した分だけ、Ｖin～Ｖout間の電圧Ｖgsを大きくする必要がある。即ち、図５Ａ（ｂ）に示すように、入力ゲート電圧Ｖinによって実質的にしきい値電圧Ｖthが変動してしまう（基板バイアス効果）。このため、Ｖinの変化に対してＶoutがリニアに変化せず、液晶４２に正確な階調の電圧を供給することができなくなってしまう。

これに対して本実施形態では、図５Ｂ（ａ）に示すように、ソースフォロワＱ４のウェル領域は周囲のウェルと分離され、且つソースに接続されている。従って、ウェル電位とソース電位が同電位となっている。このような構成とすることにより、ソースフォロワＱ４のゲート直下の空乏層はＶin～Ｖout間の電圧に保持されるので、上記の基板バイアス効果が発生しない。即ち、図５Ｂ（ｂ）に示すように、Ｖinの変化に対して、Ｖoutもほぼ同一の傾きでリニアに変化することになる。このため、ソースフォロワＱ４のゲートに供給される電圧Ｖinの変化に対してリニアに変化するＶoutが得られる。即ち、本実施形態は、ソースフォロワＱ４のウェル領域とソースを接続して、ウェル電位とソース電位を同電位とすることにより、液晶４２に安定した駆動電圧を供給することが可能となる。

図４に戻って、液晶４２は、画素回路２１から画素電極ｑ１に与えられる駆動電圧と、共通電極ｑ２に与えられる共通電極との間の電位差に応じて駆動される。従って、該液晶４２に入射した入射光が、上記電位差に応じて位相変調されて、反射することになる。

図６は、画素回路２１に入射する入射光と、画素回路２１に対応する反射画素２０で反射する反射光の角度を模式的に示す説明図である。図６において、符号ｓｔは、画素回路２１ごとに対応した反射画素２０に直交する方向から入射する入射光を示し、符号ｓａ１は反射画素２０にて角度θａで反射した反射光を示し、符号ｓｂ１は角度θｂで反射した反射光を示している。入射光ｓｔの同一位相面（入射光ｓｔの方向を法線とする面）はｒ１であり、反射光ｓａ１の位相面はｒａ１であり、反射光ｓｂ１の同一位相面はｒｂ１である。

図６に示すように、反射画素２０に対してほぼ直交する方向から入射光ｓｔが照射され、液晶４２に入射する。また、画素回路２１により液晶４２に印加される駆動電圧に応じて、該液晶４２の屈折率が変化する。例えば、従来の駆動電圧の最大が電圧Ｖａである場合には、連続した画素回路２１で段階的に最小電圧Ｖminから電圧Ｖａまで電圧を変化させた際に得られる反射光ｓａ１の反射角度はθａなのに対して、チャージポンプ３１を駆動させた場合には、駆動電圧の最大がＶｂ（Ｖｂ＞Ｖａ）となり、より大きな反射角度θｂで反射する反射光ｓｂ１が得られる。

この際、Ｖminが印加されているが画素上の液晶では例えば大きな屈折率ｎmaxが得られ、最大の電圧Ｖａが印加される画素上の液晶では例えば小さな屈折率ｎａに変化する。屈折率ｎmaxの液晶に入射する光に対して、屈折率ｎａの液晶に入射する光の方が速く進むため、反射光は角度θａに曲がって出射される。一方で、電圧Ｖｂが印加される画素上の液晶はｎａより小さい屈折率ｎｂとなるので、入射する光はさらに速く進む。そのため、反射光はより大きな角度のθｂで出射されることになる。

図３に戻って、制御回路２２に設けられる水平走査回路２３は、シフトレジスタ回路２６と、スイッチＳＷ１～ＳＷｍを含むスイッチ回路２７を備えている。

シフトレジスタ回路２６は、水平同期信号（ＨＳＴ）、及び水平走査用のクロック信号（ＨＣＫ１、ＨＣＫ２）を入力する。シフトレジスタ回路２６は、水平同期信号及び水平走査用のクロック信号に基づいて、クロック信号を順次シフトすることで、スイッチ回路２７に出力するスイッチング信号（これを、「ＳＤ１～ＳＤｍ」とする）を１水平走査期間の周期で生成する。

スイッチ回路２７は、各列データ線（Ｄ１～Ｄｍ）のオン、オフを切り替えるためのｍ個のスイッチＳＷ１～ＳＷｍを備えている。また、各スイッチＳＷ１～ＳＷｍは、シフトレジスタ回路２６より出力されるスイッチング信号（ＳＤ１～ＳＤｍ）に基づいてオン状態またはオフ状態に制御される。スイッチＳＷ１～ＳＷｍは、列データ線（Ｄ１～Ｄｍ）に対応して設けられ、各列データ線に対応した制御電圧「ｄ」を順次入力する。

スイッチＳＷ１～ＳＷｍは、各列データ線（Ｄ１～Ｄｍ）に対応した制御電圧を選択的に列データ線に与える。例えばスイッチＳＷ１は、スイッチング信号ＳＤ１がハイレベルのときにオン状態となり、列データ線Ｄ１に対応した制御電圧を選択し、選択した制御電圧を列データ線Ｄ１に出力する。

電圧供給線Ｘ１より、各列データ線（Ｄ１～Ｄｍ）に供給される制御電圧「ｄ」は、「０」（最小電圧）から「ＶＬＣ」（最大電圧）までのアナログの電圧である。本実施形態では、最大電圧ＶＬＣの２倍の電圧である２倍電圧（２*ＶＬＣ）を設定し、更に、電圧「０」から２倍電圧「２*ＶＬＣ」の範囲内でｋ階調（但し、ｋは３以上の整数）の電圧を設定する。そして、チャージポンプ３１の駆動、停止を切り替えることにより、列データ線より供給される制御電圧（０～ＶＬＣの範囲の電圧）が、上記したｋ階調の電圧（０～２*ＶＬＣの範囲の電圧）となるように制御する。

以下、図８Ａを参照して詳細に説明する。図８Ａは、横軸が上記したｋ階調（この例では５階調）を示し、縦軸が電圧供給線Ｘ１から列データ線を介して画素回路２１に供給される制御電圧を示すグラフである。

図８Ａに示すグラフＲ１は、液晶４２に供給する駆動電圧が最大電圧ＶＬＣ以下である場合の特性を示し、グラフＲ２は、液晶４２に供給する駆動電圧が最大電圧ＶＬＣ以上である場合の特性を示している。なお、グラフＲ１、Ｒ２では電圧が直線的に変化する例を示しているが、本発明はこれに限定されず、０～ＶＬＣの範囲で単調増加する変化であればよい。

例えば、液晶４２に供給する駆動電圧の階調数を「５」とした場合には（即ち、ｋ＝５）、上記した２倍電圧（２*ＶＬＣ）を５等分して階調１～階調５を設定する。従って、２倍電圧（２*ＶＬＣ）を５等分し、階調１として（１／５）*２*ＶＬＣの電圧、階調２として（２／５）*２*ＶＬＣの電圧、階調３として（３／５）*２*ＶＬＣの電圧、階調４として（４／５）*２*ＶＬＣの電圧、階調５として（５／５）*２*ＶＬＣの電圧が、制御電圧として画素回路２１に供給されればよいことになる。

しかし、上記の階調３～階調５に対応する制御電圧は最大電圧ＶＬＣを超えているので、図３に示す電圧供給線Ｘ１より階調３～階調５に対応する制御電圧を画素回路２１に供給することができない。本実施形態では、階調３～階調５については、それぞれの半分の制御電圧を出力し、その後、チャージポンプ３１により２倍に増幅する。つまり、階調３として（３／５）*ＶＬＣ、階調４として（４／５）*ＶＬＣ、階調５としてＶＬＣ、の制御電圧を出力し、各画素回路２１に設けられているチャージポンプ３１により２倍に増幅する。

つまり、所望の階調を得るための制御電圧が最大電圧ＶＬＣ以下の場合（階調１、２の場合）には、図８ＡのグラフＲ１に示すように、この制御電圧を増幅することなく駆動電圧を得る。

一方、所望の階調を得るための電圧が最大電圧ＶＬＣを超える場合（階調３、４、５の場合）には、図８ＡのグラフＲ２に示すように、この電圧の半分の電圧を制御電圧として画素回路２１に供給し、その後チャージポンプ３１で２倍に増幅することにより、所望の駆動電圧を得る。従って、グラフＲ２の傾きは、グラフＲ１の傾きの半分となっている。

即ち、スイッチ制御部２５は、最大電圧（ＶＬＣ）よりも大きい電圧（２倍電圧）までの範囲で予め設定された複数の階調のうち、任意の階調に対応する電圧が最大電圧（ＶＬＣ）以下の場合には、制御電圧を増幅せずにソースフォロワＱ４ひいては液晶４２に出力する。一方、複数の階調のうち、任意の階調に対応する電圧が最大電圧（ＶＬＣ）を超える場合には、チャージポンプ３１により制御電圧を増幅して、ソースフォロワＱ４ひいては液晶４２に出力するように制御する。

このように、スイッチ回路２７に設けられる各スイッチＳＷ１～ＳＷｍのオン、オフを制御し、且つ、チャージポンプ３１の駆動を制御することにより、画素回路２１は、ｋ階調（上記の例では５階調）に対応する駆動信号を生成して、ソースフォロワＱ４に出力する。即ち、図８ＢのグラフＲ３に示すように、２倍電圧（２*ＶＬＣ）を５等分して得られる階調１～階調５の駆動電圧を、ソースフォロワＱ４に出力することが可能となる。

更に、ソースフォロワＱ４の出力点ｑ３に出力された駆動電圧は、第２切替スイッチＳ５を介して画素電極ｑ１に接続されているので、該第２切替スイッチＳ５がオンとされているときにはソースフォロワＱ４より出力される駆動電圧を液晶４２に供給することができる。

また、画素回路２１ａ（一の画素回路）に接続される短絡線Ｊ１には、該画素回路２１ａに隣接する画素回路（他の画素回路）に接続される短絡線Ｊ１との短絡、開放を切り替えるための第１切替スイッチＳ６が設けられている。従って、第１切替スイッチＳ６を短絡させることにより、画素回路２１ａの画素電極ｑ１と、隣接する画素回路の画素電極との間を短絡させることができる。第１切替スイッチＳ６をオンとすることにより、隣接する画素回路（同一の屈折率に制御する画素回路）どうしの、画素電極ｑ１の電位を一定にすることができる。第１切替スイッチＳ６のオン、オフは、制御線Ｋ１-3より供給される制御信号により実施される。

図３に戻って、垂直走査回路２４には、行走査線（Ｇ１～Ｇｎ）が接続されている。垂直走査回路２４は、垂直同期信号（ＶＳＴ）、垂直走査用のクロック信号（ＶＣＫ１、ＶＣＫ２）を入力する。垂直走査回路２４は、垂直同期信号、垂直走査用のクロック信号に基づいて、例えば行走査線Ｇ１から行走査線Ｇｎに順次行選択信号（走査信号）を、１水平走査期間の周期で供給する。

スイッチ制御部２５は、図３に示す各駆動線（Ｌ１～Ｌｎ）に駆動信号を出力する。具体的に、最大電圧（ＶＬＣ）よりも大きい電圧（２*ＶＬＣ）までの範囲内において設定されている複数の階調（例えば、階調１～階調５）のうち、任意の階調（例えば、階調１）に対応する電圧が最大電圧（ＶＬＣ）以下の場合には、駆動線に「Ｈ」レベルの信号を出力する。また、複数の階調のうち、任意の階調（例えば、階調３）に対応する電圧が最大電圧（ＶＬＣ）を超える場合には、駆動線に「Ｌ」レベルの信号を出力する。

即ち、スイッチ制御部２５は、液晶４２に供給する駆動電圧が最大電圧ＶＬＣ以下の場合には、制御電圧を出力電圧とし、液晶４２に供給する駆動電圧が最大電圧ＶＬＣを超える場合には、チャージポンプ３１で増幅された電圧を出力電圧として、液晶４２に供給する制御を行うチャージポンプ制御部としての機能を備えている。

また、スイッチ制御部２５は、一の画素回路２１の出力電圧を液晶４２に供給しているときには、第１切替スイッチＳ６を開放し、一の画素回路の出力電圧を液晶４２に供給していないときの少なくとも一部の時間に第１切替スイッチＳ６を短絡するように制御する切替スイッチ制御部としての機能を備えている。

更に、スイッチ制御部２５は、駆動線Ｌ１に「Ｈ」レベルの信号が供給される場合にはチャージポンプ３１を駆動させず、駆動線Ｌ１に「Ｌ」レベルの信号が供給される場合にはチャージポンプ３１を駆動させるように制御する。以下、チャージポンプ３１の作動について説明する。

スイッチ制御部２５は、チャージポンプ３１を駆動させる場合には、図４に示した各スイッチＳ１～Ｓ４のオン、オフを制御する制御信号を、制御線Ｋ１（Ｋ１-1、Ｋ１-2）に出力する。具体的に、チャージポンプ３１を駆動させる場合において、列データ線Ｄ１より制御電圧が供給された際に、まずスイッチＳ１、Ｓ４をオンとし、スイッチＳ２、Ｓ３をオフとする。

従って、列データ線Ｄ１より供給された制御電圧は、キャパシタＣ１に蓄積される。所定時間の経過後に、スイッチＳ１、Ｓ４をオフとし、スイッチＳ２、Ｓ３をオンとする。その結果、列データ線Ｄ１より供給される制御電圧と、キャパシタＣ１に蓄積された電圧が加算され、加算後の電圧が出力キャパシタＣ２に蓄積される。従って、出力キャパシタＣ２には、列データ線Ｄ１より供給される制御電圧の２倍となる電圧が蓄積されて、ソースフォロワＱ４に出力されることになる。

そして、本実施形態に係る位相変調装置１０１では、図３に示した（ｎ×ｍ）個設けられた各画素回路２１のうちの、いくつかの画素回路からなるブロックを設定する。例えば、図７（ａ）に示すように（５行×６列）の画素回路２１からなるブロックを設定する。なお、図７（ａ）では、各画素回路２１の行（ｎ）、列（ｍ）を特定するために、それぞれサフィックス「-nm」を付して示す。従って、図７（ａ）に示す１行、１列の画素回路は２１-11、５行、６列の画素回路は２１-56である。

図７（ａ）において、同一の行の６個の画素回路２１-11～２１-16に、それぞれ同一の電圧を供給する。例えば、画素回路２１-11～２１－16には、階調１～階調５のうち階調１に対応する制御電圧を供給する。また、垂直方向の、図中上から下に向けて徐々に階調が高まるように設定し、最下段の画素回路２１-51～２１－56に階調５に対応する制御電圧を供給する。

具体的に、図７（ｂ）に示すように、垂直方向に並ぶ各画素回路２１-11～２１-51において、各液晶４２に供給する駆動電圧が階調１～階調５に対応して段階的に変化するように設定される。従って、６個の画素回路２１を一つにグループとし、５通りに反射率を変化させることができ、ひいては５通りに位相変調された反射光を得ることが可能となる。

［本実施形態の動作説明］
次に、上述のように構成された本実施形態に係る位相変調装置１０１の動作を、図８Ａ、図８Ｂに示すグラフ、及び図９Ａ、図９Ｂに示すタイミングチャートを参照して説明する。図８Ｂは５段階に設定した階調と液晶４２に供給する駆動電圧との関係を示すグラフである。また、以下では図７（ａ）に示したように、６×５のマトリクス状に配置された各画素回路２１、及び各画素回路２１に対応する反射画素を有する場合の例について説明する。

図３に示した水平走査回路２３は、スイッチ回路２７に設けられる各スイッチＳＷ１～ＳＷｍ（ここでは、ｍ＝６）のオン、オフを制御することにより、電圧供給線Ｘ１より供給される制御電圧を、所望の列データ線に供給する。

更に、垂直走査回路２４を駆動させることにより、各行走査線（Ｇ１～Ｇｎ）（ここでは、ｎ＝５）のうち所望の画素回路２１に対応する走査ラインを選択する。その結果、所望の画素回路２１に制御電圧を供給することができる。

例えば、「０」から最大電圧の２倍電圧までの範囲の電圧「０～２*ＶＬＣ」を５つの階調（即ち、ｋ＝１～５）に区分し、図７（ａ）に示す１行目の画素回路２１-11～２１-16に階調１の電圧「（１／５）*２*ＶＬＣ」を供給し、２行目の画素回路２１-21～２１-26に階調２の電圧「（２／５）*２*ＶＬＣ」を供給する。

更に、３行目の画素回路２１-31～２１-36に階調３の電圧を供給する。この場合、画素回路に供給する電圧は、「（３／５）*２*ＶＬＣ」となり、最大電圧ＶＬＣを超えることになる。従って、図８Ａに示したように、上記の半分の電圧である「（３／５）*ＶＬＣ」を制御電圧として出力し、更に、チャージポンプ３１によりこの電圧を２倍に増幅して「（３／５）*２*ＶＬＣ」の電圧を生成して階調３の電圧とする。

４行目の画素回路２１-41～２１-46、５行目の画素回路２１-51～２１-56についても同様に、それぞれ半分の電圧を制御電圧として出力し、その後、チャージポンプ３１で２倍に増幅することにより、階調４、階調５の電圧を生成する。

次に、画素回路２１における動作を、図９Ａ、図９Ｂに示すタイミングチャートを参照して説明する。一例として、列データ線Ｄ１、行走査線Ｇ１に接続された画素回路２１ａにおけるチャージポンプ３１の動作について説明する。

画素回路２１ａを、上述した階調１、階調２に設定する場合には、チャージポンプ３１を作動させない。この場合には、図９Ａ（ａ）の時刻ｔ０～ｔ１に示すように、スイッチ制御部２５は、駆動線Ｌ１にＨレベルの信号を出力して、トランジスタＱ２をオンとする。

更に、図９Ａ（ｂ）、（ｃ）に示すように、各スイッチＳ１～Ｓ４が全てオフとなるように制御する。その結果、図４に示したトランジスタＱ２がオンとなり、チャージポンプ３１の入力端子ｐ１と出力端子ｐ２が短絡されるので、列データ線Ｄ１より供給される制御電圧は、チャージポンプ３１で増幅されることなく、ソースフォロワＱ４のゲートに供給される。更に、ソースフォロワＱ４にて増幅され、付加キャパシタＣ３に蓄積される。

その後、時刻ｔ１において、第２切替スイッチＳ５をオフ（開放）とし、時刻ｔ２において、第１切替スイッチＳ６をオン（短絡）とする。つまり、画素回路２１ａにおける画素電極ｑ１がソースフォロワＱ４から遮断された状態で、画素電極ｑ１と、画素回路２１ａに隣接する画素回路（屈折率が同一に制御される画素回路）の画素電極が短絡されることになる。このため、隣接する画素回路の画素電極の電位が同一となるように制御される。そして、図８Ｂの符号ｚ１に示すように液晶に「（１／５）*２*ＶＬＣ」の電圧を供給することができる。

このように、各画素回路２１に設けられるソースフォロワＱ４のゲート～ソース間のしきい値電圧（これを「Ｖth」とする）にばらつきが生じる場合であっても、第２切替スイッチＳ５をオフとしてソースフォロワＱ４と画素電極ｑ１を切り離す。更に、第１切替スイッチＳ６をオンとして、隣接する画素回路２１の画素電極に接続する。従って、互いに隣接する画素電極に供給される電圧のばらつきを低減することができる。その後、時刻ｔ３において、第１切替スイッチＳ６をオフとする。

なお、第１切替スイッチＳ６と第２切替スイッチＳ５の同時オン（同時に短絡する状態）を回避するために、図９Ａに示す時刻ｔ２は、時刻ｔ１よりも若干遅くなるように設定されている。

また、画素回路２１ａを階調２に設定する場合についても同様にチャージポンプ３１を作動させず、図８Ｂの符号ｚ２に示すように、列データ線Ｄ１より供給される制御電圧を増幅せずに出力する。その結果、液晶４２に「（２／５）*２*ＶＬＣ」の電圧を印加することができ、且つ、隣接する画素回路の画素電極の電位のばらつきを低減できる。

画素回路２１を階調３に設定する場合には、列データ線Ｄ１に、階調３に対応する電圧「（２／５）*２*ＶＬＣ」の半分の電圧「（２／５）*ＶＬＣ」を制御電圧として出力する。更に、この制御電圧をチャージポンプ３１により２倍に増幅する。

具体的に、図９Ｂに示す時刻ｔ１０においてスイッチ制御部２５は、駆動線Ｌ１に供給する信号をＬレベルとする。その結果、図９Ｂ（ａ）に示すように、トランジスタＱ２がオフとなる。更に、図９Ｂ（ｂ）の時刻ｔ１０において、スイッチ制御部２５は、図４に示すスイッチＳ１、Ｓ４をオンとし、且つ、スイッチＳ２、Ｓ３をオフとする制御信号を、制御線Ｋ１（Ｋ１-1、Ｋ１-2）に出力する。

その結果、キャパシタＣ１に制御電圧「（３／５）*ＶＬＣ」が蓄積される。そして、時刻ｔ１１において、スイッチＳ１、Ｓ４をオフとし、更に、図９Ｂ（ｃ）に示すように、時刻ｔ１２において、スイッチＳ２、Ｓ３をオンとする。その結果、出力キャパシタＣ２には、制御電圧の２倍となる電圧「（３／５）*２*ＶＬＣ」が蓄積され、更に、ソースフォロワＱ４のゲートに供給される。更に、ソースフォロワＱ４にて増幅され、付加キャパシタＣ３に蓄積される。

その後、時刻ｔ１３において、スイッチＳ２、Ｓ３をオフとし、更に、図９（ｄ）の時刻ｔ１４において、第２切替スイッチＳ５をオフ（開放）とし、図９（ｅ）の時刻ｔ１５において、第１切替スイッチＳ６をオン（短絡）とする。つまり、画素回路２１ａにおける画素電極ｑ１がソースフォロワＱ４から遮断された状態で、画素電極ｑ１と、画素回路２１ａに隣接する画素回路（屈折率が同一に制御される画素回路）の画素電極が短絡されることになる。このため、隣接する画素回路の画素電極の電位が同一となるように制御される。そして、図８Ｂの符号ｚ３に示すように液晶４２に「（３／５）*２*ＶＬＣ」の電圧を供給することができる。

従って、各画素回路２１に設けられるソースフォロワＱ４のゲート～ソース間のしきい値電圧（これを「Ｖth」とする）にばらつきが生じる場合であっても、ソースフォロワＱ４と画素電極ｑ１を切り離して、隣接する画素回路２１の画素電極に接続するので、互いに隣接する画素電極に供給される電圧のばらつきを低減できる。その後、時刻ｔ１６において、第１切替スイッチＳ６をオフとする。

また、画素回路２１ａを階調４、５に設定する場合についても同様にチャージポンプ３１を作動させることにより、図８Ｂの符号ｚ４、ｚ５に示すように、列データ線Ｄ１より供給される制御電圧を増幅して出力する。その結果、液晶４２に「（４／５）*２*ＶＬＣ」、「２*ＶＬＣ」の電圧を印加することができ、且つ、隣接する画素回路の画素電極の電位のばらつきを低減できる。

［本実施形態の効果の説明］
このようにして、本実施形態に係る位相変調装置１０１では、各画素回路２１にチャージポンプ３１を備えている。そして、「０」から最大電圧の２倍電圧（２*ＶＬＣ）までの範囲で予め設定された複数の階調のうち、任意の階調に設定する場合において、この任意の階調に対応する電圧が最大電圧（ＶＬＣ）以下の場合には、列データ線より画素回路２１に供給される制御電圧を増幅せずに出力する。

また、複数の階調のうち、任意の階調に対応する電圧が最大電圧（ＶＬＣ）を超える場合には、チャージポンプ３１により制御電圧を増幅して出力する。そして、上記の出力電圧をソースフォロワＱ４にて増幅して画素電極ｑ１に供給し、ひいては液晶４２に供給する。

従って、列データ線より画素回路２１に供給される制御電圧の最大が最大電圧（ＶＬＣ）である場合に、その２倍である電圧（２*ＶＬＣ）の範囲で、液晶４２を駆動するための駆動電圧を設定することが可能となる。従って、液晶４２の屈折率の大小をより広い範囲で変化させることができ、液晶層１２の厚みの増加を抑制するとともに、位相変調の精度を向上させることができる。

また、ソースフォロワＱ４のウェル領域とソースが接続され、ウェル電位とソース電位が同電位とされているので、図５Ｂ（ｂ）に示したように、ソースフォロワＱ４のゲートに供給される電圧に対して、ほぼリニアに対応して変化する出力電圧を得ることができる。従って、ソースフォロワＱ４を用いた場合であっても、液晶４２に安定した電圧を供給することができ、ひいては液晶４２の屈折率を安定的に設定することが可能となる。

更に、画素回路２１に供給する制御電圧の最大電圧ＶＬＣを高めることなく広い電圧の範囲で階調を設定できるので、制御回路２２を構成する各部品、及び図４に示すチャージポンプを構成する各部品、及びトランジスタＱ１、Ｑ２の耐圧を高める必要がなく、装置の小型化、軽量化を図ることが可能となる。

また、液晶４２の駆動電圧を設定するための電圧の範囲を、最大電圧ＶＬＣの２倍の電圧に設定しているので、制御電圧を２倍に増幅するという簡単な処理で所望の駆動電圧を得ることができ、回路構成を簡素化することができる。

また、本実施形態では、互いに直交する方向、即ち、図３に示す列方向及び行方向のうちの、一方の方向に向けて液晶４２の屈折率が変化するように設定し、他方の方向に、チャージポンプのオン、オフを切り替える駆動線（Ｌ１～Ｌｎ）を配置している。従って、屈折率の変化による液晶の配向の乱れを防止することが可能となる。

更に、ソースフォロワＱ４の出力点ｑ３と画素電極ｑ１（供給点）との間に設けた第２切替スイッチＳ５をオフとし、更に、第１切替スイッチＳ６をオンとすることにより、画素電極ｑ１と、隣接する画素回路２１の画素電極とを接続する。従って、各画素回路２１のソースフォロワＱ４のしきい値電圧のばらつきを低減することができ、ひいてはノイズの発生を防止することができる。

なお、本実施形態では、駆動電圧の範囲を最大電圧の２倍の電圧（２*ＶＬＣ）に設定したが、本発明はこれに限定されるものではなく、最大電圧ＶＬＣよりも大きければ良い。
また、本実施形態では、ソースフォロワＱ４に負荷トランジスタＱ５を接続する構成について説明したが、負荷トランジスタＱ５の代わりに負荷抵抗を設ける構成としてもよい。

［第２実施形態の説明］
次に、本発明の第２実施形態について説明する。装置の全体構成は、前述した図１、図２と同様である。また、装置全体の回路図は前述した図３と同様であるので説明を省略する。第２実施形態では、前述した第１実施形態と対比して画素回路の構成が相違している。以下、図１０を参照して第２実施形態に係る画素回路２１ａ’について説明する。

図１０に示す画素回路２１ａ’は、図４に示したソースフォロワＱ４を、トランジスタＱ１とチャージポンプ３１との間に設けている点で前述した第１実施形態と相違している。即ち、第２実施形態では、トランジスタＱ１とチャージポンプ３１の入力端子ｐ１との間に、ソースフォロワＱ４’（第２ソースフォロワ）と負荷トランジスタＱ５との直列接続回路を設定している。更に、ソースフォロワＱ４’のゲートとグランドとの間に設けられたキャパシタＣｄを備えている。

トランジスタＱ１の出力端子（ソース）は２系統に分岐しており、一方の分岐線はキャパシタＣｄを介してグランドに接続されている。他方の分岐線はソースフォロワＱ４’のゲートに接続され、該ソースフォロワＱ４’の出力部（接続点ｑ３）は、チャージポンプ３１に接続されている。更に、接続点ｑ３は、負荷トランジスタＱ５を介してグランドに接続されている。

また、前述した第１実施形態と同様に、ソースフォロワＱ４’のウェル領域は、周囲のウェルと分離され且つソースが接続されている。このため、ウェル電位とソース電位が同電位となっている。

また、チャージポンプ３１の出力端子ｐ２は、画素電極ｑ１に接続され、更に、短絡線Ｊ１に接続されている。また、前述した第１実施形態と同様に短絡線Ｊ１には、隣接する画素回路２１の画素電極との短絡、開放を切り替えるための第１切替スイッチＳ６が設けられている。

そして、第２実施形態に係る画素回路２１ａ’では、列データ線Ｄ１及びトランジスタＱ１を経由して供給される制御電圧をソースフォロワＱ４’で増幅した後、チャージポンプ３１、及びトランジスタＱ２に供給する。また、前述した第１実施形態と同様に、階調１、２の駆動電圧を出力する場合には制御電圧をチャージポンプ３１で増幅せず、階調３、４、５の駆動電圧を出力する場合には制御電圧をチャージポンプ３１で増幅する。

更に、第２実施形態に係る画素回路２１ａ’は、図４に示した第２切替スイッチＳ５、及び該第２切替スイッチＳ５に制御信号を出力する制御線Ｋ１-4を備えていない。その代わりに、トランジスタＱ２、及びチャージポンプ３１に設けられている各スイッチＳ１～Ｓ４のオン、オフを制御して、チャージポンプ３１の入力端子ｐ１と出力端子ｐ２（画素電極ｑ１）との間を遮断する制御を行う。

以下、図１１Ａ、図１１Ｂを参照して詳細に説明する。図１１Ａは、チャージポンプ３１を作動させないときの、画素回路２１に設けられるトランジスタＱ２、スイッチＳ１～Ｓ４、及び第１切替スイッチＳ６の作動を示すタイミングチャートである。

画素回路２１ａ’を上述した階調１、階調２に設定する場合には、チャージポンプ３１を作動させない。この場合には、図１１Ａ（ａ）の時刻ｔ０～ｔ１に示すように、スイッチ制御部２５は、駆動線Ｌ１にＨレベルの信号を出力して、トランジスタＱ２をオンとする。

更に、図１１Ａ（ｂ）、（ｃ）に示すように、各スイッチＳ１～Ｓ４が全てオフとなるように制御する。その結果、図１０示したトランジスタＱ２がオンとなり、チャージポンプ３１の入力端子ｐ１と出力端子ｐ２が短絡される。従って、列データ線Ｄ１より供給される制御電圧は、ソースフォロワＱ４’で増幅された後、チャージポンプ３１で増幅されることなく、画素電極ｑ１に供給される。

その後、時刻ｔ１において、トランジスタＱ２をオフ（開放）とし、時刻ｔ２において、第１切替スイッチＳ６をオン（短絡）とする。つまり、チャージポンプ３１の入力端子ｐ１と出力端子ｐ２が遮断された状態で、画素電極ｑ１と、画素回路２１ａ’に隣接する画素回路（屈折率が同一に制御される画素回路）の画素電極が短絡されることになる。このため、前述した第１実施形態と同様に、隣接する画素回路の画素電極の電位が同一となるように制御される。そして、図８Ｂの符号ｚ１、ｚ２に示したように、所望の駆動電圧を液晶４２に供給することができる。

このように、画素回路２１ａ’に設けられるソースフォロワＱ４’のゲート～ソース間のしきい値電圧Ｖthにばらつきが生じる場合であっても、入力端子ｐ１と出力端子ｐ２を遮断した状態で、第１切替スイッチＳ６をオンとして、隣接する画素回路２１の画素電極に接続する。従って、互いに隣接する画素電極に供給される電圧のばらつきを低減することができる。その後、時刻ｔ３において、第１切替スイッチＳ６をオフとする。なお、図１１Ａに示す時刻ｔ２を時刻ｔ１よりも若干遅くすることにより、短絡を防止している。

一方、画素回路２１ａ’を階調３、４、５に設定する場合には、列データ線Ｄ１より供給される制御電圧をチャージポンプ３１により２倍に増幅する。

具体的に、図１１Ｂに示す時刻ｔ１０においてスイッチ制御部２５は、駆動線Ｌ１に供給する信号をＬレベルとする。その結果、図１１Ｂ（ａ）に示すように、トランジスタＱ２がオフとなる。更に、図１１Ｂ（ｂ）の時刻ｔ１０において、スイッチ制御部２５は、スイッチＳ１、Ｓ４をオンとし、且つ、スイッチＳ２、Ｓ３をオフとする。

その結果、キャパシタＣ１に制御電圧が蓄積される。そして、時刻ｔ１１において、スイッチＳ１、Ｓ４をオフとし、更に、図１１Ｂ（ｃ）に示すように、時刻ｔ１２において、スイッチＳ２、Ｓ３をオンとする。その結果、出力キャパシタＣ２には、制御電圧の２倍となる電圧が蓄積され、出力端子ｐ２に供給され、ひいては、画素電極ｑ１に供給される。

その後、時刻ｔ１３において、スイッチＳ２、Ｓ３をオフとする。即ち、トランジスタＱ２、及び各スイッチＳ１～Ｓ４が全てオフとなるので、入力端子ｐ１と出力端子ｐ２が遮断される。更に、図１１（ｄ）の時刻ｔ１５において、第１切替スイッチＳ６をオン（短絡）とする。つまり、入力端子ｐ１と出力端子ｐ２が遮断された状態で、画素電極ｑ１と、画素回路２１ａ’に隣接する画素回路（屈折率が同一に制御される画素回路）の画素電極が短絡されることになる。このため、隣接する画素回路の画素電極の電位が同一となるように制御される。

従って、各画素回路２１に設けられるソースフォロワＱ４’のゲート～ソース間のしきい値電圧Ｖthにばらつきが生じる場合であっても、入力端子ｐ１と出力端子ｐ２を遮断した状態で、隣接する画素回路２１の画素電極に接続するので、互いに隣接する画素電極に供給される電圧のばらつきを低減できる。その後、時刻ｔ１６において、第１切替スイッチＳ６をオフとする。そして、図８Ｂの符号ｚ３～ｚ５に示したように、所望の駆動電圧を液晶４２に供給することができる。

このようにして、第２実施形態に係る位相変調装置においても前述した第１実施形態と同様に、列データ線より画素回路２１に供給される制御電圧の最大が最大電圧（ＶＬＣ）である場合に、その２倍である電圧（２*ＶＬＣ）の範囲で、液晶４２を駆動するための駆動電圧を設定することが可能となる。従って、液晶４２の屈折率の大小をより広い範囲で変化させることができ、液晶層１２の厚みの増加を抑制するとともに、位相変調の精度を向上させることができる。

また、ソースフォロワＱ４のウェル領域とソースが接続され、ウェル電位とソース電位が同電位とされているので、図５Ｂ（ｂ）に示したように、ソースフォロワＱ４のゲートに供給される電圧に対して、ほぼリニアに対応して変化する出力電圧を得ることができる。従って、ソースフォロワＱ４を用いた場合であっても、液晶４２に安定した電圧を供給することができ、ひいては液晶４２の屈折率を安定的に設定することが可能となる。

更に、画素回路２１に供給する制御電圧の最大電圧ＶＬＣを高めることなく広い電圧の範囲で階調を設定できるので、制御回路２２を構成する各部品の耐圧を高める必要がない。加えて、前述した第１実施形態と対比して、ソースフォロワＱ４’をチャージポンプ３１の前段に設けているので、ソースフォロワＱ４’、負荷トランジスタＱ５、及びキャパシタＣｄを低耐圧の部品で構成することができる。このため、回路構成を簡素化し、且つ小型化、軽量化を図ることが可能となる。

更に、トランジスタＱ２及びスイッチＳ１～Ｓ４のオン、オフを制御することにより、入力端子ｐ１と出力端子ｐ２の短絡、開放を切り替えているので、第１実施形態で示した図４の第２切替スイッチＳ５、及びこの制御線Ｋ１-4を設ける必要がない。従って、回路構成をより一層簡素化することが可能となる。

以上、本発明の実施形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

１１ 反射基板
１２ 液晶層
１３ 対向基板
１４ シール材
２０ 反射画素
２１、２１ａ、２１ａ’ 画素回路
２２ 制御回路
２３ 水平走査回路
２４ 垂直走査回路
２５ スイッチ制御部（チャージポンプ制御部）
２６ シフトレジスタ回路
２７ スイッチ回路
３１ チャージポンプ
４２ 液晶
１０１ 位相変調装置
ｑ１ 画素電極
ｑ２ 共通電極
ｐ１ 入力端子
ｐ２ 出力端子
Ｌ１～Ｌｎ 駆動線
Ｄ１～Ｄｍ 列データ線
Ｇ１～Ｇｎ 行走査線
Ｋ１～Ｋｎ 制御線
Ｋ１-1、Ｋ１-2、Ｋ１-3、Ｋ１-4 制御線
Ｊ１～Ｊｎ 短絡線
Ｓ５ 第２切替スイッチ
Ｓ６ 第１切替スイッチ
Ｑ４、Ｑ４’ ソースフォロワ

Claims (10)

1. 入射光を所望の角度に反射させる位相変調装置であって、
   互いに直交する複数の列データ線と複数の行走査線とがそれぞれ交差する位置に設けられた複数の画素回路、及び複数の反射画素と、
   前記反射画素に対応して設けられ、前記画素回路より供給される駆動電圧により入射光に対する屈折率が変化する液晶と、
   前記画素回路を制御する制御回路と、を備え、
   前記列データ線は、前記画素回路に所定の最大電圧までの範囲で変化する制御電圧を出力し、
   前記画素回路は、
   前記制御電圧を増幅するチャージポンプと、前記制御電圧または前記チャージポンプで増幅された制御電圧を増幅するソースフォロワと、を備え、
   更に、前記制御回路は、
   前記液晶に供給する前記駆動電圧が前記最大電圧以下の場合には、前記制御電圧を前記ソースフォロワに出力し、前記液晶に供給する駆動電圧が前記最大電圧を超える場合には、前記チャージポンプで増幅された電圧を前記ソースフォロワに出力する制御を行うチャージポンプ制御部を有し、
   前記ソースフォロワのウェルとソースが接続され、ウェル電位とソース電位が同電位とされていること
   を特徴とする位相変調装置。
2. 入射光を所望の角度に反射させる位相変調装置であって、
   互いに直交する複数の列データ線と複数の行走査線とがそれぞれ交差する位置に設けられた複数の画素回路、及び複数の反射画素と、
   前記反射画素に対応して設けられ、前記画素回路より供給される駆動電圧により入射光に対する屈折率が変化する液晶と、
   前記画素回路を制御する制御回路と、を備え、
   前記列データ線は、前記画素回路に所定の最大電圧までの範囲で変化する制御電圧を出力し、
   前記画素回路は、
   前記列データ線より出力される制御電圧を増幅するソースフォロワと、前記ソースフォロワの出力電圧を増幅するチャージポンプと、を備え、
   更に、前記制御回路は、
   前記液晶に供給する前記駆動電圧が前記最大電圧以下の場合には、前記ソースフォロワの出力を出力電圧とし、前記液晶に供給する駆動電圧が前記最大電圧を超える場合には、前記チャージポンプで増幅された電圧を出力電圧として、前記液晶に供給する制御を行うチャージポンプ制御部を有し、
   前記ソースフォロワのウェルとソースが接続され、ウェル電位とソース電位が同電位とされていること
   を特徴とする位相変調装置。
3. 前記画素回路は、更に、
   当該画素回路における前記画素回路の出力電圧を供給する供給点と、この画素回路に隣接する他の画素回路における前記他の画素回路の出力電圧を供給する供給点と、の短絡、開放を切り替える第１切替スイッチを有し、
   前記制御回路は、更に、
   当該画素回路の出力電圧を前記液晶に供給しているときには、前記第１切替スイッチを開放し、当該画素回路の出力電圧を前記液晶に供給していないときの少なくとも一部の時間に前記第１切替スイッチを短絡するように制御する切替スイッチ制御部を備えたこと
   を特徴とする請求項１または２に記載の位相変調装置。
4. 前記画素回路は、更に、
   当該画素回路における前記画素回路の出力電圧を供給する供給点と、この画素回路に隣接する他の画素回路における前記他の画素回路の出力電圧を供給する供給点と、の短絡、開放を切り替える第１切替スイッチと、
   前記ソースフォロワと前記供給点との間の短絡、開放を切り替える第２切替スイッチと、を備え、
   前記制御回路は、更に、
   当該画素回路の出力電圧を前記液晶に供給しているときには、前記第１切替スイッチを開放し、当該画素回路の出力電圧を前記液晶に供給していないときの少なくとも一部の時間に前記第１切替スイッチを短絡するように制御する切替スイッチ制御部を備えたこと
   を特徴とする請求項１に記載の位相変調装置。
5. 前記互いに直交する方向のうちの、一方の方向に向けて前記液晶の屈折率が変化するように設定し、他方の方向に、前記チャージポンプのオン、オフを切り替えるための駆動線を配置したこと
   を特徴とする請求項１～４のいずれか１項に記載の位相変調装置。
6. 前記画素回路は、前記チャージポンプに前記制御電圧が供給される入力端子と、前記チャージポンプから液晶に電圧を出力する出力端子と、を短絡する短絡スイッチを備え、
   前記チャージポンプ制御部は、前記液晶に出力する駆動電圧が前記最大電圧以下の場合には前記短絡スイッチを短絡し、前記液晶に出力する駆動電圧が前記最大電圧を超える場合には前記短絡スイッチを開放すること
   を特徴とする請求項１～５のいずれか１項に記載の位相変調装置。
7. 前記画素回路は、前記液晶に供給する電圧を蓄積する出力キャパシタを備えており、
   前記チャージポンプは、
   電荷を蓄積する第１キャパシタと、
   前記第１キャパシタの一端と、前記制御電圧が供給される入力端子との間に設けられた第１スイッチと、
   前記第１キャパシタの他端と、前記入力端子との間に設けられた第２スイッチと、
   前記第１キャパシタの前記一端と、出力キャパシタの一端との間に設けられた第３スイッチと、
   前記第１キャパシタの前記他端と、前記出力キャパシタの他端との間に設けられた第４スイッチと、
   を備えたことを特徴とする請求項１～６のいずれか１項に記載の位相変調装置。
8. 前記液晶に供給する駆動電圧の最大電圧を、前記最大電圧の２倍に設定すること
   を特徴とする請求項１～７のいずれか１項に記載の位相変調装置。
9. 入射光を所望の角度に反射させる位相変調方法であって、
   互いに直交する複数の列データ線と複数の行走査線とがそれぞれ交差する位置に設けられた複数の画素回路に、所定の最大電圧までの範囲で変化する制御電圧を出力するステップと、
   前記各画素回路において、入力する駆動電圧に応じて入射光に対する屈折率が変化する液晶に供給する駆動電圧が、前記最大電圧以下の場合には、前記制御電圧をチャージポンプにて増幅しない電圧を、ソースフォロワで増幅して前記供給点に出力するステップと、
   前記液晶に供給する駆動電圧が、前記最大電圧を超える場合には、前記制御電圧をチャージポンプにて増幅した電圧を、前記ソースフォロワで増幅して前記供給点に出力するステップと、を備え、
   前記ソースフォロワのウェルとソースが接続され、ウェル電位とソース電位が同電位とされていることを特徴とする位相変調方法。
10. 入射光を所望の角度に反射させる位相変調方法であって、
    互いに直交する複数の列データ線と複数の行走査線とがそれぞれ交差する位置に設けられた複数の画素回路に、所定の最大電圧までの範囲で変化する制御電圧を出力するステップと、
    前記制御電圧をソースフォロワにて増幅するステップと、
    前記各画素回路において、入力する駆動電圧に応じて入射光に対する屈折率が変化する液晶に供給する駆動電圧が、前記最大電圧以下の場合には、前記ソースフォロワの出力電圧をチャージポンプにて増幅せずに供給点に出力するステップと、
    前記液晶に供給する駆動電圧が、前記最大電圧を超える場合には、前記ソースフォロワの出力電圧を前記チャージポンプにて増幅して前記供給点に出力するステップと、を備え、
    前記ソースフォロワのウェルとソースが接続され、ウェル電位とソース電位が同電位とされていることを特徴とする位相変調方法。

Images