KR20050060953A - 액정표시장치의 디멀티플렉서와 그 구동방법 - Google Patents

액정표시장치의 디멀티플렉서와 그 구동방법 Download PDF

Info

Publication number
KR20050060953A
KR20050060953A KR1020030092693A KR20030092693A KR20050060953A KR 20050060953 A KR20050060953 A KR 20050060953A KR 1020030092693 A KR1020030092693 A KR 1020030092693A KR 20030092693 A KR20030092693 A KR 20030092693A KR 20050060953 A KR20050060953 A KR 20050060953A
Authority
KR
South Korea
Prior art keywords
voltage
control signal
polarity voltage
data
switch element
Prior art date
Application number
KR1020030092693A
Other languages
English (en)
Other versions
KR101029406B1 (ko
Inventor
장용호
윤수영
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030092693A priority Critical patent/KR101029406B1/ko
Priority to US11/010,443 priority patent/US7714826B2/en
Priority to CNB2004101014243A priority patent/CN100399405C/zh
Priority to JP2004365429A priority patent/JP4195441B2/ja
Publication of KR20050060953A publication Critical patent/KR20050060953A/ko
Application granted granted Critical
Publication of KR101029406B1 publication Critical patent/KR101029406B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0297Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 스위치소자의 특성 변동과 열화를 최소화하도록 한 액정표시장치의 디멀티플렉서와 그 구동방법에 관한 것이다.
이 액정표시장치의 디멀티플렉서와 그 구동방법은 데이터 전압을 발생하는 데이터 구동회로와 액정표시패널의 데이터라인들 사이에 접속된 디멀티플렉서의 제어신호를 발생한다. 상기 제어신호는 상기 디멀티플렉서 내의 스위치소자를 턴-온시키기 위한 제1 극성 전압을 가짐과 아울러 상기 스위치소자의 스트레스를 회복시키기 위한 제2 극성 전압을 가지는 것을 특징으로 한다.

Description

액정표시장치의 디멀티플렉서와 그 구동방법{Demultiplexer of Liquid Crystal Display and Driving Method thereof}
본 발명은 액정표시장치에 관한 것으로 특히, 스위치소자의 특성 변동과 열화를 최소화하도록 한 액정표시장치의 디멀티플렉서와 그 구동방법에 관한 것이다.
액정표시장치는 비디오신호에 따라 액정의 광 투과율을 조절함으로써 비디오신호에 해당하는 화상을 표시하게 된다. 이러한 액정표시장치에는 액정셀들이 액티브 매트릭스 형태로 배열되어진 액정표시패널과 이 액정표시패널을 구동하기 위한 구동회로들이 포함되게 된다. 액티브 매트릭스 타입의 액정표시패널 상에는 다수의 데이터라인들과 다수의 게이트라인들이 교차되며 그 교차부에 화소 구동용 박막트랜지스터(Thin Film Transistor : 이하, "TFT"라 한다)에 형성된다. 액정표시장치의 구동회로에는 데이터를 액정표시패널의 데이터라인들에 공급하기 위한 데이터 구동회로, 스캔펄스를 액정표시패널에 공급하기 위한 게이트 구동회로가 포함된다. 또한, 구동회로에는 데이터 구동회로와 데이터라인들 사이에 설치되어 데이터 구동회로의 한 출력을 여러 개의 데이터라인들에 분배하기 위한 디멀티플렉서가 포함되기도 한다. 이 디멀티플렉서에 의해 데이터 구동회로의 출력 수가 작아지므로 데이터 구동회로의 간소화가 가능하고 액정표시패널의 데이터 입력단자 수가 작아지게 된다.
도 1은 액티브 매트릭스 타입의 액정표시장치를 나타내는 도면이다.
도 1을 참조하면, 액티브 매트릭스 타입의 액정표시장치는 m 개의 데이터라인들(DL1 내지 DLm)과 n 개의 게이트라인들(GL1 내지 GLn)이 교차되며 그 교차부에 화소 구동용 TFT(16)가 형성된 액정표시패널(13)과, 데이터 구동회로(11)와 액정표시패널(13)의 데이터라인들(DL1 내지 DLm) 사이에 형성된 디멀티플렉서(14)와, 액정표시패널(13)의 게이트라인들(GL1 내지 GLn)에 스캔펄스를 순차적으로 공급하기 위한 게이트 구동회로(12)를 구비한다.
화소 구동용 TFT는 게이트라인(GL1 내지 GLn)으로부터의 스캔신호에 응답하여 데이터라인들(D1 내지 Dn)로부터의 데이터를 액정셀의 화소전극(15)에 공급한다. 이를 위하여, 화소 구동용 TFT의 게이트전극은 해당 게이트라인(GL1 내지 GLn)에 접속되며, 소스전극은 해당 데이터라인(DL1 내지 DLm)에 접속된다. 그리고 화소 구동용 TFT의 드레인전극은 액정셀의 화소전극에 접속된다.
데이터 구동회로(11)는 디지털 비디오 데이터를 아날로그 감마보상전압으로 변환하고 1 라인분의 데이터를 m/3 개의 소스라인들(SL1 내지 SLm/3)에 시분할하여 공급한다.
디멀티플렉서(14)는 데이터 구동회로(11)와 데이터라인들(DL1 내지 DLm) 사이에서 m/3 개가 나란히 배치된다. 이 디멀티플렉서(14) 각각은 하나의 소스라인으로부터 공급되는 데이터전압을 3 개의 데이터라인들로 분배하기 위한 제1 내지 제3 TFT(이하, "MUX TFT"라 한다)(MT1, MT2, MT3)를 포함한다. 제1 내지 제3 MUX TFT(MT1, MT2, MT3)는 서로 다른 제어신호(φ1, φ2, φ3)에 응답하여 하나의 소스라인을 통해 입력되는 데이터를 시분할하여 3 개의 데이터라인들에 공급한다.
게이트 구동회로(12)는 쉬프트 레지스터와 레벨쉬프터를 이용하여 스캔펄스를 순차적으로 게이트라인들(GL1 내지 GLn)에 공급한다.
도 2는 디멀티플렉서의 제어신호(φ1, φ2, φ3)와 스캔펄스(SP)를 나타낸다.
도 2를 참조하면, 스캔펄스(SP)는 대략 1 수평기간(H) 동안 게이트하이전압(Vgh)으로 발생되며 그 이외의 기간 동안 게이트로우전압(Vgl)을 유지한다. 이 스캔펄스(SP)의 듀티비는 1 프레임기간이 수백 개의 수평기간(H)을 포함한 시간이므로 대략 수백분의 1 정도이다.
디멀티플렉서(14)의 제어신호(φ1, φ2, φ3) 각각은 매 수평기간마다 대략 1/3 수평기간 동안 게이트하이전압(Vgh)으로 발생된다. 이 디멀티플렉서(14)의 제어신호(φ1, φ2, φ3) 각각의 듀티비는 매 수평기간 마다 발생하므로 대략 1/2 ∼ 수분의 1 정도이다. 여기서, 디멀티플렉서(14)의 제어신호 듀티비가 1/2인 경우에는 하나의 디멀티플렉서에 두 개의 MUX TFT만이 포함된 경우이다.
이러한 디멀트플렉서(14)의 MUX TFT(MT1, MT2, MT3)와 화소 구동용 TFT는 동시에 액정표시패널(13)의 유리기판 상에 직접 형성되고 스윙폭이 게이트하이전압(Vgh)과 게이트로우전압(Vgl) 사이로 동일하다.
그런데 디멀티플렉서(14)의 MUX TFT(MT1, MT2, MT3)는 동일한 극성의 게이트전압이 장시간 인가되면 즉, 포지티브 게이트-바이어스 스트레스(Positive gate-bias stress)나 네가티브 게이트-바이어스 스트레스(Negative gate-bias stress)를 받으면 화소 구동용 TFT(16)에 비하여 동작 특성의 변동이나 열화가 더 쉽게 나타나는 문제점이 있다. 이는 도 2와 같이 화소 구동용 TFT(16)에 비하여 MUX TFT(MT1, MT2, MT3)는 게이트전압 인가시간이 더 길기 때문이다. 특히, 디멀티플렉서(14)의 MUX TFT(MT1, MT2, MT3)가 비정질 실리콘 TFT로 제조되면 비정질 실리콘 TFT(amorpous Si TFT)의 반도체층 구조가 다결정 실리콘 TFT(Poly Si TFT)의 반도체층 구조에 비하여 결함이 많기 때문에 게이트-바이어스 스트레스나 네가티브 게이트-바이어스 스트레스에 더 쉽게 동작특성이 변화가 열화가 더 쉽게 일어난다. 이러한 MUX TFT(MT1, MT2, MT3)의 동작특성 변화는 도 3 및 도 4의 실험결과에서도 알 수 있다.
도 3 및 도 4는 채널폭/채널길이(W/L)가 120μm/6μm인 시료용 수소화된 비정질 실리콘 TFT(a-Si:H TFT)에 포지티브 게이트-바이어스 스트레스(Positive gate-bias stress)와 네가티브 게이트-바이어스 스트레스(Negative gate-bias stress)를 인가하였을 때 그 시료용 a-Si:H TFT의 특성 변화를 초래한다는 것을 보여 주는 실험 결과이다.
도 3 및 도 4에 있어서 횡축은 시료용 a-Si:H TFT의 게이트전압[V]이며 종축은 시료용 a-Si:H TFT의 소스단자와 드레인단자 사이의 전류[A]를 나타낸다. 박스 내의 인덱스는 그래프 색별로 게이트전압 인가시간[sec]을 나타낸다.
도 3은 시료용 a-Si:H TFT의 게이트단자에 +30V의 전압을 인가할 때 전압 인가 시간에 따른 TFT의 문턱전압과 전달 특성 곡선의 이동을 보여 준다. 도 3에서 알 수 있는 바 a-Si:H TFT의 게이트단자에 정극성의 높은 전압이 인가되는 시간이 길어질수록 TFT의 전달 특성 곡선이 우측으로 이동(31)하고 그 a-Si:H TFT의 문턱전압이 상승한다.
도 4는 시료용 a-Si:H TFT의 게이트단자에 -30V의 전압을 인가할 때 전압 인가 시간에 따른 TFT의 문턱전압과 전달 특성 곡선의 이동을 보여 준다. 도 4에서 알 수 있는 바 a-Si:H TFT의 게이트단자에 부극성의 높은 전압이 인가되는 시간이 길어질수록 TFT의 전달 특성 곡선이 좌측으로 이동(41)하고 그 a-Si:H TFT의 문턱전압이 낮아진다.
도 5는 MUX TFT(MT1, MT2, MT3) 각각에서 받는 게이트전압 스트레스의 누적을 보여 준다. 도 5에서와 같이 MUX TFT(MT1, MT2, MT3)는 제어신호(φ1, φ2, φ3)가 동일한 극성으로 인가될 때마다 게이트전압 스트레스가 누적되므로 문턱전압이 점차 상승 또는 하강하게 된다. 이렇게 MUX TFT의 문턱전압이 상승하거나 하강하게 되면 디멀티플렉서의 동작이 불안정하게 되므로 액정표시장치가 정상적으로 구동되기가 어렵다.
따라서, 본 발명의 목적은 스위치소자의 특성 변동과 열화를 최소화하도록 한 액정표시장치의 디멀티플렉서와 그 구동방법을 제공하는데 있다.
상기 목적들을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치의 디멀티플렉서는 다수의 데이터라인들과 다수의 게이트라인들이 교차되는 액정표시패널과; 데이터전압을 발생하는 데이터 구동회로와; 상기 데이터 구동회로의 출력단자에 접속됨과 아울러 서로 다른 데이터라인에 접속된 적어도 두 개 이상의 스위치소자를 이용하여 상기 데이터전압을 상기 데이터라인들에 공급하기 위한 디멀티플렉서와; 상기 스위치소자를 턴-온시키기 위한 제1 극성 전압을 가지는 제어신호를 발생하고 상기 제어신호에 제2 극성 전압을 부가하는 제어신호 발생부를 구비한다.
상기 스위치소자는 비정질 실리콘 트랜지스터인 것을 특징으로 한다.
상기 스위치소자는 n-타입 트랜지스터인 것을 특징으로 한다.
상기 제1 극성 전압은 정극성 전압이고, 상기 제2 극성 전압은 부극성 전압인 것을 특징으로 한다.
상기 제2 극성 전압에 의한 네가티브 스트레스 양은 상기 제1 극성 전압에 의한 포지티브 스트레스 양×는 0<k≤10 의 조건을 만족하는 k와 같은 것을 특징으로 한다.
상기 스위치소자는 p-타입 트랜지스터인 것을 특징으로 한다.
상기 제1 극성 전압은 부극성 전압이고 상기 제2 극성 전압은 정극성 전압인 것을 특징으로 한다.
상기 제2 극성 전압에 의한 포지티브 스트레스 양은 상기 제1 극성 전압에 의한 네가티브 스트레스 양×는 0<k≤10 의 조건을 만족하는 k와 같은 것을 특징으로 한다.
상기 제1 극성 전압과 상기 제2 극성 전압은 전압인가시간과 전압레벨 중 적어도 어느 하나가 다른 것을 특징으로 한다.
상기 스위치소자는 상기 데이터 구동회로의 출력단자와 제1 데이터라인 사이에 접속되고 상기 제1 극성 전압에 응답하여 상기 출력단자로부터의 전압을 상기 제1 데이터라인에 공급하는 제1 스위치소자와; 상기 출력단자와 제2 데이터라인 사이에 접속되고 상기 제1 극성 전압에 응답하여 상기 출력단자로부터의 전압을 상기 제2 데이터라인에 공급하는 제2 스위치소자와; 상기 출력단자와 제3 데이터라인 사이에 접속되고 상기 제1 극성 전압에 응답하여 상기 출력단자로부터의 전압을 상기 제3 데이터라인에 공급하는 제3 스위치소자를 구비한다.
상기 제어신호는 상기 제1 스위치소자를 제어하기 위한 제1 제어신호와; 상기 제2 스위치소자를 제어하기 위한 제2 제어신호와; 상기 제3 스위치소자를 제어하기 위한 제3 제어신호를 포함한다.
상기 제1 내지 제3 제어신호의 위상은 서로 다르다.
상기 제2 제어신호의 제2 극성 전압은 상기 제1 제어신호의 제1 극성전압과 적어도 일부가 중첩되고, 상기 제3 제어신호의 제2 극성 전압은 상기 제2 제어신호의 제1 극성전압과 적어도 일부가 중첩된다.
상기 제1 극성전압에 이어서 상기 제2 극성 전압이 발생되는 것을 특징으로 한다.
본 발명의 실시예에 따른 액정표시장치의 디멀티플렉서의 구동방법은 데이터 전압을 발생하는 데이터 구동회로와 액정표시패널의 데이터라인들 사이에 접속된 디멀티플렉서의 제어신호를 발생하는 단계를 포함한다.
상기 제어신호는 상기 디멀티플렉서 내의 스위치소자를 턴-온시키기 위한 제1 극성 전압을 가짐과 아울러 상기 스위치소자의 스트레스를 회복시키기 위한 제2 극성 전압을 가지는 것을 특징으로 한다.
상기 제어신호를 발생하는 단계는 상기 데이터 구동회로의 출력단자와 제1 데이터라인 사이에 접속되는 제1 스위치소자를 제어하기 위한 제1 제어신호를 발생하는 단계와; 상기 데이터 구동회로의 출력단자와 제2 데이터라인 사이에 접속되는 제2 스위치소자를 제어하기 위한 제2 제어신호를 발생하는 단계와; 상기 데이터 구동회로의 출력단자와 제3 데이터라인 사이에 접속되는 제3 스위치소자를 제어하기 위한 제3 제어신호를 발생하는 단계를 포함한다.
상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 다음의 실시예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예를 첨부한 도 6 내지 도 13을 참조하여 상세히 설명하기로 한다.
도 6은 본 발명의 제1 실시예에 따른 액정표시장치를 나타내는 도면이다.
도 6을 참조하면, 본 발명의 제1 실시예에 따른 액정표시장치는 m 개의 데이터라인들(DL1 내지 DLm)과 n 개의 게이트라인들(GL1 내지 GLn)이 교차되며 그 교차부에 화소 구동용 TFT(66)가 형성된 액정표시패널(63)과, 데이터 구동회로(61)와 액정표시패널(63)의 데이터라인들(DL1 내지 DLm) 사이에 형성되며 n-타입 비정질 실리콘 TFT로 각각 구현되는 MUX TFT(MT1, MT2, MT3)를 포함하는 디멀티플렉서(64)와, 스트레스 보상 제어신호(Cφ1, Cφ2, Cφ3)를 발생하는 제어신호 발생부(67)와, 액정표시패널(63)의 게이트라인들(GL1 내지 GLn)에 스캔펄스를 순차적으로 공급하기 위한 게이트 구동회로(62)를 구비한다.
데이터 구동회로(61)는 디지털 비디오 데이터를 아날로그 감마보상전압으로 변환하고 1 라인분의 데이터를 m/3 개의 소스라인들(SL1 내지 SLm/3)에 시분할하여 공급한다.
디멀티플렉서(64)는 데이터 구동회로(61)와 데이터라인들(DL1 내지 DLm) 사이에서 m/3 개가 나란히 배치된다. 이 디멀티플렉서(64) 각각은 하나의 소스라인으로부터 공급되는 데이터전압을 3 개의 데이터라인들로 분배하기 위한 제1 내지 제3 MUX TFT(MT1, MT2, MT3)를 포함한다. 제1 내지 제3 MUX TFT(MT1, MT2, MT3)는 서로 다른 스트레스 보상 제어신호(Cφ1, Cφ2, Cφ3)의 정극성 전압에 응답하여 하나의 소스라인을 통해 입력되는 데이터를 시분할하여 3 개의 데이터라인들에 공급한다. 그리고 제1 내지 제3 MUX TFT(MT1, MT2, MT3)는 스트레스 보상 제어신호(Cφ1, Cφ2, Cφ3)의 부극성 전압으로 정극성의 게이트전압 누적으로 인한 스트레스를 상쇄하여 문턱전압과 동작 특성을 일정하게 유지한다.
디멀티플렉서(64) 내의 MUX TFT와 디멀티플렉서(64)의 출력 채널 수는 3으로 예시하였지만 이에 한정되는 것이 아니고 MUX TFT와 출력 채널 수는 선택적으로 조정될 수 있다. 디멀티플렉서(64) 내의 MUX TFT와 디멀티플렉서(64)의 출력 채널 수가 'i' 개(단, i는 자연수)라면 소스라인들은 m/i 개로 줄어든다.
제어신호 발생부(67)는 디멀티플렉서(64) 내의 MUX TFT를 제어하기 위한 스트레스 보상 제어신호(Cφ1, Cφ2, Cφ3)를 발생한다. 스트레스 보상 제어신호(Cφ1, Cφ2, Cφ3)는 도 7과 같이 MUX TFT(MT1, MT2, MT3)를 턴-온시키기 위한 정극성의 게이트하이전압(Vgh)으로 발생된 후 정극성 스트레스를 보상하기 위한 부극성 전압(Vneg)으로 발생된다. 부극성전압(Vneg)은 게이트로우전압(Vgl) 보다 낮은 전압이다.
게이트 구동회로(62)는 쉬프트 레지스터와 레벨쉬프터를 이용하여 도 7과 같이 게이트하이전압(Vgh)과 게이트로우전압(Vgl) 사이에서 스윙되는 스캔펄스(SP)를 순차적으로 게이트라인들(GL1 내지 GLn)에 공급한다.
도 7은 첫 번째 게이트라인(GL1)에 공급되는 스캔펄스(SP1)와 제1 내지 제3 MUX TFT(MT1, MT2, MT3)의 게이트단자에 공급되는 스트레스 보상 제어신호(Cφ1, Cφ2, Cφ3)를 나타낸다.
도 7을 참조하면, 스캔펄스(SP)는 대략 1 수평기간(H) 동안 게이트하이전압(Vgh)으로 발생되며 그 이외의 기간 동안 게이트로우전압(Vgl)을 유지한다.
스트레스 보상 제어신호(Cφ1, Cφ2, Cφ3) 각각은 정극성의 게이트하이전압(Vgh)으로 발생되는 정극성펄스(PP)와, 그에 이어서 부극성전압(Vneg)으로 발생되는 부극성펄스(NP)를 포함한다.
스트레스 보상 제어신호(Cφ1, Cφ2, Cφ3)의 정극성펄스(PP)는 제1 내지 제3 MUX TFT(MT1, MT2, MT3)을 턴-온시키고 스트레스 보상 제어신호(Cφ1, Cφ2, Cφ3)의 부극성펄스(NP)는 제1 내지 제3 MUX TFT(MT1, MT2, MT3)의 포지티브 게이트-바이어스 스트레스를 보상한다.
이러한 디멀티플렉서(64)의 동작을 도 7을 결부하여 설명하기로 한다.
제1 스트레스 보상 제어신호(Cφ1)의 정극성 펄스(PP)는 스캔펄스(SP)의 대략 1/3 폭으로 그 스캔펄스(SP)와 동시에 발생하여 제1 MUX TFT(MT1)를 턴-온시킨다. 그러면 제1 소스라인(SL1)의 데이터 전압은 제1 데이터라인(DL1)에 공급된다.
제1 스트레스 보상 제어신호(Cφ1)의 부극성 펄스(NP)는 제1 MUX TFT(MT1)가 정극성의 게이트하이전압(Vgh)에 응답하여 턴-온된 후 그 제1 MUX TFT(MT1)의 게이트단자에 부극성 전압(Vneg)을 공급한다.
제2 스트레스 보상 제어신호(Cφ2)의 정극성 펄스(PP)는 스캔펄스(SP)의 대략 1/3 폭으로 제1 스트레스 보상 제어신호(Cφ1)의 정극성 펄스(PP) 직후에 발생하여 제2 MUX TFT(MT2)를 턴-온시킨다. 그러면 제1 소스라인(SL1)의 데이터 전압은 제2 데이터라인(DL2)에 공급된다.
제2 스트레스 보상 제어신호(Cφ2)의 부극성 펄스(NP)는 제2 MUX TFT(MT2)가 정극성의 게이트하이전압(Vgh)에 응답하여 턴-온된 후 그 제2 MUX TFT(MT2)의 게이트단자에 부극성 전압(Vneg)을 공급한다.
제3 스트레스 보상 제어신호(Cφ3)의 정극성 펄스(PP)는 스캔펄스(SP)의 대략 1/3 폭으로 제2 스트레스 보상 제어신호(Cφ2)의 정극성 펄스(PP) 직후에 발생하여 제3 MUX TFT(MT3)를 턴-온시킨다. 그러면 제1 소스라인(SL1)의 데이터 전압은 제3 데이터라인(DL3)에 공급된다.
제3 스트레스 보상 제어신호(Cφ3)의 부극성 펄스(NP)는 제3 MUX TFT(MT3)가 정극성의 게이트하이전압(Vgh)에 응답하여 턴-온된 후 그 제3 MUX TFT(MT3)의 게이트단자에 부극성 전압(Vneg)을 공급한다.
제1 스트레스 보상 제어신호(Cφ1)의 부극성 펄스(NP)와 제2 스트레스 보상 제어신호(Cφ2)의 정극성 펄스(PP)는 일부 기간이 중첩되며, 제2 스트레스 보상 제어신호(Cφ2)의 부극성 펄스(NP)와 제3 스트레스 보상 제어신호(Cφ3)의 정극성 펄스(PP)는 일부 기간이 중첩된다.
도 8은 스트레스 보상 제어신호(Cφ1, Cφ2, Cφ3)에 의해 디멀티플렉서(64)의 MUX TFT(MT1, MT2, MT3)에 가해지는 포지티브 스트레스양과 네가티브 스트레스양을 면적으로 나타낸 것이다.
도 8을 참조하면, 스트레스 보상 제어신호(Cφ1, Cφ2, Cφ3)의 정극성 펄스(PP)는 디멀티플렉서(64)의 MUX TFT(MT1, MT2, MT3)에 포지티브 게이트-바이어스 스트레스를 가하고 스트레스 보상 제어신호(Cφ1, Cφ2, Cφ3)의 부극성 펄스(NP)는 디멀티플렉서(64)의 MUX TFT(MT1, MT2, MT3)에 네가티브 게이트-바이어스 스트레스를 가한다.
본 발명에 따른 액정표시장치의 디멀티플렉서와 그 구동방법에 의하면, 스트레스 보상 제어신호(Cφ1, Cφ2, Cφ3)의 부극성 펄스(PP)에 의한 네가티브 스트레스 양(S(negative))은 "k×스트레스 보상 제어신호(Cφ1, Cφ2, Cφ3)의 정극성 펄스(PP)에 의한 포지티브 스트레스 양(S(positive))"과 같다. 네가티브 스트레스 양(S(negative))과 포지티브 스트레스 양(S(positive)) 각각은 전압×시간의 면적과 같다. k는 양의 값을 가지는 비례계수이다.
한편, 스트레스 보상 제어신호(Cφ1, Cφ2, Cφ3)의 부극성 펄스(PP)는 구형파 펄스뿐만 아니라 램프파나 그와 다른 어떠한 형태로 발생될 수 있다.
디멀티플렉서(64)의 MUX TFT(MT1, MT2, MT3)의 소스전압에 해당하는 데이터전압이 게이트로우전압(Vgl)과 근접하면 비례계수 k는 1 보다 커야 한다. 그런데 일반적으로 대부분의 데이터전압은 게이트로우전압(Vgl) 보다 높으므로 비례계수 k는 0<k≤10 의 조건을 만족하는 값을 갖는다.
이에 비하여, 도 2와 같은 종래의 제어신호(φ1, φ2, φ3)는 MUX TFT(MT1, MT2, MT3)에 포지티브 게이트-바이어스 스트레스만을 가할뿐 이를 상쇄할 수 있는 네가티브 게이트-바이어스 스트레스를 가할 수 없다. 즉, 종래의 제어신호(φ1, φ2, φ3)에 MUX TFT(MT1, MT2, MT3)의 네가티브 스트레스 양(S(negative))은 '0'이다.
스트레스 보상 제어신호(Cφ1, Cφ2, Cφ3)의 부극성 펄스(PP)는 네가티브 스트레스 양(S(negative))이 "는 0<k≤10의 k×스트레스 보상 제어신호(Cφ1, Cφ2, Cφ3)의 정극성 펄스(PP)에 의한 포지티브 스트레스 양(S(positive))과 같은 조건" 내에서 전압(ΔV)이나 시간(Δt)이 달라질 수 있다. 예컨대, 도 9a와 같이 부극성 전압(Vneg)이 더 낮은 전압(Vneg1)으로 변하는 반면에 부극성 전압(Vneg)의 인가시간(Δt)이 더 짧은 시간(Δt1)으로 변할 수 있다. 또한, 도 9b와 같이 부극성 전압(Vneg)이 더 높은 전압(Vneg2)으로 변하는 반면에 부극성 전압(Vneg)의 인가시간(Δt)이 더 긴 시간(Δt2)으로 변할 수 있다.
도 10은 MUX TFT(MT1, MT2, MT3) 각각에서 받는 게이트전압 스트레스의 누적을 보여 준다. 도 10에서와 같이 MUX TFT(MT1, MT2, MT3)는 스트레스 보상 제어신호(Cφ1, Cφ2, Cφ3)의 극성이 주기적으로 반전되므로 게이트전압 스트레스가 누적되지 않는다. 따라서, MUX TFT(MT1, MT2, MT3)의 문턱전압과 동적특성이 거의 변동되지 않는다.
도 11 내지 도 13은 본 발명의 제2 실시예에 따른 액정표시장치를 나타내는 도면이다.
도 11을 참조하면, 본 발명의 제2 실시예에 따른 액정표시장치는 m 개의 데이터라인들(DL1 내지 DLm)과 n 개의 게이트라인들(GL1 내지 GLn)이 교차되며 그 교차부에 화소 구동용 TFT(116)가 형성된 액정표시패널(113)과, 데이터 구동회로(111)와 액정표시패널(113)의 데이터라인들(DL1 내지 DLm) 사이에 형성되며 p-타입 다결정 실리콘 TFT로 각각 구현되는 MUX TFT(PT1, PT2, PT3)를 포함하는 디멀티플렉서(114)와, 스트레스 보상 제어신호(Dφ1, Dφ2, Dφ3)를 발생하는 제어신호 발생부(117)와, 액정표시패널(113)의 게이트라인들(GL1 내지 GLn)에 스캔펄스를 순차적으로 공급하기 위한 게이트 구동회로(112)를 구비한다.
데이터 구동회로(111)는 디지털 비디오 데이터를 아날로그 감마보상전압으로 변환하고 1 라인분의 데이터를 m/3 개의 소스라인들(SL1 내지 SLm/3)에 시분할하여 공급한다.
디멀티플렉서(114)는 데이터 구동회로(111)와 데이터라인들(DL1 내지 DLm) 사이에서 m/3 개가 나란히 배치된다. 이 디멀티플렉서(114) 각각은 하나의 소스라인으로부터 공급되는 데이터전압을 3 개의 데이터라인들로 분배하기 위한 제1 내지 제3 MUX TFT(PT1, PT2, PT3)를 포함한다. 제1 내지 제3 MUX TFT(PT1, PT2, PT3)는 서로 다른 스트레스 보상 제어신호(Dφ1, Dφ2, Dφ3)의 부극성 전압에 응답하여 하나의 소스라인을 통해 입력되는 데이터를 시분할하여 3 개의 데이터라인들에 공급한다. 그리고 제1 내지 제3 MUX TFT(PT1, PT2, PT3)는 스트레스 보상 제어신호(Dφ1, Dφ2, Dφ3)의 정극성 전압으로 부극성의 게이트전압 누적으로 인한 스트레스를 상쇄하여 문턱전압과 동작 특성을 일정하게 유지한다.
제어신호 발생부(117)는 디멀티플렉서(114) 내의 MUX TFT(PT1, PT2, PT3)를 제어하기 위한 스트레스 보상 제어신호(Dφ1, Dφ2, Dφ3)를 발생한다. 스트레스 보상 제어신호(Dφ1, Dφ2, Dφ3)는 도 12와 같이 MUX TFT(PT1, PT2, PT3)를 턴-온시키기 위한 부극성의 전압(-V)으로 발생된 후 부극성 스트레스를 보상하기 위한 정극성 전압(+V)으로 발생된다.
게이트 구동회로(112)는 쉬프트 레지스터와 레벨쉬프터를 이용하여 도 12와 같이 게이트하이전압(Vgh)과 게이트로우전압(Vgl) 사이에서 스윙되는 스캔펄스(SP)를 순차적으로 게이트라인들(GL1 내지 GLn)에 공급한다.
도 12는 첫 번째 게이트라인(GL1)에 공급되는 스캔펄스(SP1)와 제1 내지 제3 MUX TFT들(PT1 내지 PT3)의 게이트단자에 공급되는 스트레스 보상 제어신호(Dφ1, Dφ2, Dφ3)를 나타낸다.
도 12를 참조하면, MUX TFT(PT1, PT2, PT3)와 마찬가지로 화소 구동용 TFT가 p-타입 트랜지스터로 구현되면 스캔펄스(SP)는 대략 1 수평기간(H) 동안 부극성의 게이트하이전압으로 발생되며 그 이외의 기간 동안 게이트로우전압을 유지한다.
스트레스 보상 제어신호(Dφ1, Dφ2, Dφ3) 각각은 부극성 전압(-V)으로 발생되는 부극성펄스와, 그에 이어서 정극성 전압(+V)으로 발생되는 정극성펄스를 포함한다.
스트레스 보상 제어신호(Dφ1, Dφ2, Dφ3)의 부극성펄스는 제1 내지 제3 MUX TFT들(PT1 내지 PT3)을 턴-온시키고 스트레스 보상 제어신호(Dφ1, Dφ2, Dφ3)의 정극성펄스는 제1 내지 제3 MUX TFT들(PT1, PT2, PT3)의 포지티브 게이트-바이어스 스트레스를 보상한다.
도 13은 스트레스 보상 제어신호(Dφ1, Dφ2, Dφ3)에 의해 디멀티플렉서(114)의 MUX TFT(PT1, PT2, PT3)에 가해지는 포지티브 스트레스양과 네가티브 스트레스양을 면적으로 나타낸 것이다.
도 13을 참조하면, 스트레스 보상 제어신호(Dφ1, Dφ2, Dφ3)의 부극성 펄스는 디멀티플렉서(114)의 MUX TFT(PT1, PT2, PT3)에 네가티브 게이트-바이어스 스트레스를 가하고 스트레스 보상 제어신호(Dφ1, Dφ2, Dφ3)의 정극성 펄스는 디멀티플렉서(114)의 MUX TFT(PT1, PT2, PT3)에 포지티브 게이트-바이어스 스트레스를 가한다.
이러한 스트레스 보상 제어신호(Dφ1, Dφ2, Dφ3)의 정극성 펄스에 의한 포지티브 스트레스 양(S(positive))은 "k×부극성 펄스에 의한 네가티브 스트레스 양(S(negative))"과 같다. k는 양의 값을 가지는 비례계수로서 는 0<k≤10 의 조건을 만족하는 값을 갖는다. 또한, 이 조건 내에서 스트레스 보상 제어신호(Dφ1, Dφ2, Dφ3)의 정극성 펄스는 전압(ΔV)이나 시간(Δt)이 달라질 수 있다.
스트레스 보상 제어신호(Dφ1, Dφ2, Dφ3)의 정극성 펄스는 구형파뿐만 아니라 램프파나 그와 다른 어떠한 형태의 신호로 발생될 수 있다.
한편, 본 발명에 따른 디멀티 플렉서(64, 114)의 스위치소자 즉, MUX TFT(MT1, MT2, MT3, PT1, PT2, PT3)는 비정질 실리콘 트랜지스터로 구현될 수 있고또한, 결정질 실리콘으로도 구현될 수 있다.
상술한 바와 같이, 본 발명에 따른 액정표시장치의 디멀티플렉서와 그 구동방법은 데이터 구동회로와 데이터라인들 사이에 디멀티플렉서를 설치하여 신호배선수와 회로 구성을 간소화할 수 있음은 물론이거니와, MUX TFT를 제어하기 위한 제어신호에 역극성의 펄스를 부가함으로써 동일한 극성의 게이트전압이 장지간 또는 반복적으로 MUX TFT의 게이트단자에 인가되는 게이트-바이어스 스트레스에 기인하여 발생하는 MUX TFT의 특성 변동과 열화를 함으로써 최소화할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정하여져야만 한다.
도 1은 종래의 액정표시장치를 개략적으로 도시하는 도면.
도 2는 도 1에 도시되어진 디멀티플렉서들에 공급되는 신호들의 파형도.
도 3은 시료용 a-Si:H 박막트랜지스터의 게이트단자에 정극성 전압을 인가할 때 전압 인가 시간에 따른 박막트랜지스터의 문턱전압과 전달 특성 곡선의 이동을 보여 주는 도면이다.
도 4는 시료용 a-Si:H 박막트랜지스터의 게이트단자에 부극성 전압을 인가할 때 전압 인가 시간에 따른 박막트랜지스터의 문턱전압과 전달 특성 곡선의 이동을 보여 주는 도면이다.
도 5는 동일한 게이트전압이 반복적으로 인가될 때 디멀티플렉서 내의 트랜지스터에 가해지는 누적 스트레스양을 보여 주는 그래프이다.
도 6은 본 발명의 제1 실시예에 따른 액정표시장치를 나타내는 도면이다.
도 7은 도 6에 도시된 디멀티플렉서의 제어신호와 스캔펄스를 나타내는 파형도이다.
도 8은 도 7에 도시된 제어신호의 정극성 전압에 의한 포지티브 스트레스 양과 그 제어신호의 부극성 전압에 의한 네가티브 스트레스 양을 면적으로 나타낸 도면이다.
도 9a 및 도 9b는 도 7에 도시된 제어신호에서 부극성 전압이 인가되는 시간이나 전압레벨이 달라지는 다른 실시예의 제어신호를 나타내는 파형도이다.
도 10은 도 7 내지 도 9b의 제어신호의 부극성전압에 의해 디멀티 플렉서의 트랜지터에 스트레스가 지속적으로 누적되지 않는 것을 보여 주는 그래프이다.
도 11은 본 발명의 제2 실시예에 따른 액정표시장치를 나타내는 도면이다.
도 12는 도 11에 도시된 디멀티플렉서의 제어신호와 스캔펄스를 나타내는 파형도이다.
도 13은 도 12에 도시된 제어신호의 부극성 전압에 의한 네가티브 스트레스 양과 그 제어신호의 정극성 전압에 의한 포지티브 스트레스 양을 면적으로 나타낸 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
11, 61, 111 : 데이터 구동회로 12, 62, 112 : 게이트 구동회로
13, 63, 113 : 액정표시패널 14, 64, 114 : 디멀티플렉서
15, 65, 115 : 액정셀의 화소전극 67, 117 : 제어신호 발생부
16, 66, 116 : 화소 구동용 박막트랜지스터
MT1, MT2, MT3 : 디멀티플렉서의 n-타입 트랜지스터
PT1, PT2, PT3 : 디멀티플렉서의 p-타입 트랜지스터
φ1, φ2, φ3 : 디멀티플렉서의 제어신호
Cφ1, Cφ2, Cφ3, Dφ1, Dφ2, Dφ3 : 디멀티플렉서의 스트레스 보상 제어신호

Claims (17)

  1. 다수의 데이터라인들과 다수의 게이트라인들이 교차되는 액정표시패널과;
    데이터전압을 발생하는 데이터 구동회로와;
    상기 데이터 구동회로의 출력단자에 접속됨과 아울러 서로 다른 데이터라인에 접속된 적어도 두 개 이상의 스위치소자를 이용하여 상기 데이터전압을 상기 데이터라인들에 공급하기 위한 디멀티플렉서와;
    상기 스위치소자를 턴-온시키기 위한 제1 극성 전압을 가지는 제어신호를 발생하고 상기 제어신호에 제2 극성 전압을 부가하는 제어신호 발생부를 구비하는 것을 특징으로 하는 디멀티플렉서.
  2. 제 1 항에 있어서,
    상기 스위치소자는 비정질 실리콘 트랜지스터인 것을 특징으로 하는 디멀티플렉서.
  3. 제 1 항에 있어서,
    상기 스위치소자는 n-타입 트랜지스터인 것을 특징으로 하는 디멀티플렉서.
  4. 제 3 항에 있어서,
    상기 제1 극성 전압은 정극성 전압이고,
    상기 제2 극성 전압은 부극성 전압인 것을 특징으로 하는 디멀티플렉서.
  5. 제 4 항에 있어서,
    상기 제2 극성 전압에 의한 네가티브 스트레스 양은 상기 제1 극성 전압에 의한 포지티브 스트레스 양×는 0<k≤10 의 조건을 만족하는 k와 같은 것을 특징으로 하는 디멀티플렉서.
  6. 제 2 항에 있어서,
    상기 스위치소자는 p-타입 트랜지스터인 것을 특징으로 하는 디멀티플렉서.
  7. 제 6 항에 있어서,
    상기 제1 극성 전압은 부극성 전압이고,
    상기 제2 극성 전압은 정극성 전압인 것을 특징으로 하는 디멀티플렉서.
  8. 제 7 항에 있어서,
    상기 제2 극성 전압에 의한 포지티브 스트레스 양은 상기 제1 극성 전압에 의한 네가티브 스트레스 양×는 0<k≤10 의 조건을 만족하는 k와 같은 것을 특징으로 하는 디멀티플렉서.
  9. 제 2 항에 있어서,
    상기 제1 극성 전압과 상기 제2 극성 전압은 전압인가시간과 전압레벨 중 적어도 어느 하나가 다른 것을 특징으로 하는 디멀티플렉서.
  10. 제 2 항에 있어서,
    상기 스위치소자는,
    상기 데이터 구동회로의 출력단자와 제1 데이터라인 사이에 접속되고 상기 제1 극성 전압에 응답하여 상기 출력단자로부터의 전압을 상기 제1 데이터라인에 공급하는 제1 스위치소자와;
    상기 출력단자와 제2 데이터라인 사이에 접속되고 상기 제1 극성 전압에 응답하여 상기 출력단자로부터의 전압을 상기 제2 데이터라인에 공급하는 제2 스위치소자와;
    상기 출력단자와 제3 데이터라인 사이에 접속되고 상기 제1 극성 전압에 응답하여 상기 출력단자로부터의 전압을 상기 제3 데이터라인에 공급하는 제3 스위치소자를 구비하는 것을 특징으로 하는 디멀티플렉서.
  11. 제 10 항에 있어서,
    상기 제어신호는,
    상기 제1 스위치소자를 제어하기 위한 제1 제어신호와;
    상기 제2 스위치소자를 제어하기 위한 제2 제어신호와;
    상기 제3 스위치소자를 제어하기 위한 제3 제어신호를 포함하고,
    상기 제1 내지 제3 제어신호의 위상이 다른 것을 특징으로 하는 디멀티플렉서.
  12. 제 11 항에 있어서,
    상기 제2 제어신호의 제2 극성 전압은 상기 제1 제어신호의 제1 극성전압과 적어도 일부가 중첩되고,
    상기 제3 제어신호의 제2 극성 전압은 상기 제2 제어신호의 제1 극성전압과 적어도 일부가 중첩되는 것을 특징으로 하는 디멀티플렉서.
  13. 제 2 항에 있어서,
    상기 제1 극성전압에 이어서 상기 제2 극성 전압이 발생되는 것을 특징으로 하는 디멀티플렉서.
  14. 데이터 전압을 발생하는 데이터 구동회로와 액정표시패널의 데이터라인들 사이에 접속된 디멀티플렉서의 제어신호를 발생하는 단계를 포함하며,
    상기 제어신호는 상기 디멀티플렉서 내의 스위치소자를 턴-온시키기 위한 제1 극성 전압을 가짐과 아울러 상기 스위치소자의 스트레스를 회복시키기 위한 제2 극성 전압을 가지는 것을 특징으로 하는 디멀티플렉서의 구동방법.
  15. 제 14 항에 있어서,
    상기 제1 극성 전압과 상기 제2 극성 전압은 전압인가시간과 전압레벨 중 적어도 어느 하나가 다른 것을 특징으로 하는 디멀티플렉서의 구동방법.
  16. 제 14 항에 있어서,
    상기 제어신호를 발생하는 단계는,
    상기 데이터 구동회로의 출력단자와 제1 데이터라인 사이에 접속되는 제1 스위치소자를 제어하기 위한 제1 제어신호를 발생하는 단계와;
    상기 데이터 구동회로의 출력단자와 제2 데이터라인 사이에 접속되는 제2 스위치소자를 제어하기 위한 제2 제어신호를 발생하는 단계와;
    상기 데이터 구동회로의 출력단자와 제3 데이터라인 사이에 접속되는 제3 스위치소자를 제어하기 위한 제3 제어신호를 발생하는 단계를 포함하는 것을 특징으로 하는 디멀티플렉서의 구동방법.
  17. 제 16 항에 있어서,
    상기 제2 제어신호의 제2 극성 전압은 상기 제1 제어신호의 제1 극성전압과 적어도 일부가 중첩되고,
    상기 제3 제어신호의 제2 극성 전압은 상기 제2 제어신호의 제1 극성전압과 적어도 일부가 중첩되는 것을 특징으로 하는 디멀티플렉서의 구동방법.
KR1020030092693A 2003-12-17 2003-12-17 액정표시장치의 디멀티플렉서와 그 구동방법 KR101029406B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030092693A KR101029406B1 (ko) 2003-12-17 2003-12-17 액정표시장치의 디멀티플렉서와 그 구동방법
US11/010,443 US7714826B2 (en) 2003-12-17 2004-12-14 Liquid crystal display and driving method thereof
CNB2004101014243A CN100399405C (zh) 2003-12-17 2004-12-16 液晶显示器及其驱动方法
JP2004365429A JP4195441B2 (ja) 2003-12-17 2004-12-17 液晶表示装置とその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030092693A KR101029406B1 (ko) 2003-12-17 2003-12-17 액정표시장치의 디멀티플렉서와 그 구동방법

Publications (2)

Publication Number Publication Date
KR20050060953A true KR20050060953A (ko) 2005-06-22
KR101029406B1 KR101029406B1 (ko) 2011-04-14

Family

ID=34675787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030092693A KR101029406B1 (ko) 2003-12-17 2003-12-17 액정표시장치의 디멀티플렉서와 그 구동방법

Country Status (4)

Country Link
US (1) US7714826B2 (ko)
JP (1) JP4195441B2 (ko)
KR (1) KR101029406B1 (ko)
CN (1) CN100399405C (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7965263B2 (en) 2006-04-04 2011-06-21 Samsung Electronics Co., Ltd. Display device and driving method thereof
KR101232164B1 (ko) * 2006-06-27 2013-02-12 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101420443B1 (ko) * 2008-12-23 2014-07-16 엘지디스플레이 주식회사 액정표시장치
KR20160077255A (ko) * 2014-12-22 2016-07-04 엘지디스플레이 주식회사 선택회로 및 이를 구비한 표시장치
KR20160081702A (ko) * 2014-12-31 2016-07-08 엘지디스플레이 주식회사 데이터 제어회로 및 이를 포함하는 평판표시장치

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649249B1 (ko) * 2004-06-30 2006-11-24 삼성에스디아이 주식회사 역다중화 장치와, 이를 이용한 발광 표시 장치 및 그 표시패널
TWI275056B (en) * 2005-04-18 2007-03-01 Wintek Corp Data multiplex circuit and its control method
WO2008070637A1 (en) * 2006-12-01 2008-06-12 W5 Networks, Inc. Low power active matrix display
JP5357399B2 (ja) * 2007-03-09 2013-12-04 株式会社ジャパンディスプレイ 表示装置
CN101620830B (zh) * 2008-07-02 2011-12-21 联咏科技股份有限公司 数据驱动器
JP2012129425A (ja) * 2010-12-16 2012-07-05 Canon Inc マトリクス基板、検出装置、検出システム、及び、検出装置の駆動方法
US20130257837A1 (en) * 2012-03-28 2013-10-03 Shenzhen China Star Optoelectronics Technology Co. Ltd. Liquid crystal display device, driving circuit, and driving method thereof
KR101473844B1 (ko) * 2012-09-28 2014-12-17 엘지디스플레이 주식회사 유기발광 표시장치
TWI522989B (zh) * 2014-01-29 2016-02-21 友達光電股份有限公司 顯示面板及其解多工器電路
KR102233626B1 (ko) * 2014-09-15 2021-04-01 삼성디스플레이 주식회사 표시 장치
KR102298849B1 (ko) * 2014-12-31 2021-09-09 엘지디스플레이 주식회사 표시장치
KR101922075B1 (ko) * 2016-10-31 2018-11-26 엘지디스플레이 주식회사 디스플레이 장치
US11145268B2 (en) * 2017-04-10 2021-10-12 Sharp Kabushiki Kaisha Active matrix substrate including setting thin film transistor and resetting thin film transistor and display device including same
KR102338944B1 (ko) * 2017-07-31 2021-12-13 엘지디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
TWI646514B (zh) * 2017-08-24 2019-01-01 友達光電股份有限公司 應用於顯示裝置的多工器
US11749222B2 (en) * 2017-08-29 2023-09-05 Sharp Kabushiki Kaisha Active matrix substrate and display device
KR102482210B1 (ko) * 2017-12-28 2022-12-27 엘지디스플레이 주식회사 터치표시장치 및 그 구동방법
CN109887458B (zh) * 2019-03-26 2022-04-12 厦门天马微电子有限公司 显示面板和显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682753A (ja) * 1992-09-03 1994-03-25 Hitachi Ltd 液晶表示装置の駆動方式
JP3495848B2 (ja) * 1996-07-24 2004-02-09 アイホン株式会社 多重伝送方式
JPH1097228A (ja) * 1996-09-25 1998-04-14 Toshiba Corp 液晶表示装置
JP3728954B2 (ja) * 1998-12-15 2005-12-21 セイコーエプソン株式会社 電気光学装置及び電子機器
GB9827988D0 (en) * 1998-12-19 1999-02-10 Koninkl Philips Electronics Nv Active matrix liquid crystal display devices
KR100815897B1 (ko) * 2001-10-13 2008-03-21 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100815898B1 (ko) * 2001-10-13 2008-03-21 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동 장치 및 방법
US7167169B2 (en) * 2001-11-20 2007-01-23 Toppoly Optoelectronics Corporation Active matrix oled voltage drive pixel circuit
KR100840675B1 (ko) * 2002-01-14 2008-06-24 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
JP3707472B2 (ja) * 2002-03-22 2005-10-19 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100883270B1 (ko) * 2002-08-08 2009-02-10 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR100499581B1 (ko) * 2002-09-26 2005-07-05 엘지.필립스 엘시디 주식회사 피모스소자 안정화를 위한 바이어스 인가장치
JP2004233526A (ja) * 2003-01-29 2004-08-19 Mitsubishi Electric Corp 液晶表示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7965263B2 (en) 2006-04-04 2011-06-21 Samsung Electronics Co., Ltd. Display device and driving method thereof
KR101232164B1 (ko) * 2006-06-27 2013-02-12 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101420443B1 (ko) * 2008-12-23 2014-07-16 엘지디스플레이 주식회사 액정표시장치
KR20160077255A (ko) * 2014-12-22 2016-07-04 엘지디스플레이 주식회사 선택회로 및 이를 구비한 표시장치
KR20160081702A (ko) * 2014-12-31 2016-07-08 엘지디스플레이 주식회사 데이터 제어회로 및 이를 포함하는 평판표시장치

Also Published As

Publication number Publication date
JP4195441B2 (ja) 2008-12-10
KR101029406B1 (ko) 2011-04-14
JP2005182034A (ja) 2005-07-07
US7714826B2 (en) 2010-05-11
CN100399405C (zh) 2008-07-02
US20050134541A1 (en) 2005-06-23
CN1648981A (zh) 2005-08-03

Similar Documents

Publication Publication Date Title
KR101029406B1 (ko) 액정표시장치의 디멀티플렉서와 그 구동방법
JP2705711B2 (ja) 液晶表示装置で漏話を除去する方法及び液晶表示装置
JP5567118B2 (ja) ディスプレイ回路及びその動作方法
US5517542A (en) Shift register with a transistor operating in a low duty cycle
US6600472B1 (en) Liquid crystal display device
JP5221878B2 (ja) アクティブマトリックスディスプレイ装置
JP3135810B2 (ja) 画像表示装置
US8149232B2 (en) Systems and methods for generating reference voltages
US8866802B2 (en) Pixel circuit and display device
EP1096467A2 (en) Shift register and image display device
US20050253829A1 (en) Display device and display device driving method
JPH0973102A (ja) 薄膜トランジスタ回路および画像表示装置
EP0731442B1 (en) Signal disturbance reduction arrangement for a liquid crystal display
KR101107674B1 (ko) 액정표시장치의 디멀티플렉서와 그 구동방법
US8902147B2 (en) Gate signal line driving circuit and display device
KR101232164B1 (ko) 액정표시장치 및 그 구동방법
US8436847B2 (en) Video rate ChLCD driving with active matrix backplanes
JPH11101967A (ja) 液晶表示装置
JP3866788B2 (ja) データ・ライン駆動回路
JP2005250132A (ja) アクティブマトリクス型液晶表示装置。
KR20050106125A (ko) 디스플레이 장치 및 그 제어 방법
JP3201580B2 (ja) アクティブマトリクス液晶表示装置およびその駆動方法
JPH11272240A (ja) アレイ基板及び液晶表示装置
JP2541773B2 (ja) マトリクス表示装置
JP3162190B2 (ja) アクティブマトリクス型液晶表示装置及びその駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 9