KR101232164B1 - 액정표시장치 및 그 구동방법 - Google Patents

액정표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR101232164B1
KR101232164B1 KR1020060058111A KR20060058111A KR101232164B1 KR 101232164 B1 KR101232164 B1 KR 101232164B1 KR 1020060058111 A KR1020060058111 A KR 1020060058111A KR 20060058111 A KR20060058111 A KR 20060058111A KR 101232164 B1 KR101232164 B1 KR 101232164B1
Authority
KR
South Korea
Prior art keywords
control signal
data
bus line
signal bus
line
Prior art date
Application number
KR1020060058111A
Other languages
English (en)
Other versions
KR20080000361A (ko
Inventor
조성학
장용호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060058111A priority Critical patent/KR101232164B1/ko
Publication of KR20080000361A publication Critical patent/KR20080000361A/ko
Application granted granted Critical
Publication of KR101232164B1 publication Critical patent/KR101232164B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정표시장치 및 그 구동방법에 관한 것으로 특히, 데이터 구동회로의 출력 채널수를 줄이기 위한 디멀티플렉스 회로 사용시 화소전극에 충전되는 데이터 전압의 쉬프트를 방지할 수 있는 액정표시장치 및 그 구동방법에 관한 것이다.
본 발명에 따른 액정표시장치 다수의 출력채널로부터 데이터전압들이 공급되는 다수의 데이터라인; 제1 제어신호가 공급되는 제1 제어신호버스라인; 상기 제1 제어신호보다 늦은 제2 제어신호가 공급되는 제2 제어신호버스라인; 상기 제1 제어신호에 응답하여 상기 출력채널과 제1 데이터라인 사이의 전류패스를 절환하는 제1 스위치소자, 상기 제2 제어신호에 응답하여 상기 출력채널과 제2 데이터라인 사이의 전류패스를 절환하는 제2 스위치소자, 및 적어도 하나의 상기 제어신호버스라인과 상기 적어도 하나의 데이터라인 사이에 접속된 커패시터를 포함한 디멀티플렉스회로를 구비한다.

Description

액정표시장치 및 그 구동방법{Liquid Crystal Display and Driving Method thereof}
도 1은 종래의 액정표시장치를 개략적으로 도시하는 도면.
도 2는 도 1의 디멀티플렉서에 공급되는 제어신호와 스캔펄스를 도시하는 파형도.
도 3은 MUX TFT의 게이트전극과 드레인전극 사이의 기생용량(Cgs)을 도시하는 도면.
도 4는 도 3의 기생용량(Cgs)에 의해 화소전극에 충전된 데이터 전압(Vd)의 쉬프트를 도시하는 도면.
도 5는 본 발명의 제1 실시예에 따른 액정표시장치를 나타내는 도면.
도 6은 도 5에 도시된 디멀티플렉서에 공급되는 제어신호와 스캔펄스 및 화소전극에 충전되는 데이터전압을 나타내는 파형도.
도 7은 본 발명의 제2 실시예에 따른 액정표시장치를 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
11, 61, 161 : 데이터 구동회로 12, 62, 162 : 게이트 구동회로
13, 63, 163 : 액정표시패널 14, 64, 164 : 디멀티플렉서
15, 65, 165 : 화소전극 67, 167 : 제어신호 발생부
16, 66, 166 : 화소 구동용 박막트랜지스터
68, 168 : 데이터전압 쉬프트 보상부 169 : 화소어레이
MT1, MT2 : 디멀티플렉서의 n-타입 트랜지스터
φ1, φ2 : 디멀티플렉서의 제어신호
본 발명은 액정표시장치 및 그 구동방법에 관한 것으로 특히, 데이터 구동회로의 출력 채널수를 줄이기 위한 디멀티플렉스 회로 사용시 화소전극에 충전되는 데이터 전압의 쉬프트를 방지할 수 있는 액정표시장치 및 그 구동방법에 관한 것이다.
액정표시장치는 비디오신호에 따라 액정의 광 투과율을 조절함으로써 비디오신호에 해당하는 화상을 표시하게 된다. 이러한 액정표시장치에는 액정셀들이 액티브 매트릭스 형태로 배열되어진 액정표시패널과 이 액정표시패널을 구동하기 위한 구동회로들이 포함되게 된다. 액티브 매트릭스 타입의 액정표시패널 상에는 다수의 데이터라인들과 다수의 게이트라인들이 교차되며 그 교차부에 화소 구동용 박막트랜지스터(Thin Film Transistor : 이하, "TFT"라 한다)가 형성된다. 액정표시 장치의 구동회로에는 데이터를 액정표시패널의 데이터라인들에 공급하기 위한 데이터 구동회로, 스캔펄스를 액정표시패널에 공급하기 위한 게이트 구동회로가 포함된다. 또한, 구동회로에는 데이터 구동회로와 데이터라인들 사이에 설치되어 데이터 구동회로의 한 출력을 여러 개의 데이터라인들에 분배하기 위한 디멀티플렉서(Demultiplexer)가 포함되기도 한다. 이 디멀티플렉서에 의해 데이터 구동회로의 출력 수가 작아지므로 데이터 구동회로의 간소화가 가능하고 액정표시패널의 데이터 입력단자 수가 작아지게 된다.
도 1은 액티브 매트릭스 타입의 액정표시장치를 나타내는 도면이다.
도 1을 참조하면, 액티브 매트릭스 타입의 액정표시장치는 m 개의 데이터라인들(DL1 내지 DLm)과 n 개의 게이트라인들(GL1 내지 GLn)이 교차되며 그 교차부에 화소 구동용 TFT(16)가 형성된 액정표시패널(13)과, 데이터 구동회로(11)와 액정표시패널(13)의 데이터라인들(DL1 내지 DLm) 사이에 형성된 디멀티플렉서(14)와, 액정표시패널(13)의 게이트라인들(GL1 내지 GLn)에 스캔펄스를 순차적으로 공급하기 위한 게이트 구동회로(12)를 구비한다.
화소 구동용 TFT는 게이트라인(GL1 내지 GLn)으로부터의 스캔신호에 응답하여 데이터라인들(D1 내지 Dn)로부터의 데이터를 액정셀의 화소전극(15)에 공급한다. 이를 위하여, 화소 구동용 TFT의 게이트전극은 해당 게이트라인(GL1 내지 GLn)에 접속되며, 소스전극은 해당 데이터라인(DL1 내지 DLm)에 접속된다. 그리고 화소 구동용 TFT의 드레인전극은 액정셀의 화소전극에 접속된다.
데이터 구동회로(11)는 디지털 비디오 데이터를 아날로그 감마보상전압으로 변환하고 1 라인분의 데이터를 m/2 개의 소스라인들(SL1 내지 SLm/2)에 시분할하여 공급한다.
디멀티플렉서(14)는 데이터 구동회로(11)와 데이터라인들(DL1 내지 DLm) 사이에서 m/2 개가 나란히 배치된다. 이 디멀티플렉서(14) 각각은 하나의 소스라인으로부터 공급되는 데이터전압을 2 개의 데이터라인들로 분배하기 위한 제1 및 제2 TFT(이하, "MUX TFT"라 한다)(MT1, MT2)를 포함한다. 제1 내지 제2 MUX TFT(MT1, MT2)는 서로 다른 제어신호(φ1, φ2)에 응답하여 하나의 소스라인을 통해 입력되는 데이터를 시분할하여 2 개의 데이터라인들에 공급한다.
게이트 구동회로(12)는 쉬프트 레지스터와 레벨쉬프터를 이용하여 스캔펄스를 순차적으로 게이트라인들(GL1 내지 GLn)에 공급한다.
도 2는 디멀티플렉서의 제어신호(φ1, φ2)와 스캔펄스(SP)를 나타낸다.
도 2를 참조하면, 스캔펄스(SP)는 대략 1 수평기간(H) 동안 게이트하이전압(Vgh)으로 발생되며 그 이외의 기간 동안 게이트로우전압(Vgl)을 유지한다. 이 스캔펄스(SP)의 듀티비는 1 프레임기간이 수백 개의 수평기간(H)을 포함한 시간이므로 대략 수백분의 1 정도이다.
디멀티플렉서(14)의 제어신호(φ1, φ2) 각각은 매 수평기간마다 대략 1/2 수평기간 동안 게이트하이전압(Vgh)으로 발생된다. 이 디멀티플렉서(14)의 제어신호(φ1, φ2) 각각의 듀티비는 매 수평기간 마다 발생하므로 대략 1/2 정도이다.
이러한 디멀트플렉서(14)의 MUX TFT(MT1, MT2)와 화소 구동용 TFT는 동시에 액정표시패널(13)의 유리기판 상에 직접 형성되고 스윙폭이 게이트하이전압(Vgh)과 게이트로우전압(Vgl) 사이로 동일하다.
그런데 디멀티플렉서(14)의 MUX TFT(MT1, MT2)는 동일한 극성의 게이트전압이 장시간 인가되면 즉, 포지티브 게이트-바이어스 스트레스(Positive gate-bias stress)나 네가티브 게이트-바이어스 스트레스(Negative gate-bias stress)를 받으면 화소 구동용 TFT(16)에 비하여 동작 특성의 변동이나 열화가 더 쉽게 나타나는 문제점이 있는데, 이는 도 2와 같이 화소 구동용 TFT(16)에 비하여 디멀티플렉서(14)의 MUX TFT(MT1, MT2)는 더 긴 게이트전압 인가시간(총 인가시간)을 필요로 하기 때문이다. 이를 해결하기 위해서는 MUX TFT(MT1, MT2)를 크게 형성해야 하는데, 만약 디멀티플렉서(14)의 MUX TFT(MT1, MT2)를 비정질 실리콘 TFT로 제조하는 경우에는 전자의 이동도가 낮은 비정질 실리콘 TFT(amorpous Si TFT)의 반도체층의 구조적인 특성상 MUX TFT(MT1, MT2)를 더욱 크게 형성할 수밖에 없게 된다. 이에 따라 도 3에 도시된 MUX TFT(MT1, MT2)의 게이트전극과 드레인전극 사이의 기생용량(Cgs)도 더불어 더욱 증가하게 된다. 이와 같이 증가된 기생용량(Cgs)는 MUX TFT(MT1, MT2)의 턴-온 상태를 유지하는 스캐닝기간 동안 액정셀의 화소전극(15)에 충전된 전압이 MUX TFT(MT1, MT2)가 턴-오프 상태로 전환된 후에도 그대로 지속되는 것을 방해한다. 즉, 화소전극(15)에 충전되는 데이터전압은 이러한 증가된 기생용량(Cgs)으로 인해 도 4에 도시된 바와 같이 ΔVp만큼 쉬프트 되고 결과적으로 데이터 신호의 왜곡으로 이어지는 문제점이 있다.
따라서, 본 발명의 목적은 데이터 구동회로의 출력 채널수를 줄이기 위한 디멀티플렉스 회로 사용시 화소전극에 충전되는 데이터 전압의 쉬프트를 방지할 수 있는 액정표시장치 및 그 구동방법을 제공하는 데 있다.
상기 목적들을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치 다수의 출력채널로부터 데이터전압들이 공급되는 다수의 데이터라인; 제1 제어신호가 공급되는 제1 제어신호버스라인; 상기 제1 제어신호보다 늦은 제2 제어신호가 공급되는 제2 제어신호버스라인; 상기 제1 제어신호에 응답하여 상기 출력채널과 제1 데이터라인 사이의 전류패스를 절환하는 제1 스위치소자, 상기 제2 제어신호에 응답하여 상기 출력채널과 제2 데이터라인 사이의 전류패스를 절환하는 제2 스위치소자, 및 적어도 하나의 상기 제어신호버스라인과 상기 적어도 하나의 데이터라인 사이에 접속된 커패시터를 포함한 디멀티플렉스회로를 구비한다.
상기 커패시터는, 상기 제1 제어신호버스라인과 상기 제2 데이터라인 사이에 접속되어 상기 제1 제어신호를 충전하는 제1 커패시터; 및 상기 제2 제어신호버스라인과 상기 제1 데이터라인 사이에 접속되어 상기 제2 제어신호를 충전하는 제2 커패시터를 구비한다.
본 발명의 다른 실시예에 따른 액정표시장치는 다수의 게이트라인과 다수의 출력채널로부터 데이터가 공급되는 다수의 데이터라인이 교차되고 상기 데이터라인들과 상기 게이트라인들에 의해 정의되는 화소영역들에 화소들이 매트릭스 형태로 배치되는 화소어레이; 상기 화소어레이의 일측 바깥 영역에 배치되어 제1 제어신호가 공급되는 제1 제어신호버스라인; 상기 화소어레이의 일측 바깥 영역에 배치되어 상기 제1 제어신호보다 늦은 제2 제어신호가 공급되는 제2 제어신호버스라인; 상기 제1 제어신호버스라인으로부터의 제1 제어신호에 응답하여 상기 출력채널과 제1 데이터라인 사이의 전류패스를 절환하는 제1 스위치소자, 상기 제2 제어신호버스라인으로부터의 제2 제어신호에 응답하여 상기 출력채널과 제2 데이터라인 사이의 전류패스를 절환하는 제2 스위치소자를 포함한 디멀티플렉스회로; 상기 화소어레이의 타측 바깥 영역에 배치되어 상기 제1 제어신호가 공급되는 제3 제어신호버스라인;상기 화소어레이의 타측 바깥 영역에 배치되어 상기 제2 제어신호가 공급되는 제4 제어신호버스라인; 및 상기 제3 제어신호버스라인과 상기 제4 제어신호버스라인 중 적어도 어느 하나의 제어신호버스라인과 상기 적어도 하나의 데이터라인 사이에 접속된 커패시터를 구비한다.
상기 커패시터는, 상기 제3 제어신호버스라인과 상기 제2 데이터라인 사이에 접속되어 상기 제1 제어신호를 충전하는 제1 커패시터; 상기 제4 제어신호버스라인과 상기 제1 데이터라인 사이에 접속되어 상기 제2 제어신호를 충전하는 제2 커패시터를 구비한다.
또한, 본 발명의 실시예에 따른 액정표시장치의 구동방법은 다수의 출력채널로부터 다수의 데이터라인들로 데이터전압들을 공급하는 단계; 제1 제어신호버스라인을 통해 공급되는 제1 제어신호에 응답하여 상기 출력채널과 제1 데이터라인 사이의 전류패스를 절환하는 단계; 제2 제어신호버스라인을 통해 공급되는 제1 제어 신호보다 늦은 제2 제어신호에 응답하여 상기 출력채널과 제2 데이터라인 사이의 전류패스를 절환하는 단계; 상기 제1 제어신호버스라인과 상기 제2 데이터라인 사이에 접속된 제1 커패시터에 상기 제1 제어신호를 충전하고, 상기 제2 제어신호버스라인과 상기 제1 데이터라인 사이에 접속된 제2 커패시터에 상기 제2 제어신호를 충전하는 단계를 포함한다.
상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 다음의 실시예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예를 첨부한 도 5 내지 도 7을 참조하여 상세히 설명하기로 한다.
도 5는 본 발명의 제1 실시예에 따른 액정표시장치를 나타내는 도면이다.
도 5를 참조하면, 본 발명의 제1 실시예에 따른 액정표시장치는 m 개의 데이터라인들(DL1 내지 DLm)과 n 개의 게이트라인들(GL1 내지 GLn)이 교차되며 그 교차부에 화소 구동용 TFT(66)가 형성된 액정표시패널(63)과, 액정표시패널(63)의 데이터라인들(DL1 내지 DLm)에 데이터전압을 공급하기 위한 데이터 구동회로(61)와, 액정표시패널(63)의 데이터라인들(DL1 내지 DLm) 사이에 형성되며 n-타입 비정질 실리콘 TFT로 각각 구현되는 제1 및 제2 MUX TFT(MT1, MT2)를 포함하는 디멀티플렉서(64)와, 제1 및 제2 MUX TFT(MT1, MT2)를 스위칭하기 위해 서로 다른 제어신호(φ1, φ2)를 발생하는 제어신호 발생부(67)와, 제1 및 제2 MUX TFT(MT1, MT2)의 기생용량(Cgs)에 의해 액정표시패널(63)의 화소전극(65)에 충전되는 데이터전압이 쉬프트 되는 것을 방지하기 위한 데이터전압 쉬프트 보상부(68)와, 액정표시패 널(63)의 게이트라인들(GL1 내지 GLn)에 스캔펄스를 순차적으로 공급하기 위한 게이트 구동회로(62)를 구비한다.
데이터 구동회로(61)는 디지털 비디오 데이터를 아날로그 감마보상전압으로 변환하고 1 라인분의 데이터를 m/2 개의 소스라인들(SL1 내지 SLm/2)에 시분할하여 공급한다.
디멀티플렉서(64)는 데이터 구동회로(61)와 데이터라인들(DL1 내지 DLm) 사이에서 m/2 개가 나란히 배치된다. 이 디멀티플렉서(64) 각각은 하나의 소스라인으로부터 공급되는 데이터전압을 2 개의 데이터라인들로 분배하기 위한 제1 및 제2 MUX TFT(MT1, MT2)를 포함한다. 제1 및 제2 MUX TFT(MT1, MT2)는 서로 다른 제어신호(φ1, φ2)의 정극성 전압에 응답하여 각각 하나의 소스라인을 통해 입력되는 데이터를 시분할하여 각각 2 개의 데이터라인들에 공급한다.
제어신호 발생부(67)는 디멀티플렉서(64) 내의 제1 및 제2 MUX TFT(MT1,MT2)를 제어하기 위한 제어신호(φ1, φ2)를 발생한다. 제어신호 발생부(67)로부터 발생된 제1 제어신호(φ1)는 제1 제어신호버스라인(BL1)을 통해 제1 MUX TFT(MT1)의 게이트단자에 공급된다. 제어신호 발생부(67)로부터 발생된 제2 제어신호(φ2)는 제2 제어신호버스라인(BL2)을 통해 제2 MUX TFT(MT2)의 게이트단자에 공급된다. 이러한 디멀티플렉서(64)의 제어신호(φ1, φ2) 각각은 매 수평기간마다 대략 1/2 수평기간 동안 게이트하이전압(Vgh)으로 발생된다. 디멀티플렉서(64)의 제어신호(φ1, φ2) 각각의 듀티비는 매 수평기간 마다 발생하므로 대략 1/2 정도이다. 여기서 디멀티플렉서(64)의 제1 및 제2 MUX TFT(MT1, MT2)와 화소 구동용 TFT는 동시 에 액정표시패널(63)의 유리기판 상에 직접 형성되고 스윙폭이 게이트하이전압(Vgh)과 게이트로우전압(Vgl) 사이로 동일하다.
데이터전압 쉬프트 보상부(68)는 제1 MUX TFT(MT1)의 기생용량(Cgs)에 의해 액정표시패널(63)의 화소전극(65)에 충전되는 데이터전압이 쉬프트 되는 것을 방지하기 위한 다수의 제1 커패시터(C1), 및 제2 MUX TFT(MT2)의 기생용량(Cgs)에 의해 액정표시패널(63)의 화소전극(65)에 충전되는 데이터전압이 쉬프트 되는 것을 방지하기 위한 다수의 제2 커패시터(C2)를 구비한다.
제1 커패시터(C1)는 제1 제어신호버스라인(BL1)과 우수번째 데이터라인들(DL2,DL4 등) 사이에 접속되어 제1 제어신호(φ1)를 충전하고 이를 우수번째 데이터라인들(DL2,DL4 등)에 공급함으로써 제2 MUX TFT(MT2)의 기생용량(Cgs)에 의해 충전 데이터전압이 쉬프트 되는 것을 방지한다.
제2 커패시터(C2)는 제2 제어신호버스라인(BL2)과 기수번째 데이터라인들(DL1,DL3 등) 사이에 접속되어 제2 제어신호(φ2)를 충전하고 이를 기수번째 데이터라인들(DL1,DL3 등)에 공급함으로써 제1 MUX TFT(MT1)의 기생용량(Cgs)에 의해 충전 데이터전압이 쉬프트 되는 것을 방지한다.
게이트 구동회로(62)는 쉬프트 레지스터와 레벨쉬프터를 이용하여 도 6과 같이 게이트하이전압(Vgh)과 게이트로우전압(Vgl) 사이에서 스윙되는 스캔펄스(SP)를 순차적으로 게이트라인들(GL1 내지 GLn)에 공급한다.
도 6은 첫 번째 게이트라인(GL1)에 공급되는 스캔펄스(SP)와 제1 및 제2 MUX TFT(MT1, MT2)의 게이트단자에 공급되는 제1 및 제2 제어신호(φ1, φ2)와 제1 및 제2 커패시터(C1,C2)에 충전되는 전압(Vc1,Vc2)을 나타낸다.
도 6을 참조하면, 스캔펄스(SP)는 대략 1 수평기간(H) 동안 게이트하이전압(Vgh)으로 발생되며 그 이외의 기간 동안 게이트로우전압(Vgl)을 유지한다.
제1 제어신호(φ1)는 매 수평기간마다 대략 1/2 수평기간 동안은 게이트하이전압(Vgh)으로 발생되고 나머지 1/2 수평기간 동안은 게이트로우전압(Vgl)으로 발생된다. 또한, 제 2 제어신호(φ2)는 제1 제어신호(φ1)가 게이트하이전압(Vgh)을 유지하는 동안 게이트로우전압(Vgl)으로 발생되고, 제1 제어신호(φ1)가 게이트로우전압(Vgl)을 유지하는 동안 게이트하이전압(Vgh)으로 발생된다.
제1 커패시터(C1)에 충전되는 전압(Vc1)은 제1 커패시터(C1)가 제1 제어신호버스라인(BL1)과 우수번째 데이터라인들(DL2,DL4 등) 사이에 접속되므로 제1 제어신호(φ1)와 동일한 값을 나타낸다. 또한, 제2 커패시터(C2)에 충전되는 전압(Vc2)은 제2 커패시터(C2)가 제2 제어신호버스라인(BL2)과 기수번째 데이터라인들(DL1,DL3 등) 사이에 접속되므로 제2 제어신호(φ2)와 동일한 값을 나타낸다.
이러한 디멀티플렉서(64) 및 데이터전압 쉬프트 보상부(68)의 동작을 도 5 및 도 6을 결부하여 설명하기로 한다.
제1 제어신호(φ1)의 게이트하이전압(Vgh)은 스캔펄스(SP)의 대략 1/2 폭으로 그 스캔펄스(SP)와 동시에 발생하여 제1 MUX TFT(MT1)를 턴-온시킨다. 그러면 제1 소스라인(SL1)의 데이터 전압은 제1 제어신호(φ1)가 게이트로우전압(Vgl)으로 반전될때까지 제1 데이터라인(DL1)에 공급되어 한 프레임기간 동안 유지된다.
제2 제어신호(φ2)의 게이트하이전압(Vgh)은 스캔펄스(SP)의 대략 1/2 폭으 로 발생하고 제1 제어신호(φ1)의 게이트로우전압(Vgl)과 동시에 발생하여 제2 MUX TFT(MT1)를 턴-온시킨다. 그러면 제1 소스라인(SL1)의 데이터 전압은 제2 제어신호(φ2)가 게이트로우전압(Vgl)으로 반전될때까지 제2 데이터라인(DL2)에 공급되어 한 프레임기간 동안 유지된다. 이러한 방식으로 1 라인분의 데이터가 다수의 소스라인들(SL1 내지 SLm/2)로부터 다수의 데이터라인들(DL1 내지 DLm)로 공급되게 된다.
이때, 제1 데이터라인(DL1)을 통해 화소전극에 충전되는 데이터전압은 제1 제어신호(φ1)에 의해 스위칭되는 제1 MUX TFT(MT1)의 게이트전극과 드레인전극 사이의 기생용량(Cgs)으로 인해 제1 MUX TFT(MT1)가 턴 오프 된 직후에 ΔVp만큼 쉬프트되는데, 제2 커패시터(C2)는 제1 제어신호(φ1)와 반대되는 위상을 가진 전압을 충전하여 제1 데이터라인(DL1)에 공급함으로써 ΔVp만큼 쉬프트 된 데이터 전압이 쉬프트 되기 전의 상태로 보상되게 한다. 이를 위해, 제2 커패시터(C2)는 제2 제어신호버스라인(BL2)과 제1 데이터라인(DL1) 사이에 접속되어 제1 제어신호(φ1)와는 역위상의 제2 제어신호(φ2)를 충전하여 제1 데이터라인(DL1)으로 공급한다.
또한, 제2 데이터라인(DL2)을 통해 화소전극에 충전되는 데이터전압은 제2 제어신호(φ2)에 의해 스위칭되는 제2 MUX TFT(MT2)의 게이트전극과 드레인전극 사이의 기생용량(Cgs)으로 인해 제2 MUX TFT(MT2)가 턴 오프 된 직후에 ΔVp만큼 쉬프트되는데, 제1 커패시터(C1)는 제2 제어신호(φ2)와 반대되는 위상을 가진 전압을 충전하여 제2 데이터라인(DL2)에 공급함으로써 ΔVp만큼 쉬프트 된 데이터 전압이 쉬프트 되기 전의 상태로 보상되게 한다. 이를 위해, 제1 커패시터(C1)는 제1 제어신호버스라인(BL1)과 제2 데이터라인(DL2) 사이에 접속되어 제2 제어신호(φ2)와는 역위상의 제1 제어신호(φ1)를 충전하여 제2 데이터라인(DL1)으로 공급한다.
도 7은 본 발명의 제2 실시예에 따른 액정표시장치를 나타내는 도면이다.
도 7을 참조하면, 본 발명의 제2 실시예에 따른 액정표시장치는 m 개의 데이터라인들(DL1 내지 DLm)과 n 개의 게이트라인들(GL1 내지 GLn)이 교차되며 그 교차부에 화소 구동용 TFT(166)가 형성된 화소어레이(169)를 포함하는 액정표시패널(163)과, 액정표시패널(163)의 데이터라인들(DL1 내지 DLm)에 데이터전압을 공급하기 위한 데이터 구동회로(161)와, 액정표시패널(163)의 데이터라인들(DL1 내지 DLm) 사이에 형성되며 n-타입 비정질 실리콘 TFT로 각각 구현되는 제1 및 제2 MUX TFT(MT1, MT2)를 포함하는 디멀티플렉서(164)와, 제1 및 제2 MUX TFT(MT1, MT2)를 스위칭하기 위해 서로 다른 제어신호(φ1, φ2)를 발생하는 제어신호 발생부(167)와, 제1 및 제2 MUX TFT(MT1, MT2)의 기생용량(Cgs)에 의해 액정표시패널(163)의 화소전극(165)에 충전되는 데이터전압이 쉬프트 되는 것을 방지하기 위한 데이터전압 쉬프트 보상부(168)와, 액정표시패널(163)의 게이트라인들(GL1 내지 GLn)에 스캔펄스를 순차적으로 공급하기 위한 게이트 구동회로(162)를 구비한다.
데이터 구동회로(161)는 디지털 비디오 데이터를 아날로그 감마보상전압으로 변환하고 1 라인분의 데이터를 m/2 개의 소스라인들(SL1 내지 SLm/2)에 시분할하여 공급한다.
디멀티플렉서(164)는 데이터 구동회로(161)와 데이터라인들(DL1 내지 DLm) 사이에서 m/2 개가 나란히 배치된다. 이 디멀티플렉서(164) 각각은 하나의 소스라 인으로부터 공급되는 데이터전압을 2 개의 데이터라인들로 분배하기 위한 제1 및 제2 MUX TFT(MT1, MT2)를 포함한다. 제1 및 제2 MUX TFT(MT1, MT2)는 서로 다른 제어신호(φ1, φ2)의 정극성 전압에 응답하여 각각 하나의 소스라인을 통해 입력되는 데이터를 시분할하여 각각 2 개의 데이터라인들에 공급한다.
제어신호 발생부(167)는 디멀티플렉서(164) 내의 제1 및 제2 MUX TFT(MT1,MT2)를 제어하기 위한 제어신호(φ1, φ2)를 발생한다. 제어신호 발생부(167)로부터 발생된 제1 제어신호(φ1)는 화소어레이(169)의 일측 바깥 영역에 배치된 제1 제어신호버스라인(BL1)을 통해 제1 MUX TFT(MT1)의 게이트단자에 공급된다. 제어신호 발생부(167)로부터 발생된 제2 제어신호(φ2)는 화소어레이(169)의 일측 바깥 영역에 배치된 제2 제어신호버스라인(BL2)을 통해 제2 MUX TFT(MT2)의 게이트단자에 공급된다. 이러한 디멀티플렉서(164)의 제어신호(φ1, φ2) 각각은 매 수평기간마다 대략 1/2 수평기간 동안 게이트하이전압(Vgh)으로 발생된다. 디멀티플렉서(164)의 제어신호(φ1, φ2) 각각의 듀티비는 매 수평기간 마다 발생하므로 대략 1/2 정도이다. 여기서 디멀티플렉서(164)의 제1 및 제2 MUX TFT(MT1, MT2)와 화소 구동용 TFT는 동시에 액정표시패널(163)의 유리기판 상에 직접 형성되고 스윙폭이 게이트하이전압(Vgh)과 게이트로우전압(Vgl) 사이로 동일하다.
데이터전압 쉬프트 보상부(168)는 제1 MUX TFT(MT1)의 기생용량(Cgs)에 의해 액정표시패널(163)의 화소전극(165)에 충전되는 데이터전압이 쉬프트 되는 것을 방지하기 위한 다수의 제1 커패시터(C1), 및 제2 MUX TFT(MT2)의 기생용량(Cgs)에 의해 액정표시패널(163)의 화소전극(165)에 충전되는 데이터전압이 쉬프트 되는 것 을 방지하기 위한 다수의 제2 커패시터(C2)를 구비한다.
제1 커패시터(C1)는 화소어레이(169)의 타측 바깥 영역에 배치된 제3 제어신호버스라인(BL3)과 우수번째 데이터라인들(DL2,DL4 등) 사이에 접속되어 제1 제어신호(φ1)를 충전하고 이를 우수번째 데이터라인들(DL2,DL4 등)에 공급함으로써 제2 MUX TFT(MT2)의 기생용량(Cgs)에 의해 충전 데이터전압이 쉬프트 되는 것을 방지한다. 여기서, 제3 제어신호버스라인(BL3)은 화소어레이(169)를 사이에 두고 제1 제어신호버스라인(BL1)과 반대편에 배치되며, 제1 및 제3 제어신호버스라인(BL1,BL3)은 서로 접속된다.
제2 커패시터(C2)는 화소어레이(169)의 타측 바깥 영역에 배치된 제4 제어신호버스라인(BL4)과 기수번째 데이터라인들(DL1,DL3 등) 사이에 접속되어 제2 제어신호(φ2)를 충전하고 이를 기수번째 데이터라인들(DL1,DL3 등)에 공급함으로써 제1 MUX TFT(MT1)의 기생용량(Cgs)에 의해 충전 데이터전압이 쉬프트 되는 것을 방지한다. 여기서, 제4 제어신호버스라인(BL4)은 화소어레이(169)를 사이에 두고 제2 제어신호버스라인(BL2)과 반대편에 배치되며, 제2 및 제4 제어신호버스라인(BL2,BL4)은 서로 접속된다.
이와 같이 제1 및 제2 커패시터(C1,C2)가 화소어레이(169)를 사이에 두고 제1 및 제2 MUX TFT(MT1,MT2)와 반대편에 배치되는 이유는 비정실 실리콘으로 형성되는 제1 및 제2 MUX TFT(MT1,MT2)의 점유면적이 증가하여 같은 쪽에 형성될 수 있는 여유 면적이 부족하기 때문이다.
게이트 구동회로(62)는 쉬프트 레지스터와 레벨쉬프터를 이용하여 도 6과 같 이 게이트하이전압(Vgh)과 게이트로우전압(Vgl) 사이에서 스윙되는 스캔펄스(SP)를 순차적으로 게이트라인들(GL1 내지 GLn)에 공급한다.
게이트라인(GL)에 공급되는 스캔펄스(SP), 제1 및 제2 MUX TFT(MT1, MT2)의 게이트단자에 공급되는 제1 및 제2 제어신호(φ1, φ2), 제1 및 제2 커패시터(C1,C2)에 충전되는 전압(Vc1,Vc2), 및 화소전극(165)에 충전되는 데이터전압(Vd)에 대한 파형도는 도 6에 도시된 바와 같으므로 그에 대한 설명은 생략하기로 한다. 또한, 디멀티플렉서(164) 및 데이터전압 쉬프트 보상부(168)의 동작도 도 5 및 도 6을 결부하여 설명한 내용과 동일하므로 이하 생략하기로 한다.
한편, 본 발명의 제1 및 제2 실시예를 통해 디멀티플렉서(64,164)내의 출력 채널 수는 2개로 설명되고 있지만, 본 발명의 기술적 사상은 이에 한정되는 것이 아니고 출력 채널 수는 선택적으로 조정될 수 있다. 예를 들어, 디멀티플렉서(64,164) 내의 출력 채널 수가 'i' 개(단, i는 자연수)라면 소스라인들은 m/i 개로 줄어들게 된다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 구동방법은 데이터 구동회로와 데이터라인들 사이에 디멀티플렉서를 설치하여 신호배선수와 회로 구성을 간소화할 수 있음은 물론이거니와, MUX TFT를 제어하기 위한 제어신호와 동일크기, 역위상의 신호를 커패시터를 통해 데이터라인에 인가하여 화소전극의 충전전압을 쉬프트 시킴으로써 MUX 제어신호에 의해 쉬프트되는 값과 상쇄시켜 원하는 데이 터 전압이 화소전극에 충전되어 유지되게 한다. 이에 의해 본 발명에 따른 액정표시장치 및 그 구동방법은 디멀티플렉서 설치시 화소전극에 충전되는 데이터 신호의 왜곡을 없앨 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정하여져야만 한다.

Claims (5)

  1. 다수의 출력채널로부터 데이터전압들이 공급되는 다수의 데이터라인;
    제1 제어신호가 공급되는 제1 제어신호버스라인;
    상기 제1 제어신호보다 늦은 제2 제어신호가 공급되는 제2 제어신호버스라인;
    상기 제1 제어신호에 응답하여 상기 출력채널과 기수번째 데이터라인 사이의 전류패스를 절환하는 제1 스위치소자, 상기 제2 제어신호에 응답하여 상기 출력채널과 우수번째 데이터라인 사이의 전류패스를 절환하는 제2 스위치소자, 및 상기 제1 및 제2 제어신호버스라인 중 적어도 하나의 제어신호버스라인과 상기 다수의 데이터라인 중 적어도 하나의 데이터라인 사이에 접속된 커패시터를 포함한 디멀티플렉스회로를 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 커패시터는,
    상기 제1 제어신호버스라인과 상기 우수번째 데이터라인 사이에 접속되어 상기 제1 제어신호를 충전하는 제1 커패시터; 및
    상기 제2 제어신호버스라인과 상기 기수번째 데이터라인 사이에 접속되어 상기 제2 제어신호를 충전하는 제2 커패시터를 구비하는 것을 특징으로 하는 액정표시장치.
  3. 다수의 게이트라인과 다수의 출력채널로부터 데이터가 공급되는 다수의 데이터라인이 교차되고 상기 데이터라인들과 상기 게이트라인들에 의해 정의되는 화소영역들에 화소들이 매트릭스 형태로 배치되는 화소어레이;
    상기 화소어레이의 일측 바깥 영역에 배치되어 제1 제어신호가 공급되는 제1 제어신호버스라인;
    상기 화소어레이의 일측 바깥 영역에 배치되어 상기 제1 제어신호보다 늦은 제2 제어신호가 공급되는 제2 제어신호버스라인;
    상기 제1 제어신호버스라인으로부터의 제1 제어신호에 응답하여 상기 출력채널과 기수번째 데이터라인 사이의 전류패스를 절환하는 제1 스위치소자, 상기 제2 제어신호버스라인으로부터의 제2 제어신호에 응답하여 상기 출력채널과 우수번째 데이터라인 사이의 전류패스를 절환하는 제2 스위치소자를 포함한 디멀티플렉스회로;
    상기 화소어레이의 타측 바깥 영역에 배치되어 상기 제1 제어신호가 공급되는 제3 제어신호버스라인;
    상기 화소어레이의 타측 바깥 영역에 배치되어 상기 제2 제어신호가 공급되는 제4 제어신호버스라인; 및
    상기 제3 제어신호버스라인과 상기 제4 제어신호버스라인 중 적어도 어느 하나의 제어신호버스라인과 상기 적어도 하나의 데이터라인 사이에 접속된 커패시터를 구비하는 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 커패시터는,
    상기 제3 제어신호버스라인과 상기 우수번째 데이터라인 사이에 접속되어 상기 제1 제어신호를 충전하는 제1 커패시터;
    상기 제4 제어신호버스라인과 상기 기수번째 데이터라인 사이에 접속되어 상기 제2 제어신호를 충전하는 제2 커패시터를 구비하는 것을 특징으로 하는 액정표시장치.
  5. 다수의 출력채널로부터 다수의 데이터라인들로 데이터전압들을 공급하는 단계;
    제1 제어신호버스라인을 통해 공급되는 제1 제어신호에 응답하여 상기 출력채널과 기수번째 데이터라인 사이의 전류패스를 절환하는 단계;
    제2 제어신호버스라인을 통해 공급되는 제1 제어신호보다 늦은 제2 제어신호에 응답하여 상기 출력채널과 우수번째 데이터라인 사이의 전류패스를 절환하는 단계;
    상기 제1 제어신호버스라인과 상기 우수번째 데이터라인 사이에 접속된 제1 커패시터에 상기 제1 제어신호를 충전하고, 상기 제2 제어신호버스라인과 상기 기수번째 데이터라인 사이에 접속된 제2 커패시터에 상기 제2 제어신호를 충전하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
KR1020060058111A 2006-06-27 2006-06-27 액정표시장치 및 그 구동방법 KR101232164B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060058111A KR101232164B1 (ko) 2006-06-27 2006-06-27 액정표시장치 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060058111A KR101232164B1 (ko) 2006-06-27 2006-06-27 액정표시장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20080000361A KR20080000361A (ko) 2008-01-02
KR101232164B1 true KR101232164B1 (ko) 2013-02-12

Family

ID=39212685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060058111A KR101232164B1 (ko) 2006-06-27 2006-06-27 액정표시장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR101232164B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102233626B1 (ko) 2014-09-15 2021-04-01 삼성디스플레이 주식회사 표시 장치
KR102356294B1 (ko) * 2015-04-16 2022-01-28 삼성디스플레이 주식회사 표시 장치
KR102498498B1 (ko) * 2018-10-11 2023-02-10 엘지디스플레이 주식회사 멀티플렉서를 포함하는 표시장치 및 그 제어 방법
CN109192168B (zh) * 2018-10-17 2021-08-20 维沃移动通信有限公司 一种像素充电方法及电子设备
CN115035836A (zh) * 2022-06-23 2022-09-09 广州华星光电半导体显示技术有限公司 多路分解器及其驱动方法、具有该多路分解器的显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010003874A (ko) * 1999-06-25 2001-01-15 김순택 액정 디스플레이의 킥백 전압 방지 회로
KR20040026006A (ko) * 2002-09-17 2004-03-27 삼성전자주식회사 액정 표시 장치
KR20050060953A (ko) * 2003-12-17 2005-06-22 엘지.필립스 엘시디 주식회사 액정표시장치의 디멀티플렉서와 그 구동방법
JP2005274859A (ja) 2004-03-24 2005-10-06 Casio Comput Co Ltd 表示装置及びその駆動制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010003874A (ko) * 1999-06-25 2001-01-15 김순택 액정 디스플레이의 킥백 전압 방지 회로
KR20040026006A (ko) * 2002-09-17 2004-03-27 삼성전자주식회사 액정 표시 장치
KR20050060953A (ko) * 2003-12-17 2005-06-22 엘지.필립스 엘시디 주식회사 액정표시장치의 디멀티플렉서와 그 구동방법
JP2005274859A (ja) 2004-03-24 2005-10-06 Casio Comput Co Ltd 表示装置及びその駆動制御方法

Also Published As

Publication number Publication date
KR20080000361A (ko) 2008-01-02

Similar Documents

Publication Publication Date Title
US7903072B2 (en) Electro-optical device, driving circuit, and electronic apparatus for decreasing frame size
KR101620048B1 (ko) 액정표시장치 및 이의 구동 방법
JP4168339B2 (ja) 表示駆動装置及びその駆動制御方法並びに表示装置
US6806862B1 (en) Liquid crystal display device
US8325126B2 (en) Liquid crystal display with reduced image flicker and driving method thereof
KR101029406B1 (ko) 액정표시장치의 디멀티플렉서와 그 구동방법
KR101026802B1 (ko) 액정 표시 장치 및 그 구동 방법
JP3687344B2 (ja) 液晶装置及びその駆動方法、並びにそれを用いた投写型表示装置及び電子機器
JPH07270754A (ja) 液晶表示装置
KR100205259B1 (ko) 액티브매트릭스 액정디스플레이의 구동회로
KR101232164B1 (ko) 액정표시장치 및 그 구동방법
KR101107674B1 (ko) 액정표시장치의 디멀티플렉서와 그 구동방법
US8902147B2 (en) Gate signal line driving circuit and display device
EP2479746A1 (en) Liquid crystal display device and drive method therefor
JP2005195810A (ja) 容量性負荷駆動回路、及び表示パネル駆動回路
KR100598734B1 (ko) 액정표시장치의 구동방법
JP2009086170A (ja) 電気光学装置及び電気光学装置の駆動方法並びに電子機器
JP2007052291A (ja) 表示装置
JP5035165B2 (ja) 表示駆動装置及び表示装置
KR20070001475A (ko) 저전력 액정 표시 장치
JP4692871B2 (ja) 表示駆動装置及び表示装置
KR100302204B1 (ko) 액티브매트릭스형 표시장치
KR100783709B1 (ko) 킥백 전압을 보상하는 액정 표시 장치 및 그 구동 방법
JP4784620B2 (ja) 表示駆動装置及びその駆動制御方法並びに表示装置
KR20070094263A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 7