JP3201580B2 - アクティブマトリクス液晶表示装置およびその駆動方法 - Google Patents
アクティブマトリクス液晶表示装置およびその駆動方法Info
- Publication number
- JP3201580B2 JP3201580B2 JP21277296A JP21277296A JP3201580B2 JP 3201580 B2 JP3201580 B2 JP 3201580B2 JP 21277296 A JP21277296 A JP 21277296A JP 21277296 A JP21277296 A JP 21277296A JP 3201580 B2 JP3201580 B2 JP 3201580B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- liquid crystal
- display
- reference voltage
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は駆動回路内蔵型アク
ティブマトリックス基板を用いた液晶表示装置およびそ
の駆動方法に関するものである。
ティブマトリックス基板を用いた液晶表示装置およびそ
の駆動方法に関するものである。
【０００２】
【従来の技術】液晶表示装置は、コンピュータ機器の普
及により、６４階調や２５６階調といった多階調表示に
おいても、その階調データのディジタル入力が必須とな
りつつある。
及により、６４階調や２５６階調といった多階調表示に
おいても、その階調データのディジタル入力が必須とな
りつつある。
【０００３】ディジタル入力信号に基づく液晶表示装置
の駆動方法として、１つには階調電圧ごとの電圧発生回
路と電圧セレクタを各表示信号配線に接続する方法が採
られ、また１つには特開平５−９４１５９号公報に開示
されているように、ディジタル入力信号をＤＡコンバー
タにより電圧変換して各表示信号配線に接続する方法が
採られていた。図７に示すように表示信号駆動装置５１
は、ビデオＲＡＭ５６から送出される階調データをシフ
トレジスタ５２およびデータラッチ５３でシリアル／パ
ラレル変換し、ＤＡコンバータ５４で液晶パネル５０に
印加するアナログ信号レベルに変換する。図７のシフト
レジスタ５２，データラッチ５３，ＤＡコンバータ５４
は、一般的に単結晶シリコン半導体のＭＯＳトランジス
タによって集積化されている。
の駆動方法として、１つには階調電圧ごとの電圧発生回
路と電圧セレクタを各表示信号配線に接続する方法が採
られ、また１つには特開平５−９４１５９号公報に開示
されているように、ディジタル入力信号をＤＡコンバー
タにより電圧変換して各表示信号配線に接続する方法が
採られていた。図７に示すように表示信号駆動装置５１
は、ビデオＲＡＭ５６から送出される階調データをシフ
トレジスタ５２およびデータラッチ５３でシリアル／パ
ラレル変換し、ＤＡコンバータ５４で液晶パネル５０に
印加するアナログ信号レベルに変換する。図７のシフト
レジスタ５２，データラッチ５３，ＤＡコンバータ５４
は、一般的に単結晶シリコン半導体のＭＯＳトランジス
タによって集積化されている。
【０００４】
【発明が解決しようとする課題】しかし、一般に前記前
者の階調電圧のセレクタ回路による出力選択の方式で
は、階調の増加に合わせ階調電圧発生回路のトランジス
タ数の増加によるコストアップ、階調電源回路の複雑化
などの問題があった。前記後者のＤＡコンバータ変換出
力の方式では、図７のＤＡコンバータ３４にはアナログ
アンプを必要とするが、アナログアンプはそれを構成す
るトランジスタを非飽和領域で動作させるため、薄膜ト
ランジスタでは、そのしきい電圧等の素子特性のバラツ
キによりアンプの精度を確保することが困難であり、そ
の精度により表示ムラが発生がするという課題がある。
特に多結晶シリコン半導体によって、駆動装置とアクテ
ィブマトリックスパネルを同一基板に同一プロセスで作
成する液晶表示装置の場合、多結晶シリコン薄膜トラン
ジスタの移動度の低さと、単結晶シリコン半導体以上に
大きい素子特性のバラツキにより、アナログアンプを実
現することが困難となっている。
者の階調電圧のセレクタ回路による出力選択の方式で
は、階調の増加に合わせ階調電圧発生回路のトランジス
タ数の増加によるコストアップ、階調電源回路の複雑化
などの問題があった。前記後者のＤＡコンバータ変換出
力の方式では、図７のＤＡコンバータ３４にはアナログ
アンプを必要とするが、アナログアンプはそれを構成す
るトランジスタを非飽和領域で動作させるため、薄膜ト
ランジスタでは、そのしきい電圧等の素子特性のバラツ
キによりアンプの精度を確保することが困難であり、そ
の精度により表示ムラが発生がするという課題がある。
特に多結晶シリコン半導体によって、駆動装置とアクテ
ィブマトリックスパネルを同一基板に同一プロセスで作
成する液晶表示装置の場合、多結晶シリコン薄膜トラン
ジスタの移動度の低さと、単結晶シリコン半導体以上に
大きい素子特性のバラツキにより、アナログアンプを実
現することが困難となっている。
【０００５】そこで、本発明は、このようなアクティブ
マトリクス液晶表示装置において、表示信号回路をディ
ジタル駆動し、階調の多さの影響を受けにくい構成を持
った液晶表示装置およびその駆動方法の提供、素子特性
のばらつきの影響を受けにくい安定した階調表示ができ
る液晶表示装置およびその駆動方法を提供することを目
的とする。
マトリクス液晶表示装置において、表示信号回路をディ
ジタル駆動し、階調の多さの影響を受けにくい構成を持
った液晶表示装置およびその駆動方法の提供、素子特性
のばらつきの影響を受けにくい安定した階調表示ができ
る液晶表示装置およびその駆動方法を提供することを目
的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明によるアクティブマトリクス液晶表示装置
は、絶縁基板上に複数の走査信号配線と複数の表示信号
配線とがマトリクス状に配置され、それらの配線の各交
差点に対応してスイッチング素子および画素電極が形成
された画像表示部と、前記走査信号配線に走査信号を与
える走査側駆動回路部と、前記表示信号配線に表示信号
を与える表示側駆動回路部とが形成されたアクティブマ
トリクス基板と、絶縁基板上に透明電極が形成された対
向基板と、前記アクティブマトリクス基板と前記対向基
板との間に保持された液晶層とを備えた液晶表示装置で
あって、前記スイッチング素子を介して前記画素電極に
接続された基準電圧線を持ち、前記各スイッチング素子
が２つの薄膜トランジスタからなり、第１の薄膜トラン
ジスタのソースまたはドレインの一方を前記基準電圧線
に接続し、他方を第２の薄膜トランジスタのソースまた
はドレインの一方に接続し、さらに、当該第２の薄膜ト
ランジスタのソースまたはドレインの他方を前記画素電
極の一方の端子に接続し、さらに、当該画素電極の他方
の端子を共通電極に接続することにより、前記基準電圧
線、２つの薄膜トランジスタ、画素電極および共通電極
を直列に接続し、前記第１の薄膜トランジスタのゲート
を前記走査信号配線または前記表示信号配線の一方に接
続し、他方に前記第２の薄膜トランジスタのゲートを接
続し、前記走査線信号および表示信号が前記第１および
第２の薄膜トランジスタのスイッチング信号であり、そ
の一方がパルス幅制御されたことを特徴とする。
に、本発明によるアクティブマトリクス液晶表示装置
は、絶縁基板上に複数の走査信号配線と複数の表示信号
配線とがマトリクス状に配置され、それらの配線の各交
差点に対応してスイッチング素子および画素電極が形成
された画像表示部と、前記走査信号配線に走査信号を与
える走査側駆動回路部と、前記表示信号配線に表示信号
を与える表示側駆動回路部とが形成されたアクティブマ
トリクス基板と、絶縁基板上に透明電極が形成された対
向基板と、前記アクティブマトリクス基板と前記対向基
板との間に保持された液晶層とを備えた液晶表示装置で
あって、前記スイッチング素子を介して前記画素電極に
接続された基準電圧線を持ち、前記各スイッチング素子
が２つの薄膜トランジスタからなり、第１の薄膜トラン
ジスタのソースまたはドレインの一方を前記基準電圧線
に接続し、他方を第２の薄膜トランジスタのソースまた
はドレインの一方に接続し、さらに、当該第２の薄膜ト
ランジスタのソースまたはドレインの他方を前記画素電
極の一方の端子に接続し、さらに、当該画素電極の他方
の端子を共通電極に接続することにより、前記基準電圧
線、２つの薄膜トランジスタ、画素電極および共通電極
を直列に接続し、前記第１の薄膜トランジスタのゲート
を前記走査信号配線または前記表示信号配線の一方に接
続し、他方に前記第２の薄膜トランジスタのゲートを接
続し、前記走査線信号および表示信号が前記第１および
第２の薄膜トランジスタのスイッチング信号であり、そ
の一方がパルス幅制御されたことを特徴とする。
【０００７】次に前記アクティブマトリクス液晶表示装
置の駆動方法は、前記基準電圧線の電圧が走査信号と同
期をとり、走査側駆動回路の発生する走査信号の時間幅
と同じ時間幅で変化する基本波形を持ち、前記走査信号
配線に走査信号が加わっているときに、前記表示信号配
線の表示信号の印加を制御することにより前記２つの薄
膜トランジスタのスイッチングを制御し、前記画素電極
に２つの薄膜トランジスタを介して接続されている基準
電圧線の電圧のうち必要とする大きさの電圧を前記画素
電極に印加する。
置の駆動方法は、前記基準電圧線の電圧が走査信号と同
期をとり、走査側駆動回路の発生する走査信号の時間幅
と同じ時間幅で変化する基本波形を持ち、前記走査信号
配線に走査信号が加わっているときに、前記表示信号配
線の表示信号の印加を制御することにより前記２つの薄
膜トランジスタのスイッチングを制御し、前記画素電極
に２つの薄膜トランジスタを介して接続されている基準
電圧線の電圧のうち必要とする大きさの電圧を前記画素
電極に印加する。
【０００８】かかる構成および駆動方法により、本発明
によるアクティブマトリクス液晶表示装置は、表示信号
配線に加える信号、例えばパルス状の選択信号の印加を
制御することにより薄膜トランジスタのオンオフを制御
し、画素電極に所望の電圧を基準電圧線から印加でき、
安定した表示が行なえる。
によるアクティブマトリクス液晶表示装置は、表示信号
配線に加える信号、例えばパルス状の選択信号の印加を
制御することにより薄膜トランジスタのオンオフを制御
し、画素電極に所望の電圧を基準電圧線から印加でき、
安定した表示が行なえる。
【０００９】次に前記アクティブマトリクス液晶表示装
置においては、前記第１の薄膜トランジスタのソースを
マトリクスの隣接する行の走査信号配線と接続すること
により、前記走査信号配線が走査信号入力および接続さ
れている前記隣接する行の薄膜トランジスタのソースへ
の基準電圧入力を兼用させ、かつ基準電圧線を設けるこ
となく画像表示部および駆動回路部を形成することが好
ましい。
置においては、前記第１の薄膜トランジスタのソースを
マトリクスの隣接する行の走査信号配線と接続すること
により、前記走査信号配線が走査信号入力および接続さ
れている前記隣接する行の薄膜トランジスタのソースへ
の基準電圧入力を兼用させ、かつ基準電圧線を設けるこ
となく画像表示部および駆動回路部を形成することが好
ましい。
【００１０】かかる構成により、配線を低減することが
できるとともに、開口率を上げることができる。
できるとともに、開口率を上げることができる。
【００１１】なお、トランジスタを薄膜トランジスタで
形成したので、素子特性のばらつきの影響を少なくでき
る。
形成したので、素子特性のばらつきの影響を少なくでき
る。
【００１２】次に前記アクティブマトリクス液晶表示装
置の駆動方法は、前記基準電圧線の電圧の基本波形がラ
ンプ波形であることが好ましい。かかる方法により、表
示信号配線に加える信号のパルス幅と基準電圧線に現れ
る出力電圧が正比例する関係になり、画素電極への印加
電圧制御をさらに簡単にできる。
置の駆動方法は、前記基準電圧線の電圧の基本波形がラ
ンプ波形であることが好ましい。かかる方法により、表
示信号配線に加える信号のパルス幅と基準電圧線に現れ
る出力電圧が正比例する関係になり、画素電極への印加
電圧制御をさらに簡単にできる。
【００１３】さらに、前記基準電圧線の電圧の極性を前
記基本波形ごとに反転させることが好ましい。かかる方
法により、ディジタル入力信号を反転させないで１行ご
とにいわゆる反転駆動が行なうことができ、液晶素子の
表示劣化の防止、フリッカの少ない表示、さらにランプ
波形電圧の高周波領域成分の減少による駆動電力の低減
ができる。
記基本波形ごとに反転させることが好ましい。かかる方
法により、ディジタル入力信号を反転させないで１行ご
とにいわゆる反転駆動が行なうことができ、液晶素子の
表示劣化の防止、フリッカの少ない表示、さらにランプ
波形電圧の高周波領域成分の減少による駆動電力の低減
ができる。
【００１４】
【発明の実施の形態】（実施の形態１） 以下、本発明の実施形態について図面を参照しつつ説明
する。
する。
【００１５】図１に、本発明の第１の実施形態に係わる
アクティブマトリックス表示装置の画素構成図を示す。
図１において、１０は液晶セル、１１は第１の薄膜トラ
ンジスタ、１２は第２の薄膜トランジスタ、１３は液晶
セル１０の充電電圧を保持するための蓄積容量、２１は
走査信号配線、２２は表示信号配線であり、それぞれア
クティブマトリクス基板の上に形成されている。Ｖcom
は共通電極電位、Ｖaは蓄積容量１３に接続されている
共通電位、Ｖrampは基準電圧線から供給される基準電圧
である。Ｖiはｉ段目の走査信号配線２１iに印加される
走査信号で、簡略のため、その前後の段の走査信号はＶ
i-1、Ｖi+1と数学的に表記している。Ｖjはｊ段目の表
示信号配線２２jに印加される表示信号で、同様に簡略
のため、その前後の段の走査信号はＶj-1、Ｖj+1と数学
的に表記している。
アクティブマトリックス表示装置の画素構成図を示す。
図１において、１０は液晶セル、１１は第１の薄膜トラ
ンジスタ、１２は第２の薄膜トランジスタ、１３は液晶
セル１０の充電電圧を保持するための蓄積容量、２１は
走査信号配線、２２は表示信号配線であり、それぞれア
クティブマトリクス基板の上に形成されている。Ｖcom
は共通電極電位、Ｖaは蓄積容量１３に接続されている
共通電位、Ｖrampは基準電圧線から供給される基準電圧
である。Ｖiはｉ段目の走査信号配線２１iに印加される
走査信号で、簡略のため、その前後の段の走査信号はＶ
i-1、Ｖi+1と数学的に表記している。Ｖjはｊ段目の表
示信号配線２２jに印加される表示信号で、同様に簡略
のため、その前後の段の走査信号はＶj-1、Ｖj+1と数学
的に表記している。
【００１６】ここで、走査信号配線ｉ段目、表示信号配
線ｊ段目およびその前後の段にある画像表示部に注目し
て説明する。ｉ段目にある第１の薄膜トランジスタ１１
のソースは基準電圧Ｖrampに、ゲートは表示信号配線２
２jに、ドレインは第２の薄膜トランジスタ１２のソー
スにそれぞれ接続されている。第２の薄膜トランジスタ
１２のソースは前記のとおり第１の薄膜トランジスタ１
１のドレインに、ゲートは走査信号配線２１iに，ドレ
インは前記液晶セル１０にそれぞれ接続されている。前
記液晶セル１０は前記のとおり一方が第２の薄膜トラン
ジスタ１２に、他方は前記共通電極電位Ｖcomに接続さ
れている。
線ｊ段目およびその前後の段にある画像表示部に注目し
て説明する。ｉ段目にある第１の薄膜トランジスタ１１
のソースは基準電圧Ｖrampに、ゲートは表示信号配線２
２jに、ドレインは第２の薄膜トランジスタ１２のソー
スにそれぞれ接続されている。第２の薄膜トランジスタ
１２のソースは前記のとおり第１の薄膜トランジスタ１
１のドレインに、ゲートは走査信号配線２１iに，ドレ
インは前記液晶セル１０にそれぞれ接続されている。前
記液晶セル１０は前記のとおり一方が第２の薄膜トラン
ジスタ１２に、他方は前記共通電極電位Ｖcomに接続さ
れている。
【００１７】このように、前記第１の薄膜トランジスタ
１１、第２の薄膜トランジスタ１２、液晶セル１０は直
列に接続されており、前記液晶セル１０が２つのスイッ
チング素子を介して前記基準電圧に接続され、前記蓄積
容量１３によって充電電圧が保持される構成になってい
る。
１１、第２の薄膜トランジスタ１２、液晶セル１０は直
列に接続されており、前記液晶セル１０が２つのスイッ
チング素子を介して前記基準電圧に接続され、前記蓄積
容量１３によって充電電圧が保持される構成になってい
る。
【００１８】図３に、前記第１の実施の形態に係わる構
成と同様の働きをする別の構成を示す。前記第１の実施
の形態での前記第１の薄膜トランジスタ１１のゲートを
走査信号配線２１iに、前記第２の薄膜トランジスタ１
２のゲートを表示信号配線２２jにそれぞれ接続した構
成になっている。
成と同様の働きをする別の構成を示す。前記第１の実施
の形態での前記第１の薄膜トランジスタ１１のゲートを
走査信号配線２１iに、前記第２の薄膜トランジスタ１
２のゲートを表示信号配線２２jにそれぞれ接続した構
成になっている。
【００１９】図２に、本発明の第１の実施形態に係わる
アクティブマトリックス表示装置の駆動方法における駆
動タイミングチャートの例を示す。図２において、縦方
向は出力信号を示し、横方向は時間である。前記のとお
り、Ｖiは走査信号配線２１iに印加される走査信号、Ｖ
i-1はＶの前段の走査信号、Ｖi+1はＶの後段の走査信号
である。Ｖjは表示信号配線２２jに印加される表示信
号、Ｖrampは基準電圧である。Ｖijは走査信号配線２１
iと表示信号配線２２jの交点にある液晶セル１０に印加
される電圧である。Ｖ(i+1)jは走査信号配線２１i+1と
表示信号配線２２jの交点にある液晶セル１０に印加さ
れる電圧である。
アクティブマトリックス表示装置の駆動方法における駆
動タイミングチャートの例を示す。図２において、縦方
向は出力信号を示し、横方向は時間である。前記のとお
り、Ｖiは走査信号配線２１iに印加される走査信号、Ｖ
i-1はＶの前段の走査信号、Ｖi+1はＶの後段の走査信号
である。Ｖjは表示信号配線２２jに印加される表示信
号、Ｖrampは基準電圧である。Ｖijは走査信号配線２１
iと表示信号配線２２jの交点にある液晶セル１０に印加
される電圧である。Ｖ(i+1)jは走査信号配線２１i+1と
表示信号配線２２jの交点にある液晶セル１０に印加さ
れる電圧である。
【００２０】Ｖcomとして接地電位を選び、Ｖrampとし
てＶ0からＶ100の大きさで繰り返し変化するランプ波形
信号を選ぶ。周期はＴである。なお周期Ｔごとに、つま
り基本ランプ波形ごとに極性が反転している。また前記
２つの薄膜トランジスタは共にしきい電圧がＶ100以上
とし、走査信号配線２１、表示信号配線２２に加えられ
るパルス信号はＶ100以上あるものとする。
てＶ0からＶ100の大きさで繰り返し変化するランプ波形
信号を選ぶ。周期はＴである。なお周期Ｔごとに、つま
り基本ランプ波形ごとに極性が反転している。また前記
２つの薄膜トランジスタは共にしきい電圧がＶ100以上
とし、走査信号配線２１、表示信号配線２２に加えられ
るパルス信号はＶ100以上あるものとする。
【００２１】ここで、電圧波形Ｖiで示すようにｉ番目
の走査信号配線２１iに選択パルスを印加する。ｉ番目
の走査信号配線２１iにゲートが接続されている第２の
薄膜トランジスタ１２がオン状態になる。前記パルス波
形が印加した時点から基準電圧としてランプ波形入力が
Ｖ0から印加され始める。この例では、極性反転したＶ0
から−Ｖ100に比例減少する波形である。
の走査信号配線２１iに選択パルスを印加する。ｉ番目
の走査信号配線２１iにゲートが接続されている第２の
薄膜トランジスタ１２がオン状態になる。前記パルス波
形が印加した時点から基準電圧としてランプ波形入力が
Ｖ0から印加され始める。この例では、極性反転したＶ0
から−Ｖ100に比例減少する波形である。
【００２２】ここで、ｊ番目の表示信号配線２２jにｔ4
0の間、パルス波形信号を選択印加する。このとき走査
信号配線２２jにゲートが接続されている第１の薄膜ト
ランジスタ１１がｔ40の間だけオン状態になる。液晶セ
ル１０に直列に接続された２つのスイッチング素子が両
方オン状態になったので、基準電圧Ｖrampが液晶セル１
０に印加され、印加された電圧は蓄積容量１３に充電電
圧として蓄えられる。ここでは図のように−Ｖ40とす
る。
0の間、パルス波形信号を選択印加する。このとき走査
信号配線２２jにゲートが接続されている第１の薄膜ト
ランジスタ１１がｔ40の間だけオン状態になる。液晶セ
ル１０に直列に接続された２つのスイッチング素子が両
方オン状態になったので、基準電圧Ｖrampが液晶セル１
０に印加され、印加された電圧は蓄積容量１３に充電電
圧として蓄えられる。ここでは図のように−Ｖ40とす
る。
【００２３】ｔ40経過後、表示信号配線２２jに印加さ
れていたパルス信号がなくなると、表示信号配線２２j
にゲートが接続されている第１の薄膜トランジスタ１１
がオフ状態に遷移する。ここで、液晶セル１０に印加さ
れていた基準電圧Ｖrampの入力が除去される。液晶セル
１０には蓄積容量１３に蓄えられた充電電圧として−Ｖ
40が継続して印加されることになる。
れていたパルス信号がなくなると、表示信号配線２２j
にゲートが接続されている第１の薄膜トランジスタ１１
がオフ状態に遷移する。ここで、液晶セル１０に印加さ
れていた基準電圧Ｖrampの入力が除去される。液晶セル
１０には蓄積容量１３に蓄えられた充電電圧として−Ｖ
40が継続して印加されることになる。
【００２４】上記手順が、各走査信号配線２１、表示信
号配線２２が順次選択されるごとに、交点にある液晶セ
ル１０、２つの薄膜トランジスタ１１、１２、蓄積容量
１３に対して繰り返し行なわれる。その都度、表示信号
配線２２に印加するパルス波信号を制御することで所望
の電圧を液晶セルに印加できる。
号配線２２が順次選択されるごとに、交点にある液晶セ
ル１０、２つの薄膜トランジスタ１１、１２、蓄積容量
１３に対して繰り返し行なわれる。その都度、表示信号
配線２２に印加するパルス波信号を制御することで所望
の電圧を液晶セルに印加できる。
【００２５】（実施の形態２） 図４に、本発明の第２の実施形態に係わるアクティブマ
トリックス表示装置の画素構成図を示す。図４におい
て、３０は液晶セル、３１は第１の薄膜トランジスタ、
３２は第２の薄膜トランジスタ、３３は液晶セル３０の
充電電圧を保持するための蓄積容量、４１は走査信号配
線、４２は表示信号配線であり、それぞれアクティブマ
トリクス基板の上に形成されている。Ｖiはｉ段目の走
査信号配線４１iにに印加される走査信号で、簡略のた
め、その前後の段の走査信号はＶi-1、Ｖi+1と数学的に
表記している。Ｖjはｊ段目の表示信号配線４２jに印加
される表示信号で、同様に簡略のため、その前後の段の
走査信号はＶj-1、Ｖj+1と数学的に表記している。
トリックス表示装置の画素構成図を示す。図４におい
て、３０は液晶セル、３１は第１の薄膜トランジスタ、
３２は第２の薄膜トランジスタ、３３は液晶セル３０の
充電電圧を保持するための蓄積容量、４１は走査信号配
線、４２は表示信号配線であり、それぞれアクティブマ
トリクス基板の上に形成されている。Ｖiはｉ段目の走
査信号配線４１iにに印加される走査信号で、簡略のた
め、その前後の段の走査信号はＶi-1、Ｖi+1と数学的に
表記している。Ｖjはｊ段目の表示信号配線４２jに印加
される表示信号で、同様に簡略のため、その前後の段の
走査信号はＶj-1、Ｖj+1と数学的に表記している。
【００２６】ここで、走査信号配線ｉ段目、表示信号配
線ｊ段目およびその前後の段にある画像表示部に注目し
て説明する。ｉ段目にある第１の薄膜トランジスタ３１
のソースはｉ＋１段目の走査信号配線４１i+1に、ゲー
トはｉ段目の走査信号配線４１iに、ドレインは第２の
薄膜トランジスタ３２のソースにそれぞれ接続されてい
る。第２の薄膜トランジスタ３２のソースは前記のとお
り第１の薄膜トランジスタ３１のドレインに、ゲートは
ｊ番目の表示信号配線４１jに，ドレインは液晶セルに
それぞれ接続されている。液晶セル３０は前記のとおり
一方が第２の薄膜トランジスタ３２に、他方は接地され
ている。
線ｊ段目およびその前後の段にある画像表示部に注目し
て説明する。ｉ段目にある第１の薄膜トランジスタ３１
のソースはｉ＋１段目の走査信号配線４１i+1に、ゲー
トはｉ段目の走査信号配線４１iに、ドレインは第２の
薄膜トランジスタ３２のソースにそれぞれ接続されてい
る。第２の薄膜トランジスタ３２のソースは前記のとお
り第１の薄膜トランジスタ３１のドレインに、ゲートは
ｊ番目の表示信号配線４１jに，ドレインは液晶セルに
それぞれ接続されている。液晶セル３０は前記のとおり
一方が第２の薄膜トランジスタ３２に、他方は接地され
ている。
【００２７】このように、第１の薄膜トランジスタ３
１、第２の薄膜トランジスタ３２、液晶セル３０は直列
に接続されており、液晶セル３０が２つのスイッチング
素子を介して次段の走査信号配線４１i+1に接続され、
蓄積容量３３によって充電電圧が保持される構成になっ
ている。
１、第２の薄膜トランジスタ３２、液晶セル３０は直列
に接続されており、液晶セル３０が２つのスイッチング
素子を介して次段の走査信号配線４１i+1に接続され、
蓄積容量３３によって充電電圧が保持される構成になっ
ている。
【００２８】図６に、上記第２の実施の形態に係わる構
成と同様の働きをする別の構成を示す。上記第２の実施
の形態での第１の薄膜トランジスタ３１のゲートを表示
信号配線４１jに、第２の薄膜トランジスタ３２のゲー
トを走査信号配線４２iにそれぞれ接続した構成になっ
ている。
成と同様の働きをする別の構成を示す。上記第２の実施
の形態での第１の薄膜トランジスタ３１のゲートを表示
信号配線４１jに、第２の薄膜トランジスタ３２のゲー
トを走査信号配線４２iにそれぞれ接続した構成になっ
ている。
【００２９】図５に、本発明の第２の実施形態に係わる
アクティブマトリックス表示装置の駆動方法における駆
動タイミングチャートの例を示す。図５において、縦方
向は出力信号を示し、横方向は時間である。前記のとお
り、Ｖiは走査信号配線４１iに印加される走査信号、Ｖ
i-1は前段の走査信号、Ｖi+1は後段の走査信号である。
Ｖjは表示信号配線４２jに印加される表示信号である。
Ｖijは走査信号配線４１iと表示信号配線４２jの交点に
ある液晶セル３０に印加される電圧である。同様に、Ｖ
(i+1)jは走査信号配線４１i+1と表示信号配線４２jの交
点にある液晶セル３０に印加される電圧である。
アクティブマトリックス表示装置の駆動方法における駆
動タイミングチャートの例を示す。図５において、縦方
向は出力信号を示し、横方向は時間である。前記のとお
り、Ｖiは走査信号配線４１iに印加される走査信号、Ｖ
i-1は前段の走査信号、Ｖi+1は後段の走査信号である。
Ｖjは表示信号配線４２jに印加される表示信号である。
Ｖijは走査信号配線４１iと表示信号配線４２jの交点に
ある液晶セル３０に印加される電圧である。同様に、Ｖ
(i+1)jは走査信号配線４１i+1と表示信号配線４２jの交
点にある液晶セル３０に印加される電圧である。
【００３０】Ｖcomとして接地電位を選び、ＶiとしてＶ
0からＶ100の大きさで繰り返し変化するランプ波形信号
とパルス波形信号の２つの信号の重畳出力波形を選ぶ。
ここでＶiにランプ信号波形が現れるのは前段の信号波
形Ｖi-1がパルス波形となっている時とする。パルス波
形、ランプ波形とも幅はＴである。なおランプ波形信号
は走査信号配線ごとに極性が反転したものが印加され
る。またここで前記２つの薄膜トランジスタは共にしき
い電圧がＶ100以上とし、走査信号配線４１、表示信号
配線４２に加えられるパルス信号はＶ100以上あるもの
とする。
0からＶ100の大きさで繰り返し変化するランプ波形信号
とパルス波形信号の２つの信号の重畳出力波形を選ぶ。
ここでＶiにランプ信号波形が現れるのは前段の信号波
形Ｖi-1がパルス波形となっている時とする。パルス波
形、ランプ波形とも幅はＴである。なおランプ波形信号
は走査信号配線ごとに極性が反転したものが印加され
る。またここで前記２つの薄膜トランジスタは共にしき
い電圧がＶ100以上とし、走査信号配線４１、表示信号
配線４２に加えられるパルス信号はＶ100以上あるもの
とする。
【００３１】ここで、電圧波形Ｖiで示すようにｉ番目
の走査信号配線４１iに選択パルスを印加する。走査信
号配線４１iにゲートが接続されている第１の薄膜トラ
ンジスタ３１がオン状態になる。前記パルス波形が印加
した時点から次段にある走査信号配線４１i+1にはラン
プ波形信号がＶ0から印加され始める。この例では、極
性反転したＶ0から−Ｖ100に比例減少する波形である。
の走査信号配線４１iに選択パルスを印加する。走査信
号配線４１iにゲートが接続されている第１の薄膜トラ
ンジスタ３１がオン状態になる。前記パルス波形が印加
した時点から次段にある走査信号配線４１i+1にはラン
プ波形信号がＶ0から印加され始める。この例では、極
性反転したＶ0から−Ｖ100に比例減少する波形である。
【００３２】ここで、ｊ番目の表示信号配線４２jにｔ5
0の間、パルス波形信号を選択印加する。このとき走査
信号配線４２jにゲートが接続されている第２の薄膜ト
ランジスタ３２がｔ50の間だけオン状態になる。液晶セ
ル３０に直列に接続された２つのスイッチング素子が両
方オン状態になったので、次段の走査信号配線４１i+1
のランプ信号が液晶セル３０に印加され、印加された電
圧は蓄積容量３３に充電電圧として蓄えられる。ここで
は図のように−Ｖ50とする。
0の間、パルス波形信号を選択印加する。このとき走査
信号配線４２jにゲートが接続されている第２の薄膜ト
ランジスタ３２がｔ50の間だけオン状態になる。液晶セ
ル３０に直列に接続された２つのスイッチング素子が両
方オン状態になったので、次段の走査信号配線４１i+1
のランプ信号が液晶セル３０に印加され、印加された電
圧は蓄積容量３３に充電電圧として蓄えられる。ここで
は図のように−Ｖ50とする。
【００３３】ｔ50経過後、ｊ番目の表示信号配線４２j
に印加されていたパルス信号がなくなると、表示信号配
線４２jにゲートが接続されている第２の薄膜トランジ
スタ３２がオフ状態に遷移する。ここで、液晶セル３０
に印加されていた次段の走査信号配線４１i+1のランプ
信号が除去される。液晶セル３０には蓄積容量３３に蓄
えられた充電電圧として−Ｖ50が継続して印加されるこ
とになる。
に印加されていたパルス信号がなくなると、表示信号配
線４２jにゲートが接続されている第２の薄膜トランジ
スタ３２がオフ状態に遷移する。ここで、液晶セル３０
に印加されていた次段の走査信号配線４１i+1のランプ
信号が除去される。液晶セル３０には蓄積容量３３に蓄
えられた充電電圧として−Ｖ50が継続して印加されるこ
とになる。
【００３４】上記手順が、各走査信号配線４１、表示信
号配線４２が順次選択されるごとに、交点にある液晶セ
ル３０、２つの薄膜トランジスタ３１、３２、蓄積容量
３３に対して繰り返し行なわれる。その都度、表示信号
配線４２に印加するパルス波信号を制御することで所望
の電圧を液晶セルに印加できる。なお、上記２つの実施
の形態では図１と図４の構成に係わる本発明の実施例を
示したが、図３、図６の構成に係わる実施例も、第１の
薄膜トランジスタのゲート端子、第２の薄膜トランジス
タのゲート、走査信号配線、表示信号配線の接続が入れ
替わったものであり、同様である。
号配線４２が順次選択されるごとに、交点にある液晶セ
ル３０、２つの薄膜トランジスタ３１、３２、蓄積容量
３３に対して繰り返し行なわれる。その都度、表示信号
配線４２に印加するパルス波信号を制御することで所望
の電圧を液晶セルに印加できる。なお、上記２つの実施
の形態では図１と図４の構成に係わる本発明の実施例を
示したが、図３、図６の構成に係わる実施例も、第１の
薄膜トランジスタのゲート端子、第２の薄膜トランジス
タのゲート、走査信号配線、表示信号配線の接続が入れ
替わったものであり、同様である。
【００３５】また、基準電圧線の印加電圧波形をランプ
波としたが、時間関数であればよく、階段波などでも良
い。さらに、ランプ波形電圧の入力として基準電圧線と
したが、共通電極にランプ波形電圧を入力しても良い。
波としたが、時間関数であればよく、階段波などでも良
い。さらに、ランプ波形電圧の入力として基準電圧線と
したが、共通電極にランプ波形電圧を入力しても良い。
【００３６】また、図２および図５示したタイミングチ
ャートにおいて薄膜トランジスタ１１、１２、３１、３
２のゲートオン，オフマージンは薄膜トランジスタの特
性、ゲート−ドレイン間の寄生容量による電界シフトを
考慮して決定される。
ャートにおいて薄膜トランジスタ１１、１２、３１、３
２のゲートオン，オフマージンは薄膜トランジスタの特
性、ゲート−ドレイン間の寄生容量による電界シフトを
考慮して決定される。
【００３７】
【発明の効果】以上のように本発明によれば、液晶中間
調表示においても、表示信号配線をパルス信号で駆動で
きるため、従来のディジタル信号入力方式における駆動
回路の階調ごとの電圧発生回路が不要となり、またアナ
ログ信号入力方式における精度の高いアナログアンプを
要するＤＡコンバータが不要になり、駆動回路を構成が
簡単で素子特性のばらつきの影響を受けにくいものとす
ることができる。特に駆動回路を画素と同一プロセスで
作製するポリシリコンＴＦＴ−ＬＣＤにおいては比較的
性能の低い素子でもパルス入力による液晶中間調表示が
可能になるという有利な効果が得られる。
調表示においても、表示信号配線をパルス信号で駆動で
きるため、従来のディジタル信号入力方式における駆動
回路の階調ごとの電圧発生回路が不要となり、またアナ
ログ信号入力方式における精度の高いアナログアンプを
要するＤＡコンバータが不要になり、駆動回路を構成が
簡単で素子特性のばらつきの影響を受けにくいものとす
ることができる。特に駆動回路を画素と同一プロセスで
作製するポリシリコンＴＦＴ−ＬＣＤにおいては比較的
性能の低い素子でもパルス入力による液晶中間調表示が
可能になるという有利な効果が得られる。
【００３８】また、走査信号配線が第１の薄膜トランジ
スタのスイッチングのためのパルス信号入力と液晶セル
へ印加する基準電圧入力を兼ねる構成とすることで配線
を低減することができ開口率を上げることができる。
スタのスイッチングのためのパルス信号入力と液晶セル
へ印加する基準電圧入力を兼ねる構成とすることで配線
を低減することができ開口率を上げることができる。
【図１】本発明の第１の実施形態に係るアクティブマト
リックス液晶表示装置の画像表示回路図
リックス液晶表示装置の画像表示回路図
【図２】本発明の第１の実施形態に係るアクティブマト
リックス液晶表示装置の駆動タイミングチャート図
リックス液晶表示装置の駆動タイミングチャート図
【図３】本発明の第１の実施形態に係るアクティブマト
リックス液晶表示装置の画像表示回路図
リックス液晶表示装置の画像表示回路図
【図４】本発明の第２の実施形態に係るアクティブマト
リックス液晶表示装置の画像表示回路図
リックス液晶表示装置の画像表示回路図
【図５】本発明の第２の実施形態に係るアクティブマト
リックス液晶表示装置の駆動タイミングチャート図
リックス液晶表示装置の駆動タイミングチャート図
【図６】本発明の第２の実施形態に係るアクティブマト
リックス液晶表示装置の画像表示回路図
リックス液晶表示装置の画像表示回路図
【図７】従来の実施例におけるアクティブマトリクス液
晶表示装置の構成図
晶表示装置の構成図
１０，３０ 液晶セル １１，１２，３１，３２ 薄膜トランジスタ １３，３３ 蓄積容量 ２１，４１ 走査信号配線 ２２，４２ 表示信号配線 ５０ 液晶パネル ５１ 表示信号駆動装置 ５２ シフトレジスタ ５３ データラッチ ５４ ＤＡコンバータ ５５ 走査信号駆動装置 ５６ ビデオＲＡＭ ５７ 表示コントローラ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−223913（ＪＰ，Ａ) 特開 平７−281639（ＪＰ，Ａ) 特開 昭63−10182（ＪＰ，Ａ) 特開 平８−328515（ＪＰ，Ａ) 特開 平３−71185（ＪＰ，Ａ) 特開 平５−72564（ＪＰ，Ａ) 実開 平２−104327（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1362 G02F 1/1343 G02F 1/133 G09G 3/36
Claims (5)
- 【請求項１】 絶縁基板上に複数の走査信号配線と複数
の表示信号配線とがマトリクス状に配置され、それらの
配線の各交差点に対応してスイッチング素子および画素
電極が形成された画像表示部と、前記走査信号配線に走
査信号を与える走査側駆動回路部と、前記表示信号配線
に表示信号を与える表示側駆動回路部とが形成されたア
クティブマトリクス基板と、絶縁基板上に透明電極が形
成された対向基板と、前記アクティブマトリクス基板と
前記対向基板との間に保持された液晶層とを備えた液晶
表示装置であって、 前記スイッチング素子を介して前記画素電極に接続され
た基準電圧線を持ち、前記各スイッチング素子が２つの
薄膜トランジスタからなり、 第１の薄膜トランジスタのソースまたはドレインの一方
を前記基準電圧線に接続し、他方を第２の薄膜トランジ
スタのソースまたはドレインの一方に接続し、さらに、
当該第２の薄膜トランジスタのソースまたはドレインの
他方を前記画素電極の一方の端子に接続し、さらに、当
該画素電極の他方の端子を共通電極に接続することによ
り、前記基準電圧線、２つの薄膜トランジスタ、画素電
極および共通電極を直列に接続し、 前記第１の薄膜トランジスタのゲートを前記走査信号配
線または前記表示信号配線の一方に接続し、他方に前記
第２の薄膜トランジスタのゲートを接続し、前記走査線
信号および表示信号が前記第１および第２の薄膜トラン
ジスタのスイッチング信号であり、その一方がパルス幅
制御されたことを特徴とするアクティブマトリクス液晶
表示装置。 - 【請求項２】 前記第１の薄膜トランジスタのソースを
マトリクスの隣接する行の走査信号配線と接続すること
により、前記走査信号配線が走査信号入力および接続さ
れている前記隣接する行の薄膜トランジスタのソースへ
の基準電圧入力を兼用させ、かつ基準電圧線を設けるこ
となく画像表示部および駆動回路部を形成した請求項１
に記載のアクティブマトリクス液晶表示装置。 - 【請求項３】 請求項１または２記載の前記アクティブ
マトリクス液晶表示装置を駆動するための方法であっ
て、前記基準電圧線の電圧が走査信号と同期をとり、走
査側駆動回路の発生する走査信号の時間幅と同じ時間幅
で変化する基本波形を持ち、前記走査信号配線に走査信
号が加わっているときに、前記表示信号配線の表示信号
の印加を制御することにより前記２つの薄膜トランジス
タのスイッチングを制御し、前記画素電極に２つの薄膜
トランジスタを介して接続されている基準電圧線の電圧
のうち必要とする大きさの電圧を前記画素電極に印加す
ることを特徴とするアクティブマトリクス表示装置の駆
動方法。 - 【請求項４】 前記基準電圧線の電圧の基本波形がラン
プ波形である請求項３に記載のアクティブマトリックス
表示装置の駆動方法。 - 【請求項５】 前記基準電圧の極性を前記基本波形ごと
に反転させる請求項３または４に記載のアクティブマト
リックス液晶表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21277296A JP3201580B2 (ja) | 1996-08-12 | 1996-08-12 | アクティブマトリクス液晶表示装置およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21277296A JP3201580B2 (ja) | 1996-08-12 | 1996-08-12 | アクティブマトリクス液晶表示装置およびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1054998A JPH1054998A (ja) | 1998-02-24 |
| JP3201580B2 true JP3201580B2 (ja) | 2001-08-20 |
Family
ID=16628146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21277296A Expired - Fee Related JP3201580B2 (ja) | 1996-08-12 | 1996-08-12 | アクティブマトリクス液晶表示装置およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3201580B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6310594B1 (en) | 1998-11-04 | 2001-10-30 | International Business Machines Corporation | Driving method and circuit for pixel multiplexing circuits |
| JP3668394B2 (ja) | 1999-09-13 | 2005-07-06 | 株式会社日立製作所 | 液晶表示装置およびその駆動方法 |
| JP3562585B2 (ja) | 2002-02-01 | 2004-09-08 | 日本電気株式会社 | 液晶表示装置およびその駆動方法 |
| JP2011095564A (ja) * | 2009-10-30 | 2011-05-12 | Seiko Epson Corp | 電気泳動表示装置とその駆動方法、及び電子機器 |
| JP5499638B2 (ja) * | 2009-10-30 | 2014-05-21 | セイコーエプソン株式会社 | 電気泳動表示装置とその駆動方法、及び電子機器 |
-
1996
- 1996-08-12 JP JP21277296A patent/JP3201580B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1054998A (ja) | 1998-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9153189B2 (en) | Liquid crystal display apparatus | |
| US4795239A (en) | Method of driving a display panel | |
| US5940057A (en) | Method and apparatus for eliminating crosstalk in active matrix liquid crystal displays | |
| NL1002584C2 (nl) | Aandrijf schakeling. | |
| KR101029406B1 (ko) | 액정표시장치의 디멀티플렉서와 그 구동방법 | |
| US6628261B1 (en) | Liquid crystal display panel drive circuit and liquid crystal display apparatus having two sample/hold circuits coupled to each signal line | |
| US20040196241A1 (en) | Liquid crystal display | |
| US20200394977A1 (en) | Scanning signal line drive circuit and display device provided with same | |
| US5990877A (en) | Driving circuit of an active matrix liquid crystal display | |
| US20020163488A1 (en) | Liquid crystal display device | |
| KR100864497B1 (ko) | 액정 표시 장치 | |
| US7002563B2 (en) | Driving method for flat-panel display device | |
| US7215308B2 (en) | Display drive method, display element, and display | |
| JP2003173174A (ja) | 画像表示装置および表示駆動方法 | |
| JP2000221932A (ja) | 液晶表示装置およびその駆動方法 | |
| JP3128965B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JP3201580B2 (ja) | アクティブマトリクス液晶表示装置およびその駆動方法 | |
| JP2005165038A (ja) | 液晶表示装置およびその駆動方法、ゲートドライバ | |
| JP3481349B2 (ja) | 画像表示装置 | |
| JPH10161084A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2002099256A (ja) | 平面表示装置 | |
| US6590551B1 (en) | Apparatus and method for driving scanning lines of liquid crystal panel with flicker reduction function | |
| JP4692871B2 (ja) | 表示駆動装置及び表示装置 | |
| US6518947B1 (en) | LCD column driving apparatus and method | |
| JPH10123483A (ja) | 液晶表示装置およびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |