JPH10161084A - 液晶表示装置およびその駆動方法 - Google Patents

液晶表示装置およびその駆動方法

Info

Publication number
JPH10161084A
JPH10161084A JP31784496A JP31784496A JPH10161084A JP H10161084 A JPH10161084 A JP H10161084A JP 31784496 A JP31784496 A JP 31784496A JP 31784496 A JP31784496 A JP 31784496A JP H10161084 A JPH10161084 A JP H10161084A
Authority
JP
Japan
Prior art keywords
potential
signal wiring
pixel electrode
scanning signal
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31784496A
Other languages
English (en)
Inventor
Ryoichi Ogishima
亮一 荻島
Yoneji Takubo
米治 田窪
Satoshi Asada
智 浅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP31784496A priority Critical patent/JPH10161084A/ja
Publication of JPH10161084A publication Critical patent/JPH10161084A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 開口率が大きく、視角が広く、低消費電力で
駆動する液晶表示装置を提供し、係る液晶表示装置にお
いてクロストークを低減し、液晶の誘電率異方性などに
よる直流成分を抑えてフリッカが発生しない駆動方法を
提供する。 【解決手段】 画素電極電位を制御する第1のTFT1
03を介して表示信号電位を画素電極に伝達し、対向電
極電位を制御する第2のTFT105を介して次段の走
査信号配線101より対向電位を対向電極106に印加
し、対向信号配線を不要とする。ゲートドレイン間の寄
生容量109の影響による突き抜け電圧変化を補償する
電位を蓄積容量108を介して前段の走査信号配線10
1より画素電極108に印加する。電位補償後の画素電
極電位の振幅中心値と表示信号の振幅中心値および対向
電極電位とを一致させ、対向信号と表示信号の位相関係
を逆とし、クロストークを低減し、誘電率異方性などに
よる直流成分を抑える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は液晶表示装置および
その駆動方法に関するものである。
【0002】
【従来の技術】薄型、低消費電力という特徴を有する液
晶表示装置は近年、ノ−ト型コンピュ−タ、車載テレビ
等に広く利用されており、更なる表示品質の向上が望ま
れている。特に、液晶ディスプレイはその構造上、視野
角に課題を有しており、これらを改善するための様々な
構成や駆動方法が提案されている。例えば特開平7−3
6058においては、液晶層を挟持した基板面に平行に
電界を印加することにより広視角化を実現している。
【0003】
【発明が解決しようとする課題】しかしながら前記従来
技術の構成では、その構造上、走査信号配線及び表示信
号配線の他に、対向信号配線を同一基板内に必要とする
ため開口率の低下が避けられない。開口率の低下による
輝度の低下は、バックライトの輝度を増加することによ
り補う必要があり、バックライトの高輝度化は消費電力
増大の原因となっている。又、走査信号配線と対向信号
配線を平行して構成する必要があるため、走査信号配線
と対向信号配線のショートによる歩留まりの低下が問題
となる。
【0004】また上記の横電界方式は視野角特性は優れ
ているものの、構造上画素電極と対向電極間のいわゆる
液晶容量が非常に小さくなるので、画素領域での画素の
静電容量が小さくなる。一方、スイッチング素子のゲー
ト−ドレイン間、つまり走査配線と画素電極間に生じる
寄生容量による画素電極電位の歪みを受けやすくなる。
これによってクロストークといった表示上の課題が発生
しやすくなるという問題がある。
【0005】また液晶表示装置の駆動方法において、画
素電極電位および対向電極電位は走査ごとに変位する
が、その画素電極電位の変位と対向電極電位の変位がう
まく補償されていない場合は液晶の誘電率異方性などに
よる直流成分が生じ、それがフリッカの原因となり、液
晶表示装置の表示品質を低下させていた。
【0006】本発明はかかる点に鑑み、開口率が大き
く、視角が広く、低消費電力、更に歩留まりの向上が可
能である液晶表示装置を提供し、係る液晶表示装置にお
いてクロストークを低減し、液晶の誘電率異方性などに
よる直流成分を抑えてフリッカが発生しない駆動方法を
提供することを目的とする。
【0007】
【課題を解決するための手段】上記目的を達成するため
に本発明の液晶表示装置は、パネル基板の表面に構成さ
れた互いに交差する表示信号配線及び走査信号配線と、
前記走査信号配線及び前記表示信号配線の各交点に対応
してマトリックス状に配置され、走査信号によりオン・
オフが制御される第1のスイッチング素子と、前記第1
のスイッチング素子を介して表示信号が印加される画素
電極と、前記走査信号配線及び前記表示信号配線の各交
点に対応してマトリックス状に配置され、走査信号によ
りオン・オフが制御される第2のスイッチング素子と、
前記第2のスイッチング素子を介して前記第2のスイッ
チング素子が接続されている前記走査信号配線の少なく
とも1段前又は1段後の走査信号配線より駆動信号が印
加され、前記画素電極との間に前記パネル基板に対して
略平行な電界を生ずる対向電極を具備することを特徴と
する。
【0008】かかる構成により、対向信号配線を不要と
した液晶表示装置となり、開口率が大きく、視角が広
く、低消費電力、更に歩留まりの向上が可能である液晶
表示装置を実現できる。
【0009】さらに本発明の液晶表示装置は、前記第1
のスイッチング素子が接続されている前記走査信号配線
の少なくとも1段前又は1段後の走査信号配線と前記画
素電極との間に蓄積容量を構成することが好ましい。
【0010】さらに本発明の液晶表示装置は、前記第2
のスイッチング素子が接続されている前記走査信号配線
の少なくとも1段前又は1段後の走査信号配線であって
前記対向電極に駆動信号を与える走査信号配線とは別の
走査配線と前記対向電極との間に容量を構成することが
好ましい。
【0011】かかる構成により、画素電極電位および対
向電極電位を補償し、寄生容量による画素電極電位およ
び対向電極電位の歪みの影響を低減でき、クロストーク
を抑えることができる。
【0012】また上記目的を達成するために本発明の液
晶表示装置の駆動方法は、信号配線に印加する電位を隣
接する信号配線毎にそのレベルを反転させ、前記第1お
よび第2のスイッチング素子のオン期間に、前記第1の
スイッチング素子を介して前記信号配線の電位を前記画
素電極に伝達し、前記第2のスイッチング素子を介して
接続されている前記走査信号配線の電位を対向電極に伝
達し、前記対向電極に伝達される信号の電位がハイとロ
ーの2つの電位レベルを持ち、少なくとも1フレーム毎
に、前記対向電極に伝達される信号の電位レベルが切り
替わることを特徴とする。
【0013】かかる方法により、寄生容量の影響による
変位後の画素電極電位の振幅の中心値と対向電極電位に
印加する信号の振幅の中心値とが一致し、液晶の誘電率
異方性などによる直流成分を抑え、フリッカを発生させ
ることのない液晶表示装置の駆動方法が実現できる。
【0014】また上記目的を達成するために本発明の液
晶表示装置の駆動方法は、信号配線に印加する電位を隣
接する信号配線毎にそのレベルを反転させ、前記第1お
よび第2のスイッチング素子のオン期間に、前記第1の
スイッチング素子を介して前記信号配線の電位を前記画
素電極に伝達し、前記第2のスイッチング素子を介して
接続されている前記走査信号配線の電位を前記対向電極
に伝達し、前記対向電極に伝達される駆動信号は一定値
であることを特徴とする。
【0015】さらに上記の液晶表示装置の駆動方法は、
前記スイッチング素子のオフ期間に、前記画素電極との
間の蓄積容量を介して走査信号配線より前記画素電極に
変調信号を印加することが好ましい。
【0016】さらに上記の液晶表示装置の駆動方法は、
前記蓄積容量を介して画素電極に印加する変調信号によ
る変調および前記寄生容量の影響を受けた後の前記画素
電極電位の振幅の中心値が前記対向電極電位の値と同じ
であることが好ましい。
【0017】かかる方法により、寄生容量による画素電
極電位の歪みを補償するための変調電位を画素電極に与
えることができ、クロストークを低減させることができ
る。また、寄生容量の影響による変位後の画素電極電位
の振幅の中心値と対向電極電位に印加する信号の振幅の
中心値とが一致し、液晶の誘電率異方性などによる直流
成分を抑え、フリッカを発生させることのない液晶表示
装置の駆動方法が実現できる。
【0018】また上記目的を達成するために本発明の液
晶表示装置は、パネル基板の表面に構成された互いに交
差する表示信号配線及び走査信号配線と、前記走査信号
配線及び前記表示信号配線の各交点に対応して少なくと
も前記表示信号配線の1段毎に前記走査信号配線の上下
に交互に千鳥状に構成され、走査信号によりオン・オフ
が制御される第1のスイッチング素子と、前記第1のス
イッチング素子を介して表示信号が印加される画素電極
と、前記走査信号配線と前記表示信号配線の各交点に対
応してマトリックス状に配置され、走査信号によりオン
・オフが制御される第2のスイッチング素子と、前記第
2のスイッチング素子を介して前記第2のスイッチング
素子が接続されている前記走査信号配線の少なくとも1
段前又は1段後の走査信号配線より駆動信号が印加さ
れ、前記画素電極との間に前記パネル基板に対して略平
行な電界を生ずる対向電極を具備することを特徴とす
る。
【0019】かかる構成により、電位が変化する画素電
極を信号配線1つおきにすることができ、さらにクロス
トークの低減を図ることができる。また対向信号配線を
不要とした液晶表示装置となり、開口率が大きく、視角
が広く、低消費電力、更に歩留まりの向上が可能である
液晶表示装置を実現できる。
【0020】さらに本発明に係る液晶表示装置は、前記
第1のスイッチング素子の前記走査信号配線に対する接
続方向に対応して、前記第1のスイッチング素子が接続
されている前記走査信号配線の1段前又は1段後の走査
信号配線と前記画素電極との間に蓄積容量を構成するこ
とが好ましい。
【0021】さらに本発明の液晶表示装置は、前記第2
のスイッチング素子が接続されている前記走査信号配線
の少なくとも1段前又は1段後の走査信号配線であって
前記対向電極に駆動信号を与える走査信号配線とは別の
走査配線と前記対向電極との間に容量を構成することが
好ましい。
【0022】かかる構成により、画素電極電位および対
向電極電位を補償し、寄生容量による画素電極電位およ
び対向電極電位の歪みの影響を低減でき、また電位が変
化する画素電極を信号配線1つおきにすることができ、
さらにクロストークの低減を図ることができる。
【0023】また上記目的を達成するために本発明の液
晶表示装置の駆動方法は、前記信号配線に印加する電位
を隣接する信号配線毎にそのレベルを反転させ、かつ1
走査期間ごとにさらにそのレベルを反転させ、前記第1
および第2のスイッチング素子のオン期間に、前記第1
のスイッチング素子を介して前記信号配線の電位を前記
画素電極に伝達し、前記第2のスイッチング素子を介し
て接続されている前記走査信号配線の電位を対向電極に
伝達し、前記対向電極に伝達される信号の電位がハイと
ローの2つの電位レベルを持ち、少なくとも1フレーム
毎に前記対向電極に伝達される信号の電位レベルが切り
替わることを特徴とする。
【0024】かかる方法により、寄生容量の影響による
変位後の画素電極電位の振幅の中心値と対向電極電位に
印加する信号の振幅の中心値とが一致し、液晶の誘電率
異方性などによる直流成分を抑え、フリッカを発生させ
ることのない液晶表示装置の駆動方法が実現できる。
【0025】また上記目的を達成するために本発明の液
晶表示装置の駆動方法は、信号配線に印加する電位を隣
接する信号配線毎にそのレベルを反転させ、かつ1走査
期間ごとにさらにそのレベルを反転させ、前記第1およ
び第2のスイッチング素子のオン期間に、前記第1のス
イッチング素子を介して前記信号配線の電位を前記画素
電極に伝達し、前記第2のスイッチング素子を介して接
続されている前記走査信号配線の電位を前記対向電極に
伝達し、前記対向電極に伝達される駆動信号は一定値で
あることを特徴とする。
【0026】また上記目的を達成するために本発明の液
晶表示装置の駆動方法は、前記スイッチング素子のオフ
期間に、前記画素電極との間の蓄積容量を介して走査信
号配線より前記画素電極に変調信号を印加することを特
徴とする。
【0027】さらに上記の液晶表示装置の駆動方法は、
前記画素電極の電位を変調するために印加される走査配
線の変調電位が、走査配線のスイッチング素子オン期間
の前後で印加されることが好ましい。
【0028】さらに上記の液晶表示装置の駆動方法は、
前記蓄積容量を介して画素電極に印加する変調信号によ
る変調および前記寄生容量の影響を受けた後の前記画素
電極電位の振幅の中心値が前記対向電極電位の値と同じ
であることが好ましい。
【0029】かかる方法により、寄生容量による画素電
極電位の歪みを補償するための変調電位を画素電極に与
えることができ、また電位が変化する画素電極を信号配
線1つおきにすることができ、クロストークを低減させ
ることができる。
【0030】
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。
【0031】(実施形態1)図1に本発明の実施形態1
に係る液晶表示装置の等価回路を示す。101は走査信
号配線、102は表示信号配線、103は第1のTFT
であり、そのゲ−ト電極は第Nライン目(Nは整数)の
走査信号配線101に接続され、ソ−ス電極は第Mライ
ン目(Mは整数)の表示信号配線102に接続されてい
る。104は画素電極であり第1のTFT103のドレ
イン電極に接続されている。105は第2のTFTであ
り、そのゲ−ト電極は第Nライン目(Nは整数)の走査
信号配線101に接続され、ソ−ス電極は第n+1ライン
目(Nは整数)の走査信号配線101に接続されてい
る。106は対向電極であり第2のTFT105のドレ
イン電極に接続されている。107は画素電極104と
対向電極106との間に形成される液晶容量(Clc)で
あり、108は液晶層の電荷保持能力の不足分を補償し
走査信号配線101の電位変化により画素電極104に
変調をかけるために、第Nライン目の第1のTFT10
3に接続された画素電極104と第n-1ライン目の走査
信号配線101との間に形成された蓄積容量(Cst)で
ある。109は第1のTFT103のゲ−ト電極とドレ
イン電極間に発生する寄生容量(Cgd)、110は対向
電極106に印加された電荷を保持する補助容量であ
る。この構成が表示信号配線方向及び走査信号配線方向
にマトリックス状に繰り返し形成されているものとす
る。
【0032】図2は、本実施形態1の一構成例であり、
ある1画素に着目している。ここで、105aは第2の
TFT105のドレイン電極、105bは第2のTFT
105のソース電極、111は第2のTFTのドレイン
電極105aと対向電極106を接続するコンタクトホ
ール1、112は第2のTFTのソース電極と走査信号
配線101を接続するコンタクトホール2、113は補
助容量110と対向電極104を接続するコンタクトホ
ール3である。
【0033】図3は本実施形態1における走査信号配線
101と表示信号配線102における信号のタイミング
関係を示した図であり、Vsig(m)は表示信号配線102
の第mラインにおける信号波形でありフレームによりレ
ベルが反転している。ここでVg(n-1)は走査信号配線1
01の第n-1ラインにおける信号波形、Vg(n)は走査信
号配線101の第nラインにおける信号波形、Vg(n+1)
は走査信号配線101の第n+1ラインにおける信号波形
である。
【0034】図4は本実施形態1における、走査信号配
線101と表示信号配線102における信号波形及び、
画素電極104における信号電位の関係を示した図であ
り、Vsig(m)は表示信号配線102の第mラインにおけ
る信号波形、Vg(n)は走査信号配線101の第nライン
における信号波形、Vg(n+1)は走査信号配線101の第
n+1ラインにおける信号波形、Vpは走査信号配線101
の第nライン及び表示信号配線102の第mラインの交
点に位置する画素電極104における電位である。
【0035】また、図3および図4において、Vgonは
TFTオン電位レベル、VgoffはTFTオフ電位レベ
ル、Vcom_aは信号電圧がロー側の電位Vsの場合に対向
電極電位として与えるハイ側の電位、Vcom_bは信号電
圧がハイ側の電位Vcの場合に対向電極電位として与え
るロー側の電位である。
【0036】以上のように構成された本実施形態の液晶
表示装置および駆動方法において、以下その動作を説明
する。まず図3に示す駆動信号を図1に示す液晶表示装
置に印加した場合の画素電極104における電圧につい
て図4を用いて説明する。
【0037】図4の(a)の領域において、走査信号V
g(n)の電位がVgonとなるタイミングで、画素電極10
4には表示信号Vcが印加され、画素電極電圧Vp=Vc
となる。対向電極電位はX(n+1)の走査配線に印加され
ている電位Vcom_bとなっている。
【0038】次に、走査信号Vg(n)の電位がVgonから
Vgoffに変化することにより、寄生容量109を介して
画素電極104の電位はΔV1変化する。
【0039】ここで、ΔV1=Cgd/Ctot・(Vgon−
Vgoff)である。
【0040】但し、Ctot=Clc+Cst+Cgdとする。
【0041】よって液晶印加電圧Vlc_aは、Vlc_a=V
com_b−(Vc−ΔV1)となる。
【0042】同様にして図4の(b)の領域において、
走査信号Vg(n)の電位がVgonとなるタイミングで、画
素電極104には表示信号Vsが印加され、画素電極電
圧Vp=Vsとなる。ここで対向電極電位はX(n+1)の走
査配線に印加されている電位Vcom_aとなっている。
【0043】次に、走査信号Vg(n)の電位がVgonから
Vgoffに変化することにより、寄生容量109を介して
画素電極104の電位はΔV2変化する。
【0044】ここで、ΔV2=Cgd/Ctot・(Vgon−
Vgoff)=ΔV1となる。
【0045】よって液晶印加電圧Vlc_bは、Vlc_b=V
com_a−(Vs−ΔV2)となる。
【0046】ここで、 Vlc_a+Vlc_b=0 すなわち、 Vcom_a+Vcom_b−(Vc+Vs)+Ktg・(Vgon−Vg
off)=0 ただし、Ktg=Cgd/Ctotとする。
【0047】上記の条件を満たすVcom_a及びVcom_bを
設定した場合には、対向電極電位Vcomの振幅の中心と
画素電極電位Vpの振幅の中心が一致し、液晶の誘電率
異方性等による直流成分が生じず、フリッカのない表示
を実現することができる。又、対向電極電位Vcomと表
示信号Vsigは互いに逆位相であるため、表示信号振幅
を小さく保ったまま液晶印加電圧を大きくすることが可
能であり、低消費電力化も実現できる。更に、図2に示
すように対向信号配線が不要となるため、開口率の向上
が可能となる。
【0048】(実施形態2)図5に本発明の第2の実施
形態に係る液晶表示装置の等価回路を示す。201は走
査信号配線、202は表示信号配線、203は第1のT
FTであり、そのゲ−ト電極は第Nライン目(Nは整
数)の走査信号配線201に接続され、ソ−ス電極は第
Mライン目(Mは整数)の表示信号配線202に接続さ
れている。204は画素電極であり第1のTFT203
のドレイン電極に接続されている。205は第2のTF
Tであり、そのゲ−ト電極は第Nライン目(Nは整数)
の走査信号配線201に接続され、ソ−ス電極は第N+1
ライン目(Nは整数)の走査信号配線201に接続され
ている。206は対向電極であり第2のTFT205の
ドレイン電極に接続されている。207は画素電極20
4と対向電極206との間に形成される液晶容量(Cl
c)であり、208は液晶層の電荷保持能力の不足分を
補償し走査信号配線201の電位変化により画素電極2
04に変調をかけるために、第Nライン目の第1のTF
T203に接続された画素電極204と第N-1ライン目
の走査信号配線201との間に形成された蓄積容量(C
st)である。209は第1のTFT203のゲ−ト電極
とドレイン電極間に発生する寄生容量(Cgd)である。
この構成が表示信号配線方向及び走査信号配線方向にマ
トリックス状に繰り返し形成されているものとする。
【0049】図6は本実施形態における走査信号配線2
01と表示信号配線202における信号のタイミングチ
ャートであり、Vsig(m)は表示信号配線202の第mラ
インにおける信号波形、Vg(n-1)は走査信号配線201
の第n-1ラインにおける信号波形、Vg(n)は走査信号配
線201の第nラインにおける信号波形、Vg(n+1)は走
査信号配線201の第n+1ラインにおける信号波形であ
る。
【0050】図7は本実施形態における、走査信号配線
201と表示信号配線202における信号波形及び、画
素電極204における信号電位の関係を示した図であ
り、Vsig(m)は表示信号配線202の第mラインにおけ
る信号波形、Vg(n-1)は走査信号配線201の第n-1ラ
インにおける信号波形、Vg(n)は走査信号配線201の
第nラインにおける信号波形、Vg(n+1)は走査信号配線
201の第n+1ラインにおける信号波形、Vpは走査信号
配線201の第nライン及び表示信号配線202の第m
ラインの交点に位置する画素電極204における電位変
化である。又、図6及び図7においてVgonはTFTオ
ン電位レベル、VgoffはTFTオフ電位レベル、Ve(+)
はハイ側補償電位レベル、Ve(-)はロー側補償電位レベ
ル、Vcomは対向電極電位である。また、表示信号Vsig
のレベルは1走査期間(1フレーム)毎に反転してい
る。
【0051】以上のように構成された本実施形態の液晶
表示装置において、以下その動作を説明する。まず図6
に示す駆動信号を図5に示す液晶表示装置に印加した場
合の、画素電極204における電位について、図7を用
いて説明する。図5より、画素電極204は、蓄積容量
208を介して前段の走査信号配線X(n-1)に、また寄
生容量209を介して自段の走査信号配線X(n)に容量
的に結合している。そのため、画素電極204における
電位は、表示信号配線Y(m)より供給される表示信号電
位と、蓄積容量208に接続した走査信号配線の電位変
化により励起される電圧(容量結合電圧と呼ぶ)と、寄
生容量209に接続した走査信号配線の電位変化により
励起される電圧(突き抜け電位と呼ぶ)に依存する。ま
た、液晶に印加される電圧は、画素電極204と、第2
のTFT205を介して次段の走査信号配線X(n+1)よ
り供給される対向信号Vcomとの電位差である。図7に
おいて、(a)はハイ側補償電位による変調、(b)は
ロー側補償電位による変調を示している。
【0052】ここで、図7の(a)の領域のタイミング
a1においては、自段の走査信号Vg(n)の電位変化によ
る突き抜け電圧ΔVa1が生じ画素電極204に印加され
る。
【0053】ここで、 ΔVa1=Cgd/Ctot・(Ve(-)−Vgon) と表せる。ただし Ctot=Clc+Cst+Cgd とする。次にタイミングa2においては、前段の走査信
号Vg(n-1)の電位変化による容量結合電圧ΔVa2が生じ
画素電極204に印加される。ここで、 ΔVa2=Cst/Ctot・(Vgoff−Ve(+)) と表せる。更にタイミングa3においては、自段の走査
信号Vg(n)の電位変化による突き抜け電圧ΔVa3が画素
電極204に印加される。ここで、 ΔVa3=Cgd/Ctot・(Vgoff−Ve(-)) と表せる。よって、容量結合電圧及び突き抜け電圧の合
計ΔVtaは ΔVta=ΔVa1+ΔVa2+ΔVa3 =Ktg(Vgoff−Vgon)+Kzg(Vgoff−Ve(+)) と表せる。ただし Ktg=Cgd/Ctot Kzg=Cst/Ctot とする。同様にして、図7の(b)の領域の、各タイミ
ングb1〜b3における電位変化ΔVb1〜ΔVb3はそれ
ぞれ、 ΔVb1=Cgd/Ctot・(Ve(+)−Vgon) ΔVb2=Cst/Ctot・(Vgoff-Ve(-)) ΔVb3=Cgd/Ctot・(Vgoff−Ve(+)) と表せる。よって、容量結合電圧及び突き抜け電圧の合
計ΔVtbは ΔVtb=ΔVb1+ΔVb2+ΔVb3 =Ktg(Vgoff−Vgon)+Kzg(Vgoff−Ve(-)) と表せる。ここで、 ΔVta+ΔVtb=0 すなわち、 2Ktg(Vgon−Vgoff)+Kzg(2Vgoff−Ve(+)−V
e(-))=0 を満たす電位を設定した場合には、画素電極電位Vpの
表示信号Vsig(m)からのハイ側への電位変化分とロー側
への電位変化分の合計が0となり、画素電極電位Vpの
振幅の中心、表示信号Vsig(m)の振幅の中心および対向
電極電位Vcomが一致し、液晶の誘電率異方性等による
直流成分が生じず、フリッカのない表示を実現すること
ができる。また、蓄積容量を介して走査信号を画素電極
に印加できるため、表示信号振幅を小さく保ったまま液
晶印加電圧を大きくすることが可能なため、低消費電力
化も実現できる。更に、本駆動法によれば液晶の持つ誘
電率異方性により、表示信号電位Vsigの振幅が突き抜
け電位などにより変化した場合、その変化直後に前記突
き抜け電位の変化以上の補償電位が画素電極204の振
幅方向に印加されるため、応答速度の高速化に有効であ
る。
【0054】なお、本実施形態において、対向信号と表
示信号の空間的及び時間的位置関係を逆にした場合、す
なわち、接続関係を前段と後段を逆にした接続の場合で
あって、走査信号Vgにおいて、対向信号Vcomをゲ−ト
オン信号Vgonの直後に印加し、補償電圧Ve(+)又は、
Ve(-)をゲ−トオン信号Vgonの直前に印加し、蓄積容
量を次段の走査信号配線201に接続し、第2のTFT
205のソ−ス電極を前段の走査信号配線201に接続
した場合にも同様の効果が得られる。
【0055】(実施形態3)図8に本発明の第3の実施
形態に係る液晶表示装置の等価回路を示す。301は走
査信号配線、302は表示信号配線、303は第1のT
FTであり、そのゲ−ト電極は第Nライン目(Nは整
数)の走査信号配線301に接続され、ソ−ス電極は第
Mライン目(Mは整数)の表示信号配線302に接続さ
れている。304は画素電極であり第1のTFT303
のドレイン電極に接続されている。305は第2のTF
Tであり、そのゲ−ト電極は第Nライン目(Nは整数)
の走査信号配線301に接続され、ソ−ス電極は第N−
1ライン目(Nは整数)の走査信号配線301に接続さ
れている。306は対向電極であり前段の第2のTFT
305のドレイン電極に接続されている。307は画素
電極304と対向電極306の間に形成される液晶容量
(Clc)であり、308は液晶層の電荷保持能力の不足
分を補償し走査信号配線301の電位変化により画素電
極304に変調をかけるために、画素電極304と第N-
1ライン目または第N+1ライン目の走査信号配線301と
の間に形成された蓄積容量(Cst)である。309はT
FT303のゲ−ト電極とドレイン電極間に発生する寄
生容量(Cgd)である。ここで、第1のTFT303は
表示信号配線302の1本毎に、走査信号配線301の
上下に構成され、必然的に第1のTFTの寄生容量30
9も表示信号配線302の1本毎に、走査信号配線30
1の上下に構成される。すなわち、第nライン目の走査
信号配線X(n)の上部に構成された第1のTFT303
に接続された画素電極304には、その前段の走査信号
配線X(n-1)に接続した蓄積容量308が接続される
(以後、前段容量構成と呼ぶ)。また、第nライン目の
走査信号配線X(n)の下部に構成された第1のTFT3
03に接続された画素電極304には、その後段の走査
信号配線X(n-1)に接続した蓄積容量308が接続され
る(以後、後段容量構成と呼ぶ)。
【0056】図9は本実施例における走査信号配線30
1と表示信号配線302における信号のタイミング関係
を示した図であり、Vsig(m)は表示信号配線302の第
mラインにおける信号波形、Vsig(m+1)は表示信号配線
302の第m+1ラインにおける信号波形、Vg(n-1)は走
査信号配線301の第n-1ラインにおける信号波形、Vg
(n)は走査信号配線301の第nラインにおける信号波
形、Vg(n+1)は走査信号配線301の第n+1ラインにお
ける信号波形である。
【0057】図10は前段容量構成の画素に着目した場
合の、走査信号配線301と、表示信号配線302にお
ける信号波形及び、画素電極304における信号電位の
関係を示した図であり、Vsig(m)は表示信号配線302
の第mラインにおける信号波形、Vg(n-1)は走査信号配
線301の第n-1ラインにおける信号波形、Vg(n)は走
査信号配線301の第nラインにおける信号波形、Vg
(n+1)は走査信号配線301の第n+1ラインにおける信号
波形、Vpは走査信号配線301の第nライン及び表示
信号配線302の第mラインの交点に位置する画素電極
304における電位である。
【0058】図11は後段容量構成の画素に着目した場
合の、走査信号配線301と、表示信号配線302にお
ける信号波形及び、画素電極304における信号電位の
関係を示した図であり、Vsig(m+1)は表示信号配線30
2の第m+1ラインにおける信号波形、Vg(n-1)は走査信
号配線301の第n-1ラインにおける信号波形、Vg(n)
は走査信号配線301の第nラインにおける信号波形、
Vg(n+1)は走査信号配線301の第n+1ラインにおける
信号波形、Vpは走査信号配線301の第nライン及び
表示信号配線302の第m+1ラインの交点に位置する画
素電極304における電位である。また、図9、図10
および図11において、VgonはTFTオン電位レベ
ル、VgoffはTFTオフ電位レベル、Ve(+)はハイ側補
償電位レベル、Ve(-)はロー側補償電位レベル、Vcom
は対向電極電位である。また、Vsigのレベルは1走査
期間(1フレーム)毎および表示信号配線302の1本
毎に反転している。
【0059】以上のように構成されたこの実施例の液晶
表示装置において、以下その動作を説明する。まず、図
8の前段容量構成部に、図9に示す信号を入力した場合
について説明する。ここで、画素電極304は、蓄積容
量308を介して前段の走査信号配線X(n-1)に、又寄
生容量309を介して自段の走査信号配線X(n)に容量
的に結合している。そのため、画素電極304における
電位は、表示信号配線Y(m)より供給される表示信号Vs
ig(m)と、蓄積容量308に接続した走査信号配線X(n-
1)の電位変化により励起される電圧(容量結合電圧と呼
ぶ)と、寄生容量309に接続した走査信号配線X(n)
の電位変化により励起される電圧(突き抜け電位と呼
ぶ)に依存する。また液晶に印加される電圧は、画素電
極304と、第2のTFT305を介して前段の走査信
号配線X(n-2)より供給される対向信号Vcomとの電位差
である。図10において、(a)はハイ側補償電位によ
る変調、(b)はロー側補償電位による変調を示してい
る。ここで、図10の(a)の領域のタイミングa1に
おいては、自段の走査信号Vg(n)の電位変化による突き
抜け電圧と、前段の走査信号Vg(n-1)の電位変化による
容量結合電圧の和であるΔVa1が画素電極304に印加
される。ここで、 ΔVa1=Cgd/Ctot・(Vcom−Vgon)+Cst/Ctot
(Ve(+)−Vcom) と表せる。ただし Ctot=Clc+Cst+Cgd とする。次に、タイミングa2においては、前段の走査
信号Vg(n-1)の電位変化による容量結合電圧ΔVa2が画
素電極304に印加される。ここで、 ΔVa2=Cst/Ctot・(Vgoff−Ve(+)) と表せる。タイミングa3においては、自段の走査信号
Vg(n)の電位変化による突き抜け電圧ΔVa3が画素電極
304に印加される。ここで、 ΔVa3=Cgd/Ctot・(Ve(-)−Vcom) となる。更にタイミングa4において、自段の走査信号
Vg(n)の電位変化による突き抜け電圧ΔV4aが画素電極
304に印加される。ここで、 ΔV4a=Cgd/Ctot・(Vgoff−Ve(-)) と表せる。よって、容量結合電圧及び突き抜け電圧の合
計ΔVtaは ΔVta=ΔVa1+ΔVa2+ΔVa3+ΔV4a =Ktg(Vgoff−Vgon)+Kzg(Vgoff−Vcom) と表せる。ただし Ktg=Cgd/Ctot Kzg=Cst/Ctot とする。同様にして、図10の(b)の領域の各タイミ
ングb1〜b4における電位変化ΔVb1〜ΔV4bはそれ
ぞれ、 ΔVb1=Cgd/Ctot・(Vcom−Vgon)+Cst/Ctot
・(Ve(-)−Vcom) ΔVb2=Cst/Ctot・(Vgoff−Ve(-)) ΔVb3=Cgd/Ctot・(Ve(+)−Vcom) ΔV4a=Cgd/Ctot・(Vgoff−Ve(+)) となる。よって、容量結合電圧及び突き抜け電圧の合計
ΔVtbは ΔVtb=ΔVb1+ΔVb2+ΔVb3+ΔV4b =Ktg(Vgoff−Vgon)+Kzg(Vgoff−Vcom) と表せる。
【0060】次に、図8の後段容量構成部に、図9に示
す信号を入力した場合について説明する。ここで、画素
電極304は、蓄積容量308を介して次段の走査信号
配線X(n+1)に、また寄生容量309を介して自段の走
査信号配線X(n)に容量的に結合している。そのため、
画素電極304における電位Vpは、表示信号配線Y(m+
1)より供給される表示信号電位と、蓄積容量308に接
続した走査信号配線X(n+1)の電位変化により励起され
る電圧(容量結合電圧と呼ぶ)と、寄生容量309に接
続した走査信号配線X(n)の電位変化により励起される
電圧(突き抜け電位と呼ぶ)に依存する。また、液晶に
印加される電圧は、画素電極304と、第2のTFT3
05を介して前段の走査信号配線X(n-1)より供給され
る対向信号Vcomとの電位差である。図11において、
(c)はハイ側補償電位による変調、(d)はロー側補
償電位による変調を示している。
【0061】ここで、図11の(c)の領域のタイミン
グc1においては次段の走査信号Vg(n-1)の電位変化に
よる容量結合電圧と自段の走査信号Vg(n)の電位変化に
よる突き抜け電圧の和であるΔV1cが画素電極304に
印加される。
【0062】ΔV1c=Cgd/Ctot・(Vcom−Vgon)
+Cst/Ctot・(Vgon−Ve(-)) タイミングc2においては、次段の走査信号Vg(n+1)の
電位変化による容量結合電圧と、自段の走査信号配線V
g(n)の電位変化による突き抜け電圧の和であるΔV2cが
画素電極304に印加される。
【0063】ΔVc2=Cgd/Ctot・(Ve(-)−Vcom)
+Cst/Ctot・(Vcom−Vgon) タイミングc3においては、自段の走査信号Vg(n)の電
位変化による突き抜け電圧ΔVc3が画素電極304に印
加される。ここで、 ΔVc3=Cgd/Ctot・(Vgoff−Ve(-)) タイミングc4においては、次段の走査信号Vg(n+1)の
電位変化による容量結合電圧ΔVc4が画素電極304に
印加される。
【0064】ΔVc4=Cst/Ctot・(Ve(+)−Vcom) 更にタイミングc5においては、次段の次段の走査信号
Vg(n+1)の電位変化による容量結合電圧ΔVc5が画素電
極304に印加される。
【0065】 ΔVc5=Cst/Ctot・(Vgoff−Ve(+)) よって、容量結合電圧及び突き抜け電圧の合計ΔVtcは ΔVtc=ΔVc1+ΔVc2+ΔVc3+ΔVc4+ΔVc5 =Ktg(Vgoff−Vgon)+Kzg(Vgoff−Ve(-)) と表せる。ただし Ktg=Cgd/Ctot Kzg=Cst/Ctot とする。同様にして、図11の(b)の領域の、各タイ
ミングd1〜d4における電位変化ΔVd1〜ΔVd4はそ
れぞれ、 ΔVd1=Cgd/Ctot・(Vcom−Vgon)+Cst/Ctot
・(Vgon−Ve(+)) ΔVd2=Cgd/Ctot・(Ve(+)−Vcom)+Cst/Ctot
・(Vcom−Vgon) ΔVd3=Cgd/Ctot・(Vgoff−Ve(+)) ΔVd4=Cst/Ctot・(Ve(-)−Vcom) ΔVd5=Cst/Ctot・(Vgoff−Ve(-)) となる。よって、容量結合電圧及び突き抜け電圧の合計
ΔVtdは ΔVtd=ΔVd1+ΔVd2+ΔVd3+ΔVd4+ΔVd5 =Ktg(Vgoff−Vgon)+Kzg(Vgoff−Ve(+)) と表せる。ここで、 ΔVta+ΔVtb=0 及び、 ΔVtc+ΔVtd=0 すなわち、 2Ktg(Vgoff−Vgon)+Kzg(2Vgoff−Ve(-)−
Ve(+))=0 を満たす電位を設定した場合には、表示信号Vsigの
振幅の中心と画素電極電位Vpの振幅の中心及び対向電
極電位Vcomが一致し、液晶の誘電率異方性等による
直流成分が生じず、フリッカのない表示を実現すること
ができると同時に、高速応答化に効果的であり、更に、
隣り合う表示信号配線302の信号のレベルを反転して
いることにより、クロスト−クの減少に効果的である。
【0066】(実施形態4)図12に本発明の第4の実
施形態に係る液晶表示装置の等価回路を示す。図12に
おいて、401は表示信号をラッチするラッチ回路、4
02は1水平走査期間タイミングをずらすバッファメモ
リ、403は出力回路、404は表示信号配線、405
は垂直駆動回路、406は走査信号配線である。本実施
形態が第2の実施形態と異なっている点は、表示信号配
線1本毎にバッファメモリ402を有することである。
バッファメモリ402により、表示信号配線1本毎に表
示信号のタイミングは1水平走査期間分遅延するため、
TFTを千鳥状に構成した場合においても、上下のズレ
のない正常な画像を表示することが可能である。
【0067】
【発明の効果】以上説明したように、本発明の液晶表示
装置は、対向電極配線が不要となり、開口率が大きくな
る。スイッチング素子の構成位置関係を、表示信号配線
及び走査信号配線各交点に対応して少なくとも前記表示
信号配線の1段毎に前記走査信号配線の上下に交互に千
鳥状に構成する関係にすることにより、電位が変化する
画素電極を信号配線1つおきにすることができ、クロス
トークの低減を図ることができる。また本発明の液晶表
示装置の駆動方法により画素電極電位および対向電極電
位を補償し、寄生容量による画素電極電位および対向電
極電位の歪みの影響を低減でき、クロストークを抑える
ことができる。さらに、前記蓄積容量を介して画素電極
に印加する変調信号による変調および前記寄生容量の影
響を受けた後の前記画素電極電位の振幅の中心値が一定
値である対向電極電位の値と同じものとすることによ
り、寄生容量の影響による変位後の画素電極電位の振幅
の中心値と対向電極電位に印加する信号の振幅の中心値
とが一致し、液晶の誘電率異方性などによる直流成分を
抑え、フリッカを発生させることのない液晶表示装置の
駆動方法が実現できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態における液晶表示装置
の等価回路。
【図2】同実施形態における液晶表示蔵置の一構成例
【図3】同実施形態の動作説明図
【図4】同実施形態の動作説明図
【図5】本発明の第2の実施形態における液晶表示装置
の等価回路。
【図6】同実施形態の動作説明図。
【図7】同実施形態の動作説明図。
【図8】本発明の第3の実施形態における液晶表示装置
の等価回路。
【図9】同実施形態の動作説明図。
【図10】同実施形態の動作説明図。
【図11】同実施形態の動作説明図。
【図12】本発明の第4の実施形態における液晶表示装
置の等価回路。
【符号の説明】
101,201,301 走査信号配線 102,202,302 表示信号配線 103,203,303 第1のTFT 104,204,304 画素電極 105,205,305 第2のTFT 105a 第2のTFT105のドレイン電極 105b 第2のTFT105のソース電極 106,206,306 対向電極 107,207,307 液晶容量 108,208,308 蓄積容量 109,209,309 寄生容量 110 補助容量 111 コンタクトホール1 112 コンタクトホール2 113 コンタクトホール3 401 ラッチ回路 402 バッファメモリ 403 出力回路 404 表示信号配線 405 垂直駆動回路 406 走査信号配線

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 パネル基板の表面に構成された互いに交
    差する表示信号配線及び走査信号配線と、前記走査信号
    配線及び前記表示信号配線の各交点に対応してマトリッ
    クス状に配置され、走査信号によりオン・オフが制御さ
    れる第1のスイッチング素子と、前記第1のスイッチン
    グ素子を介して表示信号が印加される画素電極と、前記
    走査信号配線及び前記表示信号配線の各交点に対応して
    マトリックス状に配置され、走査信号によりオン・オフ
    が制御される第2のスイッチング素子と、前記第2のス
    イッチング素子を介して前記第2のスイッチング素子が
    接続されている前記走査信号配線の少なくとも1段前又
    は1段後の走査信号配線より駆動信号が印加され、前記
    画素電極との間に前記パネル基板に対して略平行な電界
    を生ずる対向電極を具備することを特徴とする液晶表示
    装置。
  2. 【請求項2】 前記第1のスイッチング素子が接続され
    ている前記走査信号配線の少なくとも1段前又は1段後
    の走査信号配線と前記画素電極との間に蓄積容量を構成
    したことを特徴とする請求項1記載の液晶表示装置。
  3. 【請求項3】 前記第2のスイッチング素子が接続され
    ている前記走査信号配線の少なくとも1段前又は1段後
    の走査信号配線であって前記対向電極に駆動信号を与え
    る走査信号配線とは別の走査配線と前記対向電極との間
    に容量を構成したことを特徴とする請求項1または2に
    記載の液晶表示装置。
  4. 【請求項4】 請求項1、2または3に記載の液晶表示
    装置を駆動する方法であって、信号配線に印加する電位
    を隣接する信号配線毎にそのレベルを反転させ、前記第
    1および第2のスイッチング素子のオン期間に、前記第
    1のスイッチング素子を介して前記信号配線の電位を前
    記画素電極に伝達し、前記第2のスイッチング素子を介
    して接続されている前記走査信号配線の電位を対向電極
    に伝達し、前記対向電極に伝達される信号の電位がハイ
    とローの2つの電位レベルを持ち、少なくとも1フレー
    ム毎に、前記対向電極に伝達される信号の電位レベルが
    切り替わることを特徴とする液晶表示装置の駆動方法。
  5. 【請求項5】 請求項1または2に記載の液晶表示装置
    を駆動する方法であって、信号配線に印加する電位を隣
    接する信号配線毎にそのレベルを反転させ、前記第1お
    よび第2のスイッチング素子のオン期間に、前記第1の
    スイッチング素子を介して前記信号配線の電位を前記画
    素電極に伝達し、前記第2のスイッチング素子を介して
    接続されている前記走査信号配線の電位を前記対向電極
    に伝達し、前記対向電極に伝達される駆動信号は一定値
    であることを特徴とする液晶表示装置の駆動方法。
  6. 【請求項6】 前記スイッチング素子のオフ期間に、前
    記画素電極との間の蓄積容量を介して走査信号配線より
    前記画素電極に変調信号を印加することを特徴とする請
    求項5記載の液晶表示装置の駆動方法。
  7. 【請求項7】 前記蓄積容量を介して画素電極に印加す
    る変調信号による変調および前記寄生容量の影響を受け
    た後の前記画素電極電位の振幅の中心値が前記対向電極
    電位の値と同じであることを特徴とする請求項6に記載
    の液晶表示装置の駆動方法。
  8. 【請求項8】 パネル基板の表面に構成された互いに交
    差する表示信号配線及び走査信号配線と、前記走査信号
    配線及び前記表示信号配線の各交点に対応して少なくと
    も前記表示信号配線の1段毎に前記走査信号配線の上下
    に交互に千鳥状に構成され、走査信号によりオン・オフ
    が制御される第1のスイッチング素子と、前記第1のス
    イッチング素子を介して表示信号が印加される画素電極
    と、前記走査信号配線と前記表示信号配線の各交点に対
    応してマトリックス状に配置され、走査信号によりオン
    ・オフが制御される第2のスイッチング素子と、前記第
    2のスイッチング素子を介して前記第2のスイッチング
    素子が接続されている前記走査信号配線の少なくとも1
    段前又は1段後の走査信号配線より駆動信号が印加さ
    れ、前記画素電極との間に前記パネル基板に対して略平
    行な電界を生ずる対向電極を具備することを特徴とする
    液晶表示装置。
  9. 【請求項9】 前記第1のスイッチング素子の前記走査
    信号配線に対する接続方向に対応して、前記第1のスイ
    ッチング素子が接続されている前記走査信号配線の1段
    前又は1段後の走査信号配線と前記画素電極との間に蓄
    積容量を構成することを特徴とする請求項8に記載の液
    晶表示装置。
  10. 【請求項10】 前記第2のスイッチング素子が接続さ
    れている前記走査信号配線の少なくとも1段前又は1段
    後の走査信号配線であって前記対向電極に駆動信号を与
    える走査信号配線とは別の走査配線と前記対向電極との
    間に容量を構成したことを特徴とする請求項8または9
    に記載の液晶表示装置。
  11. 【請求項11】 請求項8、9または10に記載の液晶
    表示装置を駆動する方法であって、信号配線に印加する
    電位を隣接する信号配線毎にそのレベルを反転させ、か
    つ1走査期間ごとにさらにそのレベルを反転させ、前記
    第1および第2のスイッチング素子のオン期間に、前記
    第1のスイッチング素子を介して前記信号配線の電位を
    前記画素電極に伝達し、前記第2のスイッチング素子を
    介して接続されている前記走査信号配線の電位を対向電
    極に伝達し、前記対向電極に伝達される信号の電位がハ
    イとローの2つの電位レベルを持ち、少なくとも1フレ
    ーム毎に前記対向電極に伝達される信号の電位レベルが
    切り替わることを特徴とする液晶表示装置の駆動方法。
  12. 【請求項12】 請求項8または9に記載の液晶表示装
    置を駆動する方法であって、信号配線に印加する電位を
    隣接する信号配線毎にそのレベルを反転させ、かつ1走
    査期間ごとにさらにそのレベルを反転させ、前記第1お
    よび第2のスイッチング素子のオン期間に、前記第1の
    スイッチング素子を介して前記信号配線の電位を前記画
    素電極に伝達し、前記第2のスイッチング素子を介して
    接続されている前記走査信号配線の電位を前記対向電極
    に伝達し、前記対向電極に伝達される駆動信号は一定値
    であることを特徴とする液晶表示装置の駆動方法。
  13. 【請求項13】 前記スイッチング素子のオフ期間に、
    前記画素電極との間の蓄積容量を介して走査信号配線よ
    り前記画素電極に変調信号を印加することを特徴とする
    請求項12記載の液晶表示装置の駆動方法。
  14. 【請求項14】 前記画素電極の電位を変調するために
    印加される走査配線の変調電位が、走査配線のスイッチ
    ング素子オン期間の前後で印加されることを特徴とする
    請求項13に記載の液晶表示装置の駆動方法。
  15. 【請求項15】 前記蓄積容量を介して画素電極に印加
    する変調信号による変調および前記寄生容量の影響を受
    けた後の前記画素電極電位の振幅の中心値が前記対向電
    極電位の値と同じであることを特徴とする請求項13に
    記載の液晶表示装置の駆動方法。
JP31784496A 1996-11-28 1996-11-28 液晶表示装置およびその駆動方法 Pending JPH10161084A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31784496A JPH10161084A (ja) 1996-11-28 1996-11-28 液晶表示装置およびその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31784496A JPH10161084A (ja) 1996-11-28 1996-11-28 液晶表示装置およびその駆動方法

Publications (1)

Publication Number Publication Date
JPH10161084A true JPH10161084A (ja) 1998-06-19

Family

ID=18092691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31784496A Pending JPH10161084A (ja) 1996-11-28 1996-11-28 液晶表示装置およびその駆動方法

Country Status (1)

Country Link
JP (1) JPH10161084A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004086129A1 (en) * 2003-03-26 2004-10-07 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
KR100480815B1 (ko) * 2001-12-24 2005-04-06 엘지.필립스 엘시디 주식회사 액정표시장치의 구동 방법
KR100497588B1 (ko) * 2000-10-13 2005-07-01 샤프 가부시키가이샤 표시 장치, 표시 장치의 구동 방법 및 액정 표시 장치의구동 방법
JP2008009364A (ja) * 2006-06-29 2008-01-17 Lg Philips Lcd Co Ltd ゲートパルス変調信号発生回路及びこれを含む液晶表示装置
JP2008158239A (ja) * 2006-12-22 2008-07-10 Lg Display Co Ltd アクティブマトリックス型表示装置
CN100445819C (zh) * 2006-03-28 2008-12-24 友达光电股份有限公司 低色偏的液晶显示器及其驱动方法
CN100462784C (zh) * 2004-12-28 2009-02-18 夏普株式会社 液晶显示装置用衬底以及具有该衬底的液晶显示装置及其驱动方法
US8648782B2 (en) 2007-10-22 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Display device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100497588B1 (ko) * 2000-10-13 2005-07-01 샤프 가부시키가이샤 표시 장치, 표시 장치의 구동 방법 및 액정 표시 장치의구동 방법
KR100480815B1 (ko) * 2001-12-24 2005-04-06 엘지.필립스 엘시디 주식회사 액정표시장치의 구동 방법
WO2004086129A1 (en) * 2003-03-26 2004-10-07 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
US9921447B2 (en) 2003-03-26 2018-03-20 Samsung Display Co., Ltd. Liquid crystal display and panel therefor
US8953113B2 (en) 2003-03-26 2015-02-10 Samsung Display Co., Ltd. Liquid crystal display and panel therefor
US8054398B2 (en) 2003-03-26 2011-11-08 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
CN100462784C (zh) * 2004-12-28 2009-02-18 夏普株式会社 液晶显示装置用衬底以及具有该衬底的液晶显示装置及其驱动方法
CN100445819C (zh) * 2006-03-28 2008-12-24 友达光电股份有限公司 低色偏的液晶显示器及其驱动方法
US7817172B2 (en) 2006-06-29 2010-10-19 Lg Display Co., Ltd. Circuit for generating gate pulse modulation signal and liquid crystal display device having the same
JP4699983B2 (ja) * 2006-06-29 2011-06-15 エルジー ディスプレイ カンパニー リミテッド ゲートパルス変調信号発生回路及びこれを含む液晶表示装置
JP2008009364A (ja) * 2006-06-29 2008-01-17 Lg Philips Lcd Co Ltd ゲートパルス変調信号発生回路及びこれを含む液晶表示装置
JP2008158239A (ja) * 2006-12-22 2008-07-10 Lg Display Co Ltd アクティブマトリックス型表示装置
US8648782B2 (en) 2007-10-22 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Display device

Similar Documents

Publication Publication Date Title
JP5025047B2 (ja) スイング共通電極を利用した液晶表示装置及びその駆動方法
US7705822B2 (en) Liquid crystal display
US5526012A (en) Method for driving active matris liquid crystal display panel
US5995074A (en) Driving method of liquid crystal display device
US7800579B2 (en) Liquid crystal display
US5805128A (en) Liquid crystal display device
JP2001282205A (ja) アクティブマトリクス型液晶表示装置およびその駆動方法
US20080036717A1 (en) Liquid crystal display apparatus
JPH075852A (ja) 液晶表示装置で漏話を除去する方法及び液晶表示装置
US5745090A (en) Wiring structure and driving method for storage capacitors in a thin film transistor liquid crystal display device
JP3147104B2 (ja) アクティブマトリクス型液晶表示装置とその駆動方法
JP2002072250A (ja) 表示装置およびその駆動方法
JP3914639B2 (ja) 液晶表示装置
JP2002297110A (ja) アクティブマトリクス型液晶表示装置の駆動方法
JP2002214631A (ja) 液晶表示パネルとこれを含む液晶表示装置及びその駆動方法
JP3182350B2 (ja) 液晶表示装置の駆動法
JPH10161084A (ja) 液晶表示装置およびその駆動方法
JP2002099256A (ja) 平面表示装置
JP2604200B2 (ja) 液晶表示装置およびその駆動方法
JP3193462B2 (ja) アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法
JP3481349B2 (ja) 画像表示装置
JPH06148675A (ja) アクティブマトリクス型液晶表示装置
JPH06250606A (ja) Tft型液晶表示装置
US20090195526A1 (en) Driver integrated circuit for reducing coupling voltage and liquid crystal display device applying the same
JPH09243997A (ja) アクティブマトリクス型液晶表示装置及びその駆動方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050105