JPH1054998A - アクティブマトリクス液晶表示装置およびその駆動方法 - Google Patents
アクティブマトリクス液晶表示装置およびその駆動方法Info
- Publication number
- JPH1054998A JPH1054998A JP21277296A JP21277296A JPH1054998A JP H1054998 A JPH1054998 A JP H1054998A JP 21277296 A JP21277296 A JP 21277296A JP 21277296 A JP21277296 A JP 21277296A JP H1054998 A JPH1054998 A JP H1054998A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- active matrix
- reference voltage
- scanning signal
- signal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 アクティブマトリックス液晶表示装置におい
て、表示信号駆動装置を簡単な構造でディジタル信号駆
動とし、階調ごとの電圧発生回路を不要にし、素子特性
のばらつきの影響を受けにくくする駆動手段を提供す
る。 【解決手段】 基準電圧Ｖramp、２つのＭＯＳトランジ
スタ１１、１２、液晶セル１０をそれぞれ直列に接続
し、ＭＯＳトランジスタ１１のゲートを走査信号配線２
１に、ＭＯＳトランジスタ１２のゲートを表示信号配線
に接続し、基準電圧Ｖrampが走査側駆動回路のパルス波
の幅を周期とする出力波形を持つものとする。前記走査
信号配線２１に走査信号が加わっているときに、前記表
示信号配線２２の表示信号の印加を制御することにより
前記２つのＭＯＳトランジスタのスイッチングを制御
し、前記液晶セルに接続されている基準電圧のうち必要
とする大きさの出力を前記液晶セルに印加する。
て、表示信号駆動装置を簡単な構造でディジタル信号駆
動とし、階調ごとの電圧発生回路を不要にし、素子特性
のばらつきの影響を受けにくくする駆動手段を提供す
る。 【解決手段】 基準電圧Ｖramp、２つのＭＯＳトランジ
スタ１１、１２、液晶セル１０をそれぞれ直列に接続
し、ＭＯＳトランジスタ１１のゲートを走査信号配線２
１に、ＭＯＳトランジスタ１２のゲートを表示信号配線
に接続し、基準電圧Ｖrampが走査側駆動回路のパルス波
の幅を周期とする出力波形を持つものとする。前記走査
信号配線２１に走査信号が加わっているときに、前記表
示信号配線２２の表示信号の印加を制御することにより
前記２つのＭＯＳトランジスタのスイッチングを制御
し、前記液晶セルに接続されている基準電圧のうち必要
とする大きさの出力を前記液晶セルに印加する。
Description
【０００１】
【発明の属する技術分野】本発明は駆動回路内臓型アク
ティブマトリックス基板を用いた液晶表示装置およびそ
の駆動方法に関するものである。
ティブマトリックス基板を用いた液晶表示装置およびそ
の駆動方法に関するものである。
【０００２】
【従来の技術】液晶表示装置は、コンピュータ機器の普
及により、６４階調や２５６階調といった多階調表示に
おいても、その階調データのディジタル入力が必須とな
りつつある。
及により、６４階調や２５６階調といった多階調表示に
おいても、その階調データのディジタル入力が必須とな
りつつある。
【０００３】ディジタル入力信号に基づく液晶表示装置
の駆動方法として、１つには階調電圧ごとの電圧発生回
路と電圧セレクタを各表示信号配線に接続する方法が採
られ、また１つには特開平５−９４１５９号公報に開示
されているように、ディジタル入力信号をＤＡコンバー
タにより電圧変換して各表示信号配線に接続する方法が
採られていた。図７に示すように表示信号駆動装置５１
は、ビデオＲＡＭ５６から送出される階調データをシフ
トレジスタ５２およびデータラッチ５３でシリアル／パ
ラレル変換し、ＤＡコンバータ５４で液晶パネル５０に
印加するアナログ信号レベルに変換する。図７のシフト
レジスタ５２，データラッチ５３，ＤＡコンバータ５４
は、一般的に単結晶シリコン半導体のＭＯＳトランジス
タによって集積化されている。
の駆動方法として、１つには階調電圧ごとの電圧発生回
路と電圧セレクタを各表示信号配線に接続する方法が採
られ、また１つには特開平５−９４１５９号公報に開示
されているように、ディジタル入力信号をＤＡコンバー
タにより電圧変換して各表示信号配線に接続する方法が
採られていた。図７に示すように表示信号駆動装置５１
は、ビデオＲＡＭ５６から送出される階調データをシフ
トレジスタ５２およびデータラッチ５３でシリアル／パ
ラレル変換し、ＤＡコンバータ５４で液晶パネル５０に
印加するアナログ信号レベルに変換する。図７のシフト
レジスタ５２，データラッチ５３，ＤＡコンバータ５４
は、一般的に単結晶シリコン半導体のＭＯＳトランジス
タによって集積化されている。
【０００４】
【発明が解決しようとする課題】しかし、一般に前記前
者の階調電圧のセレクタ回路による出力選択の方式で
は、階調の増加に合わせ階調電圧発生回路のトランジス
タ数の増加によるコストアップ、階調電源回路の複雑化
などの問題があった。前記後者のＤＡコンバータ変換出
力の方式では、図７のＤＡコンバータ３４にはアナログ
アンプを必要とするが、アナログアンプはそれを構成す
るトランジスタを非飽和領域で動作させるため、ＭＯＳ
トランジスタでは、そのしきい電圧等の素子特性のバラ
ツキによりアンプの精度を確保することが困難であり、
その精度により表示ムラが発生がするという課題があ
る。特に多結晶シリコン半導体によって、駆動装置とア
クティブマトリックスパネルを同一基板に同一プロセス
で作成する液晶表示装置の場合、多結晶シリコンＭＯＳ
トランジスタの移動度の低さと、単結晶シリコン半導体
以上に大きい素子特性のバラツキにより、アナログアン
プを実現することが困難となっている。
者の階調電圧のセレクタ回路による出力選択の方式で
は、階調の増加に合わせ階調電圧発生回路のトランジス
タ数の増加によるコストアップ、階調電源回路の複雑化
などの問題があった。前記後者のＤＡコンバータ変換出
力の方式では、図７のＤＡコンバータ３４にはアナログ
アンプを必要とするが、アナログアンプはそれを構成す
るトランジスタを非飽和領域で動作させるため、ＭＯＳ
トランジスタでは、そのしきい電圧等の素子特性のバラ
ツキによりアンプの精度を確保することが困難であり、
その精度により表示ムラが発生がするという課題があ
る。特に多結晶シリコン半導体によって、駆動装置とア
クティブマトリックスパネルを同一基板に同一プロセス
で作成する液晶表示装置の場合、多結晶シリコンＭＯＳ
トランジスタの移動度の低さと、単結晶シリコン半導体
以上に大きい素子特性のバラツキにより、アナログアン
プを実現することが困難となっている。
【０００５】そこで、本発明は、このようなアクティブ
マトリクス液晶表示装置において、表示信号回路をディ
ジタル駆動し、階調の多さの影響を受けにくい構成を持
った液晶表示装置およびその駆動方法の提供、素子特性
のばらつきの影響を受けにくい安定した階調表示ができ
る液晶表示装置およびその駆動方法を提供することを目
的とする。
マトリクス液晶表示装置において、表示信号回路をディ
ジタル駆動し、階調の多さの影響を受けにくい構成を持
った液晶表示装置およびその駆動方法の提供、素子特性
のばらつきの影響を受けにくい安定した階調表示ができ
る液晶表示装置およびその駆動方法を提供することを目
的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明によるアクティブマトリクス液晶表示装置
は、絶縁基板上に複数の走査信号配線と複数の表示信号
配線とがマトリクス状に配置され、それらの配線の各交
差点に対応してスイッチング素子および画素電極が形成
された画像表示部と、前記走査信号配線に走査信号を与
える走査側駆動回路部と、前記表示信号配線に表示信号
を与える表示側駆動回路部とが形成されたアクティブマ
トリクス基板と、絶縁基板上に透明電極が形成された対
向基板と、前記アクティブマトリクス基板と前記対向基
板との間に保持された液晶層とを備えた液晶表示装置で
あって、前記スイッチング素子を介して前記画素電極に
接続された基準電圧線を持ち、前記各スイッチング素子
が２つのＭＯＳトランジスタからなり、第１のＭＯＳト
ランジスタのソースおよびドレインの一方を前記基準電
圧線に接続し、他方を第２のＭＯＳトランジスタのソー
スおよびドレインの一方に接続し、他方を前記画素電極
の一方の端子に接続し、他方の端子を共通電極に接続す
ることにより、前記基準電圧線、２つのＭＯＳトランジ
スタ、画素電極および共通電極を直列に接続し、前記第
１のＭＯＳトランジスタのゲートを前記走査信号配線お
よび前記表示信号配線の一方に接続し、他方に前記第２
のＭＯＳトランジスタのゲートを接続する。
に、本発明によるアクティブマトリクス液晶表示装置
は、絶縁基板上に複数の走査信号配線と複数の表示信号
配線とがマトリクス状に配置され、それらの配線の各交
差点に対応してスイッチング素子および画素電極が形成
された画像表示部と、前記走査信号配線に走査信号を与
える走査側駆動回路部と、前記表示信号配線に表示信号
を与える表示側駆動回路部とが形成されたアクティブマ
トリクス基板と、絶縁基板上に透明電極が形成された対
向基板と、前記アクティブマトリクス基板と前記対向基
板との間に保持された液晶層とを備えた液晶表示装置で
あって、前記スイッチング素子を介して前記画素電極に
接続された基準電圧線を持ち、前記各スイッチング素子
が２つのＭＯＳトランジスタからなり、第１のＭＯＳト
ランジスタのソースおよびドレインの一方を前記基準電
圧線に接続し、他方を第２のＭＯＳトランジスタのソー
スおよびドレインの一方に接続し、他方を前記画素電極
の一方の端子に接続し、他方の端子を共通電極に接続す
ることにより、前記基準電圧線、２つのＭＯＳトランジ
スタ、画素電極および共通電極を直列に接続し、前記第
１のＭＯＳトランジスタのゲートを前記走査信号配線お
よび前記表示信号配線の一方に接続し、他方に前記第２
のＭＯＳトランジスタのゲートを接続する。
【０００７】次に前記アクティブマトリクス液晶表示装
置の駆動方法は、前記基準電圧線の電圧が走査信号と同
期をとり、走査側駆動回路の発生する走査信号の時間幅
と同じ時間幅で変化する基本波形を持ち、前記走査信号
配線に走査信号が加わっているときに、前記表示信号配
線の表示信号の印加を制御することにより前記２つのＭ
ＯＳトランジスタのスイッチングを制御し、前記画素電
極に２つのＭＯＳトランジスタを介して接続されている
基準電圧線の電圧のうち必要とする大きさの電圧を前記
画素電極に印加する。
置の駆動方法は、前記基準電圧線の電圧が走査信号と同
期をとり、走査側駆動回路の発生する走査信号の時間幅
と同じ時間幅で変化する基本波形を持ち、前記走査信号
配線に走査信号が加わっているときに、前記表示信号配
線の表示信号の印加を制御することにより前記２つのＭ
ＯＳトランジスタのスイッチングを制御し、前記画素電
極に２つのＭＯＳトランジスタを介して接続されている
基準電圧線の電圧のうち必要とする大きさの電圧を前記
画素電極に印加する。
【０００８】かかる構成および駆動方法により、本発明
によるアクティブマトリクス液晶表示装置は、表示信号
配線に加える信号、例えばパルス状の選択信号の印加を
制御することによりＭＯＳトランジスタのオンオフを制
御し、画素電極に所望の電圧を基準電圧線から印加で
き、安定した表示が行なえる。
によるアクティブマトリクス液晶表示装置は、表示信号
配線に加える信号、例えばパルス状の選択信号の印加を
制御することによりＭＯＳトランジスタのオンオフを制
御し、画素電極に所望の電圧を基準電圧線から印加で
き、安定した表示が行なえる。
【０００９】次に前記アクティブマトリクス液晶表示装
置においては、前記第１のＭＯＳトランジスタのソース
をマトリクスの隣接する行の走査信号配線と接続するこ
とにより、前記走査信号配線が走査信号入力および接続
されている前記隣接する行のＭＯＳトランジスタのソー
スへの基準電圧入力を兼用させ、かつ基準電圧線を設け
ることなく画像表示部および駆動回路部を形成すること
が好ましい。
置においては、前記第１のＭＯＳトランジスタのソース
をマトリクスの隣接する行の走査信号配線と接続するこ
とにより、前記走査信号配線が走査信号入力および接続
されている前記隣接する行のＭＯＳトランジスタのソー
スへの基準電圧入力を兼用させ、かつ基準電圧線を設け
ることなく画像表示部および駆動回路部を形成すること
が好ましい。
【００１０】かかる構成により、配線を低減することが
できるとともに、開口率を上げることができる。
できるとともに、開口率を上げることができる。
【００１１】さらに、前記第１および第２のＭＯＳトラ
ンジスタを薄膜トランジスタで形成することが好まし
い。かかる構成により、素子特性のばらつきの影響を少
なくできる。
ンジスタを薄膜トランジスタで形成することが好まし
い。かかる構成により、素子特性のばらつきの影響を少
なくできる。
【００１２】さらに、前記２つのＭＯＳトランジスタの
少なくとも一つのソースまたはドレイン領域のイオンド
ーピング量を他のソースおよびドレインより少なく形成
することが好ましい。かかる構成により、素子の信頼性
が向上させることができる。
少なくとも一つのソースまたはドレイン領域のイオンド
ーピング量を他のソースおよびドレインより少なく形成
することが好ましい。かかる構成により、素子の信頼性
が向上させることができる。
【００１３】次に前記アクティブマトリクス液晶表示装
置の駆動方法は、前記基準電圧線の電圧の基本波形がラ
ンプ波形であることが好ましい。かかる方法により、表
示信号配線に加える信号のパルス幅と基準電圧線に現れ
る出力電圧が正比例する関係になり、画素電極への印加
電圧制御をさらに簡単にできる。
置の駆動方法は、前記基準電圧線の電圧の基本波形がラ
ンプ波形であることが好ましい。かかる方法により、表
示信号配線に加える信号のパルス幅と基準電圧線に現れ
る出力電圧が正比例する関係になり、画素電極への印加
電圧制御をさらに簡単にできる。
【００１４】さらに、前記基準電圧線の電圧の極性を前
記基本波形ごとに反転させることが好ましい。かかる方
法により、ディジタル入力信号を反転させないで１行ご
とにいわゆる反転駆動が行なうことができ、液晶素子の
表示劣化の防止、フリッカの少ない表示、さらにランプ
波形電圧の高周波領域成分の減少による駆動電力の低減
ができる。
記基本波形ごとに反転させることが好ましい。かかる方
法により、ディジタル入力信号を反転させないで１行ご
とにいわゆる反転駆動が行なうことができ、液晶素子の
表示劣化の防止、フリッカの少ない表示、さらにランプ
波形電圧の高周波領域成分の減少による駆動電力の低減
ができる。
【００１５】
（実施の形態１）以下、本発明の実施形態について図面
を参照しつつ説明する。
を参照しつつ説明する。
【００１６】図１に、本発明の第１の実施形態に係わる
アクティブマトリックス表示装置の画素構成図を示す。
図１において、１０は液晶セル、１１は第１のＭＯＳト
ランジスタ、１２は第２のＭＯＳトランジスタ、１３は
液晶セル１０の充電電圧を保持するための蓄積容量、２
１は走査信号配線、２２は表示信号配線であり、それぞ
れアクティブマトリクス基板の上に形成されている。Ｖ
comは共通電極電位、Ｖaは蓄積容量１３に接続されてい
る共通電位、Ｖrampは基準電圧線から供給される基準電
圧である。Ｖiはｉ段目の走査信号配線２１iに印加され
る走査信号で、簡略のため、その前後の段の走査信号は
Ｖi-1、Ｖi+1と数学的に表記している。Ｖjはｊ段目の
表示信号配線２２jに印加される表示信号で、同様に簡
略のため、その前後の段の走査信号はＶj-1、Ｖj+1と数
学的に表記している。
アクティブマトリックス表示装置の画素構成図を示す。
図１において、１０は液晶セル、１１は第１のＭＯＳト
ランジスタ、１２は第２のＭＯＳトランジスタ、１３は
液晶セル１０の充電電圧を保持するための蓄積容量、２
１は走査信号配線、２２は表示信号配線であり、それぞ
れアクティブマトリクス基板の上に形成されている。Ｖ
comは共通電極電位、Ｖaは蓄積容量１３に接続されてい
る共通電位、Ｖrampは基準電圧線から供給される基準電
圧である。Ｖiはｉ段目の走査信号配線２１iに印加され
る走査信号で、簡略のため、その前後の段の走査信号は
Ｖi-1、Ｖi+1と数学的に表記している。Ｖjはｊ段目の
表示信号配線２２jに印加される表示信号で、同様に簡
略のため、その前後の段の走査信号はＶj-1、Ｖj+1と数
学的に表記している。
【００１７】ここで、走査信号配線ｉ段目、表示信号配
線ｊ段目およびその前後の段にある画像表示部に注目し
て説明する。ｉ段目にある第１のＭＯＳトランジスタ１
１のソースは基準電圧Ｖrampに、ゲートは表示信号配線
２２jに、ドレインは第２のＭＯＳトランジスタ１２の
ソースにそれぞれ接続されている。第２のＭＯＳトラン
ジスタ１２のソースは前記のとおり第１のＭＯＳトラン
ジスタ１１のドレインに、ゲートは走査信号配線２１i
に，ドレインは前記液晶セル１０にそれぞれ接続されて
いる。前記液晶セル１０は前記のとおり一方が第２のＭ
ＯＳトランジスタ１２に、他方は前記共通電極電位Ｖco
mに接続されている。
線ｊ段目およびその前後の段にある画像表示部に注目し
て説明する。ｉ段目にある第１のＭＯＳトランジスタ１
１のソースは基準電圧Ｖrampに、ゲートは表示信号配線
２２jに、ドレインは第２のＭＯＳトランジスタ１２の
ソースにそれぞれ接続されている。第２のＭＯＳトラン
ジスタ１２のソースは前記のとおり第１のＭＯＳトラン
ジスタ１１のドレインに、ゲートは走査信号配線２１i
に，ドレインは前記液晶セル１０にそれぞれ接続されて
いる。前記液晶セル１０は前記のとおり一方が第２のＭ
ＯＳトランジスタ１２に、他方は前記共通電極電位Ｖco
mに接続されている。
【００１８】このように、前記第１のＭＯＳトランジス
タ１１、第２のＭＯＳトランジスタ１２、液晶セル１０
は直列に接続されており、前記液晶セル１０が２つのス
イッチング素子を介して前記基準電圧に接続され、前記
蓄積容量１３によって充電電圧が保持される構成になっ
ている。
タ１１、第２のＭＯＳトランジスタ１２、液晶セル１０
は直列に接続されており、前記液晶セル１０が２つのス
イッチング素子を介して前記基準電圧に接続され、前記
蓄積容量１３によって充電電圧が保持される構成になっ
ている。
【００１９】図３に、前記第１の実施の形態に係わる構
成と同様の働きをする別の構成を示す。前記第１の実施
の形態での前記第１のＭＯＳトランジスタ１１のゲート
を走査信号配線２１iに、前記第２のＭＯＳトランジス
タ１２のゲートを表示信号配線２２jにそれぞれ接続し
た構成になっている。
成と同様の働きをする別の構成を示す。前記第１の実施
の形態での前記第１のＭＯＳトランジスタ１１のゲート
を走査信号配線２１iに、前記第２のＭＯＳトランジス
タ１２のゲートを表示信号配線２２jにそれぞれ接続し
た構成になっている。
【００２０】図２に、本発明の第１の実施形態に係わる
アクティブマトリックス表示装置の駆動方法における駆
動タイミングチャートの例を示す。図２において、縦方
向は出力信号を示し、横方向は時間である。前記のとお
り、Ｖiは走査信号配線２１iに印加される走査信号、Ｖ
i-1はＶの前段の走査信号、Ｖi+1はＶの後段の走査信号
である。Ｖjは表示信号配線２２jに印加される表示信
号、Ｖrampは基準電圧である。Ｖijは走査信号配線２１
iと表示信号配線２２jの交点にある液晶セル１０に印加
される電圧である。Ｖ(i+1)jは走査信号配線２１i+1と
表示信号配線２２jの交点にある液晶セル１０に印加さ
れる電圧である。
アクティブマトリックス表示装置の駆動方法における駆
動タイミングチャートの例を示す。図２において、縦方
向は出力信号を示し、横方向は時間である。前記のとお
り、Ｖiは走査信号配線２１iに印加される走査信号、Ｖ
i-1はＶの前段の走査信号、Ｖi+1はＶの後段の走査信号
である。Ｖjは表示信号配線２２jに印加される表示信
号、Ｖrampは基準電圧である。Ｖijは走査信号配線２１
iと表示信号配線２２jの交点にある液晶セル１０に印加
される電圧である。Ｖ(i+1)jは走査信号配線２１i+1と
表示信号配線２２jの交点にある液晶セル１０に印加さ
れる電圧である。
【００２１】Ｖcomとして接地電位を選び、Ｖrampとし
てＶ0からＶ100の大きさで繰り返し変化するランプ波形
信号を選ぶ。周期はＴである。なお周期Ｔごとに、つま
り基本ランプ波形ごとに極性が反転している。また前記
２つのＭＯＳトランジスタは共にしきい電圧がＶ100以
上とし、走査信号配線２１、表示信号配線２２に加えら
れるパルス信号はＶ100以上あるものとする。
てＶ0からＶ100の大きさで繰り返し変化するランプ波形
信号を選ぶ。周期はＴである。なお周期Ｔごとに、つま
り基本ランプ波形ごとに極性が反転している。また前記
２つのＭＯＳトランジスタは共にしきい電圧がＶ100以
上とし、走査信号配線２１、表示信号配線２２に加えら
れるパルス信号はＶ100以上あるものとする。
【００２２】ここで、電圧波形Ｖiで示すようにｉ番目
の走査信号配線２１iに選択パルスを印加する。ｉ番目
の走査信号配線２１iにゲートが接続されている第２の
ＭＯＳトランジスタ１２がオン状態になる。前記パルス
波形が印加した時点から基準電圧としてランプ波形入力
がＶ0から印加され始める。この例では、極性反転した
Ｖ0から−Ｖ100に比例減少する波形である。
の走査信号配線２１iに選択パルスを印加する。ｉ番目
の走査信号配線２１iにゲートが接続されている第２の
ＭＯＳトランジスタ１２がオン状態になる。前記パルス
波形が印加した時点から基準電圧としてランプ波形入力
がＶ0から印加され始める。この例では、極性反転した
Ｖ0から−Ｖ100に比例減少する波形である。
【００２３】ここで、ｊ番目の表示信号配線２２jにｔ4
0の間、パルス波形信号を選択印加する。このとき走査
信号配線２２jにゲートが接続されている第１のＭＯＳ
トランジスタ１１がｔ40の間だけオン状態になる。液晶
セル１０に直列に接続された２つのスイッチング素子が
両方オン状態になったので、基準電圧Ｖrampが液晶セル
１０に印加され、印加された電圧は蓄積容量１３に充電
電圧として蓄えられる。ここでは図のように−Ｖ40とす
る。
0の間、パルス波形信号を選択印加する。このとき走査
信号配線２２jにゲートが接続されている第１のＭＯＳ
トランジスタ１１がｔ40の間だけオン状態になる。液晶
セル１０に直列に接続された２つのスイッチング素子が
両方オン状態になったので、基準電圧Ｖrampが液晶セル
１０に印加され、印加された電圧は蓄積容量１３に充電
電圧として蓄えられる。ここでは図のように−Ｖ40とす
る。
【００２４】ｔ40経過後、表示信号配線２２jに印加さ
れていたパルス信号がなくなると、表示信号配線２２j
にゲートが接続されている第１のＭＯＳトランジスタ１
１がオフ状態に遷移する。ここで、液晶セル１０に印加
されていた基準電圧Ｖrampの入力が除去される。液晶セ
ル１０には蓄積容量１３に蓄えられた充電電圧として−
Ｖ40が継続して印加されることになる。
れていたパルス信号がなくなると、表示信号配線２２j
にゲートが接続されている第１のＭＯＳトランジスタ１
１がオフ状態に遷移する。ここで、液晶セル１０に印加
されていた基準電圧Ｖrampの入力が除去される。液晶セ
ル１０には蓄積容量１３に蓄えられた充電電圧として−
Ｖ40が継続して印加されることになる。
【００２５】上記手順が、各走査信号配線２１、表示信
号配線２２が順次選択されるごとに、交点にある液晶セ
ル１０、２つのＭＯＳトランジスタ１１、１２、蓄積容
量１３に対して繰り返し行なわれる。その都度、表示信
号配線２２に印加するパルス波信号を制御することで所
望の電圧を液晶セルに印加できる。
号配線２２が順次選択されるごとに、交点にある液晶セ
ル１０、２つのＭＯＳトランジスタ１１、１２、蓄積容
量１３に対して繰り返し行なわれる。その都度、表示信
号配線２２に印加するパルス波信号を制御することで所
望の電圧を液晶セルに印加できる。
【００２６】（実施の形態２）図４に、本発明の第２の
実施形態に係わるアクティブマトリックス表示装置の画
素構成図を示す。図４において、３０は液晶セル、３１
は第１のＭＯＳトランジスタ、３２は第２のＭＯＳトラ
ンジスタ、３３は液晶セル３０の充電電圧を保持するた
めの蓄積容量、４１は走査信号配線、４２は表示信号配
線であり、それぞれアクティブマトリクス基板の上に形
成されている。Ｖiはｉ段目の走査信号配線４１iにに印
加される走査信号で、簡略のため、その前後の段の走査
信号はＶi-1、Ｖi+1と数学的に表記している。Ｖjはｊ
段目の表示信号配線４２jに印加される表示信号で、同
様に簡略のため、その前後の段の走査信号はＶj-1、Ｖj
+1と数学的に表記している。
実施形態に係わるアクティブマトリックス表示装置の画
素構成図を示す。図４において、３０は液晶セル、３１
は第１のＭＯＳトランジスタ、３２は第２のＭＯＳトラ
ンジスタ、３３は液晶セル３０の充電電圧を保持するた
めの蓄積容量、４１は走査信号配線、４２は表示信号配
線であり、それぞれアクティブマトリクス基板の上に形
成されている。Ｖiはｉ段目の走査信号配線４１iにに印
加される走査信号で、簡略のため、その前後の段の走査
信号はＶi-1、Ｖi+1と数学的に表記している。Ｖjはｊ
段目の表示信号配線４２jに印加される表示信号で、同
様に簡略のため、その前後の段の走査信号はＶj-1、Ｖj
+1と数学的に表記している。
【００２７】ここで、走査信号配線ｉ段目、表示信号配
線ｊ段目およびその前後の段にある画像表示部に注目し
て説明する。ｉ段目にある第１のＭＯＳトランジスタ３
１のソースはｉ＋１段目の走査信号配線４１i+1に、ゲ
ートはｉ段目の走査信号配線４１iに、ドレインは第２
のＭＯＳトランジスタ３２のソースにそれぞれ接続され
ている。第２のＭＯＳトランジスタ３２のソースは前記
のとおり第１のＭＯＳトランジスタ３１のドレインに、
ゲートはｊ番目の表示信号配線４１jに，ドレインは液
晶セルにそれぞれ接続されている。液晶セル３０は前記
のとおり一方が第２のＭＯＳトランジスタ３２に、他方
は接地されている。
線ｊ段目およびその前後の段にある画像表示部に注目し
て説明する。ｉ段目にある第１のＭＯＳトランジスタ３
１のソースはｉ＋１段目の走査信号配線４１i+1に、ゲ
ートはｉ段目の走査信号配線４１iに、ドレインは第２
のＭＯＳトランジスタ３２のソースにそれぞれ接続され
ている。第２のＭＯＳトランジスタ３２のソースは前記
のとおり第１のＭＯＳトランジスタ３１のドレインに、
ゲートはｊ番目の表示信号配線４１jに，ドレインは液
晶セルにそれぞれ接続されている。液晶セル３０は前記
のとおり一方が第２のＭＯＳトランジスタ３２に、他方
は接地されている。
【００２８】このように、第１のＭＯＳトランジスタ３
１、第２のＭＯＳトランジスタ３２、液晶セル３０は直
列に接続されており、液晶セル３０が２つのスイッチン
グ素子を介して次段の走査信号配線４１i+1に接続さ
れ、蓄積容量３３によって充電電圧が保持される構成に
なっている。
１、第２のＭＯＳトランジスタ３２、液晶セル３０は直
列に接続されており、液晶セル３０が２つのスイッチン
グ素子を介して次段の走査信号配線４１i+1に接続さ
れ、蓄積容量３３によって充電電圧が保持される構成に
なっている。
【００２９】図６に、上記第２の実施の形態に係わる構
成と同様の働きをする別の構成を示す。上記第２の実施
の形態での第１のＭＯＳトランジスタ３１のゲートを表
示信号配線４１jに、第２のＭＯＳトランジスタ３２の
ゲートを走査信号配線４２iにそれぞれ接続した構成に
なっている。
成と同様の働きをする別の構成を示す。上記第２の実施
の形態での第１のＭＯＳトランジスタ３１のゲートを表
示信号配線４１jに、第２のＭＯＳトランジスタ３２の
ゲートを走査信号配線４２iにそれぞれ接続した構成に
なっている。
【００３０】図５に、本発明の第２の実施形態に係わる
アクティブマトリックス表示装置の駆動方法における駆
動タイミングチャートの例を示す。図５において、縦方
向は出力信号を示し、横方向は時間である。前記のとお
り、Ｖiは走査信号配線４１iに印加される走査信号、Ｖ
i-1は前段の走査信号、Ｖi+1は後段の走査信号である。
Ｖjは表示信号配線４２jに印加される表示信号である。
Ｖijは走査信号配線４１iと表示信号配線４２jの交点に
ある液晶セル３０に印加される電圧である。同様に、Ｖ
(i+1)jは走査信号配線４１i+1と表示信号配線４２jの交
点にある液晶セル３０に印加される電圧である。
アクティブマトリックス表示装置の駆動方法における駆
動タイミングチャートの例を示す。図５において、縦方
向は出力信号を示し、横方向は時間である。前記のとお
り、Ｖiは走査信号配線４１iに印加される走査信号、Ｖ
i-1は前段の走査信号、Ｖi+1は後段の走査信号である。
Ｖjは表示信号配線４２jに印加される表示信号である。
Ｖijは走査信号配線４１iと表示信号配線４２jの交点に
ある液晶セル３０に印加される電圧である。同様に、Ｖ
(i+1)jは走査信号配線４１i+1と表示信号配線４２jの交
点にある液晶セル３０に印加される電圧である。
【００３１】Ｖcomとして接地電位を選び、ＶiとしてＶ
0からＶ100の大きさで繰り返し変化するランプ波形信号
とパルス波形信号の２つの信号の重畳出力波形を選ぶ。
ここでＶiにランプ信号波形が現れるのは前段の信号波
形Ｖi-1がパルス波形となっている時とする。パルス波
形、ランプ波形とも幅はＴである。なおランプ波形信号
は走査信号配線ごとに極性が反転したものが印加され
る。またここで前記２つのＭＯＳトランジスタは共にし
きい電圧がＶ100以上とし、走査信号配線４１、表示信
号配線４２に加えられるパルス信号はＶ100以上あるも
のとする。
0からＶ100の大きさで繰り返し変化するランプ波形信号
とパルス波形信号の２つの信号の重畳出力波形を選ぶ。
ここでＶiにランプ信号波形が現れるのは前段の信号波
形Ｖi-1がパルス波形となっている時とする。パルス波
形、ランプ波形とも幅はＴである。なおランプ波形信号
は走査信号配線ごとに極性が反転したものが印加され
る。またここで前記２つのＭＯＳトランジスタは共にし
きい電圧がＶ100以上とし、走査信号配線４１、表示信
号配線４２に加えられるパルス信号はＶ100以上あるも
のとする。
【００３２】ここで、電圧波形Ｖiで示すようにｉ番目
の走査信号配線４１iに選択パルスを印加する。走査信
号配線４１iにゲートが接続されている第１のＭＯＳト
ランジスタ３１がオン状態になる。前記パルス波形が印
加した時点から次段にある走査信号配線４１i+1にはラ
ンプ波形信号がＶ0から印加され始める。この例では、
極性反転したＶ0から−Ｖ100に比例減少する波形であ
る。
の走査信号配線４１iに選択パルスを印加する。走査信
号配線４１iにゲートが接続されている第１のＭＯＳト
ランジスタ３１がオン状態になる。前記パルス波形が印
加した時点から次段にある走査信号配線４１i+1にはラ
ンプ波形信号がＶ0から印加され始める。この例では、
極性反転したＶ0から−Ｖ100に比例減少する波形であ
る。
【００３３】ここで、ｊ番目の表示信号配線４２jにｔ5
0の間、パルス波形信号を選択印加する。このとき走査
信号配線４２jにゲートが接続されている第２のＭＯＳ
トランジスタ３２がｔ50の間だけオン状態になる。液晶
セル３０に直列に接続された２つのスイッチング素子が
両方オン状態になったので、次段の走査信号配線４１i+
1のランプ信号が液晶セル３０に印加され、印加された
電圧は蓄積容量３３に充電電圧として蓄えられる。ここ
では図のように−Ｖ50とする。
0の間、パルス波形信号を選択印加する。このとき走査
信号配線４２jにゲートが接続されている第２のＭＯＳ
トランジスタ３２がｔ50の間だけオン状態になる。液晶
セル３０に直列に接続された２つのスイッチング素子が
両方オン状態になったので、次段の走査信号配線４１i+
1のランプ信号が液晶セル３０に印加され、印加された
電圧は蓄積容量３３に充電電圧として蓄えられる。ここ
では図のように−Ｖ50とする。
【００３４】ｔ50経過後、ｊ番目の表示信号配線４２j
に印加されていたパルス信号がなくなると、表示信号配
線４２jにゲートが接続されている第２のＭＯＳトラン
ジスタ３２がオフ状態に遷移する。ここで、液晶セル３
０に印加されていた次段の走査信号配線４１i+1のラン
プ信号が除去される。液晶セル３０には蓄積容量３３に
蓄えられた充電電圧として−Ｖ50が継続して印加される
ことになる。
に印加されていたパルス信号がなくなると、表示信号配
線４２jにゲートが接続されている第２のＭＯＳトラン
ジスタ３２がオフ状態に遷移する。ここで、液晶セル３
０に印加されていた次段の走査信号配線４１i+1のラン
プ信号が除去される。液晶セル３０には蓄積容量３３に
蓄えられた充電電圧として−Ｖ50が継続して印加される
ことになる。
【００３５】上記手順が、各走査信号配線４１、表示信
号配線４２が順次選択されるごとに、交点にある液晶セ
ル３０、２つのＭＯＳトランジスタ３１、３２、蓄積容
量３３に対して繰り返し行なわれる。その都度、表示信
号配線４２に印加するパルス波信号を制御することで所
望の電圧を液晶セルに印加できる。なお、上記２つの実
施の形態では図１と図４の構成に係わる本発明の実施例
を示したが、図３、図６の構成に係わる実施例も、第１
のＭＯＳトランジスタのゲート端子、第２のＭＯＳトラ
ンジスタのゲート、走査信号配線、表示信号配線の接続
が入れ替わったものであり、同様である。
号配線４２が順次選択されるごとに、交点にある液晶セ
ル３０、２つのＭＯＳトランジスタ３１、３２、蓄積容
量３３に対して繰り返し行なわれる。その都度、表示信
号配線４２に印加するパルス波信号を制御することで所
望の電圧を液晶セルに印加できる。なお、上記２つの実
施の形態では図１と図４の構成に係わる本発明の実施例
を示したが、図３、図６の構成に係わる実施例も、第１
のＭＯＳトランジスタのゲート端子、第２のＭＯＳトラ
ンジスタのゲート、走査信号配線、表示信号配線の接続
が入れ替わったものであり、同様である。
【００３６】また、基準電圧線の印加電圧波形をランプ
波としたが、時間関数であればよく、階段波などでも良
い。さらに、ランプ波形電圧の入力として基準電圧線と
したが、共通電極にランプ波形電圧を入力しても良い。
波としたが、時間関数であればよく、階段波などでも良
い。さらに、ランプ波形電圧の入力として基準電圧線と
したが、共通電極にランプ波形電圧を入力しても良い。
【００３７】また、図２および図５示したタイミングチ
ャートにおいてＭＯＳトランジスタ１１、１２、３１、
３２のゲートオン，オフマージンはＭＯＳトランジスタ
の特性、ゲート−ドレイン間の寄生容量による電界シフ
トを考慮して決定される。
ャートにおいてＭＯＳトランジスタ１１、１２、３１、
３２のゲートオン，オフマージンはＭＯＳトランジスタ
の特性、ゲート−ドレイン間の寄生容量による電界シフ
トを考慮して決定される。
【００３８】
【発明の効果】以上のように本発明によれば、液晶中間
調表示においても、表示信号配線をパルス信号で駆動で
きるため、従来のディジタル信号入力方式における駆動
回路の階調ごとの電圧発生回路が不要となり、またアナ
ログ信号入力方式における精度の高いアナログアンプを
要するＤＡコンバータが不要になり、駆動回路を構成が
簡単で素子特性のばらつきの影響を受けにくいものとす
ることができる。特に駆動回路を画素と同一プロセスで
作製するポリシリコンＴＦＴ−ＬＣＤにおいては比較的
性能の低い素子でもパルス入力による液晶中間調表示が
可能になるという有利な効果が得られる。
調表示においても、表示信号配線をパルス信号で駆動で
きるため、従来のディジタル信号入力方式における駆動
回路の階調ごとの電圧発生回路が不要となり、またアナ
ログ信号入力方式における精度の高いアナログアンプを
要するＤＡコンバータが不要になり、駆動回路を構成が
簡単で素子特性のばらつきの影響を受けにくいものとす
ることができる。特に駆動回路を画素と同一プロセスで
作製するポリシリコンＴＦＴ−ＬＣＤにおいては比較的
性能の低い素子でもパルス入力による液晶中間調表示が
可能になるという有利な効果が得られる。
【００３９】また、走査信号配線が第１のＭＯＳトラン
ジスタのスイッチングのためのパルス信号入力と液晶セ
ルへ印加する基準電圧入力を兼ねる構成とすることで配
線を低減することができ開口率を上げることができる。
ジスタのスイッチングのためのパルス信号入力と液晶セ
ルへ印加する基準電圧入力を兼ねる構成とすることで配
線を低減することができ開口率を上げることができる。
【図１】本発明の第１の実施形態に係るアクティブマト
リックス液晶表示装置の画像表示回路図
リックス液晶表示装置の画像表示回路図
【図２】本発明の第１の実施形態に係るアクティブマト
リックス液晶表示装置の駆動タイミングチャート図
リックス液晶表示装置の駆動タイミングチャート図
【図３】本発明の第１の実施形態に係るアクティブマト
リックス液晶表示装置の画像表示回路図
リックス液晶表示装置の画像表示回路図
【図４】本発明の第２の実施形態に係るアクティブマト
リックス液晶表示装置の画像表示回路図
リックス液晶表示装置の画像表示回路図
【図５】本発明の第２の実施形態に係るアクティブマト
リックス液晶表示装置の駆動タイミングチャート図
リックス液晶表示装置の駆動タイミングチャート図
【図６】本発明の第２の実施形態に係るアクティブマト
リックス液晶表示装置の画像表示回路図
リックス液晶表示装置の画像表示回路図
【図７】従来の実施例におけるアクティブマトリクス液
晶表示装置の構成図
晶表示装置の構成図
１０，３０ 液晶セル １１，１２，３１，３２ ＭＯＳトランジスタ １３，３３ 蓄積容量 ２１，４１ 走査信号配線 ２２，４２ 表示信号配線 ５０ 液晶パネル ５１ 表示信号駆動装置 ５２ シフトレジスタ ５３ データラッチ ５４ ＤＡコンバータ ５５ 走査信号駆動装置 ５６ ビデオＲＡＭ ５７ 表示コントローラ
Claims (7)
- 【請求項１】 絶縁基板上に複数の走査信号配線と複数
の表示信号配線とがマトリクス状に配置され、それらの
配線の各交差点に対応してスイッチング素子および画素
電極が形成された画像表示部と、前記走査信号配線に走
査信号を与える走査側駆動回路部と、前記表示信号配線
に表示信号を与える表示側駆動回路部とが形成されたア
クティブマトリクス基板と、 絶縁基板上に透明電極が形成された対向基板と、 前記アクティブマトリクス基板と前記対向基板との間に
保持された液晶層とを備えた液晶表示装置であって、 前記スイッチング素子を介して前記画素電極に接続され
た基準電圧線を持ち、前記各スイッチング素子が２つの
ＭＯＳトランジスタからなり、第１のＭＯＳトランジス
タのソースおよびドレインの一方を前記基準電圧線に接
続し、他方を第２のＭＯＳトランジスタのソースおよび
ドレインの一方に接続し、他方を前記画素電極の一方の
端子に接続し、他方の端子を共通電極に接続することに
より、前記基準電圧線、２つのＭＯＳトランジスタ、画
素電極および共通電極を直列に接続し、 前記第１のＭＯＳトランジスタのゲートを前記走査信号
配線および前記表示信号配線の一方に接続し、他方に前
記第２のＭＯＳトランジスタのゲートを接続することを
特徴とするアクティブマトリクス液晶表示装置。 - 【請求項２】 前記第１のＭＯＳトランジスタのソース
をマトリクスの隣接する行の走査信号配線と接続するこ
とにより、前記走査信号配線が走査信号入力および接続
されている前記隣接する行のＭＯＳトランジスタのソー
スへの基準電圧入力を兼用させ、かつ基準電圧線を設け
ることなく画像表示部および駆動回路部を形成した請求
項１に記載のアクティブマトリクス液晶表示装置。 - 【請求項３】 前記２つのＭＯＳトランジスタが薄膜ト
ランジスタで形成される請求項１または２に記載のアク
ティブマトリクス液晶表示装置。 - 【請求項４】 前記２つのＭＯＳトランジスタの少なく
とも一つのソースまたはドレイン領域のイオンドーピン
グ量を他のソースおよびドレインより少なくした請求項
１、２または３に記載のアクティブマトリクス液晶表示
装置。 - 【請求項５】 請求項１または２記載の前記アクティブ
マトリクス液晶表示装置を駆動するための方法であっ
て、前記基準電圧線の電圧が走査信号と同期をとり、走
査側駆動回路の発生する走査信号の時間幅と同じ時間幅
で変化する基本波形を持ち、 前記走査信号配線に走査信号が加わっているときに、前
記表示信号配線の表示信号の印加を制御することにより
前記２つのＭＯＳトランジスタのスイッチングを制御
し、前記画素電極に２つのＭＯＳトランジスタを介して
接続されている基準電圧線の電圧のうち必要とする大き
さの電圧を前記画素電極に印加することを特徴とするア
クティブマトリクス表示装置の駆動方法。 - 【請求項６】 前記基準電圧線の電圧の基本波形がラン
プ波形である請求項５に記載のアクティブマトリクス表
示装置の駆動方法。 - 【請求項７】 前記基準電圧の極性を前記基本波形ごと
に反転させる請求項５または６に記載のアクティブマト
リックス液晶表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21277296A JP3201580B2 (ja) | 1996-08-12 | 1996-08-12 | アクティブマトリクス液晶表示装置およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21277296A JP3201580B2 (ja) | 1996-08-12 | 1996-08-12 | アクティブマトリクス液晶表示装置およびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1054998A true JPH1054998A (ja) | 1998-02-24 |
| JP3201580B2 JP3201580B2 (ja) | 2001-08-20 |
Family
ID=16628146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21277296A Expired - Fee Related JP3201580B2 (ja) | 1996-08-12 | 1996-08-12 | アクティブマトリクス液晶表示装置およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3201580B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2344448A (en) * | 1998-11-04 | 2000-06-07 | Ibm | Driving method and circuit for pixel multiplexing circuits |
| US6567062B1 (en) | 1999-09-13 | 2003-05-20 | Hitachi, Ltd. | Liquid crystal display apparatus and liquid crystal display driving method |
| US6930665B2 (en) | 2002-02-01 | 2005-08-16 | Nec Corporation | Display device for D/A conversion using load capacitances of two lines |
| JP2011095565A (ja) * | 2009-10-30 | 2011-05-12 | Seiko Epson Corp | 電気泳動表示装置とその駆動方法、及び電子機器 |
| JP2011095564A (ja) * | 2009-10-30 | 2011-05-12 | Seiko Epson Corp | 電気泳動表示装置とその駆動方法、及び電子機器 |
-
1996
- 1996-08-12 JP JP21277296A patent/JP3201580B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2344448A (en) * | 1998-11-04 | 2000-06-07 | Ibm | Driving method and circuit for pixel multiplexing circuits |
| US6310594B1 (en) | 1998-11-04 | 2001-10-30 | International Business Machines Corporation | Driving method and circuit for pixel multiplexing circuits |
| GB2344448B (en) * | 1998-11-04 | 2003-04-09 | Ibm | Driving method and circuit for pixel multiplexing circuits |
| US6567062B1 (en) | 1999-09-13 | 2003-05-20 | Hitachi, Ltd. | Liquid crystal display apparatus and liquid crystal display driving method |
| US6756956B2 (en) | 1999-09-13 | 2004-06-29 | Hitachi, Ltd. | Liquid crystal display apparatus and liquid crystal display driving method |
| US7176868B2 (en) | 1999-09-13 | 2007-02-13 | Hitachi, Ltd. | Liquid crystal display apparatus and liquid crystal display driving method |
| US6930665B2 (en) | 2002-02-01 | 2005-08-16 | Nec Corporation | Display device for D/A conversion using load capacitances of two lines |
| JP2011095565A (ja) * | 2009-10-30 | 2011-05-12 | Seiko Epson Corp | 電気泳動表示装置とその駆動方法、及び電子機器 |
| JP2011095564A (ja) * | 2009-10-30 | 2011-05-12 | Seiko Epson Corp | 電気泳動表示装置とその駆動方法、及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3201580B2 (ja) | 2001-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7327338B2 (en) | Liquid crystal display apparatus | |
| US4795239A (en) | Method of driving a display panel | |
| US7209132B2 (en) | Liquid crystal display device, method of controlling the same, and mobile terminal | |
| JPH075852A (ja) | 液晶表示装置で漏話を除去する方法及び液晶表示装置 | |
| KR20010051005A (ko) | 고선명 액정 표시 장치 | |
| US6628261B1 (en) | Liquid crystal display panel drive circuit and liquid crystal display apparatus having two sample/hold circuits coupled to each signal line | |
| US20070236435A1 (en) | Driver circuit, display apparatus, and method of driving the same | |
| KR100341068B1 (ko) | 디지탈-아날로그 변환기, 이를 이용한 액티브 매트릭스 액정 디스플레이 장치, 및 디지탈-아날로그 변환 방법 | |
| US5526013A (en) | Method of driving an active matrix type liquid crystal display | |
| JP4417839B2 (ja) | 液晶表示装置 | |
| US7215308B2 (en) | Display drive method, display element, and display | |
| US7002563B2 (en) | Driving method for flat-panel display device | |
| JP2003173174A (ja) | 画像表示装置および表示駆動方法 | |
| JP2000221932A (ja) | 液晶表示装置およびその駆動方法 | |
| JP3128965B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JP3201580B2 (ja) | アクティブマトリクス液晶表示装置およびその駆動方法 | |
| JP3481349B2 (ja) | 画像表示装置 | |
| US6518947B1 (en) | LCD column driving apparatus and method | |
| JPH10123483A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2000227585A (ja) | 駆動回路一体型液晶表示装置 | |
| JPH10326089A (ja) | 表示装置の駆動回路 | |
| JP2003005152A (ja) | 液晶表示装置 | |
| JPH07199157A (ja) | 液晶表示装置 | |
| JPH02123326A (ja) | 液晶表示装置及びその駆動方法 | |
| JPH1031201A (ja) | 液晶表示装置およびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |