JP2005182034A - 液晶表示装置とその駆動方法 - Google Patents

液晶表示装置とその駆動方法 Download PDF

Info

Publication number
JP2005182034A
JP2005182034A JP2004365429A JP2004365429A JP2005182034A JP 2005182034 A JP2005182034 A JP 2005182034A JP 2004365429 A JP2004365429 A JP 2004365429A JP 2004365429 A JP2004365429 A JP 2004365429A JP 2005182034 A JP2005182034 A JP 2005182034A
Authority
JP
Japan
Prior art keywords
voltage
liquid crystal
crystal display
control signal
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004365429A
Other languages
English (en)
Other versions
JP4195441B2 (ja
Inventor
Yong Ho Jang
容 豪 張
Soo Young Yoon
洙 榮 尹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of JP2005182034A publication Critical patent/JP2005182034A/ja
Application granted granted Critical
Publication of JP4195441B2 publication Critical patent/JP4195441B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】本発明の目的はスイッチ素子の特性変動と劣化を最小化するようにした液晶表示装置のデマルチプレクサーとその駆動方法を提供する。
【解決手段】本発明に係る液晶表示装置は、多数のデータラインと多数のゲートラインが交差する液晶表示パネルと、データ電圧を発生するデータ駆動回路と、多数のスイッチ素子を利用して前記データ電圧を前記データラインに供給するデマルチプレクサーと、前記スイッチ素子をターン-オンさせるための第１極性電圧を持つ制御信号を発生して前記制御信号に第２極性電圧を付加する制御信号発生部とを具備する。
【選択図】 図１０



Description

本発明は液晶表示装置に関することで特に、スイッチ素子の特性変動と劣化を最小化するようにした液晶表示装置とその駆動方法に関するものである。
液晶表示装置は、ビデオ信号に沿って液晶の光透過率を調節することによってビデオ信号に対応する画像を表示する。このような液晶表示装置には、液晶セルがアクティブマトリックス形態に配列された液晶表示パネルとこの液晶表示パネルを駆動するための駆動回路が含まれる。アクティブマトリックスタイプの液晶表示パネル上には、多数のデータラインと多数のゲートラインが交差し、その交差部に画素駆動用薄膜トランジスタ(Thin Film Transistor : 以下、”TFT”という)が形成される。液晶表示装置の駆動回路には、データを液晶表示パネルのデータラインに供給するためのデータ駆動回路と、スキャンパルスを液晶表示パネルに供給するためのゲート駆動回路が含まれる。また、駆動回路には、データ駆動回路とデータラインとの間に設置され、データ駆動回路の一出力をいくつかのデータラインに分配するためのデマルチプレクサーが含まれる。このデマルチプレクサーによりデータ駆動回路の出力数が少なくなることから、データ駆動回路の簡素化が可能であり、液晶表示パネルのデータ入力端子数が少なくなる。
図１はアクティブマトリックスタイプの液晶表示装置を示す図面である。
図１を参照すると、アクティブマトリックスタイプの液晶表示装置はm個のデータライン(DL１乃至DLm)とn個のゲートライン(GL１乃至GLn)が交差してその交差部に画素駆動用TFT１６が形成された液晶表示パネル１３と、データ駆動回路１１と液晶表示パネル１３のデータライン(DL１乃至DLm)との間に形成されたデマルチプレクサー１４と、液晶表示パネル１３のゲートライン(GL１乃至GLn)にスキャンパルスを順次的に供給するためのゲート駆動回路１２とを具備する。
画素駆動用TFTは、ゲートライン(GL１乃至GLn)からのスキャン信号に応答してデータライン(DL１乃至DLm)からのデータを液晶セルの画素電極１５に供給する。このために、画素駆動用TFTのゲート電極は該当のゲートライン(GL１乃至GLn)に接続され、ソース電極は該当のデータライン(DL１乃至DLm)に接続される。さらに、画素駆動用TFTのドレイン電極は液晶セルの画素電極に接続される。
データ駆動回路１１は、デジタルビデオデータをアナログガンマ補償電圧に変換して１ライン分のデータをm/３個のソースライン(SL１乃至SLm/３)に時分割して供給する。
デマルチプレクサー１４は、データ駆動回路１１とデータライン(DL１乃至DLm)との間でm/３個が並んで配置される。このデマルチプレクサー１４のそれぞれは一つのソースラインから供給されるデータ電圧を３個のデータラインで分配するための第１乃至第３TFT(以下、「MUX TFT」という)(MT１, MT２, MT３)を含む。第１乃至第３MUX TFT(MT１, MT２, MT３)は互いに異なる制御信号(φ１, φ２, φ３)に応答して一つのソースラインを通じて入力されるデータを時分割して３個のデータラインに供給する。
ゲート駆動回路１２は、シフトレジスターとレベルスィプトを利用してスキャンパルスを順次的にゲートライン(GL１乃至GLn)に供給する。
図２は、デマルチプレクサーの制御信号(φ１, φ２, φ３)とスキャンパルス(SP)を示す。
図２を参照すると、スキャンパルス(SP)は、おおよそ１水平期間(１H)の間にゲートハイ電圧(Vgh)で発生し、それ以外の期間の間にゲートロー電圧(Vgl)を維持する。このスキャンパルス(SP)のデューティー比は、１フレーム期間が数百個の水平期間(H)を含んだ時間であるから、おおよそ数百分の１程度である。
デマルチプレクサー１４の制御信号(φ１, φ２, φ３)のそれぞれは、毎水平期間ごとにおおよそ１/３水平期間の間にゲートハイ電圧(Vgh)で発生する。このデマルチプレクサー１４の制御信号(φ１, φ２, φ３)のそれぞれのデューティー比は、毎水平期間ごとに発生するからおおよそ１/２程度である。ここで、デマルチプレクサー１４の制御信号デューティー比が１/２の場合には、一つのデマルチプレクサーに二つのMUX TFTだけが含まれる。
このようなデマルチプレクサー１４のMUX TFT(MT１, MT２, MT３)と画素駆動用TFTとは、同時に液晶表示パネル１３の硝子基板上に直接形成され、スイング幅がゲートハイ電圧(Vgh)とゲートロー電圧(Vgl)の間で同一である。
ところで、デマルチプレクサー１４のMUX TFT(MT１, MT２, MT３)は同一の極性のゲート電圧が長期間印加される、すなわち、ポジティブゲート-バイアスストレス(Positive gate-bias stress)やネガティブゲート-バイアスストレス(Negative gate-bias stress)を受けると、画素駆動用TFT１６に比べて動作特性の変動や劣化がより生じやすいという問題点がある。これは、図２のように画素駆動用 TFT１６に比べてMUX TFT(MT１, MT２, MT３)はゲート電圧印加時間がもっと長いからである。特に、デマルチプレクサー１４の MUX TFT(MT１, MT２, MT３)が非晶質シリコン TFTに製造されると非晶質シリコンTFT(amorphous Silicon TFT)の半導体層構造が多結晶シリコンTFT(Polysilicon TFT)の半導体層構造に比べて欠陷が多いから、ゲート-バイアスストレスやネガティブゲート-バイアスストレスに対して動作特性が変化しやすく、劣化がより生じやすくなる。このようなMUX TFT(MT１, MT２, MT３)の動作特性変化は図３及び図４の実験結果でも分かる。
図３及び図４は、チャンネル幅/チャンネル長さ(W/L)が１２０μm/６μmである試料用水素化された非晶質シリコンTFT(a-Si:H TFT)にポジチブゲート-バイアスストレス(Positive gate-bias stress)とネガティブゲート-バイアスストレス(Negative gate-bias stress)を印加したときに、その試料用a-Si:H TFTの特性変化をもたらすということを示す実験結果である。
図３及び図４において、横軸は試料用a-Si:H TFTのゲート電圧[V]であり、縦軸は試料用a-Si:H TFTのソース端子とドレイン端子の間の電流[A]を示す。ボックス内のインデックスはグラフ色別にゲート電圧印加時間[sec]を示す。
図３は、試料用a-Si:H TFTのゲート端子に+３０Vの電圧を印加したときに、電圧印加時間に係るTFTのしきい電圧と伝達特性曲線の移動を示している。図３で理解できるように、 a-Si:H TFTのゲート端子に正極性の高い電圧を印加する時間が長くなるほど、TFTの伝達特性曲線が右側に移動（３１）し、その a-Si:H TFTのしきい電圧が上昇する。
図４は、試料用 a-Si:H TFTのゲート端子に-３０Vの電圧を印加する時、電圧印加時間に係るTFTのしきい電圧と伝達特性曲線の移動を示している。図４で理解できるように、 a-Si:H TFTのゲート端子に負極性の高い電圧が印加される時間が長くなるほどTFTの伝達特性曲線が左側に移動４１してその a-Si:H TFTのしきい電圧が低くなる。
図５は、MUX TFT(MT１, MT２, MT３)のそれぞれで受けるゲート電圧ストレスの累積を示している。図５のように、MUX TFT(MT１, MT２, MT３)は制御信号(φ１, φ２, φ３)が同一の極性に印加される度にゲート電圧ストレスが累積することから、しきい電圧が徐々に上昇または下降する。このようにMUX TFTのしきい電圧が上昇し下降するようになると、デマルチプレクサーの動作が不安定になるから、液晶表示装置が正常的に駆動しにくくなる。
したがって、本発明の目的はスイッチ素子の特性変動と劣化を最小化するようにした液晶表示装置のデマルチプレクサーとその駆動方法を提供することにある。
前記目的を達成するために、本発明に係る液晶表示装置は多数のデータラインと多数のゲートラインが交差する液晶表示パネルと、データ電圧を発生するデータ駆動回路と、多数のスイッチ素子を利用して前記データ電圧を前記データラインに供給するデマルチプレクサーと、前記スイッチ素子をターン-オンさせるための第１極性電圧を有する制御信号を発生して前記制御信号に第２極性電圧を付加する制御信号発生部とを具備する。
前記多数のスイッチ素子は非晶質シリコントランジスタを具備する。
前記多数のスイッチ素子はn-タイプトランジスタを具備する。
前記第１極性電圧は正極性電圧である一方、、前記第２極性電圧は負極性電圧である。
前記第２極性電圧によるネガティブストレス量は前記第１極性電圧によるポジティブストレス量のk倍(ただ、kは０<k≦１０)位に大きい。
前記多数のスイッチ素子はp-タイプトランジスタを具備する。
前記第１極性電圧は負極性電圧である反面、前記第２極性電圧は正極性電圧である。
前記第１極性電圧は電圧印加時間と電圧レベルの中から少なくともいずれか一つが前記第２極性電圧と異なる。
前記多数のデータラインは第１データライン、第２データライン、及び第３データラインを具備し、前記多数のスイッチ素子は、前記データ駆動回路と前記第１データラインの間に接続されて前記第１極性電圧に応答して前記データ駆動回路からの電圧を前記第１データラインに供給する第１スイッチ素子、前記データ駆動回路と前記第２データラインの間に接続されて前記第１極性電圧に応答して前記データ駆動回路からの電圧を前記第２データラインに供給する第２スイッチ素子、及び前記データ駆動回路と前記第３データラインの間に接続されて前記第１極性電圧に応答して前記データ駆動回路からの電圧を前記第３データラインに供給する第３スイッチ素子を具備する。
前記制御信号は、前記第１スイッチ素子を制御する第１制御信号と、前記第２スイッチ素子を制御する第２制御信号と、前記第３スイッチ素子を制御する第３制御信号を含み、前記第１乃至第３制御信号の互いの位相が異なる。
前記第１制御信号の第２極性電圧は前記第２制御信号の第１極性電圧と少なくとも一部が重畳されて、前記第２制御信号の第２極性電圧は前記第３制御信号の第１極性電圧と少なくとも一部が重畳される。
前記第１極性電圧に引き継いで前記第２極性電圧が発生する。
本発明に係る液晶表示装置の駆動方法は、データ電圧を発生するデータ駆動回路と液晶表示パネルのデータラインとの間に接続されたデマルチプレクサーを制御する制御信号を発生する段階と、前記制御信号の第１極性電圧で前記デマルチプレクサー内のスイッチ素子をターン-オンさせる段階と、前記制御信号の第２極性電圧で前記スイッチ素子のストレスを回復させる段階とを含む。
本発明に係る液晶表示装置とその駆動方法はMUX TFTを制御するための制御信号に逆極性のパルスを付加することによって同一な極性のゲート電圧が長時間または反復的にMUX TFTのゲート端子に印加されるゲート-バイアスストレスに起因して発生するMUX TFTの特性変動と劣化を最小化することができる。
上記目的外に本発明の他の目的及び特徴は添付図面を参照した実施例に対する説明を通じて明白に現われる。
以下、本発明の望ましい実施例を添付した図６乃至図１３を参照して詳しく説明する事にする。
図６は、本発明の第１実施例に係る液晶表示装置を示す図面である。
図６を参照すると、本発明の第１実施例に係る液晶表示装置はm個のデータライン(DL１乃至DLm)とn個のゲートライン(GL１乃至GLn)が交差してその交差部に画素駆動用 TFT６６が形成された液晶表示パネル６３と、データ駆動回路６１と液晶表示パネル６３のデータライン(DL１乃至DLm)のと間に形成されn-タイプ非晶質シリコンTFTにそれぞれ具現されるMUX TFT(MT１, MT２, MT３)を含むデマルチプレクサー６４と、ストレス補償制御信号(Cφ１, Cφ２, Cφ３)を発生する制御信号発生部６７と、液晶表示パネル６３のゲートライン(GL１乃至GLn)にスキャンパルスを順次的に供給するためのゲート駆動回路６２とを具備する。
データ駆動回路６１は、デジタルビデオデータをアナログガンマ補償電圧に変換して１ライン分のデータをm/３個のソースライン(SL１乃至SLm/３)に時分割して供給する。
デマルチプレクサー６４は、データ駆動回路６１とデータライン(DL１乃至DLm)との間で m/３個が並んで配置される。このデマルチプレクサー６４のそれぞれは一つのソースラインから供給されるデータ電圧を３個のデータラインで分配するための第１乃至第３MUX TFT(MT１, MT２, MT３)を含む。第１乃至第３MUX TFT(MT１, MT２, MT３)は互いに異なるストレス補償制御信号(Cφ１, Cφ２, Cφ３)の正極性電圧に応答して一つのソースラインを通じて入力されるデータを時分割して３個のデータラインに供給する。そして、第１乃至第３MUX TFT(MT１, MT２, MT３)はストレス補償制御信号(Cφ１, Cφ２, Cφ３)の負極性電圧で正極性のゲート電圧累積によるストレスを相殺してしきい電圧と動作特性を一定に維持する。
デマルチプレクサー６４内のMUX TFTとデマルチプレクサー６４の出力チャンネル数は３に例示したが、これに限定されるのではなく、MUX TFTと出力チャンネル数を選択的に調整することができる。デマルチプレクサー６４内のMUX TFTとデマルチプレクサー６４の出力チャンネル数が「i」 個(ただし、iは自然数)であればソースラインは m/i 個に減る。
制御信号発生部６７は、デマルチプレクサー６４内のMUX TFTを制御するためのストレス補償制御信号(Cφ１, Cφ２, Cφ３)を発生する。ストレス補償制御信号(Cφ１, Cφ２, Cφ３)は、図７のようにMUX TFT(MT１, MT２, MT３)をターン-オンさせるための正極性のゲートハイ電圧(Vgh)で発生した後、正極性ストレスを償うための負極性電圧(Vneg)で発生する。負極性電圧(Vneg)はゲートロー電圧(Vgl) より低い電圧である。
ゲート駆動回路６２はシフトレジスターとレベルスィプトを利用して図７のようにゲートハイ電圧(Vgh)とゲートロー電圧(Vgl)の間でスイングされるスキャンパルス(SP)を順次的にゲートライン(GL１乃至GLn)に供給する。
図７は、一番目ゲートライン(GL１)に供給されるスキャンパルス(SP１)と第１乃至第３MUX TFT(MT１, MT２, MT３)のゲート端子に供給されるストレス補償制御信号(Cφ１, Cφ２, Cφ３)を示す。
図７を参照すると、スキャンパルス(SP)はおおよそ１水平期間(１H)の間にゲートハイ電圧(Vgh)で発生して、それ以外の期間の間はゲートロー電圧(Vgl)を維持する。
ストレス補償制御信号(Cφ１, Cφ２, Cφ３)のそれぞれは正極性のゲートハイ電圧(Vgh)に発生される正極性パルス(PP)と、それに引き継いで負極性電圧(Vneg)に発生される負極性パルス(NP)を含む。
ストレス補償制御信号(Cφ１, Cφ２, Cφ３)の正極性パルス(PP)は第１乃至第３MUX TFT(MT１, MT２, MT３)をターン-オンさせて、ストレス補償制御信号(Cφ１, Cφ２, Cφ３)の負極性パルス(NP)は第１乃至第３MUX TFT(MT１, MT２, MT３)のポジティブゲート-バイアスストレスを償う。
このようなデマルチプレクサー６４の動作を図７を結付して説明する事にする。
第１ストレス補償制御信号(Cφ１)の正極性パルス(PP)はスキャンパルス(SP)のおおよそ１/３幅で、そのスキャンパルス(SP)と同時に発生して第１MUX TFT(MT1)をターン-オンさせる。それでは第１ソースライン(SL１)のデータ電圧は第１データライン(DL１)に供給される。
第１ストレス補償制御信号(Cφ１)の負極性パルス(NP)は第１MUX TFT(MT１)が正極性のゲートハイ電圧(Vgh)に応答してターン-オンされた後、その第１MUX TFT(MT１)のゲート端子に負極性電圧(Vneg)を供給する。
第２ストレス補償制御信号(Cφ２)の正極性パルス(PP)は、スキャンパルス(SP)のおおよそ１/３幅で第１ストレス補償制御信号(Cφ１)の正極性パルス(PP)の直後に発生して第２MUX TFT(MT２)をターン-オンさせる。その後、第１ソースライン(SL１)のデータ電圧は第２データライン(DL２)に供給される。
第２ストレス補償制御信号(Cφ２)の負極性パルス(NP)は、第２MUX TFT(MT２)が正極性のゲートハイ電圧(Vgh)に応答してターン-オンした後、その第２MUX TFT(MT２)のゲート端子に負極性電圧(Vneg)を供給する。
第３ストレス補償制御信号(Cφ３)の正極性パルス(PP)は、スキャンパルス(SP)のおおよそ１/３幅で第２ストレス補償制御信号(Cφ２)の正極性パルス(PP)の直後に発生して第３MUX TFT(MT３)をターン-オンさせる。その後、第１ソースライン(SL１)のデータ電圧は第３データライン(DL３)に供給される。
第３ストレス補償制御信号(Cφ３)の負極性パルス(NP)は、第３MUX TFT(MT３)が正極性のゲートハイ電圧(Vgh)に応答してターン-オンした後、その第３MUX TFT(MT３)のゲート端子に負極性電圧(Vneg)を供給する。
第１ストレス補償制御信号(Cφ１)の負極性パルス(NP)と第２ストレス補償制御信号(Cφ２)の正極性パルス(PP)は一部期間が重畳されて、第２ストレス補償制御信号(Cφ２)の負極性パルス(NP)と第３ストレス補償制御信号(Cφ３)の正極性パルス(PP)は一部期間が重畳される。
図８はストレス補償制御信号(Cφ１, Cφ２, Cφ３)によりデマルチプレクサー６４のMUX TFT(MT１, MT２, MT３)に加えられるポジティブストレス量とネガティブストレス量を面積で示したものである。
図８を参照すると、ストレス補償制御信号(Cφ１, Cφ２, Cφ３)の正極性パルス(PP)はデマルチプレクサー６４のMUX TFT(MT１, MT２, MT３)にポジチブゲート-バイアスストレスを加え、ストレス補償制御信号(Cφ１, Cφ２, Cφ３)の負極性パルス(NP)はデマルチプレクサー６４のMUX TFT(MT１, MT２, MT３)にネガティブゲート-バイアスストレスを加える。
本発明に係る液晶表示装置のデマルチプレクサーとその駆動方法によると、ストレス補償制御信号(Cφ１, Cφ２, Cφ３)の負極性パルス(PP)によるネガティブストレス量(S(negative))は「k×ストレス補償制御信号(Cφ１, Cφ２, Cφ３)の正極性パルス(PP)によるポジティブストレス量(S(positive))」のようである。ネガティブストレス量(S(negative))とポジティブストレス量(S(positive))のそれぞれは電圧×時間の面積のようである。kは陽の値を持つ比例係数である。
一方、ストレス補償制御信号(Cφ１, Cφ２, Cφ３)の負極性パルス(PP)は球形波パルスだけではなくランプ波やそれと異なるいずれかの形態で発生させることができる。
デマルチプレクサー６４のMUX TFT(MT１, MT２, MT３)のソース電圧に対応するデータ電圧がゲートロー電圧(Vgl)と近接すると、比例係数kは１より大きくなければならない。ところで一般的に大部分のデータ電圧はゲートロー電圧(Vgl)より高いから比例係数kは０＜k≦１０の条件を満足する値を有する。
これに比べて、図２のような従来の制御信号(φ１, φ２, φ３)はMUX TFT(MT１, MT２, MT３)にポジティブゲート-バイアスストレスのみを加えるだけであり、これを相殺することができるネガティブゲート-バイアスストレスを加えることができない。すなわち、従来の制御信号(φ１, φ２, φ３)にMUX TFT(MT１, MT２, MT３)のネガティブストレス量(S(negative))は「０」である。
ストレス補償制御信号(Cφ１, Cφ２, Cφ３)の負極性パルス(PP)はネガティブストレス量(S(negative))が「０＜k≦１０におけるk×ストレス補償制御信号(Cφ１, Cφ２, Cφ３)の正極性パルス(PP)によるポジティブストレス量(S(positive))」という条件で電圧(ΔＶ)や時間(Δt)を変更することができる。例えば、図９aのように負極性電圧(Vneg)がもっと低い電圧(Vneg1)に変更する一方で負極性電圧(Vneg)の印加時間(Δt)をもっと短い時間(Δt１)とすることができる。また、図９bのように負極性電圧(Vneg)がもっと高い電圧(Vneg2)に変更する一方で負極性電圧(Vneg)の印加時間(Δt)をもっと長い時間(Δt２)とすることができる。
図１０はMUX TFT(MT１, MT２, MT３)のそれぞれで受けるゲート電圧ストレスの累積示している。図１０のようにMUX TFT(MT１, MT２, MT３)はストレス補償制御信号(Cφ１, Cφ２, Cφ３)の極性が周期的に反転するので、ゲート電圧ストレスが累積しない。したがって、MUX TFT(MT１, MT２, MT３)のしきい電圧と動的特性がほとんど変化しない。
図１１乃至図１３は本発明の第２実施例に係る液晶表示装置を示す図面である。
図１１を参照すると、本発明の第２実施例に係る液晶表示装置はm個のデータライン(DL１乃至DLm)とn個のゲートライン(GL１乃至GLn)が交差してその交差部に画素駆動用TFT１１６が形成された液晶表示パネル１１３と、データ駆動回路１１１と液晶表示パネル１１３のデータライン(DL１乃至DLm) との間に形成されたp-タイプ多結晶シリコンTFTにそれぞれ具現されるMUX TFT(PT１, PT２, PT３)を含むデマルチプレクサー１１４と、ストレス補償制御信号(Dφ１, Dφ２, Dφ３)を発生する制御信号発生部１１７と、液晶表示パネル１１３のゲートライン(GL１乃至GLn)にスキャンパルスを順次的に供給するためのゲート駆動回路１１２とを具備する。
データ駆動回路１１１は、デジタルビデオデータをアナログガンマ補償電圧に変換して１ライン分のデータをm/３個のソースライン(SL１乃至SLm/３)に時分割して供給する。
デマルチプレクサー１１４は、データ駆動回路１１１とデータライン(DL１乃至DLm)の間でm/３個が並んで配置される。このデマルチプレクサー１１４のそれぞれは、一つのソースラインから供給されるデータ電圧を３個のデータラインで分配するための第１乃至第３MUX TFT(PT１, PT２, PT３)を含む。第１乃至第３MUX TFT(PT１, PT２, PT３)は、互いに異なるストレス補償制御信号(Dφ１, Dφ２, Dφ３)の負極性電圧に応答して一つのソースラインを通じて入力されるデータを時分割して３個のデータラインに供給する。そして第１乃至第３MUX TFT(PT１, PT２, PT３)は、ストレス補償制御信号(Dφ１, Dφ２, Dφ３)の正極性電圧で負極性のゲート電圧累積によるストレスを相殺し、しきい電圧と動作特性を一定に維持する。
制御信号発生部１１７は、デマルチプレクサー１１４内のMUX TFT(PT１, PT２, PT３)を制御するためのストレス補償制御信号(Dφ１, Dφ２, Dφ３)を発生する。ストレス補償制御信号(Dφ１, Dφ２, Dφ３)は図１２のように MUX TFT(PT１, PT２, PT３)をターン-オンさせるための負極性の電圧(-V)で発生した後、負極性ストレスを償うために正極性電圧(+V)で発生する。
ゲート駆動回路１１２は、シフトレジスターとレベルスィプト(level-swept)を利用して図１２のようにゲートハイ電圧(Vgh)とゲートロー電圧(Vgl)との間でスイングされるスキャンパルス(SP)を順次的にゲートライン(GL１乃至GLn)に供給する。
図１２は、一番目のゲートライン(GL１)に供給されるスキャンパルス(SP１)と第１乃至第３MUX TFT(PT１乃至PT３)のゲート端子に供給されるストレス補償制御信号(Dφ１, Dφ２, Dφ３)を示す。
図１２を参照すると、MUX TFT(PT１, PT２, PT３)と同じく画素駆動用TFTがp-タイプトランジスタに具現されるとスキャンパルス(SP)はおおよそ１水平期間(H)の間に負極性のゲートハイ電圧で発生して、それ以外の期間の間はゲートロー電圧を維持する。
ストレス補償制御信号(Dφ１, Dφ２, Dφ３)のそれぞれは、負極性電圧(-V)で発生する負極性パルスと、それに引き継いで正極性電圧(+V)で発生する正極性パルスとを含む。
ストレス補償制御信号(Dφ１, Dφ２, Dφ３)の負極性パルスは第１乃至第３MUX TFT(PT１乃至PT３)をターン-オンさせ、ストレス補償制御信号(Dφ１, Dφ２, Dφ３)の正極性パルスは第１乃至第３MUX TFT(PT１, PT２, PT３)のポジティブゲート-バイアスストレスを償う。
図１３はストレス補償制御信号(Dφ１, Dφ２, Dφ３)によりデマルチプレクサー１１４のMUX TFT(PT１, PT２, PT３)に加えられるポジティブストレス量とネガティブストレス量を面積で示したものである。
図１３を参照すると、ストレス補償制御信号(Dφ１, Dφ２, Dφ３)の負極性パルスはデマルチプレクサー１１４のMUX TFT(PT１, PT２, PT３)にネガティブゲート-バイアスストレスを加えてストレス補償制御信号(Dφ１, Dφ２, Dφ３)の正極性パルスはデマルチプレクサー１１４のMUX TFT(PT１, PT２, PT３)にポジティブゲート-バイアスストレスを加える。
このようなストレス補償制御信号(Dφ１, Dφ２, Dφ３)の正極性パルスによるポジティブストレス量(S(positive))は「k×負極性パルスによるネガティブストレス量(S(negative))」と同じである。kは量の値を持つ比例係数として ０＜k≦１０の条件を満足する値を持つ。また、この条件内でストレス補償制御信号(Dφ１, Dφ２, Dφ３)の正極性パルスは電圧(ΔV)や時間(Δt)が変わることができる。
ストレス補償制御信号(Dφ１, Dφ２, Dφ３)の正極性パルスは球形波だけではなくランプ波やそれと異なるいずれかの形態の信号に発生されることができる。
一方、本発明に係るデマルチフレクサー(６４, １１４)のスイッチ素子、すなわちMUX TFT(MT１, MT２, MT３, PT１, PT２, PT３)は非晶質シリコントランジスタに具現されることもできるし、結晶質シリコンでも具現されることもできる。
上述したところのように、本発明に係る液晶表示装置とその駆動方法は、データ駆動回路とデータラインとの間にデマルチプレクサーを設置して信号配線数と回路構成を簡素化することができることは勿論で、MUX TFTを制御するための制御信号に逆極性のパルスを付加することによって、同一な極性のゲート電圧が長時間または反復的にMUX TFTのゲート端子に印加されるゲート-バイアスストレスに起因して発生するMUX TFTの特性変動と劣化を最小化することができる。
以上説明した内容を通じて当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更及び修正ができる。したがって、本発明の技術的範囲は明細書の詳細な説明に記載した内容に限定されるのではなく特許請求の範囲により決められなければならない。
従来の液晶表示装置を概略的に図示する図面。 図１に図示されたデマルチプレクサーに供給される信号の波形図。 試料用a-Si:H薄膜トランジスタのゲート端子に正極性電圧を印加する時、電圧印加時間に係る薄膜トランジスタのしきい電圧と伝達特性曲線の移動を示す図面。 試料用a-Si:H薄膜トランジスタのゲート端子に負極性電圧を印加する時、電圧印加時間に係る薄膜トランジスタのしきい電圧と伝達特性曲線の移動を示す図面。 同一なゲート電圧が反復的に印加される時、デマルチプレクサー内のトランジスタに加えられる累積ストレス量を示すグラフ。 本発明の第１実施例に係る液晶表示装置を示す図面。 図６に図示されたデマルチプレクサーの制御信号とスキャンパルスを示す波形図。 図７に図示された制御信号の正極性電圧によるポジチブストレス量とその制御信号の負極性電圧によるネガティブストレス量を面積で示した図面。 図７に図示された制御信号で負極性電圧が印加される時間や電圧レベルが変わる他の実施例の制御信号を示す波形図。 図７に図示された制御信号で負極性電圧が印加される時間や電圧レベルが変わる他の実施例の制御信号を示す波形図。 図７乃至図９bの制御信号の負極性電圧によりデマルチフレクサーのトランジスタにストレスが持続的に累積しないことを示すグラフ。 本発明の第２実施例に係る液晶表示装置を示す図面。 図１１に図示されたデマルチプレクサーの制御信号とスキャンパルスを示す波形図。 図１２に図示された制御信号の負極性電圧によるネガティブストレス量とその制御信号の正極性電圧によるポジチブストレス量を面積で示した図面。
符号の説明
１１、６１、１１１ データ駆動回路
１２、６２、１１２ ゲート駆動回路
１３、６３、１１３ 液晶表示パネル
１４、６４、１１４ デマルチプレクサー
１５、６５、１１５ 液晶セルの画素電極
６７、１１７ 制御信号発生部
１６、６６、１１６ 画素駆動用薄膜トランジスタ
MT１、MT２、MT３ デマルチプレクサーの n-タイプトランジスタ
PT１、PT２、PT３ デマルチプレクサーの p-タイプトランジスタ
φ１、φ２、φ３ デマルチプレクサーの制御信号
Cφ１、Cφ２、Cφ３、Dφ１、Dφ２、Dφ３ デマルチプレクサーのストレス補償制御信号

Claims (24)

  1. 多数のデータラインと多数のゲートラインが交差する液晶表示パネルと、データ電圧を発生するデータ駆動回路と、多数のスイッチ素子を利用して前記データ電圧を前記データラインに供給するデマルチプレクサと、前記スイッチ素子をターン-オンさせるための第１極性電圧を有する制御信号を発生して前記制御信号に第２極性電圧を付加する制御信号発生部とを具備することを特徴とする液晶表示装置。
  2. 前記多数のスイッチ素子は非晶質シリコントランジスタからなることを特徴とする請求項１記載の液晶表示装置。
  3. 前記多数のスイッチ素子はn-タイプトランジスタからなることを特徴とする請求項１記載の液晶表示装置。
  4. 前記第１極性電圧は正極性電圧である一方、前記第２極性電圧は負極性電圧であることを特徴とする請求項３記載の液晶表示装置。
  5. 前記第２極性電圧によるネガティブストレス量は前記第１極性電圧によるポジティブストレス量のk倍(ただし、kは０＜k≦１０)位に大きいことを特徴とする請求項４記載の液晶表示装置。
  6. 前記多数のスイッチ素子はp-タイプトランジスタからなることを特徴とする請求項２記載の液晶表示装置。
  7. 前記第１極性電圧は負極性電圧である一方、前記第２極性電圧は正極性電圧であることを特徴とする請求項６記載の液晶表示装置。
  8. 前記第２極性電圧によるポジティブストレス量は前記第１極性電圧によるネガティブストレス量のk倍(ただし、kは０＜k≦１０)位に大きいことを特徴とする請求項７記載の液晶表示装置。
  9. 前記第１極性電圧の電圧印加時間と電圧レベルの少なくともいずれかが前記第２極性電圧とは異なることを特徴とする請求項２記載の液晶表示装置。
  10. 前記多数のデータラインは第１データライン、第２データライン、及び第３データラインを具備し、前記多数のスイッチ素子は、前記データ駆動回路と前記第１データラインとの間に接続されて前記第１極性電圧に応答して前記データ駆動回路からの電圧を前記第１データラインに供給する第１スイッチ素子、前記データ駆動回路と前記第２データラインとの間に接続されて前記第１極性電圧に応答して前記データ駆動回路からの電圧を前記第２データラインに供給する第２スイッチ素子、及び前記データ駆動回路と前記第３データラインとの間に接続されて前記第１極性電圧に応答して前記データ駆動回路からの電圧を前記第３データラインに供給する第３スイッチ素子を具備することを特徴とする請求項２記載の液晶表示装置。
  11. 前記制御信号は前記第１スイッチ素子を制御する第１制御信号と、前記第２スイッチ素子を制御する第２制御信号と、前記第３スイッチ素子を制御する第３制御信号を含み、前記第１乃至第３制御信号の互いの位相が異なることを特徴とする請求項１０記載の液晶表示装置。
  12. 前記第１制御信号の第２極性電圧は前記第２制御信号の第１極性電圧と少なくとも一部が重畳されて、前記第２制御信号の第２極性電圧は前記第３制御信号の第１極性電圧と少なくとも一部が重畳されることを特徴とする請求項１１記載の液晶表示装置。
  13. 前記第１極性電圧に引き継いで前記第２極性電圧が発生することを特徴とする請求項２記載の液晶表示装置。
  14. データ電圧を発生するデータ駆動回路と液晶表示パネルのデータラインとの間に接続されたデマルチプレクサーを制御する制御信号を発生する段階と、前記制御信号の第１極性電圧で前記デマルチプレクサー内のスイッチ素子をターン-オンさせる段階と、前記制御信号の第２極性電圧で前記スイッチ素子のストレスを回復させる段階とを含むことを特徴とする液晶表示装置の駆動方法。
  15. 前記第１極性電圧の電圧印加時間と電圧レベル少なくともいずれかが前記第２極性電圧とは異なることを特徴とする請求項１４記載の液晶表示装置の駆動方法。
  16. 前記制御信号を発生する段階は、前記データ駆動回路と第１データラインとの間に接続された第１スイッチ素子を制御する第１制御信号を発生する段階と、前記データ駆動回路と第２データラインとの間に接続された第２スイッチ素子を制御する第２制御信号を発生する段階と、前記データ駆動回路と第３データラインとの間に接続された第３スイッチ素子を制御する第３制御信号を発生する段階とを含むことを特徴とする請求項１４記載の液晶表示装置の駆動方法。
  17. 前記第１制御信号の第２極性電圧は前記第２制御信号の第１極性電圧と少なくとも一部が重畳され、前記第２制御信号の第２極性電圧は前記第３制御信号の第１極性電圧と少なくとも一部が重畳されることを特徴とする請求項１６記載の液晶表示装置の駆動方法。
  18. 前記第１極性電圧に引き継いで前記第２極性電圧が発生することを特徴とする請求項１４記載の液晶表示装置の駆動方法。
  19. 前記多数のスイッチ素子はn-タイプトランジスタからなることを特徴とする請求項１４記載の液晶表示装置の駆動方法。
  20. 前記第１極性電圧は正極性電圧である一方、前記第２極性電圧は負極性電圧であることを特徴とする請求項１９記載の液晶表示装置の駆動方法。
  21. 前記第２極性電圧によるネガティブストレス量は前記第１極性電圧によるポジティブストレス量のk倍(ただし、kは０＜k≦１０)位に大きいことを特徴とする請求項２０記載の液晶表示装置の駆動方法。
  22. 前記多数のスイッチ素子はp-タイプトランジスタからなることを特徴とする請求項１４記載の液晶表示装置の駆動方法。
  23. 前記第１極性電圧は負極性電圧である一方、前記第２極性電圧は正極性電圧であることを特徴とする請求項２２記載の液晶表示装置の駆動方法。
  24. 前記第２極性電圧によるポジティブストレス量は前記第１極性電圧によるネガティブストレス量のk倍(ただし、kは０＜k≦１０)位に大きいことを特徴とする請求項２３記載の液晶表示装置の駆動方法。
JP2004365429A 2003-12-17 2004-12-17 液晶表示装置とその駆動方法 Active JP4195441B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030092693A KR101029406B1 (ko) 2003-12-17 2003-12-17 액정표시장치의 디멀티플렉서와 그 구동방법

Publications (2)

Publication Number Publication Date
JP2005182034A true JP2005182034A (ja) 2005-07-07
JP4195441B2 JP4195441B2 (ja) 2008-12-10

Family

ID=34675787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004365429A Active JP4195441B2 (ja) 2003-12-17 2004-12-17 液晶表示装置とその駆動方法

Country Status (4)

Country Link
US (1) US7714826B2 (ja)
JP (1) JP4195441B2 (ja)
KR (1) KR101029406B1 (ja)
CN (1) CN100399405C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019044546A1 (ja) * 2017-08-29 2019-03-07 シャープ株式会社 アクティブマトリクス基板および表示装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649249B1 (ko) * 2004-06-30 2006-11-24 삼성에스디아이 주식회사 역다중화 장치와, 이를 이용한 발광 표시 장치 및 그 표시패널
TWI275056B (en) * 2005-04-18 2007-03-01 Wintek Corp Data multiplex circuit and its control method
KR101282399B1 (ko) 2006-04-04 2013-07-04 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101232164B1 (ko) * 2006-06-27 2013-02-12 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
ES2655257T3 (es) * 2006-12-01 2018-02-19 Ses-Imagotag Pantalla de matriz activa de baja potencia
JP5357399B2 (ja) * 2007-03-09 2013-12-04 株式会社ジャパンディスプレイ 表示装置
CN101620830B (zh) * 2008-07-02 2011-12-21 联咏科技股份有限公司 数据驱动器
KR101420443B1 (ko) * 2008-12-23 2014-07-16 엘지디스플레이 주식회사 액정표시장치
JP2012129425A (ja) * 2010-12-16 2012-07-05 Canon Inc マトリクス基板、検出装置、検出システム、及び、検出装置の駆動方法
US20130257837A1 (en) * 2012-03-28 2013-10-03 Shenzhen China Star Optoelectronics Technology Co. Ltd. Liquid crystal display device, driving circuit, and driving method thereof
KR101473844B1 (ko) * 2012-09-28 2014-12-17 엘지디스플레이 주식회사 유기발광 표시장치
TWI522989B (zh) * 2014-01-29 2016-02-21 友達光電股份有限公司 顯示面板及其解多工器電路
KR102233626B1 (ko) * 2014-09-15 2021-04-01 삼성디스플레이 주식회사 표시 장치
KR102275693B1 (ko) * 2014-12-22 2021-07-09 엘지디스플레이 주식회사 선택회로 및 이를 구비한 표시장치
KR102298849B1 (ko) * 2014-12-31 2021-09-09 엘지디스플레이 주식회사 표시장치
KR102261352B1 (ko) * 2014-12-31 2021-06-04 엘지디스플레이 주식회사 데이터 제어회로 및 이를 포함하는 평판표시장치
KR101922075B1 (ko) * 2016-10-31 2018-11-26 엘지디스플레이 주식회사 디스플레이 장치
WO2018190245A1 (ja) * 2017-04-10 2018-10-18 シャープ株式会社 アクティブマトリクス基板および表示装置
KR102338944B1 (ko) * 2017-07-31 2021-12-13 엘지디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
TWI646514B (zh) * 2017-08-24 2019-01-01 友達光電股份有限公司 應用於顯示裝置的多工器
KR102482210B1 (ko) * 2017-12-28 2022-12-27 엘지디스플레이 주식회사 터치표시장치 및 그 구동방법
CN109887458B (zh) * 2019-03-26 2022-04-12 厦门天马微电子有限公司 显示面板和显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682753A (ja) * 1992-09-03 1994-03-25 Hitachi Ltd 液晶表示装置の駆動方式
JP3495848B2 (ja) * 1996-07-24 2004-02-09 アイホン株式会社 多重伝送方式
JPH1097228A (ja) * 1996-09-25 1998-04-14 Toshiba Corp 液晶表示装置
JP3728954B2 (ja) * 1998-12-15 2005-12-21 セイコーエプソン株式会社 電気光学装置及び電子機器
GB9827988D0 (en) * 1998-12-19 1999-02-10 Koninkl Philips Electronics Nv Active matrix liquid crystal display devices
KR100815897B1 (ko) * 2001-10-13 2008-03-21 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100815898B1 (ko) * 2001-10-13 2008-03-21 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동 장치 및 방법
US7167169B2 (en) * 2001-11-20 2007-01-23 Toppoly Optoelectronics Corporation Active matrix oled voltage drive pixel circuit
KR100840675B1 (ko) * 2002-01-14 2008-06-24 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
JP3707472B2 (ja) 2002-03-22 2005-10-19 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100883270B1 (ko) * 2002-08-08 2009-02-10 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR100499581B1 (ko) * 2002-09-26 2005-07-05 엘지.필립스 엘시디 주식회사 피모스소자 안정화를 위한 바이어스 인가장치
JP2004233526A (ja) * 2003-01-29 2004-08-19 Mitsubishi Electric Corp 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019044546A1 (ja) * 2017-08-29 2019-03-07 シャープ株式会社 アクティブマトリクス基板および表示装置

Also Published As

Publication number Publication date
KR101029406B1 (ko) 2011-04-14
CN100399405C (zh) 2008-07-02
JP4195441B2 (ja) 2008-12-10
US20050134541A1 (en) 2005-06-23
KR20050060953A (ko) 2005-06-22
US7714826B2 (en) 2010-05-11
CN1648981A (zh) 2005-08-03

Similar Documents

Publication Publication Date Title
JP4195441B2 (ja) 液晶表示装置とその駆動方法
JP2705711B2 (ja) 液晶表示装置で漏話を除去する方法及び液晶表示装置
US8605029B2 (en) Shift register, display device provided with same, and method of driving shift register
US7196683B2 (en) Driving method of image display device, driving device of image display device, and image display device
US20050253829A1 (en) Display device and display device driving method
US6600472B1 (en) Liquid crystal display device
US9466252B2 (en) Partial scanning gate driver and liquid crystal display using the same
JP2007065258A (ja) 電気泳動装置の駆動方法、電気泳動装置、電子機器、および電子時計
KR20070005577A (ko) 능동 매트릭스 디스플레이 디바이스
CN111429837A (zh) 显示装置
US20110292007A1 (en) Shift register, display device provided with same, and method of driving shift register
KR101107674B1 (ko) 액정표시장치의 디멀티플렉서와 그 구동방법
JP2005092176A (ja) 液晶表示装置
US20090267871A1 (en) Switching circuit, pixel drive circuit, and sample-and-hold circuit
KR101232164B1 (ko) 액정표시장치 및 그 구동방법
JP3866788B2 (ja) データ・ライン駆動回路
JP2005250132A (ja) アクティブマトリクス型液晶表示装置。
WO2013024776A1 (ja) 表示装置およびその駆動方法
JP2006523857A (ja) アクティブマトリクスディスプレイ及び駆動制御方法
KR101213945B1 (ko) 액정표시장치 및 그의 구동 방법
JP2007052291A (ja) 表示装置
JP3201580B2 (ja) アクティブマトリクス液晶表示装置およびその駆動方法
JPH11119742A (ja) マトリクス表示装置
WO2015128904A1 (ja) 表示装置及びその製造方法
KR20070073020A (ko) 액정 표시 장치 및 그 구동방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080901

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080925

R150 Certificate of patent or registration of utility model

Ref document number: 4195441

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250