KR101420443B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101420443B1
KR101420443B1 KR1020080132113A KR20080132113A KR101420443B1 KR 101420443 B1 KR101420443 B1 KR 101420443B1 KR 1020080132113 A KR1020080132113 A KR 1020080132113A KR 20080132113 A KR20080132113 A KR 20080132113A KR 101420443 B1 KR101420443 B1 KR 101420443B1
Authority
KR
South Korea
Prior art keywords
demultiplexer
liquid crystal
data
lines
signal
Prior art date
Application number
KR1020080132113A
Other languages
English (en)
Other versions
KR20100073441A (ko
Inventor
정지원
정훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080132113A priority Critical patent/KR101420443B1/ko
Priority to TW098130454A priority patent/TWI498875B/zh
Priority to US12/585,653 priority patent/US8344987B2/en
Priority to CN2009102247845A priority patent/CN101763835B/zh
Publication of KR20100073441A publication Critical patent/KR20100073441A/ko
Application granted granted Critical
Publication of KR101420443B1 publication Critical patent/KR101420443B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

출력 채널 수를 줄일 수 있는 액정표시장치가 개시된다.
본 발명의 액정표시장치는, 디멀티플렉서에 의해 하나의 디멀티플렉서 신호 라인이 액정 패널의 다수의 데이터 라인들에 접속됨으로써, 데이터 드라이버의 채널 수가 현저히 줄어들 수 있다.
본 발명의 액정표시장치는, 멀티플렉서 신호들이 공급되는 디멀티플렉서 신호 라인들이 데이터 드라이버의 중앙 영역과 디멀티플렉서의 중앙 영역 사이에 접속됨으로써, 디멀티플렉서 신호들의 신호 전달 경로를 최소화하여 신호 왜곡을 방지할 수 있다.
액정표시장치, 디멀티플렉서, COG, 신호 왜곡

Description

액정표시장치{Liquid crystal display device}
본 발명은 액정표시장치에 관한 것으로, 특히 출력 채널 수를 줄일 수 있는 액정표시장치에 관한 것이다.
정보화 사회의 발달로 인해, 정보를 표시할 수 있는 표시 장치가 활발히 개발되고 있다. 표시 장치는 액정표시장치(liquid crystal display device), 유기전계발광 표시장치(organic electro-luminescence display device), 플라즈마 표시장치(plasma display panel) 및 전계 방출 표시장치(field emission display device)를 포함한다.
이 중에서, 액정표시장치는 경박 단소, 저 소비 전력 및 풀 컬러 동영상 구현과 같은 장점이 있어, 모바일 폰, 네비게이션, 모니터, 텔레비전에 널리 적용되고 있다.
액정표시장치는 액정 패널 상의 액정셀들의 광 투과율을 조절함으로써 비디오신호에 해당하는 영상을 표시한다.
도 1은 종래의 액정표시장치를 도시한 도면이다.
도 1에 도시한 바와 같이, 종래의 액정표시장치는 액정 패널(100)과 액정 패 널(100)을 구동하기 위한 게이트 드라이버(110) 및 데이터 드라이버(120)를 포함한다.
액정 패널(100)에는 다수의 게이트라인들과 다수의 데이터 라인들이 배치된다.
게이트 드라이버(110)는 액정 패널(100)의 다수의 게이트 라인들을 순차적으로 구동하기 위한 게이트 신호를 생성한다.
데이터 드라이버(120)는 액정 패널(100)의 게이트 라인이 구동될 때 1라인 분의 데이터 전압을 다수의 데이터 라인들에 공급한다.
1 라인 분의 데이터 전압은 데이터 드라이버(120)의 출력 채널들을 통해 액정 패널(100)에 구비된 모든 데이터 라인들에 공급된다. 이때, 데이터 드라이버(120)의 출력 채널들과 액정 패널(100)의 데이터 라인들은 일대일로 대응된다.
이러한 경우, 액정 패널(100)이 대형화되어 데이터 라인들의 개수가 증가되는 경우, 데이터 드라이버(120)의 채널 수도 증가하게 되므로, 결국 데이터 드라이버(120)의 사이즈가 증가되는 문제가 있다.
따라서, 본 발명은 IC의 채널 수를 줄일 수 있는 액정표시장치를 제공함에 그 목적이 있다.
본 발명에 따르면, 액정표시장치는, 표시 영역과 비표시 영역으로 정의되고, 상기 표시 영역에 다수의 게이트 라인들과 다수의 데이터 라인들이 배치된 액정 패널; 데이터 드라이버를 포함하는 제어부; 상기 제어부의 출력단에 접속된 다수의 제1 및 제2 신호 라인들; 및 데이터 전압을 순차적으로 공급하기 위해 상기 제1 신호 라인들 중 어느 하나의 신호 라인이 상기 데이터 라인들 중 n(n은 3 이상의 정수임)개의 데이터 라인들과 접속된 디멀티플렉서를 포함하고, 상기 제2 신호 라인들은 상기 제어부의 중앙 영역과 상기 디멀티플렉서의 중앙 영역 사이에 접속된다.
본 발명은 디멀티플렉서의 하나의 스위치 유닛에 의해 하나의 데이터 신호 라인에 액정 패널의다수의 데이터 라인들을 접속시켜, 적색 데이터 전압, 녹색 데이터 전압 및 청색 데이터 전압을 공급하여 줄 수 있다. 이에 따라, 제어부, 구체적으로 데이터 드라이버의 채널 수를 액정 패널의 데이터 라인들의 개수의 적어도 1/3로 줄일 수 있어, 제어부의 사이즈를 줄일 수 있는 이점이 있다.
본 발명은 n개의 데이터 신호 라인들을 데이터 드라이버의 중앙 영역과 디멀티플렉서의 중앙 영역에 연결시킴으로써, 디멀티플렉서에 접속된 다수의 데이터 라인들의 신호 전달 경로의 길이를 최소화하여 신호 라인의 로드를 줄여 줄 수 있으므로, 데이터 전압이 왜곡되지 않게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2는 본 발명의 제1 실시예에 따른 액정표시장치를 도시한 도면이다.
도 2를 참조하면, 본 발명의 액정표시장치(10)에서 액정 패널(20)에 제어 부(40)가 COG(chip on glass) 방식으로 실장되고, 게이트 드라이버(30)와 디멀티플렉서(50)가 액정 패널(20)의 소자를 형성할 때 함께 형성되어 내장될 수 있다.
디멀티플렉서는 1:n 디멀티플렉서일 수 있다. n은 적어도 3 이상의 정수이다.
액정 패널(20)은 영상이 표시되는 표시 영역(22)과 영상이 표시되지 않는 비표시 영역(24)으로 정의될 수 있다.
제어부(40), 게이트 드라이버(30) 및 멀티플렉서는 액정 패널(20)의 비표시 영역(24)에 배치될 수 있다.
액정 패널(20)은 제1 기판과 제2 기판과 이들 사이에 게재된 액정층을 포함한다.
제1 기판에는 다수의 게이트 라인들(G1 내지 Gn)과 다수의 데이터 라인들(D1 내지 Dm)이 배치된다. 게이트 라인들(G1 내지 Gn)과 데이터 라인들(D1 내지 Dm)의 교차에 의해 다수의 화소 영역들이 정의될 수 있다. 따라서, 표시 영역(22)에는 다수의 화소 영역들이 매트릭스로 배열될 수 있다.
각 화소 영역에는 게이트 라인(G1 내지 Gn)과 데이터 라인(D1 내지 Dm)에 접속된 박막 트랜지스터와 박막 트랜지스터에 접속된 화소 전극이 배치된다.
제2 기판에는 화소 영역에 대응되도록 컬러필터들을 포함하는 컬러필터층이 배치되고, 컬러필터들 사이에 블랙 매트릭스가 배치되며, 컬러필터층과 블랙 매트릭스 상에 공통 전극이 배치될 수 있다.
이상의 구조는 TN 모드의 액정 패널(20)이다.
IPS 모드의 액정 패널에서는 컬러필터층, 블랙 매트릭스 및 공통 전극이 제1 기판에 배치될 수 있다.
제어부(40)는 집적 회로로 패키지되어 액정 패널(20) 상에 칩 형태로 실장될 수 있다.
제어부(40)는 도 3에 도시한 바와 같이, 타이밍 콘트롤러(42), 데이터 드라이버(44) 및 클럭 신호 생성부(46)를 포함한다.
타이밍 콘트롤러(42)는 클럭 신호 생성부(46)로 공급하기 위한 제1 제어 신호와 데이터 드라이버(44)를 제어하기 위한 제2 제어 신호를 생성한다.
클럭 신호 생성부(46)는 제1 제어 신호를 바탕으로 게이트 드라이버(30)를 구동하기 위한 클럭 신호들을 생성한다.
클럭 신호는 2상 내지 4상 중에서 생성될 수 있다. 클럭 신호는 게이트 드라이버(30)에서 액정 패널(20)의 게이트 라인들(G1 내지 Gn)로 공급되기 위한 게이트 신호일 수 있다.
데이터 드라이버(44)는 제2 제어 신호를 바탕으로 디멀티플렉서(50)에 공급하기 위한 디멀티플렉서 신호를 생성한다.
데이터 드라이버(44)의 출력단에는 출력 핀들이 구비될 수 있다. 출력 핀들은 데이터 전압들을 출력하기 위한 데이터 채널들과 디멀티플렉서 신호를 출력하기 위한 디멀티플렉서 채널들이 할당될 수 있다.
따라서, 데이터 채널들에 대응하는 출력 핀들은 액정 패널(20)에 구비된 데이터 신호 라인들(S1 내지 Sm/3)에 접속되고, 디멀티플렉서 채널들에 대응하는 출 력 핀들은 디멀티플렉서 신호 라인들(DS1 내지 DS3)에 접속될 수 있다.
디멀티플렉서(50)의 입력단들은 데이터 신호 라인들(S1 내지 Sm/3)과 디멀티플렉서 신호 라인들(DS1 내지 DS3)에 접속되고 디멀티플렉서(50)의 출력단들은 액정 패널(20)의 데이터 라인들(D1 내지 Dm)에 접속될 수 있다.
디멀티플렉서(50)는 다수의 스위치 유닛들(52)을 포함한다.
각 스위치 유닛(52)은 n개의 트랜지스터들(T1 내지 T3)을 포함할 수 있다.
n개의 스위치들(T1 내지 T3)의 게이트 단자들은 대응하는 디멀티플렉서 신호 라인들(DS1 내지 DS3)에 접속되고 소오스 단자들은 하나의 데이터 신호 라인에 공통으로 접속되고 드레인 단자들은 액정 패널(20)의 3개의 데이터 라인들에 접속될 수 있다.
본 발명은 이에 한정하지 않고, 다수의 수위치들이 구비되고, 스위치들이 다수의 데이터 라인들에 접속될 수도 있다.
예를 들어, 제1 스위치 유닛(52)의 n개의 트랜지스터들(T1 내지 T3)은 게이트 단자들이 대응하는 디멀티플렉서 신호 라인들(DS1 내지 DS3)에 접속되고, 소오스 단자들이 제1 데이터 신호 라인(S1)에 공통 접속되고 드레인 단자들이 n개의 데이터 라인들(D1 내지 D3)에 접속될 수 있다.
구체적으로, 제1 트랜지스터(T1)의 게이트 단자는 제1 디멀티플렉서 신호 라인(DS1)에 접속되고 드레인 단자는 제1 데이터 라인(D1)에 접속될 수 있다.
제2 트랜지스터(T2)의 게이트 단자는 제2 디멀티플렉서 신호 라인(DS2)에 접속되고 드레인 단자는 제2 데이터 라인(D2)에 접속될 수 있다.
제3 트랜지스터(T3)의 게이트 단자는 제3 디멀티플렉서 신호 라인(DS3)에 접속되고 드레인 단자는 제3 데이터 라인(D3)에 접속될 수 있다.
제1 게이트 라인(G1)과 제1 데이터 라인(D1)의 교차에 의해 적색 화소 영역(R)이 정의되고, 제1 게이트 라인(G1)과 제2 데이터 라인(D2)의 교차에 의해 녹색 화소 영역(G)이 정의되며, 제1 게이트 라인(G1)과 제3 데이터 라인(D3)의 교차에 의해 청색 화소 영역(B)이 정의될 수 있다.
제1 데이터 라인(D1)을 통해 적색 화소 영역(R)에 적색 데이터 전압이 공급되고, 제2 데이터 라인(D2)을 통해 녹색 화소 영역(G)에 녹색 데이터 전압이 공급되며, 제3 데이터 라인(D3)을 통해 청색 화소 영역(B)에 청색 데이터 전압이 공급될 수 있다.
데이터 드라이버(44)에서 생성된 n개의 디멀티플렉서 신호들은 n개의 디멀티 플렉서 신호 라인들(DS1 내지 DS3)로 공급될 수 있다.
n개의 디멀티플렉서 신호들은 도 4에 도시한 바와 같이, 1 수평 기간 동안 순차적으로 로우 레벨을 가질 수 있다.
예를 들어, 1 수평 기간의 제1 기간 동안 로우 레벨의 제1 디멀티플렉서 신호가 생성되고, 제2 기간 동안 로우 레벨의 제2 디멀티플렉서 신호가 생성되며, 제3 기간 동안 로우 레벨의 제3 디멀티플렉서 신호가 생성될 수 있다.
이러한 로우 레벨의 n개의 디멀티플렉서 신호들에 의해 n개의 트랜지스터들(T1 내지 T3)이 순차적으로 턴온될 수 있다.
본 발명의 n개의 트랜지스터들(T1 내지 T3)은 PMOS 타입이지만, 본 발명은 이에 한정하지 않고 NMOS 타입에도 적용될 수 있다. NMOS 트랜지스터들인 경우, n개의 멀티플렉서들은 n개의 기간 각각에 하이 레벨을 가질 수 있다.
따라서, 제1 디멀티플렉서 신호 라인(DS1)으로 공급된 제1 멀티플렉서 신호에 의해 제1 트랜지스터(T1)가 턴온되어 제1 데이터 신호 라인(S1)으로 공급된 적색 데이터 전압(R)이 액정 패널(20)의 제1 데이터 라인(D1)으로 공급될 수 있다. 적색 데이터 전압은 적색 화소 영역(R)으로 공급될 수 있다.
제2 디멀티플렉서 신호 라인(DS2)으로 공급된 제2 멀티플렉서 신호에 의해 제2 트랜지스터(T2)가 턴온되어 제1 데이터 신호 라인(S1)으로 공급된 녹색 데이터 전압이 액정 패널(20)의 제2 데이터 라인(D2)으로 공급될 수 있다. 녹색 데이터 전압은 녹색 화소 영역(G)으로 공급될 수 있다.
제3 디멀티플렉서 신호 라인(DS3)으로 공급된 제3 디멀티플렉서 신호에 의해 제3 트랜지스터(T3)가 턴온되어 제1 데이터 신호 라인(S1)으로 공급된 청색 데이터 전압이 액정 패널(20)의 제3 데이터 라인(D3)으로 공급될 수 있다. 청색 데이터 전압은 청색 화소 영역(B)으로 공급될 수 있다.
적새 화소 영역(R), 녹색 화소 영역(G) 및 청색 화소 영역(B)에 각각 구비된 박막 트랜지스터들은 제1 게이트 라인(G1)으로 공급된 1 수평 기간의 게이트 신호에 의해 턴온될 수 있다.
따라서, 1 수평 기간 동안의 게이트 신호에 의해 각 화소 영역(R, G, B)의 박막 트랜지스터들이 턴온될 때, n개의 디멀티플렉서 신호들이 1 수평 기간 내에서 순차적으로 n개의 디멀티플렉서 신호 라인들(DS1 내지 DS3)로 공급될 수 있다. 이 들 n개의 디멀티플렉서 신호들에 의해 순차적으로 제1 스위치 유닛(52)의 n개의 트랜지스터들(T1 내지 T3)이 순차적으로 턴온될 수 있다. 이에 따라, 제1 데이터 신호 라인(S1)으로 순차적으로 공급된 적색 데이터 전압, 녹색 데이터 전압 및 청색 데이터 전압이 n개의 데이터 라인들(D1 내지 D3)을 경유하여 적색 화소 영역(R), 녹색 화소 영역(G) 및 청색 화소 영역(B)으로 공급될 수 있다.
따라서, 본 발명은 디멀티플렉서(50)의 하나의 스위치 유닛에 의해 하나의 데이터 신호 라인에 액정 패널(20)의 3개의 데이터 라인들을 접속시켜, 적색 데이터 전압, 녹색 데이터 전압 및 청색 데이터 전압을 공급하여 줄 수 있다. 이에 따라, 제어부(40), 구체적으로 데이터 드라이버(44)의 채널 수를 액정 패널(20)의 데이터 라인들의 개수의 적어도 1/3로 줄일 수 있어, 제어부(40)의 사이즈를 줄일 수 있는 이점이 있다.
한편, 본 발명은 n개의 데이터 신호 라인들(DS1 내지 DS3)을 데이터 드라이버(44)의 중앙 영역과 디멀티플렉서(50)의 중앙 영역에 연결시킴으로써, n개의 데이터 신호 라인들(DS1 내지 DS3)의 신호 전달 경로의 길이를 최소화하여 신호 라인의 로드를 줄여 줄 수 있으므로, 데이터 전압이 왜곡되지 않게 된다.
즉, n개의 데이터 신호 라인들(DS1 내지 DS3)이 데이터 드라이버(44)의 중앙 영역에 연결되는 한편, 디멀티플렉서(50)의 중앙 영역에 연결됨으로써, 디멀티플렉서(50)의 중앙 영역으로 공급된 n개의 디멀티플렉서 신호들이 디멀티플렉서(50)의 중앙 영역으로부터 좌우측 영역으로 전달됨으로써, 신호 전달 경로가 최소화될 수 있다.
게이트 드라이버(30)는 다수의 스테이지들을 포함하고, 각 스테이지는 쉬프트레지스터를 포함할 수 있다.
각 스테이지는 제어부(40)의 클럭 신호 생성부(46)에서 생성된 클럭 신호가 1 수평 기간 단위로 순차적으로 출력될 수 있다.
도 5는 본 발명의 제2 실시예에 따른 액정표시장치를 도시한 도면이다.
본 발명의 제2 실시예는 본 발명의 제1 실시예와 구성 요소가 동일하다.
다만, 본 발명의 제2 실시예에서는 n개의 데이터 신호 라인들(DS1 내지 DS3)이 데이터 드라이버(44)의 중앙 영역과 디멀티플렉서(50)의 중앙 영역 사이에 접속되는 한편 데이터 드라이버(44)의 가장 자리 영역과 디멀티플렉서(50)의 가장자리 영역 사이에도 접속될 수 있다.
이에 따라, n개의 디멀티플렉서 신호들이 데이터 드라이버(44)의 중앙 영역에서 디멀티플렉서(50)의 중앙 영역으로 공급되는 한편, 데이터 드라이버(44)의 가장자리 영역에서 디멀티플렉서(50)의 가장자리 영역으로 공급될 수 있다.
이와 같이, n개의 디멀티플렉서 신호들이 디멀티플렉서(50)의 중앙 영역과 가장자리 영역으로 동시에 공급되고, 디멀티플렉서(50) 내에서 디멀티플렉서(50)의 중앙 영영과 가장자리 영역에서 각각 인접 영역으로 n개의 디멀티플렉서 신호들이 전달됨에 따라, n개의 디멀티플렉서 신호들이 왜곡 없이 각 스위치 유닛에 전달될 수 있다.
한편, n개의 신호 라인들은 데이터 드라이버의 양측 가장자리 영역들과 디멀티플렉서의 양측 가장자리 영역들 사이에 접속될 수도 있다.
도 1은 종래의 액정표시장치를 도시한 도면이다.
도 2는 본 발명의 제1 실시예에 따른 액정표시장치를 도시한 도면이다.
도 3은 도 2의 제어부와 디멀티플렉서를 상세히 도시한 도면이다.
도 4는 디멀티플렉서 신호들을 도시한 파형도이다.
도 5는 본 발명의 제2 실시예에 따른 액정표시장치를 도시한 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 액정표시장치 20: 액정 패널
22: 표시 영역 24: 비표시 영역
30: 게이트 드라이버 40: 제어부
42: 타이밍 콘트롤러 44: 데이터 드라이버
46: 클럭 신호 생성부 50: 디멀티플렉서

Claims (6)

  1. 표시 영역과 비표시 영역으로 정의되고, 상기 표시 영역에 다수의 게이트 라인들과 다수의 데이터 라인들이 배치된 액정 패널;
    데이터 드라이버를 포함하는 제어부;
    상기 제어부의 제1 및 제2 출력단들에 접속된 다수의 제1 및 제2 신호 라인들; 및
    상기 제1 및 제2 신호 라인들에 접속되는 제1 및 제2 입력단들을 포함하고,데이터 전압을 순차적으로 공급하기 위해 상기 제1 신호 라인들 중 어느 하나의 신호 라인이 상기 데이터 라인들 중 n(n은 3 이상의 정수임)개의 데이터 라인들과 접속된 디멀티플렉서를 포함하고,
    상기 제2 출력단들은 상기 제어부의 중앙 영역에 위치되고, 상기 제2 입력단들은 상기 디멀티플렉서의 중앙 영역에 위치되며,
    상기 제2 신호 라인들은 상기 제어부의 중앙 영역의 상기 제2 출력단들과 상기 디멀티플렉서의 중앙 영역의 상기 제2 입력단들 사이에 접속되는 것을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서, 상기 제2 출력단들은 상기 제어부의 가장자리 영역에 위치되고, 상기 제2 입력단들은 상기 디멀티플렉서의 가장자리 영역에 위치되며,
    상기 제2 신호 라인들은 상기 제어부의 가장자리 영역의 상기 제2 출력단들과 상기 디멀티플렉서의 가장자리 영역의 상기 제2 입력단들 사이에 접속되는 것을 특징으로 하는 액정표시장치.
  3. 삭제
  4. 제1항에 있어서, 상기 게이트 라인들을 구동하기 위해 액정 패널에 내장된 게이트 드라이버를 더 포함하는 것을 특징으로 하는 액정표시장치.
  5. 제4항에 있어서, 상기 제어부는,
    상기 게이트 드라이버의 구동하기 위한 클럭 신호를 생성하는 클럭 신호 생성부; 및
    상기 클럭 신호 생성부와 상기 데이터 드라이버를 제어하기 위한 제1 및 제2 제어 신호들을 생성하는 타이밍 콘트롤러를 포함하는 것을 특징으로 하는 액정표시장치.
  6. 제1항에 있어서,
    상기 데이터 드라이버는 상기 제2 신호 라인들로 공급하기 위한 디멀티플렉서 신호들을 생성하고,
    상기 디멀티플렉서 신호들은 1 수평 기간 동안 순차적으로 로우 레벨을 갖는 것을 특징으로 하는 액정표시장치.
KR1020080132113A 2008-12-23 2008-12-23 액정표시장치 KR101420443B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080132113A KR101420443B1 (ko) 2008-12-23 2008-12-23 액정표시장치
TW098130454A TWI498875B (zh) 2008-12-23 2009-09-09 液晶顯示裝置
US12/585,653 US8344987B2 (en) 2008-12-23 2009-09-21 Liquid crystal display device with length of signal path minimized
CN2009102247845A CN101763835B (zh) 2008-12-23 2009-11-17 液晶显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080132113A KR101420443B1 (ko) 2008-12-23 2008-12-23 액정표시장치

Publications (2)

Publication Number Publication Date
KR20100073441A KR20100073441A (ko) 2010-07-01
KR101420443B1 true KR101420443B1 (ko) 2014-07-16

Family

ID=42265259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080132113A KR101420443B1 (ko) 2008-12-23 2008-12-23 액정표시장치

Country Status (4)

Country Link
US (1) US8344987B2 (ko)
KR (1) KR101420443B1 (ko)
CN (1) CN101763835B (ko)
TW (1) TWI498875B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256012A (ja) * 2010-09-15 2012-12-27 Semiconductor Energy Lab Co Ltd 表示装置
CN102495503A (zh) * 2011-11-22 2012-06-13 深圳市华星光电技术有限公司 阵列基板及其驱动方法
KR101985247B1 (ko) * 2011-12-02 2019-06-04 엘지디스플레이 주식회사 액정표시장치와 그 구동 방법
KR101982716B1 (ko) 2012-02-28 2019-05-29 삼성디스플레이 주식회사 표시장치
CN102621758B (zh) * 2012-04-16 2015-07-01 深圳市华星光电技术有限公司 液晶显示装置及其驱动电路
US9646559B2 (en) 2012-08-10 2017-05-09 Lg Display Co., Ltd. Liquid crystal display device
TWI470608B (zh) * 2012-08-20 2015-01-21 Innocom Tech Shenzhen Co Ltd 資料驅動器之解多工裝置、液晶顯示系統以及該資料驅動器之解多工驅動方法
CN103632638B (zh) * 2012-08-20 2016-08-24 群康科技(深圳)有限公司 数据驱动器的解多任务装置和驱动方法以及液晶显示系统
TWI522989B (zh) * 2014-01-29 2016-02-21 友達光電股份有限公司 顯示面板及其解多工器電路
TWI555000B (zh) 2015-02-05 2016-10-21 友達光電股份有限公司 顯示面板
CN105096804B (zh) * 2015-08-28 2018-06-01 友达光电股份有限公司 显示面板
TWI612367B (zh) * 2017-01-04 2018-01-21 友達光電股份有限公司 畫素陣列結構
KR102458249B1 (ko) * 2017-11-14 2022-10-26 삼성디스플레이 주식회사 표시 장치
TWI645391B (zh) * 2018-01-19 2018-12-21 友達光電股份有限公司 顯示面板
TWI671726B (zh) * 2018-08-22 2019-09-11 友達光電股份有限公司 顯示裝置及其調整方法
KR102554579B1 (ko) * 2018-09-06 2023-07-14 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
CN109887458B (zh) * 2019-03-26 2022-04-12 厦门天马微电子有限公司 显示面板和显示装置
US11328684B2 (en) * 2020-05-30 2022-05-10 Sharp Kabushiki Kaisha Liquid crystal display device with display quality difference prevention between display panels

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940005239B1 (ko) * 1990-05-07 1994-06-15 가부시기가이샤 도시바 칼라 액정 표시장치의 디스플레이 제어 시스템
KR20040020421A (ko) * 2002-08-30 2004-03-09 삼성전자주식회사 액정표시장치
KR20050060953A (ko) * 2003-12-17 2005-06-22 엘지.필립스 엘시디 주식회사 액정표시장치의 디멀티플렉서와 그 구동방법
US20060187175A1 (en) 2005-02-23 2006-08-24 Wintek Corporation Method of arranging embedded gate driver circuit for display panel

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0601649A1 (en) * 1992-12-10 1994-06-15 Koninklijke Philips Electronics N.V. Repairable redundantly-driven matrix display
GB2323958A (en) * 1997-04-04 1998-10-07 Sharp Kk Active matrix devices
KR100367010B1 (ko) * 2000-06-08 2003-01-09 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
JP3659247B2 (ja) * 2002-11-21 2005-06-15 セイコーエプソン株式会社 駆動回路、電気光学装置及び駆動方法
KR100780946B1 (ko) * 2006-02-24 2007-12-03 삼성전자주식회사 여러 단의 먹스 구조를 가지는 디스플레이용 데이터 구동 장치 및 디스플레이용 데이터 구동 방법
TWI480847B (zh) * 2008-05-22 2015-04-11 Au Optronics Corp 液晶顯示裝置及其驅動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940005239B1 (ko) * 1990-05-07 1994-06-15 가부시기가이샤 도시바 칼라 액정 표시장치의 디스플레이 제어 시스템
KR20040020421A (ko) * 2002-08-30 2004-03-09 삼성전자주식회사 액정표시장치
KR20050060953A (ko) * 2003-12-17 2005-06-22 엘지.필립스 엘시디 주식회사 액정표시장치의 디멀티플렉서와 그 구동방법
US20060187175A1 (en) 2005-02-23 2006-08-24 Wintek Corporation Method of arranging embedded gate driver circuit for display panel

Also Published As

Publication number Publication date
KR20100073441A (ko) 2010-07-01
TWI498875B (zh) 2015-09-01
US8344987B2 (en) 2013-01-01
CN101763835B (zh) 2013-01-30
US20100156776A1 (en) 2010-06-24
CN101763835A (zh) 2010-06-30
TW201025272A (en) 2010-07-01

Similar Documents

Publication Publication Date Title
KR101420443B1 (ko) 액정표시장치
USRE49389E1 (en) Method and system for driving light emitting display
KR101152129B1 (ko) 표시 장치용 시프트 레지스터 및 이를 포함하는 표시 장치
KR101904277B1 (ko) 액정 디스플레이 장치
JP4466710B2 (ja) 電気光学装置および電子機器
US9336727B2 (en) Driving method of display device
TW201517006A (zh) 光電裝置、光電裝置之驅動方法及電子機器
JP2015125245A (ja) 液晶表示装置、液晶ドライバ、及び、液晶表示パネルの駆動方法
KR20040024915A (ko) 액정표시장치
US8766965B2 (en) Display device
KR100556513B1 (ko) 서브 디스플레이 잔상 제거를 위한 디스플레이 제어회로를 구비한 다중 디스플레이 장치 및 이를 위한 다중디스플레이 제어 방법
JP2004037498A (ja) 電気光学装置の駆動回路、電気光学装置、電子機器及び電気光学装置の駆動方法
KR101112063B1 (ko) 게이트드라이버 및 이를 구비한 액정표시장치
JP2004361427A (ja) 電気光学パネルの駆動回路及び方法、電気光学装置並びに電子機器
US20130215089A1 (en) Gate Driving Circuit, Driving Method, and LCD System
JP2005115139A (ja) 電気光学装置
KR20180122507A (ko) 게이트 구동회로와 그를 포함한 표시장치
KR101679068B1 (ko) 액정표시장치
KR101325069B1 (ko) 영상 디스플레이 장치와 영상 디스플레이 방법
KR100983712B1 (ko) 액정표시장치의 구동부
KR101054328B1 (ko) 액정표시장치용 레벨쉬프터 패키지
KR101177577B1 (ko) 액정표시장치
KR101623187B1 (ko) 액정표시장치 구동방법
KR100933444B1 (ko) 액정 표시 장치 및 그의 구동 방법
KR20060104710A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 6