KR20180122507A - 게이트 구동회로와 그를 포함한 표시장치 - Google Patents

게이트 구동회로와 그를 포함한 표시장치 Download PDF

Info

Publication number
KR20180122507A
KR20180122507A KR1020170056308A KR20170056308A KR20180122507A KR 20180122507 A KR20180122507 A KR 20180122507A KR 1020170056308 A KR1020170056308 A KR 1020170056308A KR 20170056308 A KR20170056308 A KR 20170056308A KR 20180122507 A KR20180122507 A KR 20180122507A
Authority
KR
South Korea
Prior art keywords
gip
dummy
circuit
gate
output
Prior art date
Application number
KR1020170056308A
Other languages
English (en)
Other versions
KR102332279B1 (ko
Inventor
이철환
박제훈
임진호
전경현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170056308A priority Critical patent/KR102332279B1/ko
Publication of KR20180122507A publication Critical patent/KR20180122507A/ko
Application granted granted Critical
Publication of KR102332279B1 publication Critical patent/KR102332279B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명의 게이트 구동회로는 제1 GIP 소자들(#1~#4)을 갖는 제1 GIP 회로(GDRV1); 제2 GIP 소자들(#5~#8)을 갖는 제2 GIP 회로(GDRV2); 상기 제1 GIP 회로(GDRV1)에 속하며, 상기 제1 GIP 회로(GDRV1)의 동작에 필요한 제1 더미 출력(DP1)을 생성하는 제1 더미 GIP소자(#5'); 상기 제2 GIP 회로(GDRV2)에 속하며, 상기 제2 GIP 회로(GDRV2)의 동작에 필요한 제2 더미 출력(DP2)을 생성하는 제2 더미 GIP소자(#4')를 포함하며, 제1 더미 출력(DP1)은 상기 제2 GIP 소자들(#5~#8) 중 어느 하나의 게이트 출력 타이밍에 동기되고, 제2 더미 출력(DP2)은 상기 제1 GIP 소자들(#1~#4) 중 어느 하나의 게이트 출력 타이밍에 동기된다.

Description

게이트 구동회로와 그를 포함한 표시장치{Gate Driver And Display Device Including The Same}
본 발명은 게이트 구동회로와 그를 포함한 표시장치에 관한 것이다.
표시장치는 영상이 표시되는 픽셀 어레이와, 픽셀 어레이의 신호 라인들을 구동하는 패널 구동회로를 포함한다. 패널 구동회로는 픽셀 어레이의 데이터 라인들에 데이터 신호를 공급하는 데이터 구동회로와, 픽셀 어레이의 게이트 라인들(또는 스캔 라인들)에 데이터 신호에 동기되는 게이트 펄스(또는 스캔 펄스)를 순차적으로 공급하는 게이트 구동회로(또는 스캔 구동회로), 데이터 구동회로와 게이트 구동회로를 제어하는 타이밍 콘트롤러 등을 포함한다.
최근에는 게이트 구동회로를 픽셀 어레이와 함께 표시패널에 내장하는 기술이 적용되고 있다. 표시패널에 내장된 게이트 구동회로는 "GIP(Gate In Panel) 회로"로 알려져 있다. GIP 회로는 표시패널의 베젤(Bezel) 영역에 형성되는 시프트 레지스터(shift register)를 포함한다. 시프트 레지스터는 종속적으로 접속된 다수의 GIP 소자들을 포함한다. GIP 소자들은 스타트 펄스 또는 캐리 신호에 응답하여 게이트 출력을 발생하고 그 게이트 출력을 시프트 클럭에 따라 시프트시킨다. 따라서, 시프트 레지스터에는 스타트 펄스, 시프트 클럭, 구동 전압 등이 공급된다.
RC 딜레이를 고려할 때, 스타트 펄스 또는 캐리 신호의 신호전달경로의 길이는 GIP 소자들 간에 실질적으로 동일하게 설계되는 것이 바람직하다. 하지만, 도 1과 같은 이형(異形) 표시패널, 또는 도 2와 같은 분리 구동형 표시패널의 경우, 특정 GIP 소자들 간의 신호전달 경로의 길이가 나머지 GIP 소자들 간의 그것보다 길어질 수 있다.
구체적으로 설명하면, 도 1의 게이트 구동회로는 이형 표시패널의 제1 표시영역(AR1)을 구동하는 제1 GIP 회로(GDRV1)와, 이형 표시패널의 제2 표시영역(AR2)을 구동하는 제2 GIP 회로(GDRV2)를 포함한다. 제1 GIP 회로(GDRV1)는 포워드 스캔(F-SCAN)과 리버스 스캔(R-SCAN)이 가능한 제1 GIP 소자들(#1~#4)을 포함할 수 있고, 제2 GIP 회로(GDRV2)는 포워드 스캔구동(F-SCAN)과 리버스 스캔구동(R-SCAN)이 가능한 제2 GIP 소자들(#5~#8)을 포함할 수 있다. 여기서, 포워드 스캔구동(F-SCAN)은 표시패널의 제1 방향을 따라 순차적으로 게이트 출력을 쉬프트 시키는 스캔 방식을 의미하고, 리버스 스캔구동(R-SCAN)은 상기 제1 방향과 반대되는 표시패널의 제2 방향을 따라 순차적으로 게이트 출력을 쉬프트 시키는 스캔 방식을 의미한다. 포워드 스캔구동(F-SCAN) 방식과, 리버스 스캔구동(R-SCAN) 방식은 타이밍 콘트롤러의 제어하에 선택적으로 이뤄질 수 있다. 도 1에서, DIC는 데이터 구동회로가 포함된 드라이버 IC를 의미한다.
포워드 스캔구동(F-SCAN)시, 도 1의 제2 GIP 회로(GDRV2)는 제1 GIP 회로(GDRV1)로부터 캐리 신호를 입력 받아 동작된다. 즉, 포워드 스캔구동(F-SCAN)시, GIP 소자 #5는 GIP 소자 #4로부터 입력되는 캐리 신호에 따라 동작된다. 한편, 리버스 스캔구동(R-SCAN)시, 도 1의 제1 GIP 회로(GDRV1)는 제2 GIP 회로(GDRV2)로부터 캐리 신호를 입력 받아 동작된다. 즉, 리버스 스캔구동(R-SCAN)시, GIP 소자 #4는 GIP 소자 #5로부터 입력되는 캐리 신호에 따라 동작된다.
도 1과 같은 이형 표시패널의 경우, 제1 GIP 회로(GDRV1)와 제2 GIP 회로(GDRV2)는 물리적으로 이격되어 형성되고 서로 연계되어 구동되기 때문에, GIP 소자 #4 및 GIP 소자 #5 간의 신호전달경로의 길이가 나머지 GIP 소자들 간의 그것보다 길어질 수 있다.
이 경우, GIP 소자 #4 및 GIP 소자 #5 간의 신호전달경로에 걸리는 RC 로드(Load)가 나머지 GIP 소자들 간의 신호전달경로에 걸리는 RC 로드보다 크다. 상대적으로 RC 로드가 큰 캐리 신호가 GIP 소자(#4,#5)에 인가되면 해당 GIP 소자(#4,#5)의 게이트 출력이 저하되기 때문에, 오토 프로브 검사시의 그레이 화상 또는 가혹 데이터 패턴에 따른 입력 화상에서 도 3과 같이 어두운 가로선 형태의 라인 딤이 인지될 수 있다.
한편, 도 2의 게이트 구동회로는 분리형 표시패널의 제1 표시영역(AR1)을 구동하는 제1 GIP 회로(GDRV1)와, 분리형 표시패널의 제2 표시영역(AR2)을 구동하는 제2 GIP 회로(GDRV2)를 포함한다. 분리형 표시패널에서, 제1 표시영역(AR1)과 제2 표시영역(AR2)은 분할 구동될 수 있다. 제1 GIP 회로(GDRV1)는 포워드 스캔(F-SCAN)과 리버스 스캔(R-SCAN)이 가능한 제1 GIP 소자들(#1~#4)을 포함할 수 있고, 제2 GIP 회로(GDRV2)는 포워드 스캔(F-SCAN)과 리버스 스캔(R-SCAN)이 가능한 제2 GIP 소자들(#5~#8)을 포함할 수 있다. 도 2에서, DIC는 데이터 구동회로가 포함된 드라이버 IC를 의미한다.
포워드 스캔구동(F-SCAN)시, 도 2의 제1 및 제2 GIP 회로(GDRV1,GDRV2)는 각각 서로 다른 신호전달경로를 통해 입력되는 스타트 펄스에 따라 동작된다. 즉, 포워드 스캔구동(F-SCAN)시, 제1 GIP 소자들(#1~#4)은 제1 스타트 펄스와 제1 캐리신호들에 따라 동작되고, 제2 GIP 소자들(#5~#8)은 제2 스타트 펄스와 제2 캐리신호들에 따라 동작된다.
리버스 스캔구동(R-SCAN)시, 도 2의 제1 및 제2 GIP 회로(GDRV1,GDRV2)는 각각 서로 다른 신호전달경로를 통해 입력되는 스타트 펄스에 따라 동작된다. 즉, 리버스 스캔구동(R-SCAN)시, 제1 GIP 소자들(#1~#4)은 제3 스타트 펄스와 제3 캐리신호들에 따라 동작되고, 제2 GIP 소자들(#5~#8)은 제4 스타트 펄스와 제4 캐리신호들에 따라 동작된다.
도 2와 같은 분리형 표시패널의 경우, 제1 GIP 회로(GDRV1)와 제2 GIP 회로(GDRV2)는 서로 독립적으로 구동되기 때문에, 포워드 스캔구동(F-SCAN)시 제1 스타트 펄스와 제2 스타트 펄스의 신호전달경로의 길이가 다르다. 즉, 포워드 스캔구동(F-SCAN)시 제2 스타트 펄스의 신호전달경로의 길이는 제1 스타트 펄스의 그것보다 길어질 수 있다. 또한, 제1 GIP 회로(GDRV1)와 제2 GIP 회로(GDRV2)는 서로 독립적으로 구동되기 때문에, 리버스 스캔구동(R-SCAN)시 제3 스타트 펄스와 제4 스타트 펄스의 신호전달경로의 길이가 다르다. 즉, 리버스 스캔구동(R-SCAN)시 제3 스타트 펄스의 신호전달경로의 길이는 제4 스타트 펄스의 그것보다 길어질 수 있다.
이 경우, 제2 및 제3 스타트 펄스의 신호전달경로에 걸리는 RC 로드(Load)는 각각 제1 및 제4 스타트 펄스의 신호전달경로에 걸리는 RC 로드보다 크다. 상대적으로 RC 로드가 큰 스타트 펄스가 GIP 소자(#4,#5)에 인가되면 해당 GIP 소자(#4,#5)의 게이트 출력이 저하되기 때문에, 오토 프로브 검사시의 그레이 화상 또는 가혹 데이터 패턴에 따른 입력 화상에서 도 4와 같이 어두운 가로선 형태의 라인 딤이 인지될 수 있다.
따라서, 본 발명은 목적은 스타트 펄스 또는 캐리 신호의 RC 로드 편차에 의한 화상 결함 현상을 최소화할 수 있도록 한 게이트 구동회로와 그를 포함한 표시장치를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 게이트 구동회로는 제1 GIP 소자들(#1~#4)을 갖는 제1 GIP 회로(GDRV1); 제2 GIP 소자들(#5~#8)을 갖는 제2 GIP 회로(GDRV2); 상기 제1 GIP 회로(GDRV1)에 속하며, 상기 제1 GIP 회로(GDRV1)의 동작에 필요한 제1 더미 출력(DP1)을 생성하는 제1 더미 GIP소자(#5'); 상기 제2 GIP 회로(GDRV2)에 속하며, 상기 제2 GIP 회로(GDRV2)의 동작에 필요한 제2 더미 출력(DP2)을 생성하는 제2 더미 GIP소자(#4')를 포함하며, 제1 더미 출력(DP1)은 상기 제2 GIP 소자들(#5~#8) 중 어느 하나의 게이트 출력 타이밍에 동기되고, 제2 더미 출력(DP2)은 상기 제1 GIP 소자들(#1~#4) 중 어느 하나의 게이트 출력 타이밍에 동기된다.
상기 제1 GIP 회로(GDRV1)와 제2 GIP 회로(GDRV2)는 서로 연계되어 구동된다.
상기 제1 더미 GIP소자(#5')는, 제1 방향을 따라 순차적으로 게이트 출력을 쉬프트 시키기 위한 리버스 스캔 구동모드에서 상기 제2 GIP 회로(GDRV2)에서 입력되는 제1 캐리 신호(CAR-R)에 응답하여 상기 제1 더미 출력(DP1)을 생성하고, 상기 제1 더미 출력(DP1)을 상기 제1 더미 GIP소자(#5')에 이웃한 GIP 소자(#4)에 입력한다.
상기 제1 더미 출력(DP1)은, 상기 제2 GIP 소자들(#5~#8) 중에서 상기 제2 더미 GIP소자(#4')에 이웃한 GIP 소자(#5)의 게이트 출력 타이밍에 동기되고, 상기 제1 더미 GIP소자(#5')와 상기 GIP 소자(#5)는, 상기 GIP 소자(#5)에 이웃한 GIP 소자(#6)로부터 상기 제1 캐리 신호(CAR-R)를 공통으로 인가받는다.
상기 제2 더미 GIP소자(#4')는, 상기 리버스 스캔 구동모드에서 휴지 구동(Idle Driving)된다.
상기 제2 더미 GIP소자(#4')는, 상기 제1 방향에 반대되는 제2 방향을 따라 순차적으로 게이트 출력을 쉬프트 시키기 위한 포워드 스캔 구동모드에서 상기 제1 GIP 회로(GDRV1)에서 입력되는 제2 캐리 신호(CAR-F)에 응답하여 상기 제2 더미 출력(DP2)을 생성하고, 상기 제2 더미 출력(DP2)을 상기 제2 더미 GIP소자(#4')에 이웃한 GIP 소자(#5)에 입력한다.
상기 제2 더미 출력(DP2)은, 상기 제1 GIP 소자들(#1~#4) 중에서 상기 제1 더미 GIP소자(#5')에 이웃한 GIP 소자(#4)의 게이트 출력 타이밍에 동기되고, 상기 제2 더미 GIP소자(#4')와 상기 GIP 소자(#4)는, 상기 GIP 소자(#4)에 이웃한 GIP 소자(#3)로부터 상기 제2 캐리 신호(CAR-F)를 공통으로 인가받는다.
상기 제1 더미 GIP소자(#5')는, 상기 포워드 스캔 구동모드에서 휴지 구동(Idle Driving)된다.
상기 제1 GIP 회로(GDRV1)와 제2 GIP 회로(GDRV2)는 서로 독립하여 구동된다.
상기 제1 더미 GIP소자(#5')는, 제1 방향을 따라 순차적으로 게이트 출력을 쉬프트 시키기 위한 리버스 스캔 구동모드에서 외부에서 입력되는 제1 스타트 신호(VST-R)에 응답하여 상기 제1 더미 출력(DP1)을 생성하고, 상기 제1 더미 출력(DP1)을 상기 제1 더미 GIP소자(#5')에 이웃한 GIP 소자(#4)에 입력한다.
상기 제1 더미 출력(DP1)은, 상기 제2 GIP 소자들(#5~#8) 중에서 상기 제2 더미 GIP소자(#4')에 이웃한 GIP 소자(#5)의 게이트 출력 타이밍에 동기되고, 상기 제1 스타트 신호(VST-R)는, 상기 GIP 소자(#5)에 이웃한 GIP 소자(#6)의 게이트 출력 타이밍에 동기된다.
상기 제2 더미 GIP소자(#4')는, 상기 리버스 스캔 구동모드에서 휴지 구동(Idle Driving)된다.
상기 제2 더미 GIP소자(#4')는, 상기 제1 방향에 반대되는 제2 방향을 따라 순차적으로 게이트 출력을 쉬프트 시키기 위한 포워드 스캔 구동모드에서 외부에서 입력되는 제2 스타트 신호(VST-F)에 응답하여 상기 제2 더미 출력(DP2)을 생성하고, 상기 제2 더미 출력(DP2)을 상기 제2 더미 GIP소자(#4')에 이웃한 GIP 소자(#5)에 입력한다.
상기 제2 더미 출력(DP2)은, 상기 제1 GIP 소자들(#1~#4) 중에서 상기 제1 더미 GIP소자(#5')에 이웃한 GIP 소자(#4)의 게이트 출력 타이밍에 동기되고, 상기 제2 스타트 신호(VST-F)는, 상기 GIP 소자(#4)에 이웃한 GIP 소자(#3)의 게이트 출력 타이밍에 동기된다.
상기 제1 더미 GIP소자(#5')는, 상기 포워드 스캔 구동모드에서 휴지 구동(Idle Driving)된다.
또한, 본 발명의 실시예에 따른 표시장치는 제1 표시영역과 제2 표시영역을 갖는 표시패널; 및 상기 표시패널의 게이트라인들을 구동하는 게이트 구동회로를 포함한다. 상기 게이트 구동회로는, 제1 GIP 소자들(#1~#4)을 가지며, 상기 제1 GIP 소자들(#1~#4)을 통해 상기 제1 표시영역에 구비된 제1 게이트라인들을 구동하는 제1 GIP 회로(GDRV1); 제2 GIP 소자들(#5~#8)을 가지며, 상기 제2 GIP 소자들(#5~#8)을 통해 상기 제2 표시영역에 구비된 제2 게이트라인들을 구동하는 제2 GIP 회로(GDRV2); 상기 제1 GIP 회로(GDRV1)에 속하며, 상기 제1 GIP 회로(GDRV1)의 동작에 필요한 제1 더미 출력(DP1)을 생성하는 제1 더미 GIP소자(#5'); 상기 제2 GIP 회로(GDRV2)에 속하며, 상기 제2 GIP 회로(GDRV2)의 동작에 필요한 제2 더미 출력(DP2)을 생성하는 제2 더미 GIP소자(#4')를 포함하며, 제1 더미 출력(DP1)은 상기 제2 GIP 소자들(#5~#8) 중 어느 하나의 게이트 출력 타이밍에 동기되고, 제2 더미 출력(DP2)은 상기 제1 GIP 소자들(#1~#4) 중 어느 하나의 게이트 출력 타이밍에 동기된다.
상기 제1 GIP 소자들(#1~#4)은 상기 제1 게이트라인들에 연결되고, 상기 제2 GIP 소자들(#5~#8)은 상기 제2 게이트라인들에 연결되며, 상기 제1 더미 GIP소자(#5')와 제2 더미 GIP소자(#4')는 상기 제1 및 제2 게이트라인들과 전기적으로 분리된다.
상기 표시패널은, 이형 표시패널 또는 분리 구동형 표시패널로 구현된다.
본 발명은 높은 RC 로드가 걸리는 스타트 펄스 또는 캐리 신호를 더미 GIP 소자를 거치도록 함으로써, 높은 RC 로드와 그에 따른 게이트 출력 편차에 의해 화상에서 인지될 수 있는 가로선 형태의 딤 현상을 억제할 수 있다.
도 1은 종래 이형 표시패널을 구동하기 위한 게이트 구동회로에서 캐리 신호의 RC 로드 편차를 설명하기 위한 도면이다.
도 2는 종래 분리형 표시패널을 구동하기 위한 게이트 구동회로에서 스타트 펄스의 RC 로드 편차를 설명하기 위한 도면이다.
도 3은 종래 이형 표시패널을 구동하기 위한 게이트 구동회로에서 캐리 신호의 RC 로드 편차로 인한 화상 결함 현상을 보여주는 도면이다.
도 4는 종래 분리형 표시패널을 구동하기 위한 게이트 구동회로에서 스타트 펄스의 RC 로드 편차로 인한 화상 결함 현상을 보여주는 도면이다.
도 5는 본 발명의 실시예에 따른 표시장치의 구동회로를 보여 주는 블록도이다.
도 6은 GIP 회로의 시프트 레지스터 구성을 보여주는 도면이다.
도 7은 이형 표시패널을 포함한 본 발명의 실시예에 따른 표시장치의 구동회로를 보여주는 블록도이다.
도 8은 분리형 표시패널을 포함한 본 발명의 실시예에 따른 표시장치의 구동회로를 보여주는 블록도이다.
도 9는 본 발명의 이형 표시패널을 구동하기 위한 게이트 구동회로에서 캐리 신호의 RC 로드 편차를 보상하기 위해 더미 GIP 소자가 더 구비된 것을 보여주는 도면이다.
도 10은 본 발명의 분리형 표시패널을 구동하기 위한 게이트 구동회로에서 스타트 신호의 RC 로드 편차를 보상하기 위해 더미 GIP 소자가 더 구비된 것을 보여주는 도면이다.
도 11은 리버스 스캔 구동모드에서 더미 GIP 소자 적용 전과 적용 후에 있어 게이트 출력의 파형을 보여주는 도면이다.
도 12는 포워드 스캔 구동모드에서 더미 GIP 소자 적용 전과 적용 후에 있어 게이트 출력의 파형을 보여주는 도면이다.
도 13은 포워드 스캔 구동모드와 리버스 스캔 구동모드에서 GIP 소자의 기능을 설명하기 위한 도면이다.
도 14a는 리버스 스캔 구동모드에서 제1 더미 GIP 소자의 기능을 설명하기 위한 도면이다.
도 14b는 포워드 스캔 구동모드에서 제2 더미 GIP 소자의 기능을 설명하기 위한 도면이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
본 발명의 기술적 사상은 액정표시장치(Liquid Crystal Display, LCD), 유기발광 표시장치(Organic Light Emitting Display, OLED Display), 무기발광 표시장치, 플렉서블 디스플레이 장치, 웨어러블 디스플레이 장치 등 다양한 표시장치에 적용될 수 있다. 이하의 설명에서, 표시장치의 일 예로서 액정표시장치를 중심으로 설명하지만, 본 발명은 이에 한정되지 않는다.
도 5는 본 발명의 실시예에 따른 표시장치의 구동회로를 보여 주는 블록도이다. 그리고, 도 6은 GIP 회로의 시프트 레지스터 구성을 보여주는 도면이다.
도 5를 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(PNL)과, 표시패널(PNL)의 픽셀 어레이(pixel array)에 입력 영상의 데이터를 기입하기 위한 패널 구동회로를 포함한다.
표시패널(PNL)은 데이터 라인들(12), 데이터 라인들(12)과 교차하는 게이트 라인들(14), 및 데이트 라인들(12)과 게이트 라인들(14)에 의해 정의된 영역마다 픽셀들이 배치된 픽셀 어레이를 포함한다. 표시패널(PNL)은 이형 표시패널로 구현되거나, 또는 분리형 표시패널로 구현될 수 있다. 입력 영상은 표시패널(PNL)의 픽셀 어레이에 표시된다.
픽셀 어레이의 픽셀들은 다양한 컬러 구현을 위하여, 적색, 녹색, 및 청색 서브 픽셀들을 포함할 수 있다. 픽셀들 각각은 RGB 서브 픽셀들 이외에 백색 서브 픽셀을 더 포함하여 표시 영상의 휘도를 높일 수 있다.
픽셀 어레이는 TFT 어레이와 컬러 필터 어레이로 나뉘어질 수 있다. 표시패널(PNL)의 하판에 TFT 어레이가 형성될 수 있다. TFT 어레이는 데이터라인들(12)과 게이트라인들(14)의 교차부들에 형성된 TFT들(Thin Film Transistor), 데이터전압을 충전하는 픽셀 전극, 픽셀 전극에 접속되어 데이터 전압을 유지하는 스토리지 커패시터(Storage Capacitor, Cst) 등을 포함하여 입력 영상을 표시할 수 있다. TFT 어레이에 인셀 터치센서(In-cell touch sensor)가 배치될 수 있다. 이 경우, 표시장치는 인셀 터치센서를 구동하기 위한 센서 구동부를 더 구비할 수 있다.
표시패널(PNL)의 상판 또는 하판에 컬러 필터 어레이가 형성될 수 있다. 컬러 필터 어레이는 블랙매트릭스(black matrix), 컬러 필터(color filter) 등을 포함한다. COT(Color Filter on TFT)　또는 TOC(TFT on Color Filter)　모델의 경우에, TFT 어레이와 함께 컬러 필터와 블랙 매트릭스가 하나의 기판 상에 배치될 수 있다.
패널 구동회로는 드라이버 IC(DIC)와 게이트 구동회로(GDRV)를 포함한다. 드라이버 IC(DIC)는 데이터 라인들(12)에 데이터 신호를 공급하는 데이터 구동회로를 포함할 수 있다. 게이트 구동회로(GDRV)는 데이터 신호에 동기되는 게이트 펄스를 게이트 라인들(14)에 순차적으로 공급한다. 게이트 구동회로(GDRV)는 픽셀 어레이 밖에서 표시패널(PNL)의 일측 가장자리에 형성되거나 또는, 표시패널(PNL)의 양측 가장자리에 형성될 수 있다.
게이트 구동회로(GDRV)는 "GIP(Gate In Panel) 회로"로 알려져 있다. GIP 회로(GDRV)는 표시패널(PNL)의 일측 베젤(Bezel) 영역 또는, 표시패널(PNL)의 양측 베젤 영역에 형성되는 시프트 레지스터(shift register)를 포함한다. 시프트 레지스터는 도 6과 같이 종속적으로 접속된 다수의 GIP 소자들(GIP(N-2) ~ GIP(N+2))을 포함할 수 있다. GIP 소자들(GIP(N-2) ~ GIP(N+2))은 스타트 펄스에 응답하여 게이트 펄스를 출력하기 시작하고, 시프트 클럭(GCLK1~GCLK4)에 따라 게이트 출력을 시프트한다. GIP 소자들(GIP(N-2) ~ GIP(N+2))의 출력 신호는 게이트 펄스로서 게이트 라인들(14)에 공급된다. GIP 소자들(GIP(N-2) ~ GIP(N+2))의 출력은 다음 단 GIP 소자에 캐리 신호로서 입력되고, 또한 그 출력은 이전 단 GIP 소자에 리셋 신호(Reset signal)로서 입력될 수 있다.
데이터 구동회로는 픽셀들에 데이터를 기입하기 위하여, 픽셀들에 연결된 데이터 라인들(12)에 데이터 전압을 공급한다.
도 7은 이형 표시패널을 포함한 본 발명의 실시예에 따른 표시장치의 구동회로를 보여주는 블록도이다.
도 7을 참조하면, 이형 표시패널(PNL)에서, 양측 변이 만나는 코너부들 중 하나 이상의 코너부(CNR)는 모따기 형태로 오목하게 가공되어 90°의 내각(內角, θ)을 가질 수 있으나 이에 한정되지 않는다. 코너부(CNR)에 의해 확보된 공간에 전방 카메라 및/또는 하나 이상의 센서들이 배치될 수 있다.
이형 표시패널(PNL)의 화면은 픽셀 어레이가 배치된 제1 표시영역(100A)과 제2 표시영역(100B)을 포함한다. 제1 표시영역(100A)은 코너부(CNR)의 옆에 배치되고, 제2 표시영역(100B)은 코너부(CNR)의 아래에 배치될 수 있다. 실시예에서, 제1 표시영역(100A)은 제2 표시영역(100B)의 위에 배치된 예를 보여 주고 있으나 이에 한정되지 않는다.
제1 표시영역(100A)은 전면 구동 모드(Full display mode)와 상시 구동 모드(Always on mode)에서 데이터를 표시한다. 제1 표시영역(100A)에 표시되는 데이터는 사용자가 자주 보는 데이터 예를 들면, 통신 상태, 배터리 전원 상태, SNS(Social Network Service) 메시지, 시계 등을 보여 주는 데이터이다. 제1 표시영역(100A)에서 표시되는 데이터는 사용자에 의해 선택될 수 있다.
제2 표시영역(100B)은 전면 구동 모드(Full display mode)에서 입력 영상 데이터를 표시하고, 상시 구동 모드(Always on mode)에서 소비 전력을 줄이기 위하여 구동되지 않는다. 따라서, 제2 표시영역(100B)은 상시 구동 모드(Always on mode)에서 동작하지 않는다.
제1 표시영역(100A)의 적어도 일측 가장 자리에는 복수의 제1 GIP 소자들로 이루어진 제1 GIP 회로(GDRV1)가 형성될 수 있다. 제1 GIP 회로(GDRV1)는 제1 표시영역(100A)의 픽셀들에 게이트 펄스를 공급한다. 이를 위해, 제1 GIP 소자들은 제1 게이트라인들을 통해 제1 표시영역(100A)의 픽셀들에 연결된다. 제1 GIP 회로(GDRV1)는 제1 및 제2 표시영역들(100A, 100B) 간의 라인 딤을 억제하기 위해 제1 더미 출력을 생성하는 제1 더미 GIP 소자를 더 포함할 수 있다. 제1 더미 GIP 소자는 제1 표시영역(100A)의 픽셀들에 연결되지 않는다.
제2 표시영역(100B)의 적어도 일측 가장 자리에는 복수의 제2 GIP 소자들로 이루어진 제2 GIP 회로(GDRV2)가 형성될 수 있다. 제2 GIP 회로(GDRV2)는 제2 표시영역(100B)의 픽셀들에 게이트 펄스를 공급한다. 이를 위해, 제2 GIP 소자들은 제2 게이트라인들을 통해 제2 표시영역(100B)의 픽셀들에 연결된다. 제2 GIP 회로(GDRV2)는 제1 및 제2 표시영역들(100A, 100B) 간의 라인 딤을 억제하기 위해 제2 더미 출력을 생성하는 제2 더미 GIP 소자를 더 포함할 수 있다. 제2 더미 GIP 소자는 제2 표시영역(100B)의 픽셀들에 연결되지 않는다.
드라이버 IC(DIC)와 픽셀 어레이 사이에는 멀티플렉서(Multiplexer, MUX)가 배치될 수 있다. 멀티플렉서(MUX)는 데이터 구동회로로부터의 데이터 전압을 분배하여 데이터라인들에 공급함으로써, 데이터 구동회로의 출력 채널 개수를 줄일 수 있다. 데이터 라인들(DL)은 제1 및 제2 표시영역들(100A, 100B)의 픽셀들에 연결된다.
드라이버 IC(DIC)는 타이밍 콘트롤러와 터치센서 구동회로를 더 포함할 수 있다. 타이밍 콘트롤러는 호스트 시스템으로부터 수신된 입력 영상의 데이터를 데이터 구동회로로 전송한다. 그리고 타이밍 콘트롤러는 데이터 구동회로, 게이트 구동회로 및 터치센서 구동회로의 동작 타이밍을 제어한다. 호스트 시스템(HOST)은 이 실시예에서 폰 시스템(Phone system), TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템 중 어느 하나일 수 있다.
도 8은 분리형 표시패널을 포함한 본 발명의 실시예에 따른 표시장치의 구동회로를 보여주는 블록도이다.
도 8을 참조하면, 분리형 표시패널(PNL)의 화면은 픽셀 어레이가 배치된 제1 표시영역(100A)과 제2 표시영역(100B)을 포함한다. 제1 표시영역(100A)은 제2 표시영역(100B)의 위에 배치될 수 있다. 실시예에서, 제1 표시영역(100A)은 제2 표시영역(100B)의 위에 배치된 예를 보여 주고 있으나 이에 한정되지 않는다.
제1 표시영역(100A)은 전면 구동 모드(Full display mode)와 상시 구동 모드(Always on mode)에서 데이터를 표시한다. 제1 표시영역(100A)에 표시되는 데이터는 사용자가 자주 보는 데이터 예를 들면, 통신 상태, 배터리 전원 상태, SNS(Social Network Service) 메시지, 시계 등을 보여 주는 데이터이다. 제1 표시영역(100A)에서 표시되는 데이터는 사용자에 의해 선택될 수 있다.
제2 표시영역(100B)은 전면 구동 모드(Full display mode)에서 입력 영상 데이터를 표시하고, 상시 구동 모드(Always on mode)에서 소비 전력을 줄이기 위하여 구동되지 않는다. 따라서, 제2 표시영역(100B)은 상시 구동 모드(Always on mode)에서 동작하지 않는다.
제1 표시영역(100A)의 적어도 일측 가장 자리에는 복수의 제1 GIP 소자들로 이루어진 제1 GIP 회로(GDRV1)가 형성될 수 있다. 제1 GIP 회로(GDRV1)는 제1 표시영역(100A)의 픽셀들에 게이트 펄스를 공급한다. 이를 위해, 제1 GIP 소자들은 제1 게이트라인들을 통해 제1 표시영역(100A)의 픽셀들에 연결된다. 제1 GIP 회로(GDRV1)는 제1 및 제2 표시영역들(100A, 100B) 간의 라인 딤을 억제하기 위해 제1 더미 출력을 생성하는 제1 더미 GIP 소자를 더 포함할 수 있다. 제1 더미 GIP 소자는 제1 표시영역(100A)의 픽셀들에 연결되지 않는다.
제2 표시영역(100B)의 적어도 일측 가장 자리에는 복수의 제2 GIP 소자들로 이루어진 제2 GIP 회로(GDRV2)가 형성될 수 있다. 제2 GIP 회로(GDRV2)는 제2 표시영역(100B)의 픽셀들에 게이트 펄스를 공급한다. 이를 위해, 제2 GIP 소자들은 제2 게이트라인들을 통해 제2 표시영역(100B)의 픽셀들에 연결된다. 제2 GIP 회로(GDRV2)는 제1 및 제2 표시영역들(100A, 100B) 간의 라인 딤을 억제하기 위해 제2 더미 출력을 생성하는 제2 더미 GIP 소자를 더 포함할 수 있다. 제2 더미 GIP 소자는 제2 표시영역(100B)의 픽셀들에 연결되지 않는다.
드라이버 IC(DIC)와 픽셀 어레이 사이에는 멀티플렉서(Multiplexer, MUX)가 배치될 수 있다. 멀티플렉서(MUX)는 데이터 구동회로로부터의 데이터 전압을 분배하여 데이터라인들에 공급함으로써, 데이터 구동회로의 출력 채널 개수를 줄일 수 있다. 데이터 라인들(DL)은 제1 및 제2 표시영역들(100A, 100B)의 픽셀들에 연결된다.
드라이버 IC(DIC)는 타이밍 콘트롤러와 터치센서 구동회로를 더 포함할 수 있다. 타이밍 콘트롤러는 호스트 시스템으로부터 수신된 입력 영상의 데이터를 데이터 구동회로로 전송한다. 그리고 타이밍 콘트롤러는 데이터 구동회로, 게이트 구동회로 및 터치센서 구동회로의 동작 타이밍을 제어한다. 호스트 시스템(HOST)은 이 실시예에서 폰 시스템(Phone system), TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템 중 어느 하나일 수 있다.
도 9는 본 발명의 이형 표시패널을 구동하기 위한 게이트 구동회로에서 캐리 신호의 RC 로드 편차를 보상하기 위해 더미 GIP 소자가 더 구비된 것을 보여주는 도면이다. 그리고, 도 11 및 도 12는 각각 리버스 스캔 구동모드 및 포워드 스캔 구동모드에서 더미 GIP 소자 적용 전과 적용 후에 있어 게이트 출력의 파형을 보여주는 도면들이다.
도 9를 참조하면, 본 발명의 게이트 구동회로(GDRV)는 이형 표시패널(PNL)의 제1 표시영역(100A)을 구동하는 제1 GIP 회로(GDRV1)와, 이형 표시패널(PNL)의 제2 표시영역(100B)을 구동하는 제2 GIP 회로(GDRV2)를 포함한다. 제1 GIP 회로(GDRV1)와 제2 GIP 회로(GDRV2)는 이형 표시패널(PNL)의 베젤 영역에 위치할 수 있다.
제1 GIP 회로(GDRV1)는 포워드 스캔(F-SCAN)과 리버스 스캔(R-SCAN)이 가능한 제1 GIP 소자들(#1~#4)을 포함할 수 있고, 제2 GIP 회로(GDRV2)는 포워드 스캔구동(F-SCAN)과 리버스 스캔구동(R-SCAN)이 가능한 제2 GIP 소자들(#5~#8)을 포함할 수 있다. 제2 GIP 소자들(#5~#8)은 제2 GIP 회로(GDRV2)의 일부 GIP 소자들에 해당된다. 제2 GIP 회로(GDRV2)는 제2 GIP 소자들(#5~#8) 이외에 복수의 GIP 소자들을 더 포함할 수 있다.
여기서, 포워드 스캔구동(F-SCAN)은 표시패널의 제1 방향을 따라 순차적으로 게이트 출력을 쉬프트 시키는 스캔 방식을 의미하고, 리버스 스캔구동(R-SCAN)은 상기 제1 방향과 반대되는 표시패널의 제2 방향을 따라 순차적으로 게이트 출력을 쉬프트 시키는 스캔 방식을 의미한다. 포워드 스캔구동(F-SCAN) 방식과, 리버스 스캔구동(R-SCAN) 방식은 타이밍 콘트롤러의 제어하에 선택적으로 이뤄질 수 있다.
도 9를 참조하면, 포워드 스캔구동(F-SCAN)시, 제2 GIP 회로(GDRV2)는 제1 GIP 회로(GDRV1)로부터 캐리 신호를 입력 받아 동작된다. 즉, 포워드 스캔구동(F-SCAN)시, GIP 소자 #5는 GIP 소자 #4로부터 입력되는 캐리 신호에 따라 동작된다. 한편, 리버스 스캔구동(R-SCAN)시, 제1 GIP 회로(GDRV1)는 제2 GIP 회로(GDRV2)로부터 캐리 신호를 입력 받아 동작된다. 즉, 리버스 스캔구동(R-SCAN)시, GIP 소자 #4는 GIP 소자 #5로부터 입력되는 캐리 신호에 따라 동작된다.
이러한 이형 표시패널(PNL)에서, 제1 GIP 회로(GDRV1)와 제2 GIP 회로(GDRV2)는 물리적으로 이격되어 형성되고 서로 연계되어 구동되기 때문에, GIP 소자 #4 및 GIP 소자 #5 간의 신호전달경로의 길이가 나머지 GIP 소자들 간의 그것보다 길어질 수 있다. 이 경우, GIP 소자 #4 및 GIP 소자 #5 간의 신호전달경로에 걸리는 RC 로드(Load)가 나머지 GIP 소자들 간의 신호전달경로에 걸리는 RC 로드보다 크다. 상대적으로 RC 로드가 큰 캐리 신호가 GIP 소자(#4,#5)에 인가되면 해당 GIP 소자(#4,#5)의 게이트 출력이 저하되기 때문에, 오토 프로브 검사시의 그레이 화상 또는 가혹 데이터 패턴에 따른 입력 화상에서 도 3과 같이 어두운 가로선 형태의 라인 딤이 인지될 수 있다.
이러한 문제를 해결하기 위해, 본 발명의 게이트 구동회로(GDRV)는 도 9와 같이 제1 더미 GIP소자(#5')와 제2 더미 GIP소자(#4')를 더 포함한다.
도 9를 참조하면, 제1 더미 GIP소자(#5')는 제1 GIP 회로(GDRV1)에 속하며, 제1 GIP 회로(GDRV1)의 동작에 필요한 제1 더미 출력(DP1)을 생성한다. 제2 더미 GIP소자(#4')는 제2 GIP 회로(GDRV2)에 속하며, 제2 GIP 회로(GDRV2)의 동작에 필요한 제2 더미 출력(DP2)을 생성한다. 여기서, 제1 더미 출력(DP1)은 제2 GIP 소자들(#5~#8) 중 어느 하나의 게이트 출력 타이밍에 동기되고, 제2 더미 출력(DP2)은 제1 GIP 소자들(#1~#4) 중 어느 하나의 게이트 출력 타이밍에 동기되는 특징을 갖는다.
구체적으로 설명하면, 제1 더미 GIP소자(#5')는, 리버스 스캔 구동모드에서 제2 GIP 회로(GDRV2)에서 입력되는 제1 캐리 신호(CAR-R)에 응답하여 제1 더미 출력(DP1)을 생성하고, 상기 제1 더미 출력(DP1)을 제1 더미 GIP소자(#5')에 이웃한 GIP 소자(#4)에 입력한다. 제1 더미 출력(DP1)은, 제2 GIP 소자들(#5~#8) 중에서 제2 더미 GIP소자(#4')에 이웃한 GIP 소자(#5)의 게이트 출력 타이밍에 동기 된다. 제1 더미 GIP소자(#5')와 GIP 소자(#5)는, GIP 소자(#5)에 이웃한 GIP 소자(#6)로부터 제1 캐리 신호(CAR-R)를 공통으로 인가 받는다.
제1 더미 GIP소자(#5')에 인가되는 제1 캐리 신호(CAR-R)의 RC 로드는 GIP 소자(#5)에 인가되는 제1 캐리 신호(CAR-R)의 RC 로드에 비해 크지만, 제1 더미 GIP소자(#5')의 제1 더미 출력(DP1)은 제1 표시영역(100A)의 픽셀들에 공급되지 않기 때문에 문제되지 않는다. 제1 더미 GIP소자(#5')의 제1 더미 출력(DP1)은 GIP 소자(#4)에 인가되는 캐리 신호 역할만 수행한다. 제1 더미 GIP소자(#5')와 GIP 소자(#4) 간의 캐리신호 전달경로의 길이는 GIP 소자(#5)와 GIP 소자(#4) 간의 그것에 비해 획기적으로 짧아지기 때문에, GIP 소자(#4)의 캐리신호 전달경로에 걸리는 RC로드가 다른 GIP 소자들의 그것과 실질적으로 동일해진다. 따라서, 도 11의 (B)와 같이 GIP 소자(#4)의 게이트 출력 파형이 RC 로드 편차에 의해 저하(또는 딜레이)되는 정도가 도 11의 (A)에 비해 획기적으로 줄어든다.
한편, 도 9를 참조하면, 제2 더미 GIP소자(#4')는, 포워드 스캔 구동모드에서 제1 GIP 회로(GDRV1)에서 입력되는 제2 캐리 신호(CAR-F)에 응답하여 제2 더미 출력(DP2)을 생성하고, 상기 제2 더미 출력(DP2)을 제2 더미 GIP소자(#4')에 이웃한 GIP 소자(#5)에 입력한다. 제2 더미 출력(DP2)은, 제1 GIP 소자들(#1~#4) 중에서 제1 더미 GIP소자(#5')에 이웃한 GIP 소자(#4)의 게이트 출력 타이밍에 동기 된다. 제2 더미 GIP소자(#4')와 GIP 소자(#4)는, GIP 소자(#4)에 이웃한 GIP 소자(#3)로부터 제2 캐리 신호(CAR-F)를 공통으로 인가 받는다. 제2 더미 GIP소자(#4')에 인가되는 제2 캐리 신호(CAR-F)의 RC 로드는 GIP 소자(#4)에 인가되는 제2 캐리 신호(CAR-F)의 RC 로드에 비해 크지만, 제2 더미 GIP소자(#4')의 제2 더미 출력(DP2)은 제2 표시영역(100B)의 픽셀들에 공급되지 않기 때문에 문제되지 않는다. 제2 더미 GIP소자(#4')의 제2 더미 출력(DP2)은 GIP 소자(#5)에 인가되는 캐리 신호 역할만 수행한다. 제2 더미 GIP소자(#4')와 GIP 소자(#5) 간의 캐리신호 전달경로의 길이는 GIP 소자(#5)와 GIP 소자(#4) 간의 그것에 비해 획기적으로 짧아지기 때문에, GIP 소자(#5)의 캐리신호 전달경로에 걸리는 RC로드가 다른 GIP 소자들의 그것과 실질적으로 동일해진다. 따라서, 도 12의 (B)와 같이 GIP 소자(#5)의 게이트 출력 파형이 RC 로드 편차에 의해 저하(또는 딜레이)되는 정도가 도 12의 (A)에 비해 획기적으로 줄어든다.
도 10은 본 발명의 분리형 표시패널을 구동하기 위한 게이트 구동회로에서 스타트 신호의 RC 로드 편차를 보상하기 위해 더미 GIP 소자가 더 구비된 것을 보여주는 도면이다. 그리고, 도 11 및 도 12는 각각 리버스 스캔 구동모드 및 포워드 스캔 구동모드에서 더미 GIP 소자 적용 전과 적용 후에 있어 게이트 출력의 파형을 보여주는 도면들이다.
도 10을 참조하면, 본 발명의 게이트 구동회로(GDRV)는 분리형 표시패널(PNL)의 제1 표시영역(100A)을 구동하는 제1 GIP 회로(GDRV1)와, 분리형 표시패널(PNL)의 제2 표시영역(100B)을 구동하는 제2 GIP 회로(GDRV2)를 포함한다. 제1 GIP 회로(GDRV1)와 제2 GIP 회로(GDRV2)는 분리형 표시패널(PNL)의 베젤 영역에 위치할 수 있다.
제1 GIP 회로(GDRV1)는 포워드 스캔(F-SCAN)과 리버스 스캔(R-SCAN)이 가능한 제1 GIP 소자들(#1~#4)을 포함할 수 있고, 제2 GIP 회로(GDRV2)는 포워드 스캔(F-SCAN)과 리버스 스캔(R-SCAN)이 가능한 제2 GIP 소자들(#5~#8)을 포함할 수 있다. 제2 GIP 소자들(#5~#8)은 제2 GIP 회로(GDRV2)의 일부 GIP 소자들에 해당된다. 제2 GIP 회로(GDRV2)는 제2 GIP 소자들(#5~#8) 이외에 복수의 GIP 소자들을 더 포함할 수 있다.
도 10을 참조하면, 분리형 표시패널에서, 제1 표시영역(100A)과 제2 표시영역(100B)은 분할 구동될 수 있으며, 이를 위해 제1 GIP 회로(GDRV1)와 제2 GIP 회로(GDRV2)는 타이밍 콘트롤러로부터 입력되는 별도의 스타트 펄스에 따라 동작이 시작된다.
포워드 스캔구동(F-SCAN)시, 제1 및 제2 GIP 회로(GDRV1,GDRV2)는 각각 서로 다른 신호전달경로를 통해 입력되는 스타트 펄스에 따라 독립적으로 동작된다. 즉, 포워드 스캔구동(F-SCAN)시, 제1 GIP 소자들(#1~#4)은 제1 스타트 펄스(VST)와 제1 캐리신호들에 따라 동작되고, 제2 GIP 소자들(#5~#8)은 제2 스타트 펄스(VST-F)와 제2 캐리신호들에 따라 동작된다.
리버스 스캔구동(R-SCAN)시, 제1 및 제2 GIP 회로(GDRV1,GDRV2)는 각각 서로 다른 신호전달경로를 통해 입력되는 스타트 펄스에 따라 동작된다. 즉, 리버스 스캔구동(R-SCAN)시, 제1 GIP 소자들(#1~#4)은 제3 스타트 펄스(VST-R)와 제3 캐리신호들에 따라 동작되고, 제2 GIP 소자들(#5~#8)은 제4 스타트 펄스(미도시)와 제4 캐리신호들에 따라 동작된다.
도 10을 참조하면, 분리형 표시패널(PNL)의 경우, 제1 GIP 회로(GDRV1)와 제2 GIP 회로(GDRV2)는 서로 독립적으로 구동되기 때문에, 포워드 스캔구동(F-SCAN)시 제1 스타트 펄스(VST)와 제2 스타트 펄스(VST-F)의 신호전달경로의 길이가 다르다. 즉, 포워드 스캔구동(F-SCAN)시 제2 스타트 펄스(VST-F)의 신호전달경로의 길이는 제1 스타트 펄스(VST)의 그것보다 길어질 수 있다. 또한, 제1 GIP 회로(GDRV1)와 제2 GIP 회로(GDRV2)는 서로 독립적으로 구동되기 때문에, 리버스 스캔구동(R-SCAN)시 제3 스타트 펄스(VST-R)와 제4 스타트 펄스(미도시)의 신호전달경로의 길이가 다르다. 즉, 리버스 스캔구동(R-SCAN)시 제3 스타트 펄스(VST-R)의 신호전달경로의 길이는 제4 스타트 펄스의 그것보다 길어질 수 있다.
이 경우, 제2 및 제3 스타트 펄스(VST-F, VST-R)의 신호전달경로에 걸리는 RC 로드(Load)는 각각 제1 및 제4 스타트 펄스(VST)의 신호전달경로에 걸리는 RC 로드보다 크다. 상대적으로 RC 로드가 큰 스타트 펄스가 GIP 소자(#4,#5)에 인가되면 해당 GIP 소자(#4,#5)의 게이트 출력이 저하되기 때문에, 오토 프로브 검사시의 그레이 화상 또는 가혹 데이터 패턴에 따른 입력 화상에서 도 4와 같이 어두운 가로선 형태의 라인 딤이 인지될 수 있다.
이러한 문제를 해결하기 위해, 본 발명의 게이트 구동회로(GDRV)는 도 10과 같이 제1 더미 GIP소자(#5')와 제2 더미 GIP소자(#4')를 더 포함한다.
도 10을 참조하면, 제1 더미 GIP소자(#5')는 제1 GIP 회로(GDRV1)에 속하며, 제1 GIP 회로(GDRV1)의 동작에 필요한 제1 더미 출력(DP1)을 생성한다. 제2 더미 GIP소자(#4')는 제2 GIP 회로(GDRV2)에 속하며, 제2 GIP 회로(GDRV2)의 동작에 필요한 제2 더미 출력(DP2)을 생성한다. 여기서, 제1 더미 출력(DP1)은 제2 GIP 소자들(#5~#8) 중 어느 하나의 게이트 출력 타이밍에 동기되고, 제2 더미 출력(DP2)은 제1 GIP 소자들(#1~#4) 중 어느 하나의 게이트 출력 타이밍에 동기되는 특징을 갖는다.
구체적으로 설명하면, 제1 더미 GIP소자(#5')는, 리버스 스캔 구동모드에서 외부에서 입력되는 제1 스타트 신호(VST-R)에 응답하여 상기 제1 더미 출력(DP1)을 생성하고, 상기 제1 더미 출력(DP1)을 제1 더미 GIP소자(#5')에 이웃한 GIP 소자(#4)에 입력한다. 제1 더미 출력(DP1)은, 제2 GIP 소자들(#5~#8) 중에서 제2 더미 GIP소자(#4')에 이웃한 GIP 소자(#5)의 게이트 출력 타이밍에 동기 된다. 이를 위해, 스타트 펄스(VST-R)는, GIP 소자(#5)에 이웃한 GIP 소자(#6)의 게이트 출력 타이밍에 동기된다. 한편, 제2 더미 GIP소자(#4')는, 리버스 스캔 구동모드에서 휴지 구동(Idle Driving)된다.
제1 더미 GIP소자(#5')에 인가되는 스타트 펄스(VST-R)의 RC 로드는 GIP 소자(#5)에 인가되는 캐리 신호의 RC 로드에 비해 크지만, 제1 더미 GIP소자(#5')의 제1 더미 출력(DP1)은 제1 표시영역(100A)의 픽셀들에 공급되지 않기 때문에 문제되지 않는다. 제1 더미 GIP소자(#5')의 제1 더미 출력(DP1)은 GIP 소자(#4)에 인가되는 캐리 신호 역할만 수행한다. 제1 더미 GIP소자(#5')와 GIP 소자(#4) 간의 캐리신호 전달경로의 길이는 GIP 소자(#5)와 GIP 소자(#4) 간의 그것에 비해 획기적으로 짧아지기 때문에, GIP 소자(#4)의 캐리신호 전달경로에 걸리는 RC로드가 다른 GIP 소자들의 그것과 실질적으로 동일해진다. 따라서, 도 11의 (B)와 같이 GIP 소자(#4)의 게이트 출력 파형이 RC 로드 편차에 의해 저하(또는 딜레이)되는 정도가 도 11의 (A)에 비해 획기적으로 줄어든다.
한편, 도 10을 참조하면, 제2 더미 GIP소자(#4')는, 포워드 스캔 구동모드에서 타이밍 콘트롤러에서 입력되는 제2 스타트 신호(VST-F)에 응답하여 제2 더미 출력(DP2)을 생성하고, 상기 제2 더미 출력(DP2)을 제2 더미 GIP소자(#4')에 이웃한 GIP 소자(#5)에 입력한다. 제2 더미 출력(DP2)은, 제1 GIP 소자들(#1~#4) 중에서 제1 더미 GIP소자(#5')에 이웃한 GIP 소자(#4)의 게이트 출력 타이밍에 동기 된다. 이를 위해, 스타트 신호(VST-F)는, GIP 소자(#4)에 이웃한 GIP 소자(#3)의 게이트 출력 타이밍에 동기 된다. 한편, 제1 더미 GIP소자(#5')는, 포워드 스캔 구동모드에서 휴지 구동(Idle Driving) 된다.
제2 더미 GIP소자(#4')에 인가되는 스타트 펄스(VST-F)의 RC 로드는 GIP 소자(#4)에 인가되는 캐리 신호의 RC 로드에 비해 크지만, 제2 더미 GIP소자(#4')의 제2 더미 출력(DP2)은 제2 표시영역(100B)의 픽셀들에 공급되지 않기 때문에 문제되지 않는다. 제2 더미 GIP소자(#4')의 제2 더미 출력(DP2)은 GIP 소자(#5)에 인가되는 캐리 신호 역할만 수행한다. 제2 더미 GIP소자(#4')와 GIP 소자(#5) 간의 캐리신호 전달경로의 길이는 GIP 소자(#4)와 GIP 소자(#5) 간의 그것에 비해 획기적으로 짧아지기 때문에, GIP 소자(#5)의 캐리신호 전달경로에 걸리는 RC로드가 다른 GIP 소자들의 그것과 실질적으로 동일해진다. 따라서, 도 12의 (B)와 같이 GIP 소자(#5)의 게이트 출력 파형이 RC 로드 편차에 의해 저하(또는 딜레이)되는 정도가 도 12의 (A)에 비해 획기적으로 줄어든다.
도 13은 포워드 스캔 구동모드와 리버스 스캔 구동모드에서 GIP 소자의 기능을 설명하기 위한 도면이다. 도 14a는 포워드 스캔 구동모드에서 제1 더미 GIP 소자의 기능을 설명하기 위한 도면이다. 그리고, 도 14b는 리버스 스캔 구동모드에서 제2 더미 GIP 소자의 기능을 설명하기 위한 도면이다.
도 13을 참조하면, 제1 GIP 회로(GDRV1) 또는 제2 GIP 회로(GDRV2)에 속하며 게이트 라인들에 연결되는 GIP 소자들 각각은, 포워드 스캔 및 리버스 스캔이 모두 가능하도록 설계된다. 즉, 이 GIP 소자들 각각은, 양방향 스캔을 제어하기 위한 별도의 회로부가 필요하다.
이에 반해, 도 9 및 도 10의 제1 더미 GIP소자(#5')는 도 14a와 같이 리버스 스캔 구동모드에서만 동작하고, 포워드 스캔 구동모드에서는 휴지 구동하도록 설계되기 때문에, 양방향 스캔을 제어하기 위한 별도의 회로부가 필요 없다. 따라서, 제1 더미 GIP소자(#5')로 인해 제1 GIP 회로(GDRV1)의 설계 면적이 증가되는 정도가 미미하여, 협 베젤 구현에 문제없다.
또한, 도 9 및 도 10의 제2 더미 GIP소자(#4')는 도 14b와 같이 포워드 스캔 구동모드에서만 동작하고, 리버스 스캔 구동모드에서는 휴지 구동하도록 설계되기 때문에, 양방향 스캔을 제어하기 위한 별도의 회로부가 필요 없다. 따라서, 제2 더미 GIP소자(#4')로 인해 제2 GIP 회로(GDRV2)의 설계 면적이 증가되는 정도가 미미하여, 협 베젤 구현에 문제없다.
전술한 바와 같이, 본 발명은 높은 RC 로드가 걸리는 스타트 펄스 또는 캐리 신호를 더미 GIP 소자를 거치도록 함으로써, 높은 RC 로드와 그에 따른 게이트 출력 편차에 의해 화상에서 인지될 수 있는 가로선 형태의 딤 현상을 억제할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
100A : 제1 표시영역 100B : 제2 표시영역
GDRV1: 제1 GIP 회로 GDRV2: 제2 GIP 회로
#5': 제1 더미 GIP소자 #4': 제2 더미 GIP소자

Claims (18)

  1. 제1 GIP 소자들(#1~#4)을 갖는 제1 GIP 회로(GDRV1);
    제2 GIP 소자들(#5~#8)을 갖는 제2 GIP 회로(GDRV2);
    상기 제1 GIP 회로(GDRV1)에 속하며, 상기 제1 GIP 회로(GDRV1)의 동작에 필요한 제1 더미 출력(DP1)을 생성하는 제1 더미 GIP소자(#5');
    상기 제2 GIP 회로(GDRV2)에 속하며, 상기 제2 GIP 회로(GDRV2)의 동작에 필요한 제2 더미 출력(DP2)을 생성하는 제2 더미 GIP소자(#4')를 포함하며,
    제1 더미 출력(DP1)은 상기 제2 GIP 소자들(#5~#8) 중 어느 하나의 게이트 출력 타이밍에 동기되고, 제2 더미 출력(DP2)은 상기 제1 GIP 소자들(#1~#4) 중 어느 하나의 게이트 출력 타이밍에 동기되는 게이트 구동회로.
  2. 제 1 항에 있어서,
    상기 제1 GIP 회로(GDRV1)와 제2 GIP 회로(GDRV2)는 서로 연계되어 구동되는 게이트 구동회로.
  3. 제 2 항에 있어서,
    상기 제1 더미 GIP소자(#5')는, 제1 방향을 따라 순차적으로 게이트 출력을 쉬프트 시키기 위한 리버스 스캔 구동모드에서 상기 제2 GIP 회로(GDRV2)에서 입력되는 제1 캐리 신호(CAR-R)에 응답하여 상기 제1 더미 출력(DP1)을 생성하고, 상기 제1 더미 출력(DP1)을 상기 제1 더미 GIP소자(#5')에 이웃한 GIP 소자(#4)에 입력하는 게이트 구동회로.
  4. 제 3 항에 있어서,
    상기 제1 더미 출력(DP1)은, 상기 제2 GIP 소자들(#5~#8) 중에서 상기 제2 더미 GIP소자(#4')에 이웃한 GIP 소자(#5)의 게이트 출력 타이밍에 동기되고,
    상기 제1 더미 GIP소자(#5')와 상기 GIP 소자(#5)는, 상기 GIP 소자(#5)에 이웃한 GIP 소자(#6)로부터 상기 제1 캐리 신호(CAR-R)를 공통으로 인가받는 게이트 구동회로.
  5. 제 3 항에 있어서,
    상기 제2 더미 GIP소자(#4')는, 상기 리버스 스캔 구동모드에서 휴지 구동(Idle Driving)되는 게이트 구동회로.
  6. 제 2 항에 있어서,
    상기 제2 더미 GIP소자(#4')는, 상기 제1 방향에 반대되는 제2 방향을 따라 순차적으로 게이트 출력을 쉬프트 시키기 위한 포워드 스캔 구동모드에서 상기 제1 GIP 회로(GDRV1)에서 입력되는 제2 캐리 신호(CAR-F)에 응답하여 상기 제2 더미 출력(DP2)을 생성하고, 상기 제2 더미 출력(DP2)을 상기 제2 더미 GIP소자(#4')에 이웃한 GIP 소자(#5)에 입력하는 게이트 구동회로.
  7. 제 6 항에 있어서,
    상기 제2 더미 출력(DP2)은, 상기 제1 GIP 소자들(#1~#4) 중에서 상기 제1 더미 GIP소자(#5')에 이웃한 GIP 소자(#4)의 게이트 출력 타이밍에 동기되고,
    상기 제2 더미 GIP소자(#4')와 상기 GIP 소자(#4)는, 상기 GIP 소자(#4)에 이웃한 GIP 소자(#3)로부터 상기 제2 캐리 신호(CAR-F)를 공통으로 인가받는 게이트 구동회로.
  8. 제 6 항에 있어서,
    상기 제1 더미 GIP소자(#5')는, 상기 포워드 스캔 구동모드에서 휴지 구동(Idle Driving)되는 게이트 구동회로.
  9. 제 1 항에 있어서,
    상기 제1 GIP 회로(GDRV1)와 제2 GIP 회로(GDRV2)는 서로 독립하여 구동되는 게이트 구동회로.
  10. 제 9 항에 있어서,
    상기 제1 더미 GIP소자(#5')는, 제1 방향을 따라 순차적으로 게이트 출력을 쉬프트 시키기 위한 리버스 스캔 구동모드에서 외부에서 입력되는 제1 스타트 신호(VST-R)에 응답하여 상기 제1 더미 출력(DP1)을 생성하고, 상기 제1 더미 출력(DP1)을 상기 제1 더미 GIP소자(#5')에 이웃한 GIP 소자(#4)에 입력하는 게이트 구동회로.
  11. 제 10 항에 있어서,
    상기 제1 더미 출력(DP1)은, 상기 제2 GIP 소자들(#5~#8) 중에서 상기 제2 더미 GIP소자(#4')에 이웃한 GIP 소자(#5)의 게이트 출력 타이밍에 동기되고,
    상기 제1 스타트 신호(VST-R)는, 상기 GIP 소자(#5)에 이웃한 GIP 소자(#6)의 게이트 출력 타이밍에 동기되는 게이트 구동회로.
  12. 제 10 항에 있어서,
    상기 제2 더미 GIP소자(#4')는, 상기 리버스 스캔 구동모드에서 휴지 구동(Idle Driving)되는 게이트 구동회로.
  13. 제 9 항에 있어서,
    상기 제2 더미 GIP소자(#4')는, 상기 제1 방향에 반대되는 제2 방향을 따라 순차적으로 게이트 출력을 쉬프트 시키기 위한 포워드 스캔 구동모드에서 외부에서 입력되는 제2 스타트 신호(VST-F)에 응답하여 상기 제2 더미 출력(DP2)을 생성하고, 상기 제2 더미 출력(DP2)을 상기 제2 더미 GIP소자(#4')에 이웃한 GIP 소자(#5)에 입력하는 게이트 구동회로.
  14. 제 13 항에 있어서,
    상기 제2 더미 출력(DP2)은, 상기 제1 GIP 소자들(#1~#4) 중에서 상기 제1 더미 GIP소자(#5')에 이웃한 GIP 소자(#4)의 게이트 출력 타이밍에 동기되고,
    상기 제2 스타트 신호(VST-F)는, 상기 GIP 소자(#4)에 이웃한 GIP 소자(#3)의 게이트 출력 타이밍에 동기되는 게이트 구동회로.
  15. 제 13 항에 있어서,
    상기 제1 더미 GIP소자(#5')는, 상기 포워드 스캔 구동모드에서 휴지 구동(Idle Driving)되는 게이트 구동회로.
  16. 제1 표시영역과 제2 표시영역을 갖는 표시패널; 및
    상기 표시패널의 게이트라인들을 구동하는 게이트 구동회로를 포함하고,
    상기 게이트 구동회로는,
    제1 GIP 소자들(#1~#4)을 가지며, 상기 제1 GIP 소자들(#1~#4)을 통해 상기 제1 표시영역에 구비된 제1 게이트라인들을 구동하는 제1 GIP 회로(GDRV1);
    제2 GIP 소자들(#5~#8)을 가지며, 상기 제2 GIP 소자들(#5~#8)을 통해 상기 제2 표시영역에 구비된 제2 게이트라인들을 구동하는 제2 GIP 회로(GDRV2);
    상기 제1 GIP 회로(GDRV1)에 속하며, 상기 제1 GIP 회로(GDRV1)의 동작에 필요한 제1 더미 출력(DP1)을 생성하는 제1 더미 GIP소자(#5');
    상기 제2 GIP 회로(GDRV2)에 속하며, 상기 제2 GIP 회로(GDRV2)의 동작에 필요한 제2 더미 출력(DP2)을 생성하는 제2 더미 GIP소자(#4')를 포함하며,
    제1 더미 출력(DP1)은 상기 제2 GIP 소자들(#5~#8) 중 어느 하나의 게이트 출력 타이밍에 동기되고, 제2 더미 출력(DP2)은 상기 제1 GIP 소자들(#1~#4) 중 어느 하나의 게이트 출력 타이밍에 동기되는 표시장치.
  17. 제 16 항에 있어서,
    상기 제1 GIP 소자들(#1~#4)은 상기 제1 게이트라인들에 연결되고,
    상기 제2 GIP 소자들(#5~#8)은 상기 제2 게이트라인들에 연결되며,
    상기 제1 더미 GIP소자(#5')와 제2 더미 GIP소자(#4')는 상기 제1 및 제2 게이트라인들과 전기적으로 분리된 표시장치.
  18. 제 16 항에 있어서,
    상기 표시패널은, 이형 표시패널 또는 분리 구동형 표시패널로 구현되는 표시장치.
KR1020170056308A 2017-05-02 2017-05-02 게이트 구동회로와 그를 포함한 표시장치 KR102332279B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170056308A KR102332279B1 (ko) 2017-05-02 2017-05-02 게이트 구동회로와 그를 포함한 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170056308A KR102332279B1 (ko) 2017-05-02 2017-05-02 게이트 구동회로와 그를 포함한 표시장치

Publications (2)

Publication Number Publication Date
KR20180122507A true KR20180122507A (ko) 2018-11-13
KR102332279B1 KR102332279B1 (ko) 2021-11-30

Family

ID=64397927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170056308A KR102332279B1 (ko) 2017-05-02 2017-05-02 게이트 구동회로와 그를 포함한 표시장치

Country Status (1)

Country Link
KR (1) KR102332279B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200066844A (ko) * 2018-12-03 2020-06-11 엘지디스플레이 주식회사 이형 표시장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160004181A (ko) * 2014-07-01 2016-01-12 엘지디스플레이 주식회사 네로우 베젤을 갖는 표시장치
KR20170000885A (ko) * 2015-06-24 2017-01-04 엘지디스플레이 주식회사 게이트 구동회로와 이를 이용한 표시장치
KR20170003848A (ko) * 2015-06-30 2017-01-10 엘지디스플레이 주식회사 표시장치와 이를 이용한 모바일 단말기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160004181A (ko) * 2014-07-01 2016-01-12 엘지디스플레이 주식회사 네로우 베젤을 갖는 표시장치
KR20170000885A (ko) * 2015-06-24 2017-01-04 엘지디스플레이 주식회사 게이트 구동회로와 이를 이용한 표시장치
KR20170003848A (ko) * 2015-06-30 2017-01-10 엘지디스플레이 주식회사 표시장치와 이를 이용한 모바일 단말기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200066844A (ko) * 2018-12-03 2020-06-11 엘지디스플레이 주식회사 이형 표시장치

Also Published As

Publication number Publication date
KR102332279B1 (ko) 2021-11-30

Similar Documents

Publication Publication Date Title
KR101152129B1 (ko) 표시 장치용 시프트 레지스터 및 이를 포함하는 표시 장치
US11069301B2 (en) Display device
EP3176769B1 (en) Display device
US10534477B2 (en) Gate driver and display device having in-cell touch sensor using the same
US20140091996A1 (en) Liquid crystal display device including tft compensation circuit
TW201926305A (zh) 有機發光二極體顯示面板及包含該顯示面板的有機發光二極體顯示裝置
KR20150106371A (ko) 표시장치 및 그 구동방법
JP2016539365A (ja) 液晶パネルの駆動回路、駆動方法及び液晶表示装置
TWI444973B (zh) 有機發光二極體顯示裝置及驅動該有機發光二極體顯示裝置的方法
KR102455584B1 (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
KR20200072769A (ko) 평판 표시 장치
KR101244773B1 (ko) 표시장치
US11587499B2 (en) Display panel including chip on film, method for driving the same and display device
KR102203773B1 (ko) 표시패널과 이를 이용한 oled 표시 장치
KR20180067948A (ko) 시프트 레지스터 및 이를 포함하는 게이트 구동회로
KR20140134532A (ko) 액정표시장치 및 이의 클록신호 발생회로
KR102332279B1 (ko) 게이트 구동회로와 그를 포함한 표시장치
US10304406B2 (en) Display apparatus with reduced flash noise, and a method of driving the display apparatus
KR20160089648A (ko) 제어회로장치 및 이를 포함한 표시장치
KR102641867B1 (ko) 표시 장치 및 표시 장치의 구동 방법
KR102420492B1 (ko) 시리얼 인터페이스를 이용한 레벨 쉬프터부를 갖는 디스플레이 장치
KR102503690B1 (ko) 박막트랜지스터 어레이 기판과 이를 포함한 표시장치
KR20200060941A (ko) Oled 표시패널
KR20120072681A (ko) 표시장치
KR100983712B1 (ko) 액정표시장치의 구동부

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant