TWI645391B - 顯示面板 - Google Patents

Abstract

一種顯示面板包含畫素陣列和多個閘極驅動單元。畫素陣列設置於顯示區，並包含多個畫素單元。多個閘極驅動單元沿第一方向耦接至多個畫素單元，並設置於顯示區外之非顯示區，其中非顯示區包含位於顯示面板的側邊區以及位於顯示面板的轉角區，多個閘極驅動單元中包含至少一第一閘極驅動單元設置於轉角區，和多個第二閘極驅動單元設置於側邊區。其中至少一第一閘極驅動單元與鄰近轉角區之第二閘極驅動單元藉由多條走線透過兩者間之第一走線區彼此耦接，並且彼此間隔之間距係為畫素陣列中之一列畫素單元於第二方向上之長度的N倍，N至少為1。

Description

顯示面板

本揭示內容是關於一種顯示面板，且特別是有關於一種關於顯示面板之轉角的配置。

隨著顯示裝置的快速發展，人們開始頻繁的使用各式各樣的顯示裝置，並且開始重視顯示裝置的頻占比和顯示螢幕的美感，且特別是對於顯示裝置薄邊框(slim border)的設計以及角落的流線型設計有進一步的追求。

現今為了實現slim border的面板設計，通常使用將閘極驅動電路整合於陣列基板上(Gate on Array，GOA)的技術，以達到薄邊框的顯示面板設計。然而，在顯示面板兩側僅使用GOA的技術會造成面板轉角處呈現直角狀，以及邊框依舊太厚的情形。

因此，如何讓顯示裝置進一步的縮減邊框，具有更高的屏占比以及具有流線型的轉角成為如今的一大議題。

本揭示內容之一態樣是在於提供一種顯示面板 包含畫素陣列和多個閘極驅動單元。畫素陣列設置於顯示區，並包含多個畫素單元。多個閘極驅動單元沿第一方向耦接至多個畫素單元，並設置於顯示區外之非顯示區，其中非顯示區包含位於顯示面板的側邊區以及位於顯示面板的轉角區，多個閘極驅動單元中包含至少一第一閘極驅動單元設置於轉角區，和多個第二閘極驅動單元設置於側邊區。其中至少一第一閘極驅動單元與鄰近轉角區之第二閘極驅動單元藉由多條走線透過兩者間之第一走線區彼此耦接，並且彼此間隔之間距係為畫素陣列中之一列畫素單元於第二方向上之長度的N倍，N至少為1。

經由上述設置方式，本揭示內容可以進一步縮小顯示面板的邊框，並且在轉角處具有流線型的設計。

本揭示內容旨在提供本揭示內容的簡化摘要，以使閱讀者對本揭示內容具備基本的理解，並非在指出本揭示內容實施例的重要元件或界定本揭示內容的範圍。

為讓本揭示內容之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附符號之說明如下：

100‧‧‧顯示面板

110‧‧‧顯示區

120‧‧‧非顯示區

121‧‧‧側邊區

122‧‧‧轉角區

230、330、331、340、341、430、530、531、540、541‧‧‧閘極驅動單元

S‧‧‧閘極驅動訊號

250‧‧‧無電路區

251‧‧‧傳輸線

350‧‧‧走線區

351‧‧‧走線

160‧‧‧畫素陣列

161‧‧‧畫素單元

X、Y‧‧‧方向

h₁、h₂、h₃₁、h₃₂、h₄、h₅₁、h₅₂‧‧‧於Y方向之長度

w₁、w₂‧‧‧於X方向之長度

U2D、SR[N-1]、SR[N]、SR[N+1]、SR[N+2]、D2U、VGH、GOFF、CK、XDONB、RST、XCK、CK1、CK3、CK4‧‧‧電壓

SR[N]、SR[N-1]、SR[N+1]‧‧‧閘極驅動訊號

M1、M2、M3、M4、M5、M7、M8、M9、M10、M13、M14、M15、M10a、M10c、M13a、M13b、M14a、M14b、M15a、M15b‧‧‧電晶體

為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖係根據本揭示內容之一實施例繪示一種顯示面板的示意圖；第2A圖係根據本揭示內容之一實施例繪示一種顯示面板的邊緣處的示意圖；第2B圖係根據本揭示內容之一實施例繪示一種顯示面板 中閘極驅動單元相對於畫素單元配置的電路方塊示意圖；第2C圖係根據本揭示內容之一實施例繪示一種顯示面板中閘極驅動單元的電路示意圖；第3A圖係根據本揭示內容之一實施例繪示一種顯示面板的邊緣處的示意圖；第3B圖係根據本揭示內容之一實施例繪示一種顯示面板中閘極驅動單元相對於畫素單元配置的電路方塊示意圖；第3C圖係根據本揭示內容之一實施例繪示一種顯示面板中閘極驅動單元的電路示意圖；第4A圖係根據本揭示內容之一實施例繪示一種顯示面板的邊緣處的示意圖；第4B圖係根據本揭示內容之一實施例繪示一種顯示面板中閘極驅動單元相對於畫素單元配置的電路方塊示意圖；第4C圖係根據本揭示內容之一實施例繪示一種顯示面板中閘極驅動單元的電路示意圖；第5A圖係根據本揭示內容之一實施例繪示一種顯示面板的邊緣處的示意圖；第5B圖係根據本揭示內容之一實施例繪示一種顯示面板中閘極驅動單元相對於畫素單元配置的電路方塊示意圖；第5C圖係根據本揭示內容之一實施例繪示一種顯示面板中閘極驅動單元的電路示意圖；以及第5D圖係根據本揭示內容之一實施例繪示一種顯示面板中閘極驅動單元的電路示意圖。

下文係舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本揭露所涵蓋的範圍，而結構運作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本揭露所涵蓋的範圍。另外，圖式僅以說明為目的，並未依照原尺寸作圖。為使便於理解，下述說明中相同元件或相似元件將以相同之符號標示來說明。

關於本文中所使用之『第一』、『第二』、…等，並非特別指稱次序或順位的意思，亦非用以限定本發明，其僅僅是為了區別以相同技術用語描述的元件或操作而已。

關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，而『耦接』或『連接』還可指二或多個元件相互操作或動作。

於本揭示內容中，顯示面板於轉角區之多個畫素單元呈圓弧狀排列，但不限於此。依據不同需求，顯示面板於轉角區之多個畫素單元具有不同形狀的排列方式。

第1圖係根據本揭示內容之一實施例繪示一種顯示面板100的示意圖。如第1圖所示，顯示面板100包含顯示區110和非顯示區120，其中非顯示區120可圍繞或環繞顯示區110設置，或位於顯示區110之上下和左右四個側邊上。

於一些實施例中，顯示區110包含多個畫素單元161，其中多個畫素以行列方式排列於顯示區110中，即畫素陣列160，其中畫素單元161於Y方向上之長度為h₁。

於一些實施例中，非顯示區120用來設置驅動多個畫素單元161的一或多個驅動電路(例如包含閘極驅動陣列(Gate on Array，GOA)、源極/閘極驅動器(SOURCE/GATE DRIVER)與/或時序控制器(Timing controller)以及用來設置連接多個畫素單元161與上述驅動電路的多條訊號傳輸線(未繪示)。

舉例而言，於一些實施例中，非顯示區120上設置有閘極驅動電路，其可設置於顯示區110的一側或相對的左右兩側。非顯示區120亦可設置有源極驅動電路與或整合式的積體電路(IC)，其可設置於顯示區110的上側。於一些實施例中，本揭示內容的顯示面板100的驅動方式為雙邊交錯單驅(如後第2B圖、第3B圖、第4B圖、第5B圖所示的驅動方式)，是為了縮減邊框的大小，做出薄邊框(Slim Border)之效果，但不限於此，任何其他驅動方式，例如雙邊雙驅，皆在本揭示內容所保護的範圍內。

如第1圖所示，非顯示區120包含側邊區121和轉角區122，其中側邊區121位於顯示面板100的左右兩側或相對於顯示區110之左右兩側，轉角區122位於顯示面板100的角落處或相對於顯示區110之左上處、左下處、右上處和右下處。

第2A圖係根據本揭示內容之一實施例繪示一 種顯示面板100的邊緣處的示意圖。為更詳細說明上述顯示區110與非顯示區120中的元件設置方式，第2A圖僅示出顯示面板100的邊緣區域的放大示意圖。為易於理解，第1圖與第2A圖的類似元件將指定為相同標號。

如第2A圖所示，非顯示區120除了包含如第1圖所示的側邊區121、轉角區122外，更包含無電路區250，其中無電路區250位於顯示區110和側邊區121之間。

於一些實施例中，側邊區121包含多個閘極驅動單元230，無電路區250包含多條傳輸線251，其中多個閘極驅動單元230經由無電路區250上的多條傳輸線251耦接至對應的至少一列畫素單元161。

於一些實施例中，閘極驅動單元230用以輸出閘極驅動訊號S，以驅動畫素陣列160中的至少一列畫素單元161。於一些實施例中，多個閘極驅動單元230可以由GOA來實現，但不限於此，任何可以用以驅動畫素陣列160之電路皆在本揭示內容所保護的範圍內。

於一些實施例中，多條傳輸線251用以將來自閘極驅動單元230之多個閘極驅動訊號S傳送至畫素陣列160中對應的至少一列畫素單元161，以控制顯示面板100之顯示畫面。於一些實施例中，傳輸線251可以由訊號傳輸線所實現，但不限於此，任何可以用以傳輸閘極驅動訊號S的線路皆在本揭示內容所保護的範圍內。

於一些實施例中，如第2A圖所示，每一個閘極驅動單元230用以輸出一個閘極驅動訊號S，以驅動一列畫 素單元161，並且每一個閘極驅動單元230於Y方向之長度h₂小於兩列畫素單元161於Y方向之總長度2h₁。

第2B圖係根據本揭示內容之一實施例繪示一種顯示面板100中閘極驅動單元230相對於畫素單元161配置的電路方塊示意圖。如第2B圖所示，此種閘極驅動單元230的配置係用以進行雙邊單驅的驅動方式，具體來說，位於畫素陣列160左側的多個閘極驅動單元230和位於畫素陣列160右側的多個閘極驅動單元230依據一時序訊號輪流傳送閘極驅動訊號S至對應的一列畫素單元161，以驅動對應的一列畫素單元161。

第2C圖係根據本揭示內容之一實施例繪示一種顯示面板100中閘極驅動單元230的電路示意圖。於一些實施例中，閘極驅動單元230中的電路配置及元件具體連接關係如第2C圖所示，其中第N級閘極驅動單元230係用以產生對應的閘極驅動訊號SR[N]，即第2A圖和第2B圖所示之閘極驅動訊號S，以驅動對應的一列畫素單元161。

第3A圖係根據本揭示內容之一實施例繪示一種顯示面板100的邊緣處的示意圖。為更詳細說明上述顯示區110與非顯示區120中的元件設置方式，第3A圖僅示出顯示面板100的邊緣區域的放大示意圖。為易於理解，第3A圖中類似元件將與第1圖及第2A圖指定為相同標號。

於一些實施例中，如第3A圖所示，側邊區121 包含多個閘極驅動單元340，轉角區122包含多個閘極驅動單元330及多個走線區350，其中多個閘極驅動單元340、多個閘極驅動單元330及走線區350皆包含多條走線351。

於一些實施例中，如第3A圖所示，多個閘極驅動單元330及多個閘極驅動單元340分別沿X方向耦接至畫素陣列160，多個閘極驅動單元330中鄰近側邊區121的閘極驅動單元331和多個閘極驅動單元340中鄰近轉角區122之閘極驅動單元341經由兩者之間的走線區350中的多條走線351彼此耦接，多個閘極驅動單元330中鄰近兩者經由兩者之間的走線區350中的多條走線351彼此耦接。

於一些實施例中，走線區350用以讓多條走線351可以沿著畫素陣列160中位於邊緣處的畫素單元161之佈局轉線，以讓多個閘極驅動單元330設置更加貼近畫素陣列160。於一些實施例中，多條走線351用以連接多個閘極驅動單元340、多個閘極驅動單元330以及多個走線區350。

於一些實施例中，如第3A圖所示，每一個閘極驅動單元330用以輸出一個閘極驅動訊號S，以驅動畫素陣列160中相對應的一列畫素單元161，且每一個閘極驅動單元340用以輸出一個閘極驅動訊號S，以驅動畫素陣列160中相對應的一列畫素單元161。於一些實施例中，閘極驅動單元330於Y方向之長度h₃₁為一列畫素單元161於Y方向之長度h₁，閘極驅動單元340於Y方向之長度h₃₂為兩列畫素單元161於Y方向之總長度2h₁，走線區350於Y方向之長 度h₃₃為一列畫素單元161於Y方向之長度h₁，但不限於此，走線區350於Y方向之長度h₃₃為一列畫素單元161於Y方向之長度h₁的整數倍皆在本揭示內容所保護的範圍內。

於一些實施例中，如第3A圖所示，閘極驅動單元330於X方向之長度w₁較閘極驅動單元340於X方向之長度w₂長，其原因在於，由於閘極驅動單元330之佈局面積和閘極驅動單元340之佈局面積相同，因此要將原本為兩列畫素單元161於Y方向之總長度2h₁壓縮至一列畫素單元161於Y方向之長度h₁，會造成閘極驅動單元330於X方向之長度w₁大於長度w₂。

第3B圖係根據本揭示內容之一實施例繪示一種顯示面板100中閘極驅動單元330、340相對於畫素單元161配置的電路方塊示意圖。如第3B圖所示，此種閘極驅動單元330、340的配置係用以進行雙邊單驅的驅動方式，具體來說，位於畫素陣列160左側的多個閘極驅動單元330和位於畫素陣列160右側的多個閘極驅動單元330依據一時序訊號輪流傳送閘極驅動訊號S至對應的一列畫素單元161，並且在所有閘極驅動單元330傳送閘極驅動訊號S之後，位於畫素陣列160左側的多個閘極驅動單元340和位於畫素陣列160右側的多個閘極驅動單元340接續輪流傳送閘極驅動訊號S至對應的一列畫素單元161。

第3C圖係根據本揭示內容之一實施例繪示一種顯示面板100中閘極驅動單元330和閘極驅動單元340的電路示意圖。於一些實施例中，閘極驅動單元330和閘極 驅動單元340中的電路配置及元件具體連接關係如第3C圖所示，其中第N級閘極驅動單元330或第N級閘極驅動單元340係用以產生對應的閘極驅動訊號SR[N]，即第3A圖和第3B圖所示之閘極驅動訊號S，以驅動對應的一列畫素單元161。

第4A圖係根據本揭示內容之一實施例繪示一種顯示面板100的邊緣處的示意圖。為更詳細說明上述顯示區110與非顯示區120中的元件設置方式，第4A圖僅示出顯示面板100的邊緣區域的放大示意圖。為易於理解，第4A圖中類似元件將與第1圖、第2A圖及第3A圖指定為相同標號。

於一些實施例中，如第4A圖所示，側邊區121及轉角區122皆包含多個閘極驅動單元430及多個走線區350，其中多個閘極驅動單元430及走線區350皆包含多條走線351。

於一些實施例中，如第4A圖所示，多個閘極驅動單元430分別沿X方向耦接至畫素陣列160，且多個閘極驅動單元430中鄰近兩者經由兩者之間的走線區350中的多條走線351彼此耦接。

於一些實施例中，於第4A圖所示之閘極驅動單元430為共用(Co-used)電路，但不限於此，任何其他可以縮減單級電路高度的電路皆在本揭示內容所保護的範圍內。

於一些實施例中，如第4A圖所示，多條走線351用以連接多個閘極驅動單元430和多個走線區350。

於一些實施例中，每一個閘極驅動單元430用以輸出兩個閘極驅動訊號S，以驅動畫素陣列160中相對應的兩列畫素單元161。於一些實施例中，閘極驅動單元430於Y方向之長度h₄為三列畫素單元161於Y方向之總長度3h₁。

第4B圖係根據本揭示內容之一實施例繪示一種顯示面板100中閘極驅動單元430相對於畫素單元161配置的電路方塊示意圖。如第4B圖所示，此種閘極驅動單元430的配置係用以進行雙邊單驅的驅動方式，具體來說，位於畫素陣列160左側的多個閘極驅動單元430和位於畫素陣列160右側的多個閘極驅動單元430依據一時序訊號輪流傳送閘極驅動訊號S至對應的兩列畫素單元161。

第4C圖係根據本揭示內容之一實施例繪示一種顯示面板100中閘極驅動單元430的電路示意圖。於一些實施例中，閘極驅動單元430中的電路配置及元件具體連接關係如第4C圖所示，其中第N級閘極驅動單元430係用以產生對應的閘極驅動訊號SR[N]及閘極驅動訊號SR[N+2]，即第4A圖和第4B圖所示之兩個閘極驅動訊號S，以驅動對應的兩列畫素單元161。

第5A圖係根據本揭示內容之一實施例繪示一種顯示面板100的邊緣處的示意圖。為更詳細說明上述顯示區110與非顯示區120中的元件設置方式，第5A圖僅示出顯示面板100的邊緣區域的放大示意圖。為易於理解，第5A圖中類似元件將與第1圖、第2A圖及第3A圖指定為相同標號。

於一些實施例中，如第5A圖所示，側邊區121包含多個閘極驅動單元540，轉角區122包含多個閘極驅動單元530及多個走線區350，其中多個閘極驅動單元540、多個閘極驅動單元530及多個走線區350皆包含多條走線351。

於一些實施例中，如第5A圖所示，多個閘極驅動單元530及多個閘極驅動單元540沿X方向耦接至畫素陣列160，多個閘極驅動單元530中鄰近側邊區121的閘極驅動單元531和多個閘極驅動單元540中鄰近轉角區122之閘極驅動單元541經由兩者之間的走線區350中的多條走線351彼此耦接，多個閘極驅動單元530中鄰近兩者經由兩者之間的走線區350中的多條走線351彼此耦接。

於一些實施例中，於第5A圖所示之閘極驅動單元530為共用(Co-used)電路，但不限於此，任何其他可以縮減單級電路高度的電路皆在本揭示內容所保護的範圍內。

於一些實施例中，如第5A圖所示，多條走線351用以連接多個閘極驅動單元540、多個閘極驅動單元530和多個走線區350。

於一些實施例中，如第5A圖所示，每一個閘極驅動單元330用以輸出兩個閘極驅動訊號S，以驅動畫素陣列160中相對應的兩列畫素單元161，且每一個閘極驅動單元540用以輸出一個閘極驅動訊號S，以驅動畫素陣列160中相對應的兩列畫素單元161。於一些實施例中，閘極驅動單元530於Y方向之長度h₅₁為三列畫素單元161於Y方向之 總長度3h₁，閘極驅動單元540於Y方向之長度h₅₂為兩列畫素單元161於Y方向之總長度2h₁。

第5B圖係根據本揭示內容之一實施例繪示一種顯示面板100中閘極驅動單元530、540相對於畫素單元161配置的電路方塊示意圖。如第5B圖所示，此種閘極驅動單元530、540的配置係用以進行雙邊單驅的驅動方式，具體來說，位於畫素陣列160左側的多個閘極驅動單元530和位於畫素陣列160右側的多個閘極驅動單元530依據一時序訊號輪流傳送閘極驅動訊號S至對應的兩列畫素單元161，並且在所有閘極驅動單元530傳送閘極驅動訊號S之後，位於畫素陣列160左側的多個閘極驅動單元540和位於畫素陣列160右側的多個閘極驅動單元540接續輪流傳送閘極驅動訊號S至對應的一列畫素單元161。

第5C圖係根據本揭示內容之一實施例繪示一種顯示面板100中閘極驅動單元530的電路示意圖。於一些實施例中，閘極驅動單元530中的電路配置及元件具體連接關係如第5C圖所示，其中第N級閘極驅動單元530係用以產生對應的閘極驅動訊號SR[N]及閘極驅動訊號SR[N+2]，即第5A圖和第5B圖所示之兩個閘極驅動訊號S，以驅動對應的兩列畫素單元161。

第5D圖係根據本揭示內容之一實施例繪示一種顯示面板100中閘極驅動單元540的電路示意圖。於一些實施例中，閘極驅動單元540中的電路配置及元件具體連接關係如第5D圖所示，其中第N級閘極驅動單元540係 用以產生對應的閘極驅動訊號SR[N]，即第5A圖和第5B圖所示之閘極驅動訊號S，以驅動對應的一列畫素單元161。

綜上所述，本揭示內容經由縮減每個閘極驅動單元230、330、340、430、530、540分別於Y方向之長度h₂、h₃₁、h₃₂、h₄、h₅₁、h₅₂，並經由多條走線351連接相鄰兩者，以進一步提升顯示面板100的屏占比，並且在轉角區122具有流線型的彎曲設計。

雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (10)

1. 一種顯示面板，包含：一畫素陣列，設置於一顯示區，並包含複數個畫素單元；以及複數個閘極驅動單元，沿一第一方向耦接至該些畫素單元，並設置於該顯示區外之一非顯示區，其中該非顯示區包含位於該顯示面板的一側邊區以及位於該顯示面板的一轉角區，該些閘極驅動單元中至少一第一閘極驅動單元設置於該轉角區，該些閘極驅動單元中複數個第二閘極驅動單元設置於該側邊區；其中該至少一第一閘極驅動單元與該些第二閘極驅動單元中鄰近該轉角區之一第二閘極驅動單元藉由複數條走線透過兩者間之一第一走線區彼此耦接，其中該至少一第一閘極驅動單元與鄰近該轉角區之該第二閘極驅動單元彼此間隔之間距係為該畫素陣列中之一列畫素單元於一第二方向上之長度的N倍，N至少為1。
2. 如請求項1所述之顯示面板，其中該至少一第一閘極驅動單元於該第二方向上之長度係為該畫素陣列中之一列畫素單元於該第二方向上之長度。
3. 如請求項2所述之顯示面板，其中該些第二閘極驅動單元中每一者於該第二方向上之長度係為該畫素陣列中之複數列畫素單元於該第二方向上之長度。
4. 如請求項3所述之顯示面板，其中該至少一第一閘極驅動單元用以輸出一閘極驅動訊號，以驅動該畫素陣列中相對應之一列畫素單元，其中該些第二閘極驅動單元中每一者用以輸出一閘極驅動訊號，以驅動該畫素陣列中複數列畫素單元中相對應之一列畫素單元。
5. 如請求項1所述之顯示面板，其中該至少一第一閘極驅動單元於該第二方向上之長度係為該畫素陣列中之複數列畫素單元於該第二方向上之長度。
6. 如請求項5所述之顯示面板，其中該些第二閘極驅動單元中每一者於該第二方向上之長度係為該畫素陣列中之複數列畫素單元於該第二方向上之長度。
7. 如請求項6所述之顯示面板，其中該至少一第一閘極驅動單元用以輸出複數閘極驅動訊號，以驅動該畫素陣列中複數列畫素單元中相對應之複數列畫素單元，該些第二閘極驅動單元中每一者均用以輸出至少一閘極驅動訊號，以驅動該畫素陣列中複數列畫素單元中相對應之至少一列畫素單元。
8. 如請求項1所述之顯示面板，其中該些閘極驅動單元包含複數個第一閘極驅動單元設置於該轉角區，該些第一閘極驅動單元中鄰近之兩個第一閘極驅動單元藉由該些走線透過兩者間之一第二走線區彼此耦接。
9. 如請求項8所述之顯示面板，其中該些第一閘極驅動單元中鄰近之兩個第一閘極驅動單元彼此間隔之間距係為該畫素陣列中之一列畫素單元於該第二方向上之長度。
10. 如請求項1所述之顯示面板，其中鄰近該轉角區之該些畫素單元至少一者呈不規則排列。