KR101982716B1

KR101982716B1 - 표시장치

Info

Publication number: KR101982716B1
Application number: KR1020120020541A
Authority: KR
Inventors: 박동원; 배재성; 유봉현; 김경훈
Original assignee: 삼성디스플레이 주식회사
Priority date: 2012-02-28
Filing date: 2012-02-28
Publication date: 2019-05-29
Also published as: JP6301055B2; US20130222216A1; KR20130098762A; US9466255B2; JP2013178480A

Abstract

표시장치는 본 발명의 일 실시예에 따른 표시장치는 제1 화소, 제2 화소, 제1 선택부, 제2 선택부를 포함한다. 상기 제1 화소와 상기 제2 화소는 복수 개의 제1 서브화소들과 복수 개의 제2 서브화소들을 각각 포함한다. 상기 제1 선택부는 상기 제1 서브화소들과 상기 제2 서브화소들 중 일부의 서브화소들에 제1 데이터 신호들을 제공하고, 상기 제2 선택부는 남은 일부의 서브화소들에 제2 데이터 신호를 제공한다.

Description

표시장치{DISPLAY DEVICE}

본 발명은 표시장치에 관한 것으로, 더욱 상세하게는 표시품질이 향상된 표시장치에 관한 것이다.

표시품질을 향상시키기 위해 프레임반전, 컬럼반전 또는 도트반전의 구동방법이 표시장치에 적용되고 있다. 상기 프레임반전, 컬럼반전 또는 도트반전의 구동방법은 프레임별로, 행 또는 열 별로, 또는 화소별로 기준전압에 대한 데이터 신호의 극성을 반전시킨다. 상기 프레임반전, 컬럼반전 또는 도트반전의 구동방법은 액정표시장치뿐만 아니라 유기발광표시장치에도 적용된다.

상기 프레임반전, 컬럼반전 또는 도트반전의 구동방법 중 도트반전의 구동방법이 플리커(fliker) 제거에 가장 효과적이다. 그러나, 상기 도트반전은 소비전력이 증가한다.

본 발명은 서브화소들에 인가되는 데이터 신호들이 최적의 극성 배치를 갖는 표시장치를 제공하는 것을 목적으로 한다.

본 발명의 일 실시예에 따른 표시장치는 복수 개의 데이터 라인들, 복수 개의 게이트 라인들, 제1 화소, 제2 화소, 제1 선택부, 제2 선택부를 포함한다. 상기 복수 개의 데이터 라인들은 각각이 제1 방향으로 연장되며, 상기 제1 방향과 교차하는 제2 방향으로 배열된다. 상기 복수 개의 게이트 라인들은 상기 복수 개의 데이터 라인들과 절연되며, 상기 제2 방향으로 연장되며 상기 제1 방향으로 배열된다.

상기 제1 화소는 복수 개의 제1 서브화소들을 포함한다. 상기 복수 개의 제1 서브화소들은 상기 복수 개의 게이트 라인들 중 어느 하나의 게이트 라인에 연결되고, 상기 복수 개의 데이터 라인들 중 제1 데이터 라인 그룹에 포함된 대응 데이터 라인들에 각각 연결된다.

상기 제2 화소는 복수 개의 제2 서브화소들을 포함한다. 상기 제2 서브화소들은 상기 어느 하나의 게이트 라인에 연결되고, 상기 복수 개의 데이터 라인들 중 제2 데이터 라인 그룹에 포함된 대응 데이터 라인들에 각각 연결된다.

상기 제1 선택부는 제1 데이터 신호들 및 제1 제어신호를 수신하고, 상기 제1 제어신호에 따라 상기 제1 데이터 신호들을 상기 복수 개의 데이터 라인들의 홀수번째 데이터 라인들과 짝수번째 데이터 라인들 중 어느 하나에 제공한다. 상기 제1 선택부는 대응하는 데이터 라인들에 상기 제1 데이터 신호들을 선택적으로 제공한다.

상기 제2 선택부는 상기 제1 데이터 신호들과 극성이 다른 제2 데이터 신호들 및 제2 제어신호를 수신하고, 상기 제2 제어신호에 따라 상기 제2 데이터 신호들을 상기 복수 개의 데이터 라인들의 상기 홀수번째 데이터 라인들과 상기 짝수번째 데이터 라인들 중 다른 하나에 선택적으로 제공한다.

또한, 상기 제1 데이터 라인 그룹 및 상기 제2 데이터 라인 그룹 각각은 연속하여 배치된 i(i는 2보다 큰 자연수)개의 데이터 라인들을 포함한다. 상기 제1 데이터 라인 그룹과 상기 제2 데이터 라인 그룹은 교번하게 배치된다.

상기 표시장치는 복수 개의 제3 서브화소들을 포함하는 제3 화소와 복수 개의 제4 서브화소를 포함하는 제4 화소를 더 포함할 수 있다. 상기 제3 서브화소들은 상기 복수 개의 게이트 라인들 중 다른 하나의 게이트 라인에 연결된다. 또한, 상기 제3 서브화소들은 상기 제1 데이터 라인 그룹의 두번째 데이터 라인 내지 i번째 데이터 라인, 및 상기 제2 데이터 라인 그룹의 첫번째 데이터 라인에 각각 연결된다.

상기 제4 서브화소들은 상기 다른 하나의 게이트 라인에 연결된다. 또한 상기 제4 서브화소들은 상기 제2 데이터 라인 그룹의 두번째 데이터 라인 내지 i번째 데이터 라인, 및 상기 제2 데이터 라인 그룹의 상기 i번째 데이터 라인에 인접하여 배치된 다른 하나의 제1 데이터 라인 그룹의 첫번째 데이터 라인에 각각 연결된다.

상기 표시장치의 서브화소들에 인가되는 데이터 신호들은 도트반전된 극성 배치를 갖는다. 상기 표시장치는 컬럼반전 구동을 통해 도트반전된 이미지를 표시할 수 있다. 그에 따라 상기 표시장치의 소비전력이 감소하고, 상기 이미지의 표시품질이 향상된다.

또한, 상기 제1 선택부와 상기 제2 선택부 각각은 복수 개의 데이터 라인들에 데이터 신호들을 제공할 수 있다. 그에 따라 상기 표시장치의 회로구성이 단순하다.

상기 제1 선택부는 게이트 라인들 각각에 인가된 게이트 신호의 게이트 온 구간 동안 상기 제1 데이터 라인들에 데이터 신호들을 각각 제공한다. 상기 제1 선택부는 상기 게이트 라인들마다 상기 제1 데이터 라인들에 데이터 신호들이 인가되는 순서를 변경할 수 있다. 즉, 상기 제1 스위칭 소자들의 턴-온 순서는 변경될 수 있다. 그에 따라 상기 제1 서브화소들의 충전율 편차가 감소한다.

도 1은 본 발명의 실시예에 따른 표시장치의 블럭도이다.
도 2a는 도 1에 도시된 서브화소의 일 실시예에 따른 회로도이고, 도 2b는 도 2a에 도시된 서브화소의 평면도이고, 도 2c는 도 2b의 Ⅰ-Ⅰ'을 따라 절단하여 도시한 단면도이다.
도 3은 도 1에 도시된 표시패널의 일부를 확대하여 도시한 평면도이다.
도 4는 도 3에 도시된 제1 선택부와 제2 선택부의 다른 실시예를 도시한 회로도이다.
도 5는 도 1에 도시된 표시장치의 타이밍도이다.
도 6은 본 발명의 다른 실시예에 따른 표시장치의 타이밍도이다.
도 7은 본 발명의 다른 실시예에 따른 표시장치의 블럭도이다.
도 8은 도 7에 도시된 표시장치의 일부를 확대하여 도시한 평면도이다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.

도 1은 본 발명의 실시예에 따른 표시장치의 블럭도이다. 도 2a는 도 1에 도시된 서브화소의 일 실시예에 따른 회로도이고, 도 2b는 도 2a에 도시된 서브화소의 평면도이고, 도 2c는 도 2b의 Ⅰ-Ⅰ'을 따라 절단하여 도시한 단면도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 표시장치는 표시패널(DP), 신호 제어부(100), 게이트 구동부(200), 데이터 구동부(300), 제1 선택부(400) 및 제2 선택부(500)를 포함한다.

상기 표시패널(DP)은 이미지를 표시한다. 상기 표시패널(DP)은 각각이 제1 방향(예컨대, 세로방향)으로 연장된 복수 개의 데이터 라인들(DL-1G, DL-2G), 상기 제1 방향과 교차하는 제2 방향(예컨대, 가로방향)으로 연장된 복수 개의 게이트 라인들(GL1~GLn), 및 복수 개의 서브화소들(SPX)을 포함한다. 상기 복수 개의 게이트 라인들(GL1~GLn)은 상기 복수 개의 데이터 라인들(DL-1G, DL-2G)과 절연된다. 상기 복수 개의 서브화소들(SPX)은 상기 데이터 라인들(DL-1G, DL-2G) 중 어느 하나에 각각 연결되고, 상기 복수 개의 게이트 라인들(GL1~GLn) 중 어느 하나에 각각 연결된다.

도 2a 내지 도 2c는 도 1에 도시된 서브화소들(SPX) 중 2개의 서브화소들을 도시하였다. 상기 서브화소들(SPX)의 구성은 동일한 바, 도 2a 내지 도 2c를 참조하여 하나의 서브화소(SPX: 2개의 서브화소들 중 왼쪽에 배치된 서브화소)에 대해 상세히 설명한다. 상기 표시패널은 액정표시패널을 예시적으로 설명한다.

도 2a에 도시된 것과 같이, 상기 서브화소(SPX)는 스위칭 소자(SW)와 액정커패시터(Clc)를 포함한다. 상기 스위칭 소자(SW)는 게이트 신호에 응답하여 데이터 신호를 상기 액정커패시터(Clc)에 출력한다. 상기 액정커패시터(Clc)는 상기 데이터 신호와 공통전압의 차이에 상응하는 전압을 충전한다.

도 2b 및 도 2c에 도시된 것과 같이, 상기 스위칭 소자(SW)는 제1 기판(10) 상에 구비된다. 상기 스위칭 소자(SW)는 게이트 전극(GE), 소오스 전극(SE), 드레인 전극(DE), 및 활성층(AL)을 구비한 박막 트랜지스터일 수 있다.

상기 게이트 전극(GE)은 게이트 라인들(GLp, GLp+1) 중 어느 하나의 게이트 라인(GLp+1)로부터 분기된다. 즉, 상기 게이트 전극(GE)은 평면상에서 상기 어느 하나의 게이트 라인(GLp+1)로부터 돌출된 형상이다.

상기 제1 기판(10) 상에는 상기 게이트 라인(GLp+1) 및 상기 게이트 전극(GE)을 커버하는 게이트 절연막(11)이 구비된다. 상기 활성층(AL)은 상기 게이트 절연막(11)을 사이에 두고 상기 게이트 전극(GE) 상에 구비된다. 상기 게이트 절연막(11) 상에는 데이터 라인들(DLq, DLq+1, DLq+2)이 구비된다.

상기 소오스 전극(SE)은 상기 데이터 라인들(DLq, DLq+1, DLq+2) 중 어느 하나의 데이터 라인(DLq)으로부터 분기된다. 상기 소오스 전극(SE)은 평면상에서 상기 게이트 전극(GE) 및 상기 활성층(AL)과 적어도 일부가 중첩한다. 상기 드레인 전극(DE)은 상기 소오스 전극(SE)과 평면상에서 이격되어 배치된다.

상기 제1 기판(10) 상에는 상기 드레인 전극(DE), 상기 소오스 전극(SE), 및 상기 데이터 라인들(DLq, DLq+1, DLq+2)을 커버하는 보호막(12) 및 평탄화막(13)이 구비된다. 다만, 상기 보호막(12)은 생략될 수 있다.

상기 평탄화막(13)은 아크릴수지와 같은 유기물질로 구성될 수 있다. 상기 평탄화막(13) 상에는 상기 화소전극(PE)이 구비된다. 상기 화소전극(PE)은 컨택홀(TH)을 통해 상기 드레인 전극(DE)과 연결된다.

상기 제1 기판(10)과 마주하는 제2 기판(20) 상에는 컬러필터(CF)와 공통전극(CE)이 구비된다. 상기 제1 기판(10)과 상기 제2 기판(20) 사이에 액정층(30)이 개재된다.

도 2c에 도시된 상기 컬러필터(CF)는 도 1에 도시된 상기 서브화소들(SPX) 마다 구비된다. 한편, 상기 컬러필터(CF)와 상기 공통전극(CE)은 제1 기판(10) 상에 구비될 수도 있다.

상기 표시패널(DP)은 액정표시패널에 한정되는 것은 아니며, 예를 들어, 유기발광 표시패널(organic light emitting display panel), 전기영동 표시패널(electrophoretic display panel), 일렉트로웨팅 표시패널(electrowetting display panel) 등 다양한 표시패널이 채용될 수 있다.

한편, 본 명세서에서 "서브화소(SPX)가 어느 하나의 데이터 라인 및 어느 하나의 게이트 라인에 연결된다"는 것은 "서브화소의 스위칭 소자가 어느 하나의 데이터 라인 및 어느 하나의 게이트 라인에 연결된다"는 것을 의미한다.

다시, 도 1을 참조하여 상기 신호 제어부(100), 상기 게이트 구동부(200), 및 상기 데이터 구동부(300), 상기 제1 선택부(400) 및 상기 제2 선택부(500)를 설명한다.

상기 신호 제어부(100)는 외부의 그래픽 제어부(미도시)로부터 입력되는 영상신호(R, G, B) 및 이의 제어신호를 수신한다. 상기 제어신호는, 예를 들어 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 메인 클럭 신호(MCLK) 및 데이터 인에이블 신호(SDE) 등을 포함한다. 상기 신호 제어부(100)는 상기 영상신호(R, G, B) 및 상기 제어신호를 표시패널(DP)의 동작 조건에 적합하게 처리하고, 변환된 영상 데이터(R', G', B'), 게이트 제어신호(CONT1), 및 데이터 제어신호(CONT2)를 생성 후 출력한다. 또한, 상기 신호 제어부(100)는 상기 제1 선택부(400) 및 상기 제2 선택부(500)를 각각 제어하는 제1 선택부 제어신호(CS4) 및 제2 선택부 제어신호(CS5)를 출력한다.

상기 게이트 제어신호(CONT1)는 상기 게이트 구동부(200)에 제공된다. 상기 게이트 제어신호(CONT1)는 프레임 구간들 각각의 시작을 지시하는 수직 동기 시작 신호, 게이트 신호의 출력 시기를 제어하는 게이트 클록 신호 및 상기 게이트 신호의 폭을 한정하는 출력 인에이블 신호 등을 포함한다.

상기 데이터 제어신호(CONT2)는 상기 데이터 구동부(300)에 제공된다. 상기 데이터 제어신호(CONT2)는 상기 영상데이터(R', G', B')의 입력 시작을 지시하는 수평 동기 시작 신호, 공통전압에 대한 데이터 신호의 극성을 반전시키는 반전 신호 및 데이터 클록 신호 등을 포함한다.

상기 제1 선택부 제어신호(CS4) 및 상기 제2 선택부 제어신호(CS5)는 상기 데이터 라인들(DL-1G, DL-2G)에 해당 데이터 신호들이 인가되는 것을 제어한다.

상기 게이트 구동부(200)는 상기 게이트 제어신호(CONT1)에 응답하여 게이트 온 전압과 게이트 오프 전압의 구간들을 포함하는 게이트 신호들을 상기 게이트 라인들(GL1~GLn)에 인가한다.

상기 게이트 구동부(200)는 일렬로 배열된 복수의 시프트 레지스터(미도시)를 포함할 수 있다. 여기서, 상기 시프트 레지스터는 상기 스위칭 소자(SW)를 형성할 때 상기 제1 기판(10: 도 2b 참조) 상에 직접 형성될 수 있다. 다시 말해, 별도의 게이트 구동칩을 상기 제1 기판(10) 상에 실장하지 않고, 박막공정을 통해 상기 제1 기판(10)에 상기 게이트 구동부(200)를 직접 형성할 수 있다.

상기 데이터 구동부(300)는 상기 데이터 라인들(DL-1G, DL-2G)에 연결되고, 외부로부터 입력된 기준전원전압(GVDD)을 상기 영상데이터(R', G', B')에 적합하게 변조하여 이를 데이터 신호들로서 출력한다.

상기 제1 선택부(400) 및 상기 제2 선택부(500)는 상기 신호 제어부(100)로부터 상기 제1 선택부 제어신호(CS4) 및 상기 제2 선택부 제어신호(CS5)를 각각 수신한다. 상기 제1 선택부(400) 및 상기 제2 선택부(500)는 상기 데이터 구동부(300)의 일부를 구성할 수도 있다. 또한, 상기 제1 선택부(400) 및 상기 제2 선택부(500) 각각은 복수 개 제공될 수 있다.

상기 제1 선택부(400)는 상기 데이터 구동부(300)로부터 제1 데이터 신호들(DVodd)을 수신하고, 상기 제2 선택부(500)는 상기 데이터 구동부(300)로부터 상기 제1 데이터 신호들(DVodd)과 극성이 다른 제2 데이터 신호들(DVeven)을 수신한다. 상기 제1 선택부(400) 및 상기 제2 선택부(500) 각각은 상기 수신한 데이터 신호들(DVodd, DVeven)을 서로 다른 일부의 데이터 라인들에 각각 출력한다.

도 3은 도 1에 도시된 표시장치의 일부를 확대하여 도시한 평면도이다. 도 3은 복수 개의 게이트 라인들(GL1~GLn) 중 4개의 게이트 라인들(GL3~GL6)을 예시적으로 도시하였다.

도 3을 참조하여 상기 데이터 라인들(DL-1G, DL-2G)과 상기 서브화소들(SPX)의 연결관계 및 상기 데이터 라인들(DL-1G, DL-2G)과 상기 제1 선택부(400) 및 상기 제2 선택부(500)의 연결관계에 대해 상세히 검토한다.

상기 데이터 라인들(DL-1G, DL-2G)은 제1 데이터 라인 그룹(DL-1G)과 제2 데이터 라인 그룹(DL-2G)으로 구분된다. 상기 제1 데이터 라인 그룹(DL-1G)과 상기 제2 데이터 라인 그룹(DL-2G)은 교번하게 배치된다. 상기 제1 데이터 라인 그룹(DL-1G)과 상기 제2 데이터 라인 그룹(DL-2G) 각각은 연속하는 i(i는 2보다 큰 자연수)개의 데이터 라인들을 포함한다.

도 3에 도시된 것과 같이, 상기 제1 데이터 라인 그룹(DL-1G)과 상기 제2 데이터 라인 그룹(DL-2G) 각각은 연속하는 3개의 데이터 라인들을 포함할 수 있다. 즉, 상기 제1 데이터 라인 그룹(DL-1G)은 연속하는 제1, 제2, 및 제3 데이터 라인(DL1, DL2, DL3)을 포함하고, 상기 제2 데이터 라인 그룹(DL-2G)은 연속하는 제4, 제5, 및 제6 데이터 라인(DL4, DL5, DL6)을 포함한다.

상기 서브화소들(SPX: 도 1 참조)은 상기 게이트 라인들(GL1~GLn) 및 상기 데이터 라인들(DL-1G, DL-2G)의 연결관계에 따라 2 이상의 그룹으로 구분된다. 적어도 상기 서브화소들(SPX)은 제1 서브화소들(SPX1)과 제2 서브화소들(SPX2)로 구분될 수 있다.

상기 제1 서브화소들(SPX1)은 상기 게이트 라인들(GL1~GLn) 중 어느 하나의 게이트 라인(GL3)에 연결되고, 상기 제1 데이터 라인 그룹(DL-1G)에 포함된 데이터 라인들(DL1, DL2, DL3)에 각각 연결된다. 도 3에 도시된 것과 같이, 상기 복수 개의 제1 서브화소들(SPX1)의 집합은 제1 화소(PX1)로 정의될 수 있다. 상기 제1 화소(PX1)에 포함된 상기 제1 서브화소들(SPX1)의 개수는 상기 제1 데이터 라인 그룹(DL-1G)에 포함된 데이터 라인의 개수와 동일하다.

상기 제2 서브화소들(SPX2)은 상기 게이트 라인(GL3)에 연결되고, 상기 제2 데이터 라인 그룹(DL-2G)에 포함된 데이터 라인들(DL4, DL5, DL6)에 각각 연결된다. 도 3에 도시된 것과 같이, 상기 제2 서브화소들(SPX2)의 집합은 제2 화소(PX2)로 정의될 수 있다.

상기 서브화소들(SPX: 도 1 참조)의 일부는 제3 서브화소들(SPX3) 및 제4 서브화소들(SPX4)로 구분될 수 있다. 상기 게이트 라인들(GL3~GL6) 및 상기 데이터 라인들(DL-1G, DL-2G)에 대한 상기 제3 서브화소들(SPX3) 및 상기 제4 서브화소들(SPX4)의 연결관계는 상기 제1 서브화소들(SPX1) 및 상기 제2 서브화소들(SPX2)의 그것(상기 게이트 라인들 및 데이터 라인들의 연결관계)과 다르다.

상기 제3 서브화소들(SPX3)은 상기 게이트 라인들(GL1~GLn) 중 다른 하나의 게이트 라인(GL4)에 연결된다. 상기 게이트 라인(GL4)은 상기 제1 서브화소들(SPX1) 및 상기 제2 서브화소들(SPX2)이 연결된 게이트 라인(GL3)과 연속하여 배치된다.

상기 제3 서브화소들(SPX3)은 상기 제1 데이터 라인 그룹(DL-1G)의 데이터 라인들 중 두번째 데이터 라인 내지 i번째 데이터 라인 및 상기 제2 데이터 라인 그룹(DL-2G)의 첫번째 데이터 라인에 각각 연결된다.

도 3에 도시된 것과 같이, 3개의 상기 제3 서브화소들(SPX3)은 상기 제1 데이터 라인 그룹(DL-1G)의 두번째 데이터 라인(DL2), 세번째 데이터 라인(DL3), 및 상기 제2 데이터 라인 그룹(DL-2G)의 첫번째 데이터 라인(DL4)에 각각 연결된다. 상기 복수 개의 제3 서브화소들(SPX3)의 집합은 제3 화소(PX3)로 정의될 수 있다.

상기 제4 서브화소들(SPX4) 역시 상기 게이트 라인(GL4)에 연결된다. 상기 제4 서브화소들(SPX4)은 상기 제2 데이터 라인 그룹(DL-2G)의 데이터 라인들 중 두번째 데이터 라인 내지 i번째 데이터 라인 및 상기 제1 데이터 라인 그룹(DL-1G)의 첫번째 데이터 라인에 각각 연결된다.

도 3에 도시된 것과 같이, 3개의 상기 제4 서브화소들(SPX4)은 상기 제2 데이터 라인 그룹(DL-2G)의 두번째 데이터 라인(DL5), 세번째 데이터 라인(DL6), 및 다음으로 배치된 상기 제1 데이터 라인 그룹(DL-1G)의 첫번째 데이터 라인(DL1)에 각각 연결된다. 상기 복수 개의 제4 서브화소들(SPX4)의 집합은 제4 화소(PX4)로 정의될 수 있다.

한편, 상기 제1 화소(PX1)에 포함된 3개의 제1 서브화소들(SPX1)은 레드(R), 그린(G), 블루(B) 중 서로 다른 하나를 각각 표시한다. 상기 제1 화소(PX1)에 포함된 3개의 제1 서브화소들(SPX1)은 표시되는 컬러에 대응하는 레드(R), 그린(G), 블루(B) 컬러필터(CF: 도 2c 참조)를 각각 포함한다. 상기 제2 내지 제4 화소(PX2, PX3, PX4) 각각의 3개의 서브화소들 역시 레드(R), 그린(G), 블루(B)를 각각 표시한다.

상기 제1 선택부(400)는 상기 복수 개의 데이터 라인들(DL-1G, DL-2G) 중 홀수번째 데이터 라인에 연결되고, 상기 제2 선택부(500)는 상기 복수 개의 데이터 라인들(DL-1G, DL-2G) 중 짝수번째 데이터 라인에 연결된다.

도 3에 도시된 것과 같이, 상기 제1 선택부(400)는 상기 제1 데이터 라인 그룹(DL-1G)의 첫번째 데이터 라인(DL1) 및 세번째 데이터 라인(DL3)에 연결되고, 상기 제2 데이터 라인 그룹(DL-2G)의 두번째 데이터 라인(DL5)에 연결된다. 상기 제1 선택부(400)는 제1 선택부 제어신호(CS4)에 응답하여 상기 제1 데이터 신호들(DVodd)을 홀수번째 데이터 라인들(DL1, DL3, DL5)에 선택적으로 제공한다.

상기 제1 선택부(400)는 복수 개의 제1 스위칭 소자들(400-SW1, 400-SW2, 400-SW3)을 포함한다. 상기 제1 스위칭 소자(400-SW1, 400-SW2, 400-SW3)의 개수는 상기 제1 선택부(400)에 연결된 데이터 라인들의 개수와 동일하다.

상기 제1 스위칭 소자들(400-SW1, 400-SW2, 400-SW3)의 입력단자들은 상기 제1 데이터 신호들(DVodd)이 인가되는 제1 입력노드(ND1)에 연결된다. 상기 제1 스위칭 소자들(400-SW1, 400-SW2, 400-SW3)의 출력단자들은 상기 홀수번째 데이터 라인들(DL1, DL3, DL5) 중 서로 다른 데이터 라인에 각각 연결된다.

상기 제1 스위칭 소자들(400-SW1, 400-SW2, 400-SW3)의 제어단자들은 상기 제1 선택부 제어신호(CS4: 도 1 참조)를 각각 수신한다. 상기 제1 선택부 제어신호(CS4)는 한 쌍의 비반전/반전된 스위칭 신호들(CS4-1/CS4-1B, CS4-2/CS4-2B, CS4-3/CS4-3B)을 포함한다. 상기 제1 스위칭 소자들(400-SW1, 400-SW2, 400-SW3)은 수신한 상기 스위칭 신호들(CS4-1/CS4-1B, CS4-2/CS4-2B, CS4-3/CS4-3B)에 응답하여 턴-온 된다.

도 3에 도시된 것과 같이, 상기 제1 스위칭 소자들(400-SW1, 400-SW2, 400-SW3) 각각은 2개의 제어단자를 포함하는 전송 게이트일 수 있다. 상기 2개의 제어단자를 포함하는 상기 제1 스위칭 소자들(400-SW1, 400-SW2, 400-SW3)은 N 채널 트랜지스터와 P 채널 트랜지스터가 병렬로 연결된 CMOS 트랜지스터일 수 있다. 상기 N 채널 트랜지스터와 상기 P 채널 트랜지스터 각각은 제어단자를 구비한다.

상기 N 채널 트랜지스터의 제어단자에 인가되는 스위칭 신호(CS4-1, CS4-2, CS4-3)와 상기 P 채널 트랜지스터의 제어단자에 인가되는 스위칭 신호(CS4-1B, CS4-2B, CS4-3B)는 서로 반전된 신호이다. 상기 N 채널 트랜지스터와 상기 P 채널 트랜지스터가 병렬로 연결된 상기 제1 스위칭 소자들(400-SW1, 400-SW2, 400-SW3)은 신호전달시 문턱전압(threshold voltage) 강하가 없으므로 응답속도가 빠르다.

도 3에 도시된 것과 같이, 상기 제2 선택부(500)는 상기 제2 선택부 제어신호(CS5)에 응답하여 상기 제2 데이터 신호들(DVeven)을 짝수번째 데이터 라인들(DL2, DL4, DL6)에 선택적으로 제공한다. 상기 제2 선택부(500)는 복수 개의 제2 스위칭 소자들(500-SW1, 500-SW2, 500-SW3)를 포함한다.

상기 제2 스위칭 소자들(500-SW1, 500-SW2, 500-SW3)은 상기 제1 스위칭 소자들(400-SW1, 400-SW2, 400-SW3)과 동일한 구성을 가질 수 있다.

상기 제2 스위칭 소자들(500-SW1, 500-SW2, 500-SW3)의 입력단자들은 상기 제2 데이터 신호들(DVeven)이 인가되는 제2 입력노드(ND2)에 연결된다. 상기 제2 스위칭 소자들(500-SW1, 500-SW2, 500-SW3)의 출력단자들은 상기 짝수번째 데이터 라인들(DL2, DL4, DL6) 중 서로 다른 데이터 라인에 각각 연결된다.

상기 제2 선택부 제어신호(CS5)는 한 쌍의 비반전/반전된 스위칭 신호들 (CS5-1/CS5-1B, CS5-2/CS5-2B, CS5-3/CS5-3B)을 포함한다.

한편, 도 4에 도시된 것과 같이, 상기 제1 스위칭 소자들(400-SW1, 400-SW2, 400-SW3) 및 상기 제2 스위칭 소자들(500-SW1, 500-SW2, 500-SW3) 각각은 1개의 제어단자를 포함하는 박막 트랜지스터일 수도 있다. 상기 제1 스위칭 소자들(400-SW1, 400-SW2, 400-SW3)은 대응하는 게이트 전극들에 인가되는 스위칭 신호(CS4-1, CS4-2, CS4-3)에 따라 턴-온되고, 상기 제2 스위칭 소자들(500-SW1, 500-SW2, 500-SW3)은 대응하는 게이트 전극들에 인가되는 스위칭 신호들(CS5-1, CS5-2, CS5-3)에 따라 턴-온된다.

도 5는 도 1에 도시된 표시장치의 타이밍도이다. 이하, 도 5를 참조하여 본 발명의 일 실시예에 따른 표시장치의 구동방법을 상세히 검토한다. 도 5에서 상기 제1 선택부 제어신호(CS4) 및 상기 제2 선택부 제어신호(CS5) 각각의 상기 반전된 스위칭 신호들은 생략되었다. 상기 제1 선택부 제어신호(CS4) 및 상기 제2 선택부 제어신호(CS5) 각각의 상기 반전된 스위칭 신호들은 상기 비반전된 스위칭 신호들과 동일한 구간에서 활성화된다.

상기 표시장치는 복수 개의 프레임 구간들(Ftn, Ftn+1) 동안 이미지를 표시한다. 현재 프레임 구간(Ftn)에서 표시하는 이미지와 상기 현재 프레임 구간(Ftn)에 연속한 다음 프레임 구간(Ftn+1)에서 표시하는 이미지는 서로 다를 수 있다.

상기 게이트 구동부(200)는 프레임 구간들(Ftn, Ftn+1) 동안 상기 복수 개의 게이트 라인들(GL1~GLn: 도 1 참조)에 게이트 신호들(GV1~GVn)을 각각 제공한다. 도 5에 도시된 상기 게이트 신호들(GV1~GVn)은 상기 게이트 라인들(GL1~GLn)에 일대일 대응한다. 상기 게이트 신호들(GV1~GVn) 각각은 상기 프레임 구간들(Ftn, Ftn+1) 중 적어도 일부의 구간 동안 활성화된다.

상기 프레임 구간들(Ftn, Ftn+1) 중 각각의 상기 게이트 신호들(GV1~GVn)이 활성화되는 구간은 게이트 온 구간(Gon)으로 정의되고, 나머지 구간은 게이트 오프 구간(Goff)으로 정의된다. 상기 게이트 신호들(GV1~GVn)의 게이트 온 구간들(Gon)은 상기 게이트 라인들(GL1~GLn)에 따라 서로 상이하다.

상기 데이터 드라이버(300: 도 1 참조)는 상기 게이트 라인들(GL1~GLn)의 상기 게이트 온 구간들(Gon) 각각에 대해 상기 제1 데이터 신호들(DVodd)과 상기 제2 데이터 신호들(DVeven)을 상기 제1 선택부(400) 및 상기 제2 선택부(500)에 각각 제공한다.

한편, 상기 제1 데이터 신호들(DVodd) 및 상기 제2 데이터 신호들(DVeven)의 극성은 액정층의 열화를 방지하기 위해 상기 프레임 구간들(Ftn, Ftn+1) 마다 반전될 수 있다. 도 5에 도시된 것과 같이, 상기 현재 프레임 구간(Ftn) 동안 상기 제1 데이터 신호들(DVodd) 및 상기 제2 데이터 신호들(DVeven)은 양 극성(+)과 음 극성(-)을 각각 가질 수 있고, 상기 다음 프레임 구간(Ftn+1) 동안 상기 제1 데이터 신호들(DVodd) 및 상기 제2 데이터 신호들(DVeven)은 음 극성(-)과 양 극성(+)을 각각 가질 수 있다.

상기 제1 선택부(400)의 상기 제1 스위칭 소자들(400-SW1, 400-SW2, 400-SW3)은 상기 신호 제어부(100)로부터 수신한 스위칭 신호들(CS4-1, CS4-2, CS4-3)의 활성화 구간에 대응하게 턴-온 된다. 상기 스위칭 신호들(CS4-1, CS4-2, CS4-3)의 활성화 구간이 다르기 때문에 상기 제1 스위칭 소자들(400-SW1, 400-SW2, 400-SW3)의 턴-온되는 구간들은 서로 다르다.

도 5에 도시된 것과 같이, 상기 게이트 신호들(GV1~GVn) 각각의 활성화 구간동안, 상기 제 1 스위칭 소자들(400-SW1, 400-SW2, 400-SW3)이 순차적으로 턴-온 된다. 상기 제1 선택부(400)는 수신한 상기 제1 데이터 신호(DVodd)를 턴-온된 상기 제1 스위칭 소자들(400-SW1, 400-SW2, 400-SW3)을 통해 대응하는 데이터 라인들에 출력한다.

상기 제1 스위칭 소자들(400-SW1, 400-SW2, 400-SW3)의 턴-온되는 순서에 따라 상기 홀수번째 데이터 라인들(DL1, DL3, DL5: 도 3 참조)에 상기 제1 데이터 신호들(DVodd)이 제공된다.

상기 제2 선택부(500) 역시 상기 제1 선택부(400)와 동일한 방식으로 상기 짝수번째 데이터 라인들(DL2, DL4, DL6: 도 3 참조)에 상기 제2 데이터 신호들(DVeven)을 각각 제공한다.

도 5에 도시된 것과 같이, 상기 제2 스위칭 소자들(500-SW1, 500-SW2, 500-SW3)의 턴-온되는 순서는 상기 제1 스위칭 소자들(400-SW1, 400-SW2, 400-SW3)의 턴-온되는 순서와 다를 수 있다.

도 3 및 도 5에 도시된 것과 같이, 양 극성(+)의 제1 데이터 신호들(DVodd)이 상기 홀수번째 데이터 라인들(DL1, DL3, DL5조)에 인가되고, 음 극성(-)의 제2 데이터 신호들(DVeven)이 상기 짝수번째 데이터 라인들(DL2, DL4, DL6)에 인가되더라도, 상기 제1 내지 제4 서브화소들(SPX1, SPX2, SPX3, SPX4)에 인가된 상기 데이터 신호들의 극성은 도트 반전된다. 즉, 인접한 서브화소들(SPX1, SPX2, SPX3, SPX4)에 인가된 데이터 신호들의 극성은 서로 다르다.

상기 인접한 서브화소들(SPX1, SPX2, SPX3, SPX4)이 수신한 데이터 신호들의 극성이 서로 다르기 때문에 플리커 현상은 감소하고 표시품질은 향상된다. 또한, 상기 데이터 라인들 단위로 반전된 데이터 전압을 제공하는 컬럼 반전 구동을 통해 도트 반전된 이미지를 표시하므로 표시장치의 소비전력이 감소한다.

도 6은 본 발명의 다른 실시예에 따른 표시장치의 타이밍도이다. 이하, 도 6을 참조하여 본 발명의 다른 실시예에 따른 표시장치의 구동방법을 설명한다.

상기 제1 스위칭 소자들(400-SW1, 400-SW2, 400-SW3)의 턴-온 순서와 상기 제2 스위칭 소자들(500-SW1, 500-SW2, 500-SW3)의 턴-온 순서는 상기 게이트 신호들(GV1~GVn) 각각에 대해 변경될 수 있다.

상기 게이트 라인들(GL1~GLn: 도 1 참조)은 홀수번째 게이트 라인들(GL1~GLn-1)과 짝수번째 게이트 라인들(GL2~GLn)로 분류될 수 있다. 상기 홀수번째 게이트 라인들(GL1~GLn-1) 각각에 홀수번째 게이트 신호들(GV1~GVn-1)이 인가될 때, 상기 제1 스위칭 소자들(400-SW1, 400-SW2, 400-SW3)은 순차적으로 턴-온 될 수 있다.

반면에, 상기 짝수번째 게이트 라인들(GL2~GLn) 각각에 짝수번째 게이트 신호들(GV2~GVn)이 인가될 때는 상기 제1 스위칭 소자들(400-SW1, 400-SW2, 400-SW3)의 턴-온 순서가 변경된다. 도 6에 도시된 것과 같이 제 1 스위칭 소자들(400-SW1, 400-SW2, 400-SW3)은 두번째(400-SW2), 첫번째(400-SW1), 세번째(400-SW3)의 순서로 턴-온 될 수 있다.

여기서, 상기 홀수번째 게이트 라인들(GL1~GLn-1) 각각에 홀수번째 게이트 신호들(GV1~GVn-1)이 인가될 때의 상기 제2 스위칭 소자들(500-SW1, 500-SW2, 500-SW3)의 턴-온 순서는 상기 짝수번째 게이트 라인들(GL2~GLn) 각각에 상기 짝수번째 게이트 신호들(GV2~GVn)이 인가될 때의 상기 제1 스위칭 소자들(400-SW1, 400-SW2, 400-SW3)의 턴-온 순서의 순서와 동일할 수 있다.

또한, 상기 짝수번째 게이트 라인들(GL2~GLn) 각각에 짝수번째 게이트 신호들(GV2~GVn)이 인가될 때의 상기 제2 스위칭 소자들(500-SW1, 500-SW2, 500-SW3)의 턴-온 순서는 상기 홀수번째 게이트 라인들(GL1~GLn-1) 각각에 상기 홀수번째 게이트 신호들(GV1~GVn-1)이 인가될 때의 상기 제1 스위칭 소자들(400-SW1, 400-SW2, 400-SW3)의 턴-온 순서의 순서와 동일할 수 있다.

상기 게이트 신호들(GV1~GVn)에 따라 상기 제1 스위칭 소자들(400-SW1, 400-SW2, 400-SW3) 및 상기 제2 스위칭 소자들(500-SW1, 500-SW2, 500-SW3)의 턴-온 순서는 변경됨으로써 상기 제1 내지 제4 화소(PX1, PX2, PX3, PX4)에 포함된 서브화소들의 턴-온 순서가 게이트 라인 단위로 변경될 수 있다.

도 7은 본 발명의 다른 실시예에 따른 표시장치의 블럭도이고, 도 8은 도 7에 도시된 표시장치의 일부를 확대하여 도시한 평면도이다. 이하, 도 7 및 도 8을 참조하여 본 실시예에 따른 표시장치를 설명한다. 다만, 도 1 내지 도 6을 참조하여 설명한 표시장치와 동일한 구성은 동일한 부호를 참조하고, 상세한 설명은 생략한다.

상기 제1 내지 제4 화소들(PX1, PX2, PX3, PX4)은 각각 4개의 서브화소들을 포함한다. 상기 제1 내지 제4 화소들(PX1, PX2, PX3, PX4)의 서브화소들의 구성은 동일한 바, 상기 제1 화소(PX1)를 기준으로 설명한다.

상기 제1 화소(PX1)에 포함된 4개의 제1 서브화소들(SPX1)은 서로 다른 컬러를 표시한다. 상기 4개의 제1 서브화소들(SPX1) 중 3개의 제1 서브화소들(SPX1)은 레드(R), 그린(G), 블루(B) 중 어느 하나를 각각 표시한다. 나머지 하나의 제1 서브화소(SPX1)는 화이트(W)를 표시한다. 그에 따라 상기 표시장치의 휘도는 향상된다.

상기 4개의 제1 서브화소들(SPX1)은 표시되는 컬러에 대응하는 컬러필터(CF: 도 2c 참조)를 포함한다. 상기 화이트(W)를 표시하는 제1 서브화소(SPX1)는 투명한 컬러필터를 포함한다.

교번하게 배치된 상기 제1 데이터 라인 그룹(DL-1G)과 상기 제2 데이터 라인 그룹(DL-2G) 각각은 4개의 연속하는 데이터 라인들을 포함한다. 즉, 상기 제1 데이터 라인 그룹(DL-1G)은 연속하는 제1, 제2, 제3, 제4 데이터 라인들(DL1, DL2, DL3, DL4)을 포함하고, 상기 제2 데이터 라인 그룹(DL-2G)은 연속하는 제5, 제6, 제7, 및 제8 데이터 라인들(DL5, DL6, DL7, DL8)을 포함한다.

상기 4개의 제1 서브화소들(SPX1)은 상기 제1 데이터 라인 그룹(DL-1G)에 포함된 데이터 라인들(DL1, DL2, DL3, DL4)에 각각 연결되고, 상기 4개의 제2 서브화소들(SPX2)은 상기 제2 데이터 라인 그룹(DL-2G)에 포함된 데이터 라인들(DL5, DL6, DL7, DL8)에 각각 연결된다.

상기 4개의 제3 서브화소들(SPX3)은 상기 제1 데이터 라인 그룹(DL-1G)의 데이터 라인들 중 두번째 데이터 라인 내지 4번째 데이터 라인들(DL2, DL3, DL4) 및 상기 제2 데이터 라인 그룹(DL-2G)의 첫번째 데이터 라인(DL5)에 각각 연결된다.

상기 4개의 제4 서브화소들(SPX4)은 상기 제2 데이터 라인 그룹(DL-2G)의 두번째 데이터 라인 내지 4번째 데이터 라인들(DL6, DL7, DL8) 및 상기 제2 데이터 라인 그룹(DL-2G)의 상기 4번째 데이터 라인(DL8)에 인접한 제1 데이터 라인 그룹(DL-1G)의 첫번째 데이터 라인(DL1)에 각각 연결된다.

상기 제1 선택부(400)는 4개의 제1 스위칭 소자들(400-SW1, 400-SW2, 400-SW3, 400-SW4)을 포함하고, 상기 제2 선택부(500)는 4개의 제2 스위칭 소자들(500-SW1, 500-SW2, 500-SW3, 500-SW4)을 포함한다.

상기 4개의 제1 스위칭 소자들(400-SW1, 400-SW2, 400-SW3, 400-SW4)의 출력단자들은 홀수번째 데이터 라인들(DL1, DL3, DL5, DL7)에 각각 연결되고, 상기 4개의 제2 스위칭 소자들(500-SW1, 500-SW2, 500-SW3, 500-SW4)의 출력단자들은 짝수번째 데이터 라인들(DL2, DL4, DL6, DL8)에 각각 연결된다.

본 실시예에 따른 표시장치는 표시품질이 향상되고 소비전력이 감소할 뿐만아니라, 상기 제1 선택부(400) 및 제2 선택부(500)의 개수가 감소하여 회로구성이 단순하다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100: 신호 제어부 200: 게이트 구동부
300: 데이터 구동부 400: 제1 선택부
500: 제2 선택부 DP: 표시패널
PX: 화소 SPX: 서브화소

Claims

제1 데이터 라인 그룹 및 상기 제1 데이터 라인 그룹과 교번하게 배치된 제2 데이터 라인 그룹으로 구분되고, 상기 제1 데이터 라인 그룹과 상기 제2 데이터 라인 그룹은 각각 연속하여 배치된 i(i는 2 보다 큰 자연수)개의 데이터 라인들을 포함하는 복수 개의 데이터 라인들;
상기 복수 개의 데이터 라인들과 교차하며, 교번하게 배치된 제1 및 제2 게이트 라인들;
상기 제1 게이트 라인에 연결되고, 상기 제1 데이터 라인 그룹의 상기 i개의 데이터 라인들에 각각 연결된 i개의 제1 서브화소들을 포함하는 제1 화소;
상기 제1 게이트 라인에 연결되고, 상기 제2 데이터 라인 그룹의 상기 i개의 데이터 라인들에 각각 연결된 i개의 제2 서브화소들을 포함하는 제2 화소;
상기 제2 게이트 라인에 연결되고, 상기 제1 데이터 라인 그룹의 두번째 데이터 라인 내지 i번째 데이터 라인 및 상기 제2 데이터 라인 그룹의 첫번째 데이터 라인에 각각 연결된 i개의 제3 서브화소들을 포함하는 제3 화소;
상기 제2 게이트 라인에 연결되고, 상기 제2 데이터 라인 그룹의 두번째 데이터 라인 내지 i번째 데이터 라인, 및 상기 제2 데이터 라인 그룹의 상기 i번째 데이터 라인에 인접하여 배치된 다른 하나의 상기 제1 데이터 라인 그룹의 첫번째 데이터 라인에 각각 연결된 i개의 제4 서브화소들을 포함하는 제4 화소;
제1 데이터 신호들 및 제1 제어신호를 수신하고, 상기 제1 제어신호에 따라 상기 제1 데이터 신호들을 상기 복수 개의 데이터 라인들 중 홀수번째 데이터 라인들에 선택적으로 제공하는 복수의 제1 스위칭 소자들을 포함하는 제1 선택부들; 및
상기 제1 데이터 신호들과 극성이 다른 제2 데이터 신호들 및 제2 제어신호를 수신하고, 상기 제2 제어신호에 따라 상기 제2 데이터 신호들을 상기 복수 개의 데이터 라인들 중 짝수번째 데이터 라인들에 선택적으로 제공하는 복수의 제2 스위칭 소자들을 포함하는 제2 선택부들을 포함하고,
상기 제1 게이트 라인에 인가된 게이트 신호의 게이트 온 구간에 대응하여 상기 제1 데이터 신호들을 출력하는 상기 제1 스위칭 소자들의 턴-온 순서는 상기 제2 게이트 라인에 인가된 게이트 신호의 게이트 온 구간에 대응 하는 상기 제1 스위칭 소자들의 턴-온 순서와 서로 다른 것을 특징으로 하는 표시장치.
제1 항에 있어서,
상기 제1 스위칭 소자들 각각 및 상기 제2 스위칭 소자들 각각은 N 채널 트랜지스터 및 P 채널 트랜지스터가 병렬로 연결된 CMOS 트랜지스터인 것을 특징으로하는 표시장치.
제1 항에 있어서,
상기 복수 개의 제1 스위칭 소자들의 입력단자들은 상기 제1 데이터 신호들이 인가되는 제1 입력노드에 연결되고, 출력단자들은 대응하는 데이터 라인들에 연결되며, 제어단자들은 상기 제1 제어신호를 수신하는 것을 특징으로 하는 표시장치.
제3 항에 있어서,
상기 제1 제어신호는 활성화 구간들이 서로 다른 복수 개의 스위칭 신호들을 포함하고,
상기 제1 스위칭 소자들은 상기 복수 개의 스위칭 신호들을 각각 수신하고,
상기 제1 스위칭 소자들은 상기 활성화 구간들에 대응하게 턴-온 되는 것을 특징으로 하는 표시장치.
제4 항에 있어서,
상기 제1 스위칭 소자들은 턴-온된 순서에 따라 상기 홀수번째 데이터 라인들에 상기 제1 데이터 신호들을 순차적으로 제공하는 것을 특징으로 하는 표시장치.
제3 항에 있어서,
상기 복수 개의 제2 스위칭 소자들의 입력단자들은 상기 제2 데이터 신호들이 인가되는 제2 입력노드에 연결되고, 출력단자들은 대응하는 데이터 라인들에 연결되고, 제어단자들은 상기 제2 제어신호를 수신하는 것을 특징으로 하는 표시장치.
제6 항에 있어서,
상기 복수 개의 게이트 라인들에 게이트 신호들을 순차적으로 제공하는 게이트 구동부; 및
상기 제1 선택부에 상기 제1 데이터 신호들을 제공하고, 상기 제2 선택부에 상기 제2 데이터 신호들을 제공하는 데이터 구동부를 더 포함하는 것을 특징으로 하는 표시장치.
제7 항에 있어서,
상기 데이터 구동부는 상기 제1 데이터 신호들 및 상기 제2 데이터 신호들을 각각의 프레임 구간들 동안 출력하며,
상기 데이터 구동부는 상기 각각의 프레임 구간들 중 제1 프레임 구간 동안 상기 제1 선택부에 제1 극성의 상기 제1 데이터 신호들을 제공하고, 상기 제2 선택부에 제2 극성의 상기 제2 데이터 신호들을 제공하며, 상기 제1 프레임 구간에 연속하는 제2 프레임 구간 동안 상기 제1 선택부에 상기 제2 극성의 상기 제1 데이터 신호들을 제공하고, 상기 제2 선택부에 상기 제1 극성의 상기 제2 데이터 신호들을 제공하는 것을 특징으로 하는 표시장치.
삭제
제1 항에 있어서,
상기 i는 3이고,
상기 3개의 제1 서브화소들 각각은 표시되는 컬러에 대응하는 컬러필터를 포함하고,
상기 3개의 제2 서브화소들 각각은 표시되는 컬러에 대응하는 컬러필터를 포함하는 것을 특징으로 하는 표시장치.
삭제
삭제
제7 항에 있어서,
상기 제1 선택부들과 상기 제2 선택부들에 상기 제1 제어신호와 상기 제2 제어신호를 각각 제공하는 신호 제어부를 더 포함하는 것을 특징으로 하는 표시장치.
제13 항에 있어서,
상기 신호 제어부는 상기 제1 게이트 라인에 인가된 게이트 신호의 게이트 온 구간과 상기 제2 게이트 라인에 인가된 게이트 신호의 게이트 온 구간 마다 상기 제1 제어신호를 출력하는 것을 특징으로 하는 표시장치.
삭제
삭제
삭제
제1 항에 있어서,
상기 i는 3이고,
상기 제1 내지 제4 화소들 각각의 상기 3개의 서브화소들은 레드, 그린, 및 블루 중 서로 다른 하나를 각각 표시하는 것을 특징으로 하는 표시장치.
제1 항에 있어서,
상기 i는 4이고,
상기 제1 내지 제4 화소들 각각의 상기 4개의 서브화소들은 레드, 그린, 블루, 및 화이트 중 서로 다른 하나를 각각 표시하는 것을 특징으로 하는 표시장치.